JP4581394B2 - 磁気メモリ - Google Patents
磁気メモリ Download PDFInfo
- Publication number
- JP4581394B2 JP4581394B2 JP2003425361A JP2003425361A JP4581394B2 JP 4581394 B2 JP4581394 B2 JP 4581394B2 JP 2003425361 A JP2003425361 A JP 2003425361A JP 2003425361 A JP2003425361 A JP 2003425361A JP 4581394 B2 JP4581394 B2 JP 4581394B2
- Authority
- JP
- Japan
- Prior art keywords
- magnetic
- layer
- magnetization
- magnetic layer
- current
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Semiconductor Memories (AREA)
- Hall/Mr Elements (AREA)
- Mram Or Spin Memory Techniques (AREA)
Description
しかし、DRAMは電源を切ると情報が消えてしまう揮発性メモリであるため、情報が消えない不揮発のメモリが望まれている。
後者の場合、選択用のトランジスタを設けないため、構造が簡単であり、高密度の集積が可能である。
日経エレクトロニクス 2001.2.12号(第164頁−171頁)
また、磁気記憶素子に電流を流して偏極電子を注入することにより、読み出し用磁性層の磁化の向きを反転させ、磁気記憶素子の抵抗変化を検出することによって、記憶層に記録されている情報の読み出しが行われることにより、磁気記憶素子に電流を流して偏極電子を注入することによって、読み出し用磁性層の磁化の向きを変化させることができる。そして、読み出し用磁性層と記憶層との間の非磁性層の抵抗値は、記憶層のうちの読み出し用磁性層側の磁性層の磁化の向きと、読み出し用磁性層の磁化の向きとの関係によって変化するため、磁気記憶素子全体の抵抗もこれらの磁化の向きの関係により変化する。
従って、磁気記憶素子の抵抗変化を検出することにより、記憶層のうちの読み出し用磁性層側の磁性層の磁化の向きと、読み出し用磁性層の磁化の向きとの関係がわかり、これにより記憶層の磁性層の磁化の向き、即ち記録された情報の内容がわかる。
情報の読み出し時には、目的とする(読み出す対象の)磁気記憶素子の抵抗変化を検出するために、目的とする磁気記憶素子に対応する配線に電流を流す。このとき、目的としない(読み出す対象以外の)磁気記憶素子にも電流が流れることがあり得るが、目的としない磁気記憶素子に対応する配線に電流が流れたとしても、流れる電流量が少ないことから、注入される偏極電子の数が少なくなり、読み出し用磁性層の磁化の向きを変化させるに充分な量の偏極電子が注入されない。このため、磁気記憶素子の抵抗変化として観測されるのは、目的とする(読み出す対象)の磁気記憶素子の抵抗変化だけであり、目的としない(読み出す対象以外の)磁気記憶素子は寄与しない。
従って、磁気記憶素子の抵抗変化から、目的とする磁気記憶素子の記憶層に記録された情報を正確に読み出すことができる。
そして、磁気記憶素子に読み出し用磁性層を付加し、配線に情報の記録や情報の読み出しの際に必要となる電流を流すための回路部品を構成するだけで済み、付加する回路部品を少なくすることができる。
従って、高密度に集積化された磁気メモリを実現することが可能になる。
図中左右方向に延びるアドレス配線101と、図中前後方向に延びるアドレス配線102とが、それぞれ複数本ずつ設けられ、これら2種類のアドレス配線101,102の交差点に、記憶層を含む磁気記憶素子110が配置されている。アドレス配線101は磁気記憶素子110の上方に配置され、アドレス配線102は磁気記憶素子110の下方に配置されている。
第1の磁性層1と第2の磁性層2は、間に非磁性層4を挟んで積層され、第1の磁性層1の磁化M1と第2の磁性層2の磁化M2とが互いに反平行の向きとなるように、磁気的に結合している。
そして、第1の磁性層1、非磁性層4、第2の磁性層2の積層構造により、情報を磁化の向き(磁化状態)により保持する記憶層6が構成される。
また、第3の磁性層3は、第2の磁性層2に対して、非磁性層(絶縁層又は非磁性導電層)5を介して配置されている。
なお、図1では、磁気記憶素子10のその他の部分は図示を省略している。
そして、第1及び第2のアドレス配線11,12の交差点に、磁気記憶素子10が配置されている。
第2のアドレス配線12は、図1に示した第3の磁性層13の下方に配置されている。
磁気記憶素子10は、その平面形状が円形状となっている。磁気記憶素子10を構成する磁性層1,2,3の磁化容易軸13は、第1のアドレス配線11に対して、傾斜角度θ(0<θ<90°)を有するように配置されている。
なお、第1のアドレス配線11及び第2のアドレス配線12は、図示しないが、メモリセルの列方向及び行方向の数に応じて、それぞれ多数本ずつ格子状に設けられている。
そこで、磁気記憶素子10の記憶層6に情報を記録する際には、第1の磁性層1の磁化M1及び第2の磁性層2の磁化M2の向きを反転させるために、第1のアドレス配線11及び第2のアドレス配線12に、それぞれ電流を流して、電流磁界を誘起させる。
第1のアドレス配線11による電流磁界と第2のアドレス配線12による電流磁界の合成磁界は、図示しないが、時計回りまたは反時計回りに回る回転磁界を形成する。
そして、電流磁界の印加によって、第1の磁性層1の磁化M1の向き及び第2の磁性層2の磁化M2の向きを変えることにより、記憶層6に情報(例えば、情報”1”又は情報”0”)を記録することができる。
これにより、第1のアドレス配線11及び第2のアドレス配線12の電流がいずれも片方の極性だけであっても、第1の磁性層1及び第2の磁性層2の磁化M1,M2の向きを反転させて情報の記録を行うことが可能になると共に、これら磁化M1,M2の向きの反転に必要な電流量をほぼ均等にする(一方の向きから他方の向きに反転させるときの電流量と、他方の向きから一方の向きに反転させるときの電流量とをほぼ等しくする)ことが可能になる。
これにより、第1の磁性層1の磁化M1と第2の磁性層2の磁化M2とが互いに打ち消し合うため、記憶層6の合成磁化が非常に小さくなり、外部に漏洩する磁場を小さくすることができることから、第3の磁性層3に対する第1及び第2の磁性層1,2からの磁気的な影響が小さくなる。これにより、第3の磁性層3の磁化M3の向きを比較的容易に変えることが可能になる。
このように、第3の磁性層3を、第1の磁性層1及び第2の磁性層2よりも薄くしたことにより、これによっても、第3の磁性層3に対する第1及び第2の磁性層1,2からの磁気的な影響を小さくすることができる。
なお、第3の磁性層3の膜厚を薄くする代わりに、第3の磁性層3の平面パターン形状を、第1の磁性層1及び第2の磁性層2の平面パターン形状と異ならせる(例えば、大きくする、或いは小さくする)ことによっても、同様に第3の磁性層3に対する第1及び第2の磁性層1,2からの磁気的な影響を小さくする効果が得られる。このように、第3の磁性層3に対する第1及び第2の磁性層1,2からの磁気的な影響を小さくすると、第3の磁性層3の磁化M2を、第1の磁性層1の磁化M1及び第2の磁性層2の磁化M2に対して反転させやすくなる。
そして、第3の磁性層3を読み出し用磁性層として、この第3の磁性層3を用いて、記憶層6の第1の磁性層1及び第2の磁性層2に記録された情報を読み出す。
ここでは、第3の磁性層3の下方の第2のアドレス配線12に流す電流の向き(極性)を変えることにより、第3の磁性層3の磁化M3の向きを変化させる。
なお、図3A及び図3Bでは、第3の磁性層3の磁化M3の向きは変化するが、情報を保持する記憶層6の磁化、即ち第1の磁性層1の磁化M1及び第2の磁性層2の磁化M2は変化がないものとしている。第1の磁性層1の磁化M1は図中右下向きになっており、第2の磁性層2の磁化M2は図中右上向きになっている。読み出し時に第2のアドレス配線12に流す電流を記録時の電流よりも充分小さくした場合には、このように記憶層6の磁化M1,M2の向きが変化しない。一方、読み出し時に流す電流を記録時の電流より若干小さくした場合には、記憶層6の磁化M1,M2の向きが第2のアドレス配線12からの電流磁界により変化するが、電流を停止すると元に戻る。
図3Bでは、第2のアドレス配線12に流す電流Iの向きが図中手前から奥に向かっており、これにより右回りの電流磁場Hが発生して、第3の磁性層3の磁化M3が右上向きになる。従って、第3の磁性層3の磁化M3の向きが、第2の磁性層の磁化M2の向きと平行になっている。
例えば、第2の磁性層2及び第3の磁性層3がCoやFe等の遷移金属を主体とした磁性層であり、間の非磁性層5に酸化アルミニウムを用いたときには、第2の磁性層2の磁化M2の向きと第3の磁性層3の磁化M3の向きが平行であるときに非磁性層5の抵抗が小さく、反平行であるときに非磁性層5の抵抗が大きくなる。
つまり図3Aが高抵抗状態、図3Bが低抵抗状態である。
即ち電流Iが図3Aと同じ(奥から手前に向かう)向きでは低抵抗になり、図3Bと同じ(手前から奥に向かう)向きでは高抵抗になる。
具体的には、第2のアドレス配線12に流す電流Iを、例えば、図4Aに示すように、時間変化させる。即ち、一方の極性で一定の電流量でしばらく保持した後に、電流量と極性を変化させ、その後他方の極性で一定量の電流量でしばらく保持する。
このように電流Iを時間変化させることにより、第3の磁性層3の磁化M3の向きが反転することになる。
これにより、磁気記憶素子10の抵抗は、図4Bに示すように、時間変化する。図4Bでは、便宜的に抵抗が減る場合を“0”の情報、抵抗が増える場合を“1”の情報としている。
図4Bに示すように、記憶層6に記録された情報の内容によって、磁気記憶素子10の抵抗の変化が異なるため、これにより、記憶層6に記録された情報を読み出すことが可能になる。
ここでは、図5に平面図を示すように、縦横3個ずつ9個の磁気記憶素子10がある場合について説明する。9個の磁気記憶素子10に対応して、3本の第1のアドレス配線11(11A,11B,11C)と3本の第2のアドレス配線12(12P,12Q,12R)とが格子状に配置されている。そして、例えば、第1のアドレス配線11がビット線、第2のアドレス配線12がワード線になる。
各第2のアドレス配線12の一端には、コンデンサ13及び抵抗14が直列に接続され、微分回路15が構成されている。
このとき、アドレス配線11Bに対応する磁気記憶素子10BP,10BQ、10BRで、第3の磁性層3の磁化M3が反転するため、それぞれの記憶層6に記録された情報に応じて磁気記憶素子10の抵抗が減少或いは増加する。
その結果、第2のアドレス配線12に接続された微分回路15により、記録された情報に応じて正又は負のパルス信号16が観測される。
このため、観測されるパルス信号16は、選択されていない行の磁気記憶素子10の影響を受けることがなく、所望の中央の行の磁気記憶素子10の抵抗変化だけが寄与することになる。従って、目的とするメモリセルの磁気記憶素子10の情報の内容を、正確に読み出すことができる。
図5では、パルス信号16から、左右の磁気記憶素子10BP及び10BRが同じ情報であり、真ん中の磁気記憶素子10BQが異なる情報であることがわかる。
これにより、第2のアドレス配線12の電流Iによる電流磁場Hによって、第3の磁性層3の磁化M3の向きを容易に反転させることが可能になる。
また、目的としないメモリセルの磁気記憶素子10では、第3の磁性層3の磁化M3の向きを変化させる(反転させる)に充分な電流磁界が発生しないため、磁気記憶素子10の抵抗変化として観測されるのは、目的とする(読み出す対象の)磁気記憶素子10の抵抗変化だけであり、他の目的としない(読み出す対象以外の)磁気記憶素子10は寄与しない。
これにより、単純マトリクスの構成を採用して、より高密度に集積化された磁気メモリを実現することが可能になる。
本実施の形態では、記憶層と読み出し用磁性層との間に電流を流して、読み出し用磁性層に対して遍極電子を注入することにより、読み出し用磁性層の磁化を反転させるものである。
本発明の磁気メモリの実施の形態の概略構成図を図6に示す。図6は、磁気メモリを構成する1単位のメモリセルの要部の概略断面図を示している。
また、メモリセルの概略平面図は、図2に示した形態と同様の構成とすることができる。
そして、磁化固定層21の磁化M21は、反強磁性層22により向きが図中左向きに固定されている。
このように第3の磁性層3の下方に磁化固定層21及び反強磁性層22の積層構造が設けられていることにより、磁化固定層21の作用により、第3の磁性層3の磁化M3の向きを固定することが可能になる。
本実施の形態では、磁化固定層21と第3の磁性層3とが非磁性層(例えば非磁性導電層)23を介して積層されているため、磁化固定層21及び第3の磁性層3の磁気的相互作用により、第3の磁性層3の磁化M3の向きが左向き、即ち磁化固定層21の磁化M21の向きとは反対(反平行)になっている。
そして、この第3の磁性層3の磁化M3の向きの固定は、動作時以外、即ち情報の記録や情報の読み出しをそのメモリセルに対して行っていないときになされるように構成する。
本実施の形態では、アドレス配線(図示せず)を通じて、磁気記憶素子20に電流を流すことにより、磁気記憶素子20に偏極電子を注入して、第3の磁性層(読み出し用磁性層)3の磁化M3の向きを変化させる構成となっている。
なお、第3の磁性層3を薄く形成する代わりに、第3の磁性層3の平面パターンを第1の磁性層1及び第2の磁性層2の平面パターンよりも小さくすることによっても、第3の磁性層3の体積を小さくすることができるため、同様の作用が得られる。
一方、図7Cに示すように、第2の磁性層2の磁化M2の向きと第3の磁性層3の磁化M3の向きが平行であった場合には、変化しない。
従って、磁気記憶素子20に電流を流して、電流量の変化による電圧の変化を検出すれば、それぞれの状態を分離することができるため、これにより記憶層6に記録された情報を読み出すことが可能である。
ここで、電流の変化による電圧の変化を図8に示す。曲線Aは図7A及び図7Bに示した場合の変化であり、曲線Bは図7Cに示した場合の変化である。曲線Aでは、一定の電流量以上で、低抵抗に変化していることがわかる。
本実施の形態では、回路構成は、図5に示した形態の構成とは若干異なるが、交差する2種類のアドレス配線から目的とする(読み出し対象の)磁気記憶素子20に電流が流れ、かつ磁気記憶素子20の両端の電圧が観測できるように構成すればよく、付加する回路部品は比較的少なくて済む。
一方、目的としない(読み出し対象以外の)磁気記憶素子20には、電流が流れない、もしくは、電流が流れたとしても電流量が少なく、第3の磁性層(読み出し用磁性層)3の磁化M3の向きを反転するに充分な偏極電子を注入することができないので、第3の磁性層3の磁化M3の向きが反転せず、磁気記憶素子20の抵抗の変化がない。
このため、観測される抵抗変化(図8に示す電圧変化)は、目的としない磁気記憶素子20の影響を受けることがなく、所望の磁気記憶素子20の抵抗変化だけが寄与することになる。従って、目的とするメモリセルの磁気記憶素子20の情報の内容を、正確に読み出すことができる。
これにより、磁気記憶素子20に流す電流に伴う偏極電子の注入によって、第3の磁性層3の磁化M3の向きを容易に反転させることが可能になる。
また、目的としないメモリセルの磁気記憶素子20では、第3の磁性層3の磁化M3の向きを変化させる(反転させる)に充分な偏極電子を発生するような電流量の電流が流れないため、磁気記憶素子20の抵抗変化として観測されるのは、目的とする(読み出す対象の)磁気記憶素子20の抵抗変化だけであり、他の目的としない(読み出す対象以外の)磁気記憶素子20は寄与しない。
これにより、単純マトリクスの構成を採用して、より高密度に集積化された磁気メモリを実現することが可能になる。
これにより、磁気メモリの回路構成を簡略化することが可能になる。
また、上述の実施の形態では、各メモリセルの磁気記憶素子が2種類の配線の交点に配置されていたが、本発明は、2種類の交点の近傍(交点付近)に磁気記憶素子が配置されている場合も含む。
例えば、第1の磁性層及び第2の磁性層それぞれが磁気的相互作用により反平行に磁気的結合した複数層の磁性層からなる構成、即ち、例えば上下の磁性層の磁化の向きが反平行になるように磁気的結合した4層や6層の磁性層を有する構成としてもよい。
また例えば、3層以上の磁性層が磁気的結合して、上下の磁性層の磁化の向きが反平行になっている、即ち磁化の向きが互い違いになっている構成としてもよい。
Claims (2)
- 情報を磁性体の磁化状態により保持する記憶層を有する磁気記憶素子と、
互いに交差する2種類の配線とを備え、
前記2種類の配線の交点付近に前記磁気記憶素子が配置され、
少なくとも2層以上の磁性層が、上下の磁性層の磁化の向きが互いに反平行となるように積層されて前記記憶層が構成され、
前記記憶層に対して、非磁性層を介して、読み出し用磁性層が設けられ、
前記2種類の配線に電流を流して、発生する電流磁界により、前記記憶層の磁化の向きを変化させることによって、前記記憶層に情報の記録が行われ、
前記磁気記憶素子に電流を流して偏極電子を注入することにより、前記読み出し用磁性層の磁化の向きを反転させ、前記磁気記憶素子の抵抗変化を検出することによって、前記記憶層に記録されている情報の読み出しが行われる
磁気メモリ。 - 前記読み出し用磁性層が、前記記憶層の磁性層と比較して、膜厚が薄く形成されている、又は小さい平面パターンに形成されている請求項1に記載の磁気メモリ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003425361A JP4581394B2 (ja) | 2003-12-22 | 2003-12-22 | 磁気メモリ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003425361A JP4581394B2 (ja) | 2003-12-22 | 2003-12-22 | 磁気メモリ |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2005183825A JP2005183825A (ja) | 2005-07-07 |
JP4581394B2 true JP4581394B2 (ja) | 2010-11-17 |
Family
ID=34785262
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003425361A Expired - Fee Related JP4581394B2 (ja) | 2003-12-22 | 2003-12-22 | 磁気メモリ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4581394B2 (ja) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006005185A (ja) * | 2004-06-18 | 2006-01-05 | Alps Electric Co Ltd | 磁気検出素子 |
JP2007281247A (ja) * | 2006-04-07 | 2007-10-25 | Toshiba Corp | スピンメモリ |
US7535069B2 (en) * | 2006-06-14 | 2009-05-19 | International Business Machines Corporation | Magnetic tunnel junction with enhanced magnetic switching characteristics |
KR101586271B1 (ko) * | 2008-04-03 | 2016-01-20 | 삼성전자주식회사 | 자기 메모리 소자 및 그 정보 쓰기 및 읽기 방법 |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001067862A (ja) * | 1999-09-01 | 2001-03-16 | Sanyo Electric Co Ltd | 磁気メモリ素子 |
JP2002520873A (ja) * | 1998-07-20 | 2002-07-09 | モトローラ・インコーポレイテッド | 低切替磁界磁性トンネル接合 |
JP2002204006A (ja) * | 2000-03-13 | 2002-07-19 | Matsushita Electric Ind Co Ltd | 磁気抵抗素子および磁気抵抗効果型記憶素子 |
JP2002305337A (ja) * | 2000-12-07 | 2002-10-18 | Commiss Energ Atom | 記憶機能を有する3層構造磁気スピン極性化装置と当該装置を使用した記憶素子 |
JP2003110164A (ja) * | 2001-09-28 | 2003-04-11 | Toshiba Corp | 磁気抵抗効果素子、磁気メモリ及び磁気ヘッド |
JP2005505889A (ja) * | 2001-10-16 | 2005-02-24 | モトローラ・インコーポレイテッド | スケーラブルな磁気抵抗ランダム・アクセス記憶素子に書き込むための方法 |
-
2003
- 2003-12-22 JP JP2003425361A patent/JP4581394B2/ja not_active Expired - Fee Related
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002520873A (ja) * | 1998-07-20 | 2002-07-09 | モトローラ・インコーポレイテッド | 低切替磁界磁性トンネル接合 |
JP2001067862A (ja) * | 1999-09-01 | 2001-03-16 | Sanyo Electric Co Ltd | 磁気メモリ素子 |
JP2002204006A (ja) * | 2000-03-13 | 2002-07-19 | Matsushita Electric Ind Co Ltd | 磁気抵抗素子および磁気抵抗効果型記憶素子 |
JP2002305337A (ja) * | 2000-12-07 | 2002-10-18 | Commiss Energ Atom | 記憶機能を有する3層構造磁気スピン極性化装置と当該装置を使用した記憶素子 |
JP2003110164A (ja) * | 2001-09-28 | 2003-04-11 | Toshiba Corp | 磁気抵抗効果素子、磁気メモリ及び磁気ヘッド |
JP2005505889A (ja) * | 2001-10-16 | 2005-02-24 | モトローラ・インコーポレイテッド | スケーラブルな磁気抵抗ランダム・アクセス記憶素子に書き込むための方法 |
Also Published As
Publication number | Publication date |
---|---|
JP2005183825A (ja) | 2005-07-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6717735B2 (ja) | 改善された切り換え効率のためのスピン軌道トルクビット設計 | |
JP4682585B2 (ja) | 記憶素子及びメモリ | |
JP4987616B2 (ja) | 磁気ランダムアクセスメモリ及び抵抗ランダムアクセスメモリ | |
CN103003883B (zh) | 用于场复位自旋力矩mram的结构和方法 | |
WO2016159017A1 (ja) | 磁気抵抗効果素子、磁気メモリ装置、製造方法、動作方法、及び集積回路 | |
US10242725B2 (en) | Modular magnetoresistive memory | |
JP4380707B2 (ja) | 記憶素子 | |
EP1600977A2 (en) | Multi-bit magnetic random acces memory device | |
KR20080063767A (ko) | 자기저항성 터널 접합 자기 소자 및 mram에의 적용 | |
JP2001217398A (ja) | 強磁性トンネル接合素子を用いた記憶装置 | |
KR20100138825A (ko) | 불휘발성 메모리의 기록 방법 및 불휘발성 메모리 | |
JP3964818B2 (ja) | 磁気ランダムアクセスメモリ | |
KR20100094974A (ko) | 자기 메모리 소자, 그 구동 방법 및 불휘발성 기억장치 | |
JP2006237329A (ja) | 磁気記憶装置及び磁気記憶装置の書き込み方法 | |
JP2005310829A (ja) | 磁気メモリ及びその記録方法 | |
JP5379675B2 (ja) | 磁気メモリセル及び磁気メモリ | |
JP4670326B2 (ja) | メモリ | |
JP4581394B2 (ja) | 磁気メモリ | |
JP2005223086A (ja) | 磁気記憶素子及びその駆動方法、磁気メモリ | |
JP2006134363A (ja) | 磁気ランダムアクセスメモリ | |
WO2005020327A1 (ja) | 磁気記憶セルおよび磁気メモリデバイス | |
JP4720081B2 (ja) | 磁気メモリ | |
JP2008211059A (ja) | 記憶素子、メモリ | |
EP1890296B1 (en) | Multi-bit magnetic random access memory device and methods of operating and sensing the same | |
JP2005260174A (ja) | 磁気メモリ及びその記録方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060724 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090629 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100525 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100712 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100803 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100816 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130910 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |