JP3863536B2 - 磁気ランダムアクセスメモリ及びその磁気ランダムアクセスメモリのデータ書き込み方法 - Google Patents
磁気ランダムアクセスメモリ及びその磁気ランダムアクセスメモリのデータ書き込み方法 Download PDFInfo
- Publication number
- JP3863536B2 JP3863536B2 JP2004146441A JP2004146441A JP3863536B2 JP 3863536 B2 JP3863536 B2 JP 3863536B2 JP 2004146441 A JP2004146441 A JP 2004146441A JP 2004146441 A JP2004146441 A JP 2004146441A JP 3863536 B2 JP3863536 B2 JP 3863536B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- recording layer
- magnetization
- write
- random access
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
- G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B82—NANOTECHNOLOGY
- B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
- B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B82—NANOTECHNOLOGY
- B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
- B82Y25/00—Nanomagnetism, e.g. magnetoimpedance, anisotropic magnetoresistance, giant magnetoresistance or tunneling magnetoresistance
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
- H01F10/00—Thin magnetic films, e.g. of one-domain structure
- H01F10/32—Spin-exchange-coupled multilayers, e.g. nanostructured superlattices
- H01F10/324—Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer
- H01F10/3254—Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer the spacer being semiconducting or insulating, e.g. for spin tunnel junction [STJ]
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
- H10B61/20—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors
- H10B61/22—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors of the field-effect transistor [FET] type
Landscapes
- Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Nanotechnology (AREA)
- Crystallography & Structural Chemistry (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Mathematical Physics (AREA)
- Theoretical Computer Science (AREA)
- Mram Or Spin Memory Techniques (AREA)
- Hall/Mr Elements (AREA)
- Thin Magnetic Films (AREA)
- Semiconductor Memories (AREA)
Description
第1の実施形態は、MTJ(Magnetic Tunnel Junction)素子の記録層の上下に非磁性層を介して強磁性層をそれぞれ設け、強磁性層の磁歪を記録層に伝えるといった磁歪相互作用でトグル書き込みを行うものである。
図1は、本発明の第1の実施形態に係る磁気ランダムアクセスメモリの概略的な平面図を示す。図2は、図1のII−II線に沿った磁気ランダムアクセスメモリの断面図を示す。図3は、本発明の第1の実施形態に係わる磁気ランダムアクセスメモリにおける各層の磁化方向の図を示す。以下に、第1の実施形態に係る磁気ランダムアクセスメモリの構造について説明する。
また、記録層32の一軸異方性によるエネルギーAと上記第1及び第2の応力による合成エネルギーBとの比は、式(2)の関係を満たすのが望ましい。このエネルギーの大きさは、記録層32及び非磁性層31,33,37の材料や膜厚を変化させることで調整できる。
また、上部強磁性層30及び下部強磁性層38の幅は、ビット線11及びワード線12の幅と同じか、ビット線11及びワード線12の幅よりも大きいことが望ましい。
MTJ素子10を構成する各層や第1及び第2のヨーク層21,22は、次のような材料を用いて形成するのが望ましい。
第1の実施形態に係る磁気ランダムアクセスメモリにおける書き込み/読み出し動作について説明する。尚、ここでは、記録層32の磁化容易軸はワード線12の延在方向(X方向)とほぼ平行であるとする。また、説明の簡便のために、記録層32、上部強磁性層30及び下部強磁性層38の3層が、全て正の磁歪定数を持つものとする。勿論、前記3層のうちいずれかの層が負の磁歪定数を持ってもよく、その場合は、以下で述べる説明において、適宜90°回転したものを考えればよい。
図4乃至図9は、本発明の第1の実施形態に係る磁気ランダムアクセスメモリにおける書き込み動作の説明図を示す。
まず、選択セルのMTJ素子10にどのようなデータが書き込まれているかを確認する。従って、通常のMRAMと同様、MOSFET15をONし、ビット線11からMTJ素子10に読み出し電流を流すことにより、MTJ素子10の磁化抵抗を読み取る。すなわち、“0”データが書き込まれている場合、記録層32及び固定層34,36の磁化は例えば平行状態となるので、低抵抗状態となる。また、“1”データが書き込まれている場合、記録層32及び固定層34,36の磁化は例えば反平行状態となるので、高抵抗状態となる。従って、“1”、“0”データの書き込まれた状態による磁気抵抗の違いを読み取ることで、MTJ素子10に書き込まれたデータの判別を行う。
上記確認サイクルの結果、書き込み動作が必要となるのは、(1)選択セルに“0”データを書き込みたいときに、“1”データが書き込まれていた場合、(2)選択セルに“1”データを書き込みたいときに、“0”データが書き込まれていた場合である。
次に、第1サイクルは、図4に示すように、ビット線11はOFF状態のままで書き込み電流I1は流さずに、ワード線12をONして書き込み電流I2を流す。この状態では、上部強磁性層30の磁化は90°の方向を向いたままであるが、下部強磁性層38の磁化は回転して90°の方向を向くため、両者は同じ方向を向く。
次に、第2サイクルは、図4に示すように、ワード線12に書き込み電流I2を流したまま、ビット線11もONして書き込み電流I1を流す。この状態では、下部強磁性層38の磁化は90°の方向を向いたままであり、上部強磁性層30の磁化は回転して180°の方向を向く。
次に、第3サイクルは、図4に示すように、ビット線11に書き込み電流I1を流したまま、ワード線12をOFFして書き込み電流I2を流すのをやめる。この状態では、上部強磁性層30の磁化は180°の方向を向いたままであり、下部強磁性層38の磁化はもとの安定状態である0°の方向に戻る。
次に、第4サイクルは、図4に示すように、ワード線12と同様に、ビット線11をOFFして書き込み電流I1を流すのをやめる。この状態では、下部強磁性層38の磁化は0°の方向を向いたままであり、上部強磁性層30の磁化はもとの安定状態である90°の方向に戻る。
図10及び図11は、本発明の第1の実施形態に係る磁気ランダムアクセスメモリにおける“1”、“0”データの書き込まれた状態を模式的に示す。
第2の実施形態は、第1の実施形態におけるMTJ素子の第3の部分の構造を変形させたものである。
第3の実施形態は、層間絶縁膜に起因する磁歪がMTJ素子に与える影響を緩和するために、MTJ素子の周囲に隙間を設けたものである。
第4の実施形態は、書き込み配線による応力がMTJ素子に与える影響を緩和するために、強磁性層と書き込み配線との間に金属膜を設けたものである。
Claims (5)
- 第1の方向に延在された第1の書き込み配線と、
前記第1の方向と異なる第2の方向に延在された第2の書き込み配線と、
前記第1及び第2の書き込み配線間の前記第1及び第2の書き込み配線の交点に設けられた磁気抵抗素子と、
前記第1の書き込み配線の前記磁気抵抗素子と対向する面と反対側の面及び両側面に設けられ、磁性層で形成された第1のヨーク層と、
前記第2の書き込み配線の前記磁気抵抗素子と対向する面と反対側の面及び両側面に設けられ、磁性層で形成された第2のヨーク層と
を具備する磁気ランダムアクセスメモリであって、
前記磁気抵抗素子は、
強磁性体で形成され、第1の面と第2の面とを備え、無通電時に前記第1又は第2の方向を向く磁化容易軸を有する記録層と、
前記記録層の前記第1の面側に設けられ、無通電時に前記第1の方向と平行に磁化が向く強磁性体で形成され、前記記録層に磁歪による第1の応力を与える第1の強磁性層と、
前記記録層の前記第2の面側に設けられ、無通電時に前記第2の方向と平行に磁化が向く強磁性体で形成され、前記記録層に磁歪による第2の応力を与える第2の強磁性層と、
前記記録層と前記第1の強磁性層との間に設けられた第1の非磁性層と、
前記記録層の前記第2の強磁性層との間に設けられた第2の非磁性層と
を有することを特徴とする磁気ランダムアクセスメモリ。 - 第1の方向に延在された第1の書き込み配線と、
前記第1の方向と異なる第2の方向に延在された第2の書き込み配線と、
前記第1及び第2の書き込み配線間の前記第1及び第2の書き込み配線の交点に設けられた磁気抵抗素子と、
前記第1の書き込み配線の前記磁気抵抗素子と対向する面と反対側の面及び両側面に設けられ、磁性層で形成された第1のヨーク層と、
前記第2の書き込み配線の前記磁気抵抗素子と対向する面と反対側の面及び両側面に設けられ、磁性層で形成された第2のヨーク層と
を具備する磁気ランダムアクセスメモリであって、
前記磁気抵抗素子は、
強磁性体で形成され、第1の面と第2の面とを備え、無通電時に前記第1又は第2の方向を向く磁化容易軸を有する記録層と、
前記記録層の前記第1の面側に設けられ、無通電時に前記第1の方向と平行に磁化が向く強磁性体で形成され、前記記録層に磁歪による第1の応力を与える第1の強磁性層と、
前記記録層の前記第2の面側に設けられ、無通電時に前記第2の方向と平行に磁化が向く強磁性体で形成され、前記記録層に磁歪による第2の応力を与える第2の強磁性層と、
前記記録層と前記第1の強磁性層との間に設けられた第1の非磁性層と、
前記記録層の前記第2の強磁性層との間に設けられた第2の非磁性層と
を有し、
前記磁気抵抗素子にデータを書き込む際、
前記第1及び第2の書き込み配線に第1及び第2の書き込み電流をそれぞれ流すことで、前記第1及び第2の書き込み電流により第1及び第2の磁界がそれぞれ発生し、
前記第1及び第2の磁界が前記第1及び第2の強磁性層にそれぞれ印加することで、前記第1及び第2の強磁性層の前記磁化がそれぞれ回転し、
前記第1及び第2の強磁性層の前記磁化がそれぞれ回転することで生じた磁歪による前記第1及び第2の応力が前記記録層に与えられることで、前記記録層の磁化が回転する
ことを特徴とする磁気ランダムアクセスメモリのデータ書き込み方法。 - 前記第1及び第2の書き込み配線を順にONし、前記第1及び第2の書き込み配線のうち先にONした方から順にOFFする
ことを特徴とする請求項2に記載の磁気ランダムアクセスメモリのデータ書き込み方法。 - 前記記録層、前記第1及び第2の強磁性層は、絶対値が10−6以上の磁歪定数を有することを特徴とする請求項2に記載の磁気ランダムアクセスメモリのデータ書き込み方法。
- 前記第1又は第2の非磁性層は、トンネルバリア層であることを特徴とする請求項2に記載の磁気ランダムアクセスメモリのデータ書き込み方法。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004146441A JP3863536B2 (ja) | 2004-05-17 | 2004-05-17 | 磁気ランダムアクセスメモリ及びその磁気ランダムアクセスメモリのデータ書き込み方法 |
US10/899,057 US6970376B1 (en) | 2004-05-17 | 2004-07-27 | Magnetic random access memory and method of writing data in magnetic random access memory |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004146441A JP3863536B2 (ja) | 2004-05-17 | 2004-05-17 | 磁気ランダムアクセスメモリ及びその磁気ランダムアクセスメモリのデータ書き込み方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2005327988A JP2005327988A (ja) | 2005-11-24 |
JP3863536B2 true JP3863536B2 (ja) | 2006-12-27 |
Family
ID=35309236
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004146441A Expired - Fee Related JP3863536B2 (ja) | 2004-05-17 | 2004-05-17 | 磁気ランダムアクセスメモリ及びその磁気ランダムアクセスメモリのデータ書き込み方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US6970376B1 (ja) |
JP (1) | JP3863536B2 (ja) |
Families Citing this family (31)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20060092688A1 (en) * | 2004-10-29 | 2006-05-04 | International Business Machines Corporation | Stacked magnetic devices |
WO2006054588A1 (ja) * | 2004-11-16 | 2006-05-26 | Nec Corporation | 磁気メモリ及び,その製造方法 |
JP2007281229A (ja) * | 2006-04-07 | 2007-10-25 | Toshiba Corp | 磁気抵抗ランダムアクセスメモリ、その書き込み方法、およびテスト方法 |
US7663198B2 (en) * | 2006-08-29 | 2010-02-16 | Qimonda Ag | Magnetoresistive random access memory device with alternating liner magnetization orientation |
US8675399B2 (en) | 2007-02-23 | 2014-03-18 | Nec Corporation | Magnetic unit and magnetic storage device |
WO2008146610A1 (ja) * | 2007-05-28 | 2008-12-04 | Nec Corporation | 磁性体記憶装置 |
US7656700B2 (en) * | 2007-09-17 | 2010-02-02 | Seagate Technology Llc | Magnetoresistive sensor memory with multiferroic material |
US8497559B2 (en) * | 2007-10-10 | 2013-07-30 | Magic Technologies, Inc. | MRAM with means of controlling magnetic anisotropy |
US8004881B2 (en) * | 2007-12-19 | 2011-08-23 | Qualcomm Incorporated | Magnetic tunnel junction device with separate read and write paths |
US7723128B2 (en) * | 2008-02-18 | 2010-05-25 | Taiwan Semiconductor Manufacturing Company, Ltd. | In-situ formed capping layer in MTJ devices |
WO2010026831A1 (ja) | 2008-09-03 | 2010-03-11 | 富士電機ホールディングス株式会社 | 磁気メモリ素子およびそれを用いる記憶装置 |
US7808027B2 (en) * | 2009-01-14 | 2010-10-05 | Magic Technologies, Inc. | Free layer/capping layer for high performance MRAM MTJ |
US8422285B2 (en) * | 2009-10-30 | 2013-04-16 | Grandis, Inc. | Method and system for providing dual magnetic tunneling junctions usable in spin transfer torque magnetic memories |
KR20130056013A (ko) * | 2011-11-21 | 2013-05-29 | 삼성전자주식회사 | 자기 메모리 소자 |
US9007818B2 (en) | 2012-03-22 | 2015-04-14 | Micron Technology, Inc. | Memory cells, semiconductor device structures, systems including such cells, and methods of fabrication |
US8923038B2 (en) | 2012-06-19 | 2014-12-30 | Micron Technology, Inc. | Memory cells, semiconductor device structures, memory systems, and methods of fabrication |
US9054030B2 (en) | 2012-06-19 | 2015-06-09 | Micron Technology, Inc. | Memory cells, semiconductor device structures, memory systems, and methods of fabrication |
RU2522714C2 (ru) * | 2012-08-09 | 2014-07-20 | Федеральное государственное унитарное предприятие федеральный научно-производственный центр "Научно-исследовательский институт измерительных систем им. Ю.Е. Седакова" | Способ формирования магниторезистивного элемента памяти на основе туннельного перехода и его структура |
JP2014143315A (ja) | 2013-01-24 | 2014-08-07 | Toshiba Corp | 磁気メモリおよびその製造方法 |
US9379315B2 (en) | 2013-03-12 | 2016-06-28 | Micron Technology, Inc. | Memory cells, methods of fabrication, semiconductor device structures, and memory systems |
US9368714B2 (en) | 2013-07-01 | 2016-06-14 | Micron Technology, Inc. | Memory cells, methods of operation and fabrication, semiconductor device structures, and memory systems |
US9466787B2 (en) | 2013-07-23 | 2016-10-11 | Micron Technology, Inc. | Memory cells, methods of fabrication, semiconductor device structures, memory systems, and electronic systems |
US9461242B2 (en) | 2013-09-13 | 2016-10-04 | Micron Technology, Inc. | Magnetic memory cells, methods of fabrication, semiconductor devices, memory systems, and electronic systems |
US9608197B2 (en) | 2013-09-18 | 2017-03-28 | Micron Technology, Inc. | Memory cells, methods of fabrication, and semiconductor devices |
US10454024B2 (en) | 2014-02-28 | 2019-10-22 | Micron Technology, Inc. | Memory cells, methods of fabrication, and memory devices |
US9281466B2 (en) | 2014-04-09 | 2016-03-08 | Micron Technology, Inc. | Memory cells, semiconductor structures, semiconductor devices, and methods of fabrication |
US9269888B2 (en) | 2014-04-18 | 2016-02-23 | Micron Technology, Inc. | Memory cells, methods of fabrication, and semiconductor devices |
US9349945B2 (en) | 2014-10-16 | 2016-05-24 | Micron Technology, Inc. | Memory cells, semiconductor devices, and methods of fabrication |
US9768377B2 (en) | 2014-12-02 | 2017-09-19 | Micron Technology, Inc. | Magnetic cell structures, and methods of fabrication |
US10439131B2 (en) | 2015-01-15 | 2019-10-08 | Micron Technology, Inc. | Methods of forming semiconductor devices including tunnel barrier materials |
CN110890458B (zh) * | 2018-09-07 | 2024-04-12 | 上海磁宇信息科技有限公司 | 一种提高磁性随机存储器写入效率的方法 |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001084756A (ja) * | 1999-09-17 | 2001-03-30 | Sony Corp | 磁化駆動方法、磁気機能素子および磁気装置 |
US6211090B1 (en) * | 2000-03-21 | 2001-04-03 | Motorola, Inc. | Method of fabricating flux concentrating layer for use with magnetoresistive random access memories |
JP2002270922A (ja) * | 2001-03-13 | 2002-09-20 | Matsushita Electric Ind Co Ltd | 磁気抵抗素子 |
JP2003077269A (ja) * | 2001-09-06 | 2003-03-14 | Canon Inc | 磁気抵抗効果を用いた不揮発固体メモリ素子およびメモリとその記録再生方法 |
JP3959335B2 (ja) * | 2002-07-30 | 2007-08-15 | 株式会社東芝 | 磁気記憶装置及びその製造方法 |
JP4095498B2 (ja) * | 2003-06-23 | 2008-06-04 | 株式会社東芝 | 磁気ランダムアクセスメモリ、電子カードおよび電子装置 |
-
2004
- 2004-05-17 JP JP2004146441A patent/JP3863536B2/ja not_active Expired - Fee Related
- 2004-07-27 US US10/899,057 patent/US6970376B1/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2005327988A (ja) | 2005-11-24 |
US6970376B1 (en) | 2005-11-29 |
US20050254288A1 (en) | 2005-11-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3863536B2 (ja) | 磁気ランダムアクセスメモリ及びその磁気ランダムアクセスメモリのデータ書き込み方法 | |
US8331141B2 (en) | Multibit cell of magnetic random access memory with perpendicular magnetization | |
US6914807B2 (en) | Magnetic logic element and magnetic logic element array | |
JP3959335B2 (ja) | 磁気記憶装置及びその製造方法 | |
US8988934B2 (en) | Multibit cell of magnetic random access memory with perpendicular magnetization | |
JP4371781B2 (ja) | 磁気セル及び磁気メモリ | |
JP5338666B2 (ja) | 磁壁ランダムアクセスメモリ | |
US8406041B2 (en) | Scalable magnetic memory cell with reduced write current | |
US7848137B2 (en) | MRAM and data read/write method for MRAM | |
JP3699954B2 (ja) | 磁気メモリ | |
JP4460965B2 (ja) | 磁気ランダムアクセスメモリ | |
JP2002520873A (ja) | 低切替磁界磁性トンネル接合 | |
JP5545213B2 (ja) | 磁気ランダムアクセスメモリ及びその初期化方法 | |
JP2009027177A (ja) | Stt−mtj−mramセルおよびその製造方法 | |
US20120299135A1 (en) | Non volatile memory including stabilizing structures | |
JP2013093558A (ja) | 自己参照読み出し操作を使用してmramセルに書き込み及びmramセルを読み出すための磁気ランダムアクセスメモリ(mram)セル及び方法 | |
JP5504704B2 (ja) | 記憶素子及びメモリ | |
WO2019159962A1 (ja) | 磁気抵抗効果素子及び磁気メモリ | |
JP4187021B2 (ja) | 記憶素子及びメモリ | |
JP2008171862A (ja) | 磁気抵抗効果素子及びmram | |
JP3836779B2 (ja) | 磁気抵抗効果素子及び磁気メモリ | |
JP5445029B2 (ja) | 磁気抵抗素子、及び磁壁ランダムアクセスメモリ | |
JP3977816B2 (ja) | 磁気ランダムアクセスメモリ及びその磁気ランダムアクセスメモリのデータ書き込み方法 | |
JP5050318B2 (ja) | 磁気メモリ | |
JP2002353418A (ja) | 磁気抵抗効果素子および磁気メモリ装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060809 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060926 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060928 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101006 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111006 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111006 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121006 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131006 Year of fee payment: 7 |
|
LAPS | Cancellation because of no payment of annual fees |