TW421812B - Semiconductor device manufacturing apparatus - Google Patents

Semiconductor device manufacturing apparatus Download PDF

Info

Publication number
TW421812B
TW421812B TW087115219A TW87115219A TW421812B TW 421812 B TW421812 B TW 421812B TW 087115219 A TW087115219 A TW 087115219A TW 87115219 A TW87115219 A TW 87115219A TW 421812 B TW421812 B TW 421812B
Authority
TW
Taiwan
Prior art keywords
path
processing
semiconductor device
patent application
carrier
Prior art date
Application number
TW087115219A
Other languages
English (en)
Inventor
Minoru Yoshida
Takeshi Doi
Original Assignee
Innotech Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Innotech Corp filed Critical Innotech Corp
Application granted granted Critical
Publication of TW421812B publication Critical patent/TW421812B/zh

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/677Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations
    • H01L21/67703Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations between different workstations
    • H01L21/67727Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations between different workstations using a general scheme of a conveying path within a factory

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)

Description

42 1812 μ Α7 ______Β7 五、發明説明(1.) (發明之背景) 本發明係關於一種半導體設備之製造裝置》 (習用技術) 茲以圖九〜圖十二說明習用半導體設備之製造裝置。 本製造裝置叫做機架方式,由設置多數之過程機架, 構成同一種類之處理機構。 如圖九所示’將因應處理過程種類之多數過程機架11 〜18裝設於無菌室40内。 茲說明有關設置於各過程機架11〜18之處理機構和該 處之處理如下: 在洗滌過程機架11 ’設置為洗滌晶片底座表面的洗滌. 機構31。 在氧化膜形成過程機架12,設置氧化膜形成機構32, 在此將乱化膜形成於晶片底座的表面並作為保護膜。 經濟部中央標準局貞工消費合作杜印装 (請先聞讀背面之注意事項再填寫本頁) 而且’感光劑塗敷過程機架13和顯像過程機架14,係 為實施照片處理之過程機架,在過程機架13設置感光劑塗 敷機構33,在過程機架14設置顯像機構34。然後,在顯 像過程機架14 ’在感光劑上載置視所需要圖形的屏蔽曝光 ,實施消除未感光部份感光劑之處理。 在藥品處理過程機架15,實施清除晶片底座表面的不 必要物質’例如,氧化膜一部份等的藥品處理。設置其處 理所需要之藥品處理機構35。 在不純物擴散過程機架16,設置使不純物擴散於晶片 底座内之不純物擴散處理機構36 *在此不純物擴散處理機 本“度適财關家標準(CNS)从桃(21():><297公楚、 '~— -4 - 421812 A7 B7 經濟部中央橾準局負工消費合作社印製 五、發明説明(2.) 構36,视所形成的層,引進所需要種類之不純物氣體。 而且,在騎過程機架17,設置形成薄膜之崎機構 37 ’在檢查過程機架18,設置晶片底座之檢查機構38。 、在上述各過程機架之間,設置連接該等之單軌19。装 載應處理晶片底座之未圖示搬運箱,移動於此單軌⑺上, 將晶片底座搬運於個別之過程機架u〜18間。 而且’在各過程機架u〜18内,裝設過程機架内專用 之自動搬運裝置。由此自動搬職置,從單軌19之搬運箱 卸下晶片底座,同時在過程機架内將其搬運,實施該處之 必要處理。在結賴處暖,賤再度使之恢復於搬運箱。 此外,在各過程機架内設置多數的相同處理機構,以 便可同時處理一起被搬入之多數片晶片底座。 然後,為製造一個半導體設備所需要之處理過程數或 順序,因品種而異,因此由控制用之cpu選擇搬運經路, 以便搬運晶片雇座。 按照圖十之流程圖,說明在這種機架方式之製造裝置 中製造屬於半導體設備,如圖十二所示電晶體之方法。此 外’此電晶體係以將P型層2夾持於n型層1、3之間的形 悲’使電極4、5露出於表面’以氧化膜2〇保護其他的部 份。 首先’將N型矽晶片底座載置於單軌19上的搬運箱, 搬運至過程機架11。在步驟丨,在過程機架u内洗滌晶片 底座。 洗務後’晶片底座以單軌19移動至過程機架12,進入 匕紙張尺度逋用中國國家標隼(CNS ) A4規格(210X297公釐) (靖先間讀背面之注意事項再填寫本頁) ---3-----’耵------ 421812 : A7 -- B7 五、發明説明(3·) 步驟2。在步,驟2將氧化膜20形成於晶片底座表面(參照 圖十一(a)),之後將晶片底座搬運於過程機架13。 在步驟3 ’將感光劑全面塗敷於氧化膜20上。 然後,在感光機架14之步騾4顯像過程,如圖十一( b)所示,將因應P型層2之屏蔽22載置於感光劑21上曝 光,消除未感光的部份,亦即,屏蔽22的部份(參照圖十 一 (c))。 其次’將晶片底座搬運至過程機架15,依步騾5之藥 品處理過程,消除沒有感先劑21的部份氧化膜。結果如圖 十一(d)所示,產生ν型層1形成露出的部份。以此狀態 將晶片底座搬運至過程機架16,進入步驟6。 在步驟6依過程機架16之不純物擴散處理機構36,使 P型不純物擴散依此擴散處理’在晶片底座内部,形成如圖 ^'一(e)之P型層2。 在步驟7,再度將晶片底座搬運至過程機架11 ’藉由 洗滌消除留在其表面的感光劑21。 將晶片底盤搬運至過程機架12,如果在步驟8形成氧 經濟部中央標準局舅工消費合作社印製 (詩先Kllt背面之注意事項再填寫本頁) 線 化膜20,如圖十一(f),以氧化膜2〇保護p型層2之表 面。 從此狀態,在以下的步驟9〜步驟12,和上述步驟3 〜6同;^經過感光劑塗敷過程〜顯像過程—藥品處理過程 —不純物擴散過程,形成N型層3。但在步驟1〇之顯像過 程,載置便因應N型層3形狀之屏蔽22曝光v 其次,將晶片底座搬運至過程機架u,在步驟13藉由 本紙張尺度逋洧中國國家榇準(CNS ) A4規格(21〇^7公^了 ** 6 - 421812 ^ A7 B7 經濟部中央標隼局貝工消費合作社印製 五、發明説明(4·) 洗條消除不需要的感光劑U,搬運至過程機架12。 在步驟14再度形成氧化膜2〇。因此,如圖十一(g) 所示,以氧化膜20包覆晶片底座之全部表面。 之後’依步驟15〜22的過程,形成圖十二之Ai (鋁) 電極4、5。 因此,在步驟15〜18 ’於氧化膜20開窗。此窗為直接 將銘電極安裝於P型層2和N型層3之表面,對應消除氧 化膜20的部份。 首先,在步驟15,以過程機架13,將感光劑21塗敷 於圖^'一(g)之氧化膜20上。 在步驟16,將晶片底座搬運於過程機架14,如圖十一 Ch) ’載置對應上述窗之屏蔽顯像。 在步驟17實施藥品處理,消除上述窗,亦即,對應電 極部份的氧化膜20 ’’形成上述窗。並且,以過程機架u之 洗務’消除剩下的感光劑21 (步驟a)。 為在其上形成電極用_膜23,將晶片底座搬運至錢 射過程機架17。在此形成鋁膜23 (步驟19)。在此,如圖 +-⑴在全面形成銘膜23,但因應首先形成的窗在?型 層2和N型層3有分別和罐23直接接_部份,該處成 為電極4、5。 在步驟20,再度以過程機架13,將感光劑 鋁膜23上(圖十一(j))。- 在步驟21之_像過程,如圖十— ^ ^ ^ ^ 以便留下露出於表面之電極形狀顯像。 ~ 本紙張尺度適用中國國家標準(CNS ) Α4規格(210^297¾^ -7- Ί.Ι-Ϊ----------^0------訂------1).·.. <諳先閱讀背面之注項再填寫本頁) A7 B7 421812 五、發明説明(5· 然後,依步驟22之藥品處理過程,消除未感光的部份 感光劑21,和其下的鋁膜23。 如此便可完成Ρ電極4和Ν電極5。_ 並且,若以步驟23洗滌消除剩下的感光劑21 ,即可完 成電晶體® 將以此方法芫成之電晶體搬運至過程機架18做檢查。 以如上述方法製造屬於半導體設備之電晶體時,對於 晶片底座’以圖九的8個過程機架η〜18,實施圖十之流 程圖的24步驟處理。因此’處理步驟數方面多於過程機架 數,表示以一個過程機架實施多次的處理。亦即,載置晶 片底座的搬運細多次通過單軌19上的相同經路,將一個晶 片底座搬運於相同過程機架。例如,在上述過程中,單軌 19將晶片底座,搬運至洗猶過程機架11五次,至氧化膜形 成過程機架12三次·’至感光劑塗敷過程機架13和顯像過 程機架14,藥品處理過程機架μ各四次,至不純物擴散過 程機架16二次’於賤射過程機架17和檢查過程機架各一 次。 然後’搬運晶片底座至這些過程機架的順序,若以附 加於各過程機架之符號表示即形成如下:η—12—13—14 -^15—16—11—12-^13—14—15—16—11—12—13—14— 15—^ 11一 17一 13-^ 14—>15—Π—>18。 因此,若一個搬運箱,採取像搬運^^一個過程機架多 次的經路’當想搬運多個搬運箱時,其經路和其他的搬運 箱之經路將會交錯。因此’會產生所謂一方的搬運箱,必 Lτί[, 1 "b--裝ο----- - 訂------線 — 丨 (讀先聞讀背面之注意事項再填寫本頁) 經濟部中央標準局貝工消費合作社印製 ^紙張尺度適用中國國家標準(CNS )八4規格(2丨οχ Μ?公後) 經濟部中夬標準局員工消費合作社印製 42 1812 Α7 ' ----------Β7 五、發明説明( 6.) ~-*-- 需將其經路讓給他方搬運箱的情況。而且,同樣要使用相 同處理機構的過辦,由於不能畴以—個過程機架處 理’因此一方必須待機。 尤其疋增多全過程數,其中,越增加相同處理機構, 亦即利用相同過程機架之過錄,越延長搬運經路,降低 生產性。雖然只是延長—個搬運箱的經路,即降低生產效 率’但右與其他的搬運箱之經路將會交錯,延長待機時間 ,則更降低生產效率。 而且,此習知之裝置,需要可設置所有處理機構和搬 運經路的大無菌宣。 ,Ί (發明之目的) 於疋,本發明之目的,在於簡化半導體之製造裝置的 晶片底座之搬運經路,提高半導體設備的之生產效率。並 且’提供不需要大規模無菌室之裝置。 (為解決課題之裝置) 第1發明之半導體設備之製造裝置,係以形成晶片底 座個別層過程之洗滌或膜形成等的多數處理機構,構成單 位過程群,具備沿搬運晶片底座之主經路串聯配置這些多 數單位過程群的單位過程群為其特徵。 第2發明具備連接於搬運晶片底座主經路之單位過考呈 群,同時此單位過程群,係以處理晶片底座之順序串聯配 置在形成晶片底座個別層過程之洗滌或膜形成等多數處理 機構為其特徵。 第3發明係以第1發明為前提’單位過程群含有以處 本紙張尺度適用中國國家標準(CNS ) Μ规格(210Χ297公釐) ——— -9- ^—n f /ί ί I—---1 t (諳先閎讀背面之注^^^項再填寫本頁) -訂 線- 經濟部中央樣準局員工消費合作社印製 4 2 1 a; r A7 ------------B7 五' 發明説明(7. )—' ' ~- 理晶片底座之順序串聯配置多數的處理機構,構成的單位 過程群為其特徵。 —第4發明係以第2發明為前提,沿搬運晶片底座之主 經路_聯配置多數的單位過程群為其特徵。 第5發明係裝設由主經路分岐之分又經路,同時從全 處理機構中將特定處理機構設置於分又經路上為其特徵。 第6發明係在搬運晶片底座之搬運經路上保持規定的 間隔裝設清潔工作台,此工作台朝上述搬運經路噴出清潔 空氣’在上述經路和清潔工作台之間形成清潔空間為其特 徵。 第7發明係沿晶片底座搬運經路方向之清潔工作台的 端部,裝設朝下方之空氣導件為其特徵。 第8發明係跨接清潔工作台和搬運經路之間,裝設包 圍清潔空間的攔柵為其特徵。 第9發明係在清潔空間下方,裝設排風口為其特徵β 第10發明係具備由主經路及分又經路的一方或雙方所 成的搬運經路,和由載置晶片底座移動上述搬運經路上的 搬運體所成搬運機構’和檢測此搬運機構所具備上述搬運 體位置的位置檢測機構’和視來自此位置檢測機構的檢測 信號,使上述搬運體移動或停止之控制CPU為其特徵。 第11發明係由位置檢測機構,表示沿搬運經路裝設位 置之位址ID,和裝設於搬運體讀入上述位址ID之ID感應 器所成,ID感應器將移動中讀入之位址ID發射於控制CPU ,控制CPU依據發射之位址ID控制上述搬運體的移動為 本紙^尺度適用;國國^準(CNS ) Λ4規格( 210X297公釐) ' ~~一 -10 - —11]-----At,------訂------線——. (請先閲讀背面之注意事項再填寫本頁) 42 1 A7 B7 五、發明説明(8. 其特徵 第U發明沿晶片底座之搬運經路裝設因鹿 單位過轉,她制CPU僅獅搬運^ t 單位過程群為其特徵。 斤而要 第13發明具備多數連續較沿搬運經路敦設之龙 機構處理能力低的_處_構之處 沿上逑搬運經路因應上述處理機構群部份之回避處,栌制 CPU控制移動搬運經路上的多數搬運體,同時使搬運=片 底座於上述處理機構群的搬運體在上述回避處停止\ =便 可將此停止中之搬運體超越後續的搬運體為其特徵。 第14發明係具備機架方式等處理機構之配置屬於隨機 的隨機單位過程群為其特徵。 此外,本發明所稱的半導體設備之製造裝置,不必具 備製造半導體設備之.全部過程,作為包含局部需要過程的 概念使用》 而且’所謂沿晶片底座之搬運經路串聯配置單位過程 群’是指依半導體設備之製造過程順序排列單位過程群。 (請先閱讀背面之注^^項再填寫本頁) -、tT' 線' 經濟部中央樣準局舅工消費合作社印製 (圖式之簡單說明) 圖一係第1實施例之製造裝置的概略立體圖。 係第1實施例之單位過程群的流程圖。 係表示第1實施例之單位過程群構成的方塊圖 係表示第2實施例之製造裝置概略的方塊圖。 係表示第3實施例之製造裝置概略的方塊圖。 圖二 圖三 圖四 圖五 本紙張歧適用t®i|家辟(CNS) Α4· ( 2敝297公族丨 -11 - 421 Si p ·_— 經濟部中央標準局員工消費合作社印製 A7 ---------B7 五、發明説明(~~' '一·' --—~™ 圖'係'表示第4實施例之製造裳置概岭的方塊圖。 圖七絲示第5實施例之製造裝略的方塊圖。 圖八縣示第6實施例之製造裝置概略的方塊圖。 圖九係習用例之製造裝置的概略圖。 圖十 係習用例之電晶體製造的流程圖。 圖十一係說明電晶體製造順序之圖,(a)〜(j)係以順 序表示製造中狀態之圖β 圖十二係電晶體之剖面圖。 (本發明之實施例) 圖一〜圖三所示之第丨實施例,係沿屬於本發明主經 路之搬運路7 ’以一横排排列多數過程箱Ρ (1)、Ρ (2) …的製造裝置。在此搬運路7上,使載置未圖彔密閉型清 潔箱之自動搬運車8行駛,搬運裝入清潔箱之晶片底座。 而且,在搬運路7之上具備清潔工作台6。 此清潔工作台6朝下方之上述搬運路7,噴出清潔空氣 ’在此潔工作台6和搬運路7之間,形成以一點劃線包 圍之清潔空間39。此外,在清潔工作台6之端部裝設朝下 方下垂之空氣導件6a,可整理清潔空氣向下之流動。沿此 空氣導件6a之流動,作為空氣簾產生功能。因此,噴出至 清潔空間39之清潔空氣,不能從清潔空間39流出。 因此’行駛於搬運路7之清潔箱,等於經常在清潔的 空氣中搬運。 在上述過程箱P (l)、p(2)…内,整理形成晶片底 座個別層之過程所需之數種處理機構,構成一個單位過糕 本紙張尺度適用中國固家標隼(CNS ) A4規格(210X297公釐) -12- JJ -私 I m -i- - If /. I - (請先閱讀背面之注意事項再填寫本頁) 訂 -線丨、 421812 A7 B7 五 發明説明(10.) 趣濟部中央裙準局員工消費合作社印製 群。然後,這些單位過程群沿搬運路7串聯配置,構成本 發明之單位過程群。然後,按照上述單位過程群,亦即, 過程箱之排列順序,實施處理。 在此說明有關製造習用例所說明之圖十二所示電晶體 之過程。本製造過程和圖十所示之流程圖相同。 亦即’依各過程箱P(i)、p (2)…内之單位過程群 ’實現實施圖十流程之全部處理功能。 以下說明構成本發明製造裝置之上述各過程群,由何 種處理機構所構成。 各單位過程群,係分成5個群構成圖十所示因應全部 過程步驟1〜24的24個處理功能。在此各單位過程群内之 處理功能順序,和圖十之流程相同。 此外,此分群雖考慮過程之功能進行,但並不是絕對 性。整理作為形成晶片底座個別層的一系列過程考慮之多 數步驟,加入同一的群。 因此,在第1實施例,使圖十之流程圖的步驟丨〜步驟 24,如圖二所示因應由5個單位過程群〗〜1〇5所成之流 程。 第1單位過程群101係因應步騾丨〜6,形成電晶體p 型層2的過程,第2單位過程群102係因應步驟7〜12,形 成N型層3的過程。而且,第3單位過程群1〇3係因應步 驟13〜15,決定裝設電極位置的過程,第4單位過程群1〇4 係形成鋁電極的過程,第5單位過程群1〇5係檢查過程。 此外,在此,在接觸電極和半導體的側面,以在氧化 私紙張“^額家―知(CNS) Α4· (21〇χ2ι (請先閲讀背面之注項再填寫本貫) .訂' -線·' 經濟部中央標準局舅工消費合作杜印製 421812 τ A7 ____ B7 五、發明説明(U.) 膜開窗決定電極位置的第3單位過程群103,和形成露出於 外部侧形狀之第4單位過程群2群,構成形成鋁電極的過 程。 如圖三所示,在各過程箱P (1)〜P (5),設置各過 程所需要之處理機構。在此,設置於各過程箱P ( 1 )〜P (5)之處理機構,係和設置於習用例過程機架11〜18内 者相同的種類。然後,對於相同的處理機構附加相同的符 號。 在上述第1單位過程群之過程箱p(D中設置形成p 型層2所需要之處理機構。亦即,設置洗滌機構31,氧化 膜形成機構32,感光劑塗敷機構33,顯像機構34,藥品處 理機構35,不純物擴散處理機構36。 在第2單位過程群之過程箱p (2),做為形成N型層 3所需要之處理機構,·設置如上述第1單位過程群之過程箱 P (1)相同種類之處理機構。但若以第2單位過程群於顯 像時所使用之屏蔽圖形,和引進不純物擴散處理機構36之 氣體種類,則與第1單位過程群不同。 第3單位過程群之過程箱p (3),為確保裝設電極之 場所,做為在氧化膜開窗過程所需要之處理機構,設置洗 滌機構31 ’氧化膜形成機構32,感光劑塗敷機構33 ’顯像 機構34,藥品處理機構35。 第4單位過程群係形成鋁電極之過程,在過程箱P (4 )中,除洗滌機構3i、感光劑塗敷機構33、顯像機構34 、藥品處理機構35以外,另外設置錢射機構37。 本紙張尺度遥角中國國家標準(CNS )从規格(210x297公釐) -14- 1^— ί Λ---Λ/------訂------線.> (請先閱讀背面之注意事項再填寫本頁) A7 B7 五、 經濟部中夬標準局貝工消費合作社印製 421812 發明説明(l2.) 在最後的過程箱P(5)内,設曹冰 此 叹夏洗滌機構31和檢查機 構38。 上述5個過程箱P (1)〜p , ’係沿搬運清潔箱之 自動搬運車8的搬運路7 ’設置成―此 <排。而且,在各過程箱 P(l)〜JP (5),形成清潔箱出入用之出入口 9 此外,在各過程箱PO)〜P(5)内,除上述處理機 構以外’裝設未圖示之糾底麵運機^此晶片底座搬 運機構,係從出切9引進清潔箱,搬運至各處理機構。 _ ’具備未將清潔箱狀晶核座暴祕外氣,可 於各處理機構而從前就有的機構。 兹說明在此製造裝置,製造如圖十二電晶體之方法。 容納之晶片底座载置密閉型清潔箱的自動搬運車8,僅 朝圖-、圖三之箭頭符號X方向移動,依序 )〜P (5)搬運清潔箱。 最初,清潔箱從過程箱P (i)之出入口 9進入過程# P(l)。在過程箱P(l)内實施將p型層2形成於搬Z 晶片處座處理。將結束此處理之晶片底座恢復於清潔箱, 凊潔箱依自動搬運車8,移動於隔壁的過程箱p (2) ' 在過程箱P (2)内也實施必要的過程,出來的产絮箱 ’即移動於隔壁的過程箱P (3)。 3你 以下,同樣地實施在過程箱Ρ (4)〜Ρ 的過^
完成產品。 W 由於自動搬運車8僅朝一個方向移動,實施全部處理 過程’因此求出必要的處理機構’自動搬運車8不必來口 杯紙張尺度適用中國國家椟準(CNS ) A4规格(210X297公嫠) -15- (請先閲讀背面之注意事項再填寫本頁) -訂 線- 421812 A7 B7 經濟部中央標率局貝工消費合作社印裝 五、發明説明(I3.) 搬運路7上《亦即’ 玲通過多餘的搬運經路即可結束過 程。因此,該部份之生產效率良好。 而JL,如果保持適當的間隔,儘管使多數的自動搬運 車8,同時行駛於搬運路7上,仍然不會交替自動搬運車8 之經路。 並且,如習用例’不會因不同的步騾處理,而使用相 同過程箱,因此不會引起多數的清潔箱集中於相同的過程 箱,依序等待的情況。 因此,不會發生待機時間,可達成效率良好之生產。 在第1實施例’為簡化說明而以製造如圖十二所示之 單純電晶體之製造裝置為例,但若因品種而增多過程步琴 ’即構成必要之單位過程群,據此,設置過程箱即可。當 然亦可減少單位過程群。 此外’上述單位過程群之區分方法,並不是只有此第1 實施例,但如上述過程箱P(1)和P(2),如果由完全相 同的處理機構構成多數的過程箱,即可降低設備成本。 而且,在本案第1實施例,在容納晶片底座之清潔箱 搬運路7上具備清潔工作台6 ’藉由在搬運路7和清潔工作 台6之間形成清潔空間39,不需要如習用之無菌宣。亦即 ’以往雖需要可設置所有處理機構和搬運路之大無菌室, 但若依本實施例,即不需要那種大無菌室。 如上述如欲再有效地形成利用清潔工作台6之清潔空 間39,即將來自清潔工作台6之清潔空氣的流動,朝下方 整理才有效。 本紙織適用中國A4规格( (諳先閲讀背面之注意事項再填寫本頁) ,Jh»—. i ff I · Μ)------IT------^ -16- 經濟部中央標準局J工消費合作社印製 421812 A? -------B7 _ 五、發明説明(I4.) 因此’在本實施例,在沿搬運路7之清潔工作台6的 端部裝妓氣導件6a。此空氣導件&,可考慮朝下方延長 長度,或在清潔工作台6和搬運路7之間,裝設像牆壁或 門的圍牆,減少氣流跑到清潔空間39外。如果這樣做,即 可達成清潔空間39内之有效清潔化。 此外’备於清潔空間39之下方裝設排風口,即有助於 整理清潔空氣之流動。例如,完全包圍清潔空間π時,藉 由在其園牆的下部鑽孔,或在搬運路7面形成沖孔,而可 整理清潔空氣之流動。 而且’若於此排風口裝設強制排氣裝置,即更能整理 清潔空氣之流動方向。 然後,若不浪費清潔空氣朝搬運經路面,即可減少該 部份來自清潔工作台之清潔空氣流量,亦可將清潔工作台 加以小型化〇 此外,在本案第1實施例,维使用清潔工作台6,但若 在興菌主内設置搬運路7或單位過程群’即不需要清潔工 作台6。 但由於具備未將清潔箱内之晶片底座暴露於外氣,可 固足於各處理機構之機構,因此設置此製造裝置之無菌室 清潔度,不必設定那麼高。如習用例圖九所示之半導體製 造裝置雖必需設置於等級1以上之無菌室,但設置此裝置 之無菌室清潔度’以等級1000程度也無妨。 而且’在上述第1實施例’按照晶片底座之處理過程 順序串聯,配置構成各單位過程群1〇1〜1〇5之處理機構。 I紙I尺度適用中國國家標準(CNS) A4規格(21()><297公楚) "~ - -17 - •11:·· nil =J·· · ----- n^i tl^l n^i Ί ] ^, (請先閲讀背面之注意事項再填寫本頁;> ' 線丨 421812 A7 B7 五、發明説明(is.) 經濟部中央標準局員工消費合作社印震 因此,在因應各單位過程群101〜105之過程箱p (〗)〜p (5) 内,晶片底座仍然只是朝一方向移動即可,不需要通 過複雜的搬運經路。 但各單位過程群内之處理機構,並不—定完全按照處 理過程順細置也無妨。儘管只是―树料位過程群, 按照處理過程順序配置處理機構,仍然較習用例,可將晶 片底座的搬運經路單純化,提高生產效率。此時,並不是 接照處理順序配置各處理機構,隨機配置亦可。 將如上述之處理機構作為具備隨機配置之隨機單位過 程群製造裝置表示者,就是圖四之第2實施例。 松在本案第2實施例,取代圖三所示之第】實施例過程 相P (1)、P (2),設置屬於隨機單位過程群之過程箱p (6) 。然後,依沿搬運路7設置之過程箱p (6)、p )P (4)、P (5),構成單位過程群,同時將其串聯配 置。
本過程箱P⑷採用機架方式,在内部設置和設置於 圖三過程箱!>⑴_之處理機構 '倾,在本過程箱P 口⑷内,實施第1實施例之第!單位過程群ι〇ι,和第2 單位過程群102之過程處理。 亦即,將形成電晶體之P型層2和N型層3 (參照圖 =二)的過程,作為-鮮位過轉依—個機架方 式之裝置實現此單位過程群的處理。 使用此製造裝置,說明製造如圖十二所示電晶體之方 法。 本紙張尺度賴榇準(CNS) A4祕⑺0χ297公釐)—-- -18- (請先聞讀背面之注意事項再填寫本頁)
421812 經濟部中央棣準局貝工消費合作,社印製 A7 五、發明説明(I6·) 首先,將搬運於搬運路7上過來之清潔箱引進過程箱p ⑷内’在此過程箱P⑷内,將P型層2和N型層3
(參照圖十二)形成於晶片底座。在此形成P型層2和N 型層3之方法係和習用例相同。將結束此處理之晶片底座 ,恢復於’m清潔箱依搬運路7上之自動搬運車8,移 動於隔壁的過程箱P (3)。 以後,晶片底座藉由自動搬運車8移動至搬運路7上 ’以過程箱P (3)〜p⑸和第丨實施例相同之方法處理 ’完成產品。 因此,若沿搬運路7串聯配置單位過程群,自動搬運 車8就不必來回於搬運路7上,亦可有效地製造半導體設 備。 ^ 如本案第2實施例,若以過程箱p 構成機架方式 之裝置,就等於晶片底座在過程箱p (6)内來回於處理機 構間’但由於並非如習用例實施全部過程之處理,因此晶 片底座的移動經路,不至於那麼複雜。 而且’由於過程箱P (6)内之各處理機構,僅實施第 1單位過程群101 ’和第2單位過程群102之過程處理,因 此較習用例之處理機構可小型化。由於在習用例用於全部 過程之處理,因此必需具備處理能力大的處理機構。所以 ’處理機構大型化,結果需要大規模的無菌室。
並且,由於在本實施例,以便以一個過程箱P (6), 實施第1實施例的2個單位過程群1〇1和1〇2的處理,因 此如第1實施例,較排列完全相同構成之過程箱P( 1 )、P 用中國國家標準(CNS ) A4規格(210X297公釐) -19- (詩先閲讀背面之注意事項再填寫本頁) —Awi----IT------線'- 421812
五、發明説明(17.) 經濟部中央樣準局貝工消費合作社印製 (2)可縮短搬運路7。 、而且’视品種或過程’按照處理順序排列處理機構困 難時’或有時細於處理機獅實施處理較方便。 例如,在短時間重複使用相同處理機構之過程,寧可 在一個單位触勒剩幾#_的處理麟,不如重複 使用一台效率較佳。 〜而且,未確立某過程處理條件或順序,而必需重複試 :錯誤時,若以處理順序串聯配置全部處理機構,即於每 二改變順序時必需變更處理機構之配置。此時,具備隨機 單位過程群較方便。 此外,在晶片底座之處理過程中,是否將任何部份的 過程^又定為如上述過程箱p (6)的隨機單位過程群卻是任 意的。 圖五所示之第3'實施例,係裝設從屬於主經路之搬運 路7分岐的分又經路24之製造裝置。然後,在此分叉經路 24 p又置不純物擴散處理機構% ^而且,在上述分叉經路 24上,也和搬運路7上相同,設置清潔工作台6,將此分 又經路24上保持為清潔。然後,載置清潔箱之自動搬運車 8 ’可朝箭頭符號方向移動於分叉經路24上。 本裝置之第1單位過程群101’,係從第!實施例之第i 單位過程群101消除不純物擴散處理過程,第2過程群1〇2, 係從第1實施例的第2過程群102消除不純物擴散處理過 程。亦即在圖五之第1單位過程箱P(l)和P(2),並未 5又置不純物擴散處理機構36。然後,由因應上述過程箱p 本紙張尺度適用中國國家榇準(CNS ) A4規格(210X297公釐) -20- (請先聞讀背面之注意事項再填寫本頁〕 _ ΐ·= HI ί . Γ ------#------0 421812 A7 B7 彡、發明説明(18.) — *" '-- ⑴〜P⑴之單位過程群,構成本發明之單位過程群。 ^此外,在過程箱内之晶片底座處理方法,或搬運方法 等和第1實施例相同。而且,在和第工實施例相同之處理 機構’附加相同的符號。 茲說明以本案第3實施例之製造裝置,製造圖十二所 示電晶體之情形如下: 由載置清潔箱之自動搬運車8,將晶片底座搬運於第i 過程箱P (1),如果結束第1單位過程群1〇1,的處理,即 將晶片底盤恢復於清潔箱。載置清潔箱之自動搬運車8 ,從 屬於主經路之搬運路7的分岐點A,進入分又經路24。然 後’將晶片底座搬運於設置於分又經路24的不純物擴散虡 理機構36。在此,實施形成P型層2 (參照圖十二)的不 純物擴散處理。若結束此處理,容納晶片底座之清潔箱, 即再度恢復於搬運路之分岐點A。自動搬運車8朝箭頭符 號X方向推進於搬運路7上’將晶片底座搬運於隔壁的第2 過程箱P U) ^ 以第2過程箱P(2),實施第2單位過程群1〇2’之處 理。以後,載置清潔箱之自動搬運車8,從搬運車7之分岐 點B,進入分又經路24。然後,將晶片底座搬運於不純物 擴散處理機構36 ’在此’實施形成N型層3 (參照圖十二 )的不純物擴散處理。若結束此處理,自動搬運車8即再 度恢復於搬運路7之分岐點B ’朝箭頭符號X方向推進於 搬運路7上。 以後,依序將晶片扈座搬運於第3過程箱P (3) —第4 (請先聞讀背面之注意事項再填寫本頁) 訂 線 經濟部中央搮準局員工消費合作社印製 (CNS)A4^(210X|97^) A7 B7 421812 五、發明説明(19.) 過程箱P (4)—第5過程箱P (5),形成半導體設備。由 於本過程和第1實施例完全相同,因此在此省略說明。 在本案第3實施例裝設分叉經路24,將不純物擴散處 理機構36從各過程箱取出於外面設置於分又經路24,係因 以下理由。 在不純物擴散方法中雖有離子注入法,或氣體擴散法 等,但實施這些處理之離子注入裝置,或氣體擴散爐,規 模較大,通常可一次處理許多底座。因此,將處理能力高 之處理機構,和其他處理能力低之處理機構,一起排成一 排使用時,其處理機構的處理提早結束,增多處理機構休 息的時間。如此會造成不能充份利用處理機構之高處理能 力。 但若和主搬運路7另外裝設分叉經路24,預先在此設 置處理能力特別高之處理機構,即可在多數的過程使用其 處理機構。 例如本案第3實施例,若在第1單位過程群101’之處 理下面,以不純物擴散處理機構36實施處理,此處理由於 不純物擴散處理機構36之處理能力高因此以短時間即可解 決。因此,可將放空之不純物擴散處理機構36,利用於實 施第2單位過程群1〇2’處理之另外晶片底座的處理。 如果這樣做,即可不浪費地利用處理能力高之處理機 構。 此外,在第3實施例,雖將具有高處理能力之不純物 擴散處理機構36設置於分又經路24,但設置於分叉經路24 本紙張纽適用國家標準(CNS) A4規格(21〇x 297公釐) -
If. <1- If— —If «—.I 1 - - .ϋ I (請先間讀背面之注意事項再填寫本頁) 訂 線' 經濟部中央標準局員工消費合作社印製 經濟部中央標準局員工消費合作社印製 421812 五、發明説明(29.) ~~~ 之處理機構,任何處理機構皆無妨,也不限於具備高處理 能力之處理機構。因將和其他處理機構異質之特定處理機 構,從其他的處理機構分離,設置於分又經路,若能有效 地處理’便不問其處理機構的功能。 而且,在第3實施例,雖在分又經路24僅設置—個不 純物擴散處理機構36 ’但在分叉經路24,可視需要設置多 種的處理機構。 圖六所示之第4實施例,係不在過程箱内設置構成單 位過程群的多數處理機構,而是直接沿搬運路7設置各處 理機構的實例。 沿搬運路7設置之處理機構,係和在上述第1〜第3實 施例使用者相同之處理機構。這些處理機構係按照半導體 之製造過程順序排列》 然後,在搬運路'7上,作為將晶片底座搬運於各處理 機構之搬運裝置,裝設朝箭頭符號X方向移動之底座搬運 車25。此底座搬運車25,和上述搬運路7同時構成本發明 之搬運裝置,以便依本圖示之控制CPU的命令停止移動。 而且,在各處理機構,決定為特定該位置之位址,位 址ID26,沿搬路7安裝。此所謂位址辽)26是像表示其位址 的標諸。 一方面,上述底座搬運車25雖未圖示,但具備讀出位 址ID26之ID感應器。上述位址ID26 ’係由像可辨識,移 動於搬運路7上之底座搬運車25,例如,條碼等所構成。 於疋,載置晶片底座之底座搬運車25,依辽)感應器讀出位 私紙張纽適用中國國家標準(CNS )_A4規格(210X297公釐)' —- -23 - - . ' .1 ^Λ—/ 訂 線 (諳先閲讀背面之注意寧項再填寫本頁j 421812 A7 B7 五、發明説明(21,/) 址ID26 ’檢測本身之位置。然後,底座搬運車25,一面將 此檢測信號發射於控制CPU,一面移動於搬運路7上。 因此’上述控制CPU ’依來自底座搬運車25之位址id 的檢測信號,可確認底座搬運車25之位置。亦即,在本案 第4實施例,由上述位址JD26和ID感應器,構成本發明 之位置檢測裝置。 而且,上述CPU视所製造之設備品種,記憶所需要的 處理機構位址。然後,如果底盤搬運車25來到必要的處理 機構之位址’即發出命令以便在該位置停止。 茲依本案第4實施例之製造裝置,說明製造和第i實 施例相同半導體設備之方法。 底座搬運車25,從左邊朝箭頭符號X方向移動於搬運 路7上。然後,一面讀入沿搬運路7裝設之各位址仍% 一 面推進,按照控制CPU之命令,在必要的處理機構前停止 。各處理機構從停止之底座搬運車25,引進晶片底座實施 必要的處理,恢復於底盤搬運車25 ^重複之如果結束全部 過程,即可製造半導體設備。 因此,依位址特定底座搬運車25的位置,控制CPU 可使底座搬車25在必要的處理機構前確實停止。 所謂依位址,可特定處理所需要的處理機構,是指相 反地亦可特定不需要的處理機構。亦即,儘管不需要的處 理機構沿搬運路7排列,仍可由其跳過,搬運晶片底座。 例如,為製造所有的品種,配置符合所需要過程之處 理機構’構成製造裝置。然後,製造特定的品種時,由控 本紙張仏適用中國國家榡李(CNS)从驗(21()><297公缝) --— -24- (請先閲讀背面之注意事項再填寫本頁) ,ΤΓ 線 經濟部中央標隼局員工消費合作社印裝 經濟部中央標準局員工消費合作社印製 4218]2 A7 〜------- -- B7 五、發明説~~ -- 制CPU僅選擇該品種所需要的處理機構,如果對於底座搬 運車25提供依據位址的命令,底座搬運車乃即可僅對於 必要的處理機構搬運晶片底座。 、 —如果這樣做,即可以一個製造裝置,因應各種品質, 提高製造裝置之通用性。 圖七所示之第5實施例,較其他的處理機構,多數連 ,,列處理能力低之處理機構,並聯運轉此處理機構,想 提高其處理能力。 在本案第5實施例,在電極處理過程成金屬膜之濺射 機構,較其他的處理機構處理能力低時,將形成金屬膜的3 台濺射機構37a、37b、37c排列設置於單位過程群1〇4、而 且’在因應這些濺射機構之位置,裝設回避處27,在回避 處27裝設該位址ID2S。並且,在搬運路7上,载置多數的 底座搬運車25。此外,和第3實施例相同。 由上述3台的濺射機構37a、37b、37c,構成本發明之 處理機構群。 然後’上述底座搬運車25a、25b、…’由依據控制cpu 位址之控制,搬運晶片底座。 首先,如果前面的底座搬運車25a,載置結束洗滌機構 31處理之晶片底座’即移動至3台i賤射機構37a、37b、37c 其中的1台’例如,進行方向最前面的濺射機構37a。在此 濺射機構37a,和其他的實施例相同在晶片底座實施濺射處 理。 下面的底座搬運車25b,載置結束洗滌機構31處理之 &張尺度適-用中从雜(2ΐ〇χ297公疫) --- -25- (請先閣讀背面之注意事項再填寫本頁) 訂_ 線_、 4^Ί 81 2 ttf
發明説明(23·) Α7 Β7 經濟部中央標準局貝Μ消费合作社印黎 曰曰片底座’將晶片底座掇運於處理機構群中,於空的濺射 機構’例如移動方向上第2個濺射機構37b。如果晶片底座 被引進於濺射機構37b,底座搬運車25b即回避於回避處27 ,等待結束濺射處理。 假定上述濺射機構37a、37b在處理中’但由於第3個 濺射機構37c仍然放空,因此第3個底座搬運車25c,將晶 片底座搬運於濺射機構37c,在回避處27等待結束處理。 然後,下面的底座搬運車25<i之晶片底座,結束上述 洗滌機構31的處理時,如果預先設定以便結束在最初丨賤射 機構37a處理的時間,底座搬運車25d,便可將晶片底座搬 運於上述濺射機構37a。此時,上述底座搬運車25b和25c ,回避於回避處27。於是底座搬運車25ci超前停止於回避 處27之上述底座搬運車25b和25c,晶片底座搬運於濺射 機構37a。然後,此底座搬運車25d也回避於回避處27。 這是因為以濺射機構37a實施丨賤射處理的期間,搬運 結束以滅射機構37b、37c處理晶片底座之底座搬運車,可 超前底座搬運車25d。 如果這樣做,儘管多數的底座搬運車25,不斷搬運晶 片底座時,仍在較其他處理機構處理能力低的處理機構之 月ϋ ’/又有所謂後來的底座搬運車25,必需等待該處理機構 放空之情事。因為底座搬運車可選擇處理機構群中,放空 的處理機構,搬運晶片底座。 而且’由於可不斷地將晶片底座搬運於配置於處理能 力低之處理機構後面的處理能力高之處理機構,因此不必 本紙浪尺度適用中國國家標率(CNS > Μ規格(2i〇>a97公釐) -26- Ϊ -..n i rr— n I— IP— HI In I / (請先閲讀背面之注意事項再填寫本頁) 訂 線- 經濟部中央標準局貝工消费合作社印裝 4 2 1812 A? ___B7 五、發明説明(24·) 休息即可運轉處理能力高的處理機構。 因此,可提高全體的處理能力。 此外,處理機構群不限於濺射機構,可排列多數構成 較其他處理機構處理能力低之處理機構。然後,此處理機 構群也不是一處,可設置多數,此時,由於分別因應的回 避處可依位址特定,因此控制CPU可使底座搬運車25回 避於適當的回避處。 此外,附在單位過程群之位址及位址ro,可按照每個 各處理機構附加,亦可按照每個過程箱附加。而且附在以 外的位置也無妨。主要是可檢測晶片底座的位置,確實特 定應停止搬運裝置的位置即可。 而且,在第4、第5實施例,底座搬運車25具備ID感 應器,因發射以此感應器檢測之檢測信號,以便由控制CHJ 確認底座搬運車25的位置。但底座搬運車25之位置檢測 裝置,並不在此限。例如,以規定的間隔在搬運經路上裝 設感應器,以便檢測底座搬運車25之通過確認位置亦可。 但由於感應器裝設於搬運裝置側,較裝設於搬運經路上, 可減少其數量,因此較符合經濟效益。 上述第1〜第5實施例,係配置多數的單位過程群,構 成具備製造半導體設備全部過程之製造裝置。但在本發明 的半導體設備之製造裝置,也包含由僅形成半導體設備特 定部份之單位過程群所成的製造裝置。 圖八係表tf在僅具備某處理過程之弟6實雄例半導骨渔 設備的製造裝置’但含和此裝置另外的處理過程形成半導 本紙張尺度適用中固國家標举() A4規格(210x现公釐) ~ 27 - <請先聞讀背面之注意事項再填寫本頁)
經濟部中央檫準局員工消費合作社印裂 2 1 81 2 n :f 五、發明説明(25.) 體設備全體,上述製造裝置之利用形態。 第6實施例之製造裝置,在如圖二所示之半導體設備 的製造流程中’僅具備因應電極位置決定過程以後步驟的 單位過程群103〜105。這些單位過程群1〇3〜1〇5,和圖六 所示第4實施例之第3〜第5單位過程群相同,沿搬運路7 串聯配置各單位過程群,構成本實施例之製造裝置。而且 ,構成各單位過程群之處理機構,亦按照處理順序排列。 然後’底座搬運車25在搬運路7上,一面讀出裝設於 搬運路7之各位址ID26,一面推進,在晶片底座不斷實施 必要處理之點’係和第4實施例相同。 如果使用本案第6實施例之製造裝置,即可在搬運搬 運路7上之晶片底座上’形成配線層。 藉由沿搬運路7按照處理順序串聯配置處理晶片底座 之處理機構,可簡化在配線層形成過程之晶片底座的搬運 經路’提高半導體設備之生產效率。 而且,如圖八所示’可具備和上述製造設備有別之處 理過程 201、202、203。 此處理過程201〜203,係形成P型層或n型層之過程 。亦即,實施圖一之;4程中因應丨之部份處理的過 程。然後,這些處理過程201〜203之構成係何種皆無妨。 如圖六所示之第1、第2單位過程群101、102,按照處理 順序串聯排列各處理機構亦可,或像習用例之機架方式裝 置亦可。而且,像組合這些的過程也無妨。 主要係依上述處理過程2(n、202、203,在晶片底座上 本紙張尺Ϊ適用中國國家標準(CMS) -— -28A- 11,,--η-I l·---------訂_ _:----線 _:} (請先閱讀背面之注意事項再填寫本頁) 421812 A7 B7 ___ 五、發明説明(26.) 形成P型層或N型層等即可。 然後,這些處理過程201、202、203,係形成分別因應 不同品種之p型層或N型層等的過程。 茲說明在上述搬運路7並聯配置因應這種不同品種之 處理過程201〜203,形成如圖十二所示電晶體之方法。 如果以上述處理過程201、202、203,在晶片底座形成 P型層或N型層等,就將其載置於搬運路7上之底座搬運 車25。載置於底座搬運車25之晶片底座,以單位過程群 103〜1〇5形成配線層檢查。 因此’儘管依不同的處理過程201〜203,形成因應各 種品種的層時,仍可使用一個第6實施例之製造裝置,形 成配線層。 此外,也可以將上述處理過程201〜2〇3裝設於另外的 無菌室,在那裡實施處理。一旦預先儲存於未圖示之晶片 儲存器以後,也可以將結束處理之晶片底座取出,載置於 搬運路7之底座搬運車25。 在本案第6實施例,如配線層的形成,在可和各品種 共通利用的過程部份,沿搬運路7配置處理機構式單位過 程群,構成製造裝置,但在和此製造裝置组合的其他處理 過程,播論處理機構之配置形成如何都無妨。可使用因應 各品種方便之構成處理過程,有效地製造多數的品種。 而且’由本發明的單位過程群構成之製造裝置,因應 製造半導體設備的任何過程部份亦可。 本案第6實施例之製造裝置’雖是形成半導體設備配 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公羞) -29- 421812 A7 B7 經濟部t央橾準局貞工消費合作社印製 五、發明説明(27·) 線層之裝置’但也可以將上述處理過程201〜203,和搬運 路7連接,作為一個製造裝置。此時,也可以自動地將結 束處理之晶片底座,載置於底座搬運車25搬運β (發明之效果) 第1發明的半導體設備之製造裝置,由於串聯配置單 位過私群’將晶片底座之搬運方向設定一方向,因此可使 晶片基板之搬運經路單純。因此,需要最低限度的搬運經 路。 而且’由於沒有交替多數的晶片基板的搬運經路,因 此也不發生待機時間。 因此,較習用裝置沒有浪費的經路或待機時間,提高 生產效率。 在第2發明,由於具備由以處理晶片底座之順序串聯 配置的處理功能構成的群,因此沒有該部份的浪費經路或 待機時間,提高生產效率。 如果依第3、第4發明,和單位過程群間之底座搬運經 路’同時在單位過程群内的晶片底座之搬運路也被單純化 ,可造成更有效率之製造。 如果依第5發明,由於可從單位過程群内的其他處理 功能分離特定的處理功能,設置於分叉經路’因此不必休 息,如高處理能力之處理機構可有效地利用。而且,如果 將大型的處理機構設置於分又經路,即不必個別將其大型 裝置裝設於各單位處理過程群。因此,裝置全體也可以小 型化。 本紙張尺度適用中國國家標準(CNS) -3〇A- (請先聞讀背面之注意事項再填寫本頁}
、1T 線 ύ Α7 Β7 經濟部中央標隼局員工消費合作社印製 五、發明説明(μ.) 如果依第6〜第9發明,由於在晶片基板的搬運經路上 裝设清潔工作台形成清潔空間,因此不需要設置搬運經路 之無菌室。因此可降低該部份之設備成本。 尤其是在第7〜第9發明,由於可整理以便使清潔空氣 之流動方向朝搬運經路,因此可減少從清潔工作台噴出的 清潔空氣之流量’將清潔工作台加以小型化。 如果依第10〜第13發明,即可依位置檢測機構,確認 搬運中的晶片底座之位置,由控制CPU將晶片底座之搬運 裝置停止於必要的位置。因此,可從沿搬運經路設置之處 理機構中選擇所需的處理機構,實施處理。 尤其是在第11發明,由於在搬運裝置裝設檢測位址之 感應器,因此較裝設於搬運經路侧,可減少感應器的數量 而經濟。 而且’若依第12發明,即可提高製造裝置之通用性。 並且’若依第13發明,即可提升全體之處理能力。 若依第14發明,儘管是不容易按照處理順序串聯排列 處理機構之單位過程群,仍可裝入製造裝置,提升生產效 率。 本紙張尺度適用中國國家標準(CNS)从規格(210><297公釐) -31 - J -i tt f — —.1 —i —Ur - - 1 Λ^ϊ/J -- I— ----I -!- 丁 ..- ϋ,«^— n-----n V ,- i 鬍 (讀先閣讀背面之注意事項再填寫本頁) 經濟部中央標準局負工消費合作社印製 42 1812 ' a? B7 五、發明説明(29.) (圖號說明) 6 清潔工作台 6a 空氣導件 7 搬運路. 24 分叉經路 P (1)〜P (6) 過程箱 25 底座搬運車 26'28 位址ID 27 回避處 31 洗滌機構 32 氧化膜形成機構 33 感光劑塗敷機構 34 顯像機構 35 藥品處理機構 36 不純物擴散處理機構 37 ί賤射機構 37a、37b、 37c 濺射機構 38 檢查機構 39 清潔空間 101〜105 單位過程群 101’、102’ 單位過程群 104 單位過程群。 (諳先聞讀背面之注意事項再填寫本頁)
11T 線 本紙張尺度通用中國國家標準(CNS ) A4規格(210 X 297公釐) -32-

Claims (1)

  1. 4 2 1812
    r '^ ' I 申請專利範園 ϋ71152-19.號專利教生普專利蓺圍條正本 L 一種半導體設備之製造裝置,其特徵為,以形成晶片底 座個別層過程之洗滌或膜形成等的多數處理機構31〜38 構成單位過程群101〜105、101’、1〇2,、1〇4’,具備沿 搬運晶片底座之主經路7串聯配置這些多數單位過程群 的單位過程群。 2. —種半導體設備之製造裝置,其特徵為,具備連接於搬 運晶片底座主經路7之單位過程群,同時此單位過程群 101〜105、101、102、104’,係以處理晶片底座之順 序串聯配置形成晶片底座個別層過程之洗滌或膜形成等 多數的處理機構31〜38。 3. 根據申請專利範園第1項所述之半導體設備之製造裝置 ,其特徵為,單位過程群,包含以處理晶片底座之順序 _聯配置構成多數處理機構31〜38的單位過程群1〇1 〜105、10Γ、1〇2’、1〇4’。 4. 根據申請專利範園第2項所述之半導體設備之製造裝置 ,其特徵為,沿搬運晶片底座之主經路7串聯配置多數 的單位過程群101〜105、ι〇Γ、102,、1〇4,。 5. 根據申請專利範園第丨項所述之半導體設備之製造裝置 ,其特徵為,裝設從主經路7分岐之分又經路24,同 時從全部處理機構中將特定的處理機構設置於分叉經路 上。 、 6·根據申請專利範圍第2項所述之半導體設備之製造裝置 逋用中國國家標準(CNS) Α4规格(210><297公釐) (請先閲讀背面之注$項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 . ¾. 紙 本 33 - 421812 A8 Βδ C8 D8 六、申請專利範圍 ,其特徵為,裝設從主經路7分岐之分叉經路24,同 時從全部處理機構中將特定的處理機構設置於分叉經路 上。 7·根據申請專利範圍第1項所述之半導體設備之製造裝置 ’其特徵為’在搬運晶片底座之搬運經路7上保持規定 的間1¾裝设清潔工作台’此清潔工作台6朝上述搬運經 路噴出清潔空氣,在上述經路7和清潔工作台之間形成 清潔空間39。 8. 根據申請專利範圍第2項所述之半導體設備之製造裝置 ’其特徵為,在搬運晶片底座之搬運經路7上保持規定 的間隔裝設清潔工作台,此清潔工作台6朝上述搬運經 路噴出清潔空氣,在上述經路7和清潔工作台之間形成 清潔空間39。 9. 根據申請專利範圍第5項所述之半導體設備之製寧裝置 ,其特徵為,在搬運晶片底座之搬運經路7上保持規定 的間隔裝設清潔工作台’此清潔工作台6朝上述搬運經 路噴出清潔空氣,在上述經路7和清潔工作台之間形成 清潔空間39。 10. 根據申請專利範圍第6項所述之半導體設備之製造裝置 ’其特徵為,在搬運晶片底座之搬運經路7上保持规定 的間隔裝設清潔工作台’此清潔工作台6朝上述搬運經 路噴出清潔空氣’在上述經路7和清潔工作台之間形成 清潔空間39。 11. 根據申請專利範圍弟1項所述之半導體設備之製造裝置 本紙張尺度逋用中爾囲家揉準(CNS ) A4规格(21〇Χ297公釐) -34- (請先閲讀背面之注意事項再填窝本頁) 訂.. 銷 經濟部智慧財產局員工消費合作社印製 AS 58 C& D8 4 2 1812 六、申請專利範圍 ,其特徵為,具備由主經路7及分又經路24的一方或 雙方所成之搬運經路,和由載置晶片底座移動上述搬運 經路上的搬運體25所成之搬運機構,和檢測本搬運機 構所具備的上述搬運體位置之位置檢測機構,和視來自 此位置檢測機構之檢測信號,使上述搬運體移動或停止 之控制CPU。 12. 根據申請專利範圍第2項所述之半導體設備之製造裝置 ’其特徵為’具備由主經路7及分又經路24的一方或 雙方所成之搬運經路,和由載置晶片底座移動上述搬運 經路上的搬運體25所成之搬運機構,和檢測本搬運機 構所具備的上述搬運體位置之位置檢測機構,和视來自 此位置檢測機構之檢測信號,使上述搬運體移動或停止 之控制CPU。 13. 根據申請專利範圍第5項所述之半導體設備之製造裝置 ,其特徵為,具備由主經路7及分叉經路24的一方或 雙方所成之搬運經路’和甴载置晶片底座移動上述搬運 經路上的搬運體25所成之搬運機構,和檢測本搬運機 構所具備的上述搬運體位置之位置檢測機構,和视來自 此位置檢測機構之檢測信號,使上述搬運體移動或停止 之控制CPU。 H.根據申請專利範圍第6項所述之半導體設備之製造裝置 ’其特徵為,具備由主經路7及分叉經路24的一方或 雙方所成之搬運經路,和由載置晶片底座移動上述搬運 經路上的搬運體25所成之搬運機構,和檢測本搬運機 本紙張尺度逍用中國國家標準(CNS ) A4规格(210X297公釐) (請先聞讀背面之注$項再填寫本頁) 訂. 絲· 經濟部智慧財產局員工消費合作社印製 A8 BS C8 D8 4 2 1812 六、申請專利範園 {莆先聞讀背面之注意事嗦再填寫本買) 構所具備的上述搬運體位置之位置檢測機構,和視來自 此位置檢測機構之檢測信號,使上述搬運體移動或停止 之控制CPU, 15. 根據申請專利範圍第11項所述之半導體設備之製造震 置,其特徵為,位置檢測機構,係由表示沿搬運經路7 、24裝設位置之位址ID ’和讀入裝設於搬送體上述位 址ID26之ED感應器所成’ Π3感應器將移動中讀入之 位址ID發射於控制CPU,控制。?11依據發射之位址 ID26控制上述搬運體25的移動。 16. 根據申請專利範圍第12項所述之半導體設備之製造裝 置,其特徵為,位置檢測機構,係由表示沿搬運經路7 、24裝設位置之位址ID ’和讀入裝設於搬送體上述位 址ID26之ED感應器所成,ID感應器將移動中讀入之 位址ID發射於控制CPU,控制CPU依據發射之位址 ID26控制上述搬運體25的移動。 經濟部智慧財產局員工消費合作社印製 17. 根據申請專利範圍第13項所述之半導體設備之製造裝 置,其特徵為,位置檢測機構,係由表示沿搬運經路7 、24裝設位置之位址DD,和讀入裝設於搬送體上述位 址ID26之ID感應器所成,ID感應器將移動中讀入之 位址ID發射於控制CPU,控制CPU依據發射之位址 ID26控制上述搬運體25的移動。 .18.根據申請專利範圍第14項所述之半導體設備之製造裝 置,其特徵為,位置檢測機構,係由表示沿搬運經路7 、24裝設位置之位址ID,和讀入裝設於搬送體上述位 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公# ) -36- 4 2 1 8 1 2 b8 C8 DS 六、申請專利範圍 {請先聞讀背面之注$項再填寫本頁j 址ID26之ID感應器所成,ID感應器將移動中讀入之 位址ID奪射於控制CPU,控制CHJ依據發射之位址 ID26控制上述搬運體25的移動。 19,根據申請專利範圍第11項所述之半導體設備之製造裳 置,其特徵為,沿晶片底座之搬運經路裝設因應所有品 種之單位過程群,由控制CPU在搬運體25的移動過程 僅選擇必要的單位過程群。 20·根據申請專利範園第12項所述之半導體設備之製造裳 置’其特徵為’沿晶片底座之搬運經路裝設因應所有品 種之單位過程群,由控制CPTJ在搬運體25的移動過程 僅選擇必要的單位過程群。 21_根據申請專利範圍第13項所述之半導體設備之製造裝 置’其特徵為,沿晶片底座之搬運經路裝設因應所有品 種之單位過程群,由控制CPU在搬運體25的移動過程 僅選擇必要的單位過程群。 經濟部智慧財產局員工消費合作社印製 根據申請專利範圍第I4項所述之半導體設備之製造裝 置’其特徵為’沿晶片底座之搬運經路裝設因應所有品 種之單位過程群’由控制CPU在搬運體25的移動過程 僅選擇必要的單位過程群。 23,根據申請專利範園第u項中所述之半導體設備之製造 裝置’其特徵為,具備多數連續較和沿搬運經路7裝設 的其他處理機構處理能力低之同種處理機構的處理機構 群,和裝設於沿上述搬運經路因應上述處理機構群部份 之回避處27 ’控制CPU控制移動搬運經路7上之多數 中國國家和(CNS )从祕(210χ297公釐)" ------— -37-
    、申請專利範圍 A8 BB CS D8 (請先閱讀背面之注意事項再填寫本頁) 搬運體25,同時使將晶片底座搬運於上述處理機構群 <搬運體25在上述回避處27停止,以便可將此停止中 的鐵運體25超前後續搬運體25。 根據中請專利範圍第丨2項所述之半導體設備之製造裝 置,其特徵為,具備多數連續較和沿搬運經路7裝設的 其他處理機構處理能力低之同種處理機構的處理機構群 ’和裝設於沿上述搬運經路因應上述處理機構群部份之 回避處27,控制CPU控制移動搬運經路7上之多數搬 運體25,同時使將晶片底座搬運於上述處理機構群之 搬運體25在上述回避處27停止,以便可將此停止中的 搬運體25超前後續搬運體25。 線. 經濟部智慧財產局員工消費合作社印製 25*根據申請專利範圍第13項所述之半導體設備之製造裝 置’其特徵為,具備多數連續較和沿搬運經路7裝設的 其他處理機構處理能力低之同種處理機構的處理機構群 ’和裝設於沿上述搬運經路因應上述處理機構群部份之 回避處27,控制CPU控制移動搬運經路7上之多數搬 運體25,同時使將晶片底座搬運於上述處理機構群之 搬運體25在上述回避處27停止,以便可將此停止中的 搬運體25超前後續搬運體25。 26 根據申請專利範圍第14項所述之半導體設備之製造裝 置,其特徵為,具備多數連續較和沿搬運經路7裝設的 其他處理機構處理能力低之同種處理機構的處理機構群 ’和裝設於沿上述搬運經路因應上述處理機構群部份之 回避處27,控制CPU控制移動搬運經路7上之多數搬 本紙— 用令國國家榇準(CNS ) Α4规格(210X297公着) -38 AS 4 21812 ll D8 六、申請專利範圍 運體25,同時使將晶片底座搬運於上述處理機構群之 搬運體25在上述回避處27停止,以便可將此停止中的 搬運體25超前後續搬運體25。 (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 本紙張尺度適用中國國家楯準(CNS ) A4规格(210X297公釐) -39-
TW087115219A 1997-09-25 1998-09-11 Semiconductor device manufacturing apparatus TW421812B (en)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP27829697 1997-09-25
JP34864197 1997-12-03
JP10185567A JP2974069B2 (ja) 1997-09-25 1998-06-16 半導体デバイスの製造装置

Publications (1)

Publication Number Publication Date
TW421812B true TW421812B (en) 2001-02-11

Family

ID=27325580

Family Applications (1)

Application Number Title Priority Date Filing Date
TW087115219A TW421812B (en) 1997-09-25 1998-09-11 Semiconductor device manufacturing apparatus

Country Status (9)

Country Link
EP (1) EP0905745A3 (zh)
JP (1) JP2974069B2 (zh)
KR (1) KR19990029921A (zh)
CN (1) CN1214531A (zh)
AU (1) AU707688B2 (zh)
CA (1) CA2248524A1 (zh)
ID (1) ID20245A (zh)
SG (1) SG102529A1 (zh)
TW (1) TW421812B (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000277584A (ja) * 1999-03-26 2000-10-06 Innotech Corp 半導体デバイスの製造ライン
JP4508787B2 (ja) * 2004-08-31 2010-07-21 株式会社日立プラントテクノロジー 液晶パネルの生産設備
GB0804499D0 (en) * 2008-03-11 2008-04-16 Metryx Ltd Measurement apparatus and method
JP6123740B2 (ja) * 2014-06-17 2017-05-10 トヨタ自動車株式会社 半導体装置の製造ライン及び半導体装置の製造方法
HUE065821T2 (hu) * 2019-09-09 2024-06-28 Sturm Maschinen & Anlagenbau Gmbh Berendezés és eljárás féktárcsák vagy fékdobok réteggel való bevonására

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3765763A (en) * 1969-07-29 1973-10-16 Texas Instruments Inc Automatic slice processing
US3845286A (en) * 1973-02-05 1974-10-29 Ibm Manufacturing control system for processing workpieces
US3889355A (en) * 1973-02-05 1975-06-17 Ibm Continuous processing system
EP0322205A3 (en) * 1987-12-23 1990-09-12 Texas Instruments Incorporated Automated photolithographic work cell
US5024570A (en) * 1988-09-14 1991-06-18 Fujitsu Limited Continuous semiconductor substrate processing system
JP2525284B2 (ja) * 1990-10-22 1996-08-14 ティーディーケイ株式会社 クリ―ン搬送方法及び装置
US5399531A (en) * 1990-12-17 1995-03-21 United Micrpelectronics Corporation Single semiconductor wafer transfer method and plural processing station manufacturing system
US5668056A (en) * 1990-12-17 1997-09-16 United Microelectronics Corporation Single semiconductor wafer transfer method and manufacturing system
JPH05147723A (ja) * 1991-11-26 1993-06-15 Hitachi Ltd 物流管理システム
US5256204A (en) * 1991-12-13 1993-10-26 United Microelectronics Corporation Single semiconductor water transfer method and manufacturing system
JP3340181B2 (ja) * 1993-04-20 2002-11-05 株式会社東芝 半導体の製造方法及びそのシステム
JPH08181184A (ja) * 1994-12-22 1996-07-12 Hitachi Ltd 半導体製造ラインの構成方法
JPH0936198A (ja) * 1995-07-19 1997-02-07 Hitachi Ltd 真空処理装置およびそれを用いた半導体製造ライン
JP3774277B2 (ja) * 1996-08-29 2006-05-10 東京エレクトロン株式会社 被処理基板の搬送方法及び処理システム
JPH10144765A (ja) * 1996-11-11 1998-05-29 Canon Sales Co Inc 基板処理システム

Also Published As

Publication number Publication date
EP0905745A3 (en) 2001-08-22
EP0905745A2 (en) 1999-03-31
CA2248524A1 (en) 1999-03-25
JPH11224894A (ja) 1999-08-17
ID20245A (id) 1998-11-05
AU8306298A (en) 1999-04-15
KR19990029921A (ko) 1999-04-26
JP2974069B2 (ja) 1999-11-08
AU707688B2 (en) 1999-07-15
SG102529A1 (en) 2004-03-26
CN1214531A (zh) 1999-04-21

Similar Documents

Publication Publication Date Title
US5372471A (en) Single semiconductor wafer transfer method and manufacturing system
US6607602B1 (en) Device for processing semiconductor wafers
US5399531A (en) Single semiconductor wafer transfer method and plural processing station manufacturing system
JP3069945B2 (ja) 処理装置
JP5666361B2 (ja) 基板処理装置
KR940006242A (ko) 클린룸내 반송 시스템
JP2008174361A (ja) 基板搬送装置
KR20150041587A (ko) 약액 용기 교환 장치, 용기 재치 모듈, 약액 용기의 교환 방법, 및 기판 처리 장치
TW469520B (en) Substrate processing apparatus
JP2931820B2 (ja) 板状体の処理装置及び搬送装置
TW421812B (en) Semiconductor device manufacturing apparatus
JP2011176117A (ja) 基板処理装置、基板処理方法及び記憶媒体
JP2016139828A (ja) 基板処理装置
KR20070102949A (ko) 도포, 현상 장치 및 도포, 현상 장치의 제어 방법 및 기억매체
TW578219B (en) Substrate processing apparatus
TW447007B (en) Conveying apparatus
US20020064954A1 (en) Configuration in which wafers are individually supplied to fabrication units and measuring units located in a fabrication cell
JP3710979B2 (ja) 基板処理装置
KR20030004441A (ko) 반도체 장치의 제조 장치 및 제조 시스템
JPS63267601A (ja) マスク管理設備
JP2000332080A (ja) 被処理物の製造方法と製造装置
JPH0821566B2 (ja) 半導体ウエ−ハの洗浄方法
JP2936500B2 (ja) レジスト処理装置
JP3267266B2 (ja) カセットストッカー及び半導体装置の製造方法
JP4261694B2 (ja) 露光装置

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent
MM4A Annulment or lapse of patent due to non-payment of fees