TW419717B - Semiconductor device and method for manufacturing the same - Google Patents
Semiconductor device and method for manufacturing the same Download PDFInfo
- Publication number
- TW419717B TW419717B TW087109087A TW87109087A TW419717B TW 419717 B TW419717 B TW 419717B TW 087109087 A TW087109087 A TW 087109087A TW 87109087 A TW87109087 A TW 87109087A TW 419717 B TW419717 B TW 419717B
- Authority
- TW
- Taiwan
- Prior art keywords
- dummy
- element region
- gate
- semiconductor device
- dummy element
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 80
- 238000000034 method Methods 0.000 title claims abstract description 30
- 238000004519 manufacturing process Methods 0.000 title claims description 39
- 239000000758 substrate Substances 0.000 claims abstract description 83
- 238000009792 diffusion process Methods 0.000 claims abstract description 61
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 56
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 55
- 239000010703 silicon Substances 0.000 claims abstract description 55
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 62
- 229920005591 polysilicon Polymers 0.000 claims description 44
- 229910021332 silicide Inorganic materials 0.000 claims description 36
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims description 36
- 238000011049 filling Methods 0.000 claims description 21
- 229910052751 metal Inorganic materials 0.000 claims description 17
- 239000002184 metal Substances 0.000 claims description 17
- 238000005530 etching Methods 0.000 claims description 15
- 238000002844 melting Methods 0.000 claims description 13
- 230000008018 melting Effects 0.000 claims description 10
- 230000002079 cooperative effect Effects 0.000 claims description 8
- 230000015572 biosynthetic process Effects 0.000 claims description 6
- 239000000463 material Substances 0.000 claims description 5
- 238000009413 insulation Methods 0.000 claims description 3
- 238000007639 printing Methods 0.000 claims description 3
- 239000012634 fragment Substances 0.000 claims description 2
- 238000013467 fragmentation Methods 0.000 claims description 2
- 238000006062 fragmentation reaction Methods 0.000 claims description 2
- 239000003870 refractory metal Substances 0.000 claims description 2
- 239000008186 active pharmaceutical agent Substances 0.000 claims 1
- 229910021341 titanium silicide Inorganic materials 0.000 abstract description 20
- 230000008569 process Effects 0.000 abstract description 6
- 239000010410 layer Substances 0.000 description 58
- 229910052581 Si3N4 Inorganic materials 0.000 description 24
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 24
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 19
- 238000010586 diagram Methods 0.000 description 12
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 9
- 229910052719 titanium Inorganic materials 0.000 description 9
- 239000010936 titanium Substances 0.000 description 9
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 8
- 230000004888 barrier function Effects 0.000 description 8
- 238000007667 floating Methods 0.000 description 7
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 6
- 239000011229 interlayer Substances 0.000 description 6
- 239000004576 sand Substances 0.000 description 6
- 239000000243 solution Substances 0.000 description 6
- 229960002050 hydrofluoric acid Drugs 0.000 description 5
- 230000001133 acceleration Effects 0.000 description 4
- 230000009471 action Effects 0.000 description 4
- 239000003795 chemical substances by application Substances 0.000 description 4
- 238000005468 ion implantation Methods 0.000 description 4
- 238000002955 isolation Methods 0.000 description 4
- 238000001020 plasma etching Methods 0.000 description 4
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 239000007789 gas Substances 0.000 description 3
- 150000004767 nitrides Chemical class 0.000 description 3
- 238000001259 photo etching Methods 0.000 description 3
- 239000004575 stone Substances 0.000 description 3
- GHYOCDFICYLMRF-UTIIJYGPSA-N (2S,3R)-N-[(2S)-3-(cyclopenten-1-yl)-1-[(2R)-2-methyloxiran-2-yl]-1-oxopropan-2-yl]-3-hydroxy-3-(4-methoxyphenyl)-2-[[(2S)-2-[(2-morpholin-4-ylacetyl)amino]propanoyl]amino]propanamide Chemical compound C1(=CCCC1)C[C@@H](C(=O)[C@@]1(OC1)C)NC([C@H]([C@@H](C1=CC=C(C=C1)OC)O)NC([C@H](C)NC(CN1CCOCC1)=O)=O)=O GHYOCDFICYLMRF-UTIIJYGPSA-N 0.000 description 2
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 2
- KDLHZDBZIXYQEI-UHFFFAOYSA-N Palladium Chemical compound [Pd] KDLHZDBZIXYQEI-UHFFFAOYSA-N 0.000 description 2
- QAOWNCQODCNURD-UHFFFAOYSA-N Sulfuric acid Chemical compound OS(O)(=O)=O QAOWNCQODCNURD-UHFFFAOYSA-N 0.000 description 2
- 238000010306 acid treatment Methods 0.000 description 2
- 230000004913 activation Effects 0.000 description 2
- 238000000137 annealing Methods 0.000 description 2
- 229910052785 arsenic Inorganic materials 0.000 description 2
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 2
- 229940125797 compound 12 Drugs 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 150000002500 ions Chemical class 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 2
- 101100331289 Aquifex aeolicus (strain VF5) der gene Proteins 0.000 description 1
- 235000017166 Bambusa arundinacea Nutrition 0.000 description 1
- 235000017491 Bambusa tulda Nutrition 0.000 description 1
- 241001330002 Bambuseae Species 0.000 description 1
- 235000015334 Phyllostachys viridis Nutrition 0.000 description 1
- 229910052778 Plutonium Inorganic materials 0.000 description 1
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 1
- TWRSDLOICOIGRH-UHFFFAOYSA-N [Si].[Si].[Hf] Chemical compound [Si].[Si].[Hf] TWRSDLOICOIGRH-UHFFFAOYSA-N 0.000 description 1
- 239000002253 acid Substances 0.000 description 1
- 239000011425 bamboo Substances 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 210000000078 claw Anatomy 0.000 description 1
- 229910017052 cobalt Inorganic materials 0.000 description 1
- 239000010941 cobalt Substances 0.000 description 1
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 description 1
- OKZIUSOJQLYFSE-UHFFFAOYSA-N difluoroboron Chemical compound F[B]F OKZIUSOJQLYFSE-UHFFFAOYSA-N 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 230000008030 elimination Effects 0.000 description 1
- QOSATHPSBFQAML-UHFFFAOYSA-N hydrogen peroxide;hydrate Chemical compound O.OO QOSATHPSBFQAML-UHFFFAOYSA-N 0.000 description 1
- 230000007257 malfunction Effects 0.000 description 1
- 239000011259 mixed solution Substances 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- -1 nitride nitride Chemical class 0.000 description 1
- 238000012856 packing Methods 0.000 description 1
- 229910052763 palladium Inorganic materials 0.000 description 1
- 238000002161 passivation Methods 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 229910052697 platinum Inorganic materials 0.000 description 1
- OYEHPCDNVJXUIW-UHFFFAOYSA-N plutonium atom Chemical compound [Pu] OYEHPCDNVJXUIW-UHFFFAOYSA-N 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 238000000746 purification Methods 0.000 description 1
- 230000009257 reactivity Effects 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
- 238000005476 soldering Methods 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 238000000992 sputter etching Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76819—Smoothing of the dielectric
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
- H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
- H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
- H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
- H01L21/28518—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table the conductive layers comprising silicides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76895—Local interconnects; Local pads, as exemplified by patent document EP0896365
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8232—Field-effect technology
- H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S438/00—Semiconductor device manufacturing: process
- Y10S438/926—Dummy metallization
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Electrodes Of Semiconductors (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Description
41 扣 17 Λ7 s—-~~~—-_______ Β7 五、發明説明~~ ----— [發明所屬之技術領域] 本發明係關於具有在實際之電路動作中不需要的虛設闊 散層區域和虛設閘極的半導體裝置及其製造方法。 [習知之技術] I 年來’尤其是在邏輯 LSI(Large Scale Integrated Circuit ·· 大型積體電路)方面,必會在LSI晶片内混合有密集存在電 晶體的印为、及獨立存在電.晶體的部分。該種電晶體配置 之疏选差’會影響到電晶體之閘極尺寸的加工製程,例如 光蝕刻步驟或蝕刻步驟,且會使加工後之閘極尺寸的不均 等擴大。又,在形成電晶體之後,雖係使用CMP(Chemicai_ Mechanical Polishing ··化學機械式研磨)技術等以使已堆積的 層間絕緣膜平坦化,但是該種在平坦化後之層間絕緣膜的 厚度’最後會大幅依存於基底之電晶體配置的疏密差。 有鑒於該問題點,有提案了各種在實際的LSI動作中雖不 需要’但是藉由在晶片全體上均等配置虛設閘極,以抑制 該等製程不均等的技術。 [發明所欲解決之問題] 經淺部中央標準局只工消费合作社印f n - *- - n H - I - - - -i 丁 (請先閱讀背面之注意事項再填寫本頁) 然而,上述虛設之閘極,雖是在實際L s I動作中不需要, 但是若預先保持浮動狀態的話,則會發生所謂L s I動作不 穩定的問題。又,爲了規避該浮動狀態,當欲將虛設閘極 之电位固疋在某處時’就會隨著配線面積之增加,而發生 所謂晶片面積增大的問題。 本發明係有鑒於上述問題而成者,作爲其目的係在於提 供一種將虛設閘極形成於虛設擴散層區域(虛設元件區域) -4 ™ 本紙張尺度適用中國國家標準(CNS ) Α4規格(2〗0\297公釐) 419717 at ___ Β7 五、發明説明(2 ) 上,且藉由使用自對準碎化物步蝶在不增加配線面積下使 虛,閘極和虛設擴散層區域短路,藉以將虛設閑極固定在 預定的电位上,以確保LSI之穩定動作,且步驟邊際寬的 半導體裝置及其製造方法。 [解決問題之手段] 馬了達成上述目的,依據本發明第—態樣的半導體裝置 ,其特徵爲:具有半導體基板、形成於上述半導體基板上 的虚設元件區域'以及在上述虛設元件區域之至少一部分 上介以閘極氧化膜而形成的虛設多晶矽閘極,藉由在上述 虚設元件區域和上述虚設多晶矽閘極之至少一部分的面上 ,形成尚熔點金屬矽化物,並利用上述高熔點金屬矽化物 以使孩虛設元件區域和虛設多晶矽閘極短路。 經浐部中央標準局另Η消费合作社印褽 I I In - -1- I - — · I I— i —ί I I ^^1 X ^、-'0 {請先閲讀背面之注意事項再填寫本頁) 依據第二態樣的半導體裝置之製造方法,其特徵爲:具 有在半導體基板上劃定虛設元件區域的步驟;在上述虚設 疋件區域之至少一部分上,介以閘極絕緣膜形成虛設多晶 矽閘極的步驟;在上述虛設多晶矽閘極之側面上形成絕緣 膜的步縣.在上述虛設多晶石夕閘極之上面、和上述虚設元 件區域上’選擇性形成高熔點金屬矽化物的步驟,其係藉 由上述高熔點金屬矽化物以使上述虛設多晶矽閘極與上述 虛設元件區域短路者β 依據第三態樣的半導體裝置之製造方法,其特徵爲:具 有在半導體基板上劃定虛設元件區域的步驟;在上述虚設 兀件區域之至少一部分上,介以閘極絕緣膜形成虚設多晶 砂閉極的步驟;在上述虚設多晶矽閘極之全側面上形成絕 -5- 不林人度_宁國國家標率(CNS ) Α4規格〇⑽祕疫 五 419717 --—、發明説明( A7 B7 經济部中央標準局只工消贽合作社印焚 緣膜的步驟;將上述虛設元件區域上之上述虛設多晶矽閘 極i多晶矽的—部分,蝕刻至其下層之虛設元件區域的半 導體基板暴露出爲止的步驟;以及在上述半導體基板暴露 出之上述虛之多晶砂閘極的側面及上面、和上述半導體 基板暴格出之虛設元件區域上選擇性形成高溶點金屬矽化 物的步驟。 依據第四態樣的半導體裝置之製造方法,其特徵爲:具 有在半導體基板上劃定虛設元件區域的步驟;在上述虚設 兀*件區域i至少一部分上,介以閘極絕緣膜形成虛設多晶 夕閘極的步驟,在上述虛設多晶矽閘極之全側面上形成絕 緣膜的步驟’ ·藉由剝離上述虛設元件區域上之上述虛設多 晶矽間極之侧面絕緣膜的至少一部分,以使該虛設多晶矽 閘極之側面的多晶矽暴露出的步驟;以及在上述虛設多晶 夕閘極上面、该多晶矽已暴露出之上述虛設多晶矽閘極的 側面、和上述虛設元件區域上,選擇性形成高熔點金屬矽 化物的步驟。 依據第五態樣的半導體裝E之製造方法,其特徵爲:具 有在半導基板上劃定虚設元件區域的步驟;在上述虛設 兀件區域(至少—邵分上,介以閘極絕緣膜形成虛設多晶 石夕閘極的步驟;在上述虛設多晶砂閉極之表面上形成絕緣 膜的步戰;預先剝離声本p & 雕匕σ上述虛設元件區域上之上述虛設 多晶妙閘極之至少側面形忐认 _ 成於—郅分表面之絕緣膜的步驟 ,藉由將上述絕緣膜之全面报t u 时進仃異万性蝕刻,以除去該絕 緣膜被預先剥離之上述虛設吝g访Μ上 風"又^ BE(矽閘極之一部分的侧面, 本紙張尺度適用中國國家標準(CNS ) -6- (請先閱讀背面之注意事項再填寫本頁) 装·
,1T A7 B7 41971 五、發明説明(4 ) 且利用絕緣膜包圍住該虚設多晶矽閘極之側面的步驟;以 及在上述虚設多晶矽閘極之上面、上述絕緣膜預先被剝離 且多晶矽已暴露出之該虛設多晶矽閘極的侧面、和上述虛 設元件區域上,選擇性形成高熔點金屬矽化物的步驟。 依據第六態樣的半導體裝置之製造方法,其特徵爲·具 有在半導體基板上劃定虛設元件區域的步驟;在上述虚設 元件區域之至少一部分上,介以閘極絕緣膜形成虛設多晶 砂閘極的步驟;在上述虛設多晶矽閘極之全側面上形成絕 緣膜的步驟;在上述虛設元件區域上之上述虛設多晶矽閘 極之至少一部分側面的絕緣膜上,導入預定量以上之矽的 步驟;以及在上述虚設多晶矽閘極之上面、該矽被導入之 上述虛設多晶妙閘極之侧面的絕緣膜上、和上述虛設元件 區域上’選擇性形成高熔點金屬矽化物的步驟。 亦即’若依據該等第一至第六之態樣的話,則藉由在實 際的LSI動作中不需要的虛設多晶矽閘極及虛設元件區域 上選擇性形成高熔點金屬矽化物,以使該等虛設之多晶矽 閉極和虛設之元件區域短路,就可達到規避浮動狀態,且 可防止LSI之誤動作的作用。 [發明乏實施形態] 以下’參考圖面説明本發明之實施形態。 首先,就第一實施形態加以説明。 如圖2 (c)所示,關於第一實施形態的半導體裝置,係形 成具有P型矽基板1 ;形成於該p型矽基板1上之實際的LSI 動作中不需要的虚設元件區域32之P +擴散層11 ;以及在該 本紙張尺度適用中國國家標率(CNS ) A4規格(210x297公釐) (請先聞讀背面之注意事項再填寫本頁} 裝
*1T A7 B7 419717 五、發明説明(5 ) 虛設无件區域32之至少一部分上,介以閘極氧化膜4而形 成之實際的LSI動作中不需要的P+虛設閘極72的構成。接 著,其特徵係在於:藉由在上述虛設元件區域32之p +擴散 層1 1和上述P +虛設閘極7 2之至少一部分的面上,選擇性 形成鈦矽化物1 2,並利用上述鈦矽化物丨2以使該虚設元件 區域32之P +擴散層11和P +虛設閘極72短路。 以下’參考圖1及圖2,説明關於本發明第一實施形態的 半導體裝置之製造方法。 首先’如圖1 (a)所示,在p型矽基板1上利用通常的 STI(Shallow Trench Isolation :淺的通渠絕緣)法形成元件隔 離絕緣膜2,以絕緣隔離元件區域。此時,在劃定l § I動作 所需要的元件區域31的同時,亦會劃定在l多I動作中不需 要的虚設元件區域32。 之後’在P型矽基板1,利用熱氧化法等,形成例如厚度 爲6〇[A]的閘極氧化膜4,且只形成厚度爲25〇〇[A]之未包含 雜質的多晶矽(以下,稱爲未摻雜多晶矽)層。 接著’在利用通常的光蚀刻技術塗佈抗蚀劑、曝光、圖 型化之後,將上述抗蝕劑當作光罩’且將上述閘極氧化膜4 、元件隔離絕緣膜2當作蝕刻之擋膜以選擇性蝕刻非择雜多 晶碎並在閘極6 1加工。 此時,虚設閘極62亦同時形成於虛設元件區域32上。藉 由該虛設閘極6 2之存在’閘極加工,可在光蝕刻步驟和轴 刻步驟中非常均勻地進行加工。在此,虛設閘極6 2之所有 的區域亦可存在於虛設元件區域32内,亦可一部分形成於 -8- 本纸張尺度適用中國國家標準(CNS ) A4規210X297公楚) n n t n It rr--良------丁 、τ -請先閱讀背面之注意事項再填寫本頁) 經沪部中戎#準局只工消贽合作社印繁 經漭部中央標準局tJ-J工消资合作杜印¾ 419717 A7 ______B7五、發明説明(6 ) ~ ' 虛設元件區域32内。 其次,如圖1 [b]所示,在堆積200[i]的LPCVD(Low Pressure C VD :低壓化學氣相沈積)氧化膜7之後,利用抗 蝕劑被覆LSI動作中所需要的元件區域以外的部分,離子 注入加速電壓6 0 [keV]、劑量3el4[ 1 /era2]的砷’且爲了活 性化而藉由以 95〇°C 進行 3 0 秒的 RTA( Rapid-Thermal-Anneal : 高速熱退火)’以形成淺的擴充構造之擴散層8(深度〜 800 [i])。此時’虛設閘極62、虛設元件區域32會受抗独劑 被覆’而畔則未被離子注入。 之後,堆積1000[i]的LPCVD氮化矽膜,將LPCVD氧化膜7 當作擋膜’並全面異方性蝕刻只有1000[i]的氮化膜。此時 ’堆積在閘極6 1及虛設閘極6 2之側面上的氮化砂,對於該 蝕刻所執行的膜厚會變厚,且只有該部分會在進行全面異 方性蝕刻後殘留’而閘極.側壁9 2大約被形成l〇〇〇[ A ]左右。 其次’如圖1(c)所示,其包含存在於虛設元件區域32内 的虚設閘極6 2之一邵分且如圖所示利用抗姓劑2 〇加以被覆 。接著’關於未利用抗姓劑2 0加以被覆的虛設閑極6 2部分 ’係在利用氟酸處理蝕刻LPCVD氧化膜7之後,將閘極氧化 膜4當作擋膜再利用HBr氣體之反應性離子蚀刻(RjE : Reactive Ion Etching)除去已暴露出的矽。此時,由於矽RIE 無法與閘極氧化膜4取得選擇比,所以亦可在基板1上產生 未圖示的溝。 其次’如圖2(a)所示’一旦剥劑抗蝕劑,就會再次利用 抗蝕劑被覆L S I動作中所需要的元件區域3 以外的部分, ^^1 ^^1 ^^1 i^^ii * :1 - - » «*6^ I _ _ ^^1 TJ 、τ (請先聞讀背面之注意事項再填巧本頁) -9- 本纸張尺度適用中國國家標準(CNS ) A4規格了2丨0X297公屋) 419717 A7 ______ B7 五、發明説明(7 ) 並JL離子注入加速電壓65[ keV]、劑量5ei 5 [ 1 / cm2]的坤。 此時虛設閘極62、虛設元件區域域32會受抗蝕劑被覆, 而坤則未被離子注入。之後,一旦剝離抗姓劑,下次就會 利用抗蚀劑被覆L SI動作中所需要的元件區域3 i,丑在虛 wc閘極62、虛設元件區域32上離予注入加速電壓45 [keV ] 、劑量4el5[l/cm2]的二氟化硼。 之後,爲了活性化,以1050-C進行1 〇秒的RTA(Rapid Thermal Anneal :高速熱退火),以形成NM〇SFE1^較深的 N擴散層1〇(深度〜i5〇〇[i])、和虛設元件區域32之p +擴 散層1 1 (深度〜2000[A]),且進行N+閘極7 1和P +虛設電極 72的雜質導入。如上所述,虚設元件區域32之p +擴散層 1 1,被固定在P型矽基板1的電位上。但是,在該階段中, P +虛設閉極72和虛設元件區域32之P +擴散層11,由於係 介以閘極氧化膜4而被絕緣,所以P +虛設閘極7 2爲浮動者 。另外’在圖1(c)之階段中,即使在虛設元件區域32中在 P型矽基板1產生溝,亦可獲得P型矽基板1上的P +擴散層 1 1之關係,JL當然一點也不會妨礙。 其次’如圖2 (b)所示,利用3 %之稀氟酸溶液以除去 LPCVD氧化膜7、及閘極氧化膜4,藉此使N+閘極7 1上、 P +虛設閘極7 2上、及圖2 (a)之元件编號1 〇 1所示之側面部 分、元件區域31之N+擴散層10上、虚設元件區域32之P + 擴散層11上的硬暴露出來。此時,在圖1(c)之階段中基板 被挖時,該部分由於矽原先就已暴露出所以没有除去的必 要。又,該部分即使基板未被挖的情況,閘極氧化膜4亦可 -10- 本紙張X度適爪中國國家標準(CNS ) Α4規格(2丨0Χ297公釐) :---^------ΐτ------> (請先閱讀背面之注^Η項再填寫本頁) 經Mn部中央If準局一^工消舟合作.社印1;1 419717 五、發明説明(8) 利用3%之稀氟酸溶液與其他的部分同樣除去,俾使矽暴露 出。 之後,在只濺艘堆積300[ί ]的鈥之後,以第一階段的75〇 °C利用3 0秒之RTA進行比較高的電阻矽化物之形成。此時 ,鈦只與前述所暴露出的矽進行矽化物反應,而在其他的 部分鈦仍保持未反應狀態。之後,利用硫酸和過氧化氫水 之1 : 1混合溶液選擇性除去未反應飲。接著,以第二階段 的850°C利用3 0秒之RTA將比較高的電阻矽化物變換成低電 阻的鈦矽化物1 2。將從該濺鍍鈦至形成低電阻矽化物之一 系列的步驟稱爲自對準妙化物(Self-Aligned Silicide)步骤。 如此,在虛設元件區域3 2中,自對準矽化物步驟之前, P虛設問極7 2和虚設元件區域3 2之P +擴散層1 ;[雖係介以 閘極氧化膜4而被絕緣’但是在上述自對準妙化物步螺之後 ,會因P +虛設閘極7 2之側面的鈦矽化物1 2和虛設元件區域 32之P +擴散層η上的鈦矽化物12相聯繫而導通,而P+虚 設閘極7 2被固定在虚設元件區域3 2之P +擴散層!】的電位 上’亦即在此被固定在p型矽基板1之電位上。 之後,堆積層間絕緣膜1 3,並經由平坦化步驟、未圖示 之通常的接觸步驟、未圖示之配線步驟、純化作用氧化膜 14之成膜步驟、未圖示之襯墊形成步驟等而完成半導體裝 置°在此’平坦化步驟,可依虛設閘極之存在而非常均勻 地加工(參考圖2(c))。另外,在未圖示之部分上對基板形 成接觸’ 1基板被接地°如此就不會增大配線面積,且可 將虡設閘極固定在基板電位上。 -11 - 本紙張尺度朝中關家轉(CNS) Λ视格(21QX 297公麓) (請先閲讀背面之注意事項再填寫本買) 裝*r 訂 419717 經满部中央標準局B工消贽合作社印11 A7 B7 五、發明説明(9 ) 其次説明第二實施形態。 如圖3(c)所示,關於該第二實施形態之半導體裝置,在P 型矽基板1上形成有實際之LSI動作中不需要的虛設元件區 域32,在該虛設元件區域32之至少一部分上,介以閘極氧 化膜4形成在實際之LSI動作中不需要的p +虚設閘極72。 接著,在P +虚設閘極7 2之全面側上形成有氮化矽侧壁9 2, 上述虚設元件區域32、和上述虛設多晶矽閘極72之一部分 ,係被蝕刻至其下層之虛設元件區域32的P型矽基板1暴露 出爲止。進而,在上述P型石夕基板1暴露出之上述P +虛設閘 極72的側面及上面、和上述P型矽基板1暴露出之虛設元件 區域32的P +擴散廣11上選擇性形成有鈇妙化物12,以成 爲使上述P +虛設閘極72和上述虚設元件區域32之P +擴散層 I 1導通的構成。 以下,參考圖3説明關於本發明第二實施形態的半導體裝 置之製造方法。—另外’在圖1(a)、(b)之前,由於與前述之 第一實施形態相同,所以省略其步驟之詳細説明。 經由圖1 (a)及(b)之步驟之後,如圖3 (a)所示,利用抗蝕 劑20被覆存在於虚設元件區域32内之虛設問極02的一部分 成如圖所示般。接著,未被抗蝕劑2 0被覆的虛設閘極e 2部 分和虛設元件區域3 2,係在利用氟酸處理來蚀刻LPCVD氧 化膜7之後’將閘極氧化膜4當作擋膜,以RIE來蝕刻除去 石夕。 此時,虛設元件區域32,由於預先以氟酸處理來除去表 面之LPCVD氧化膜7,所以在殘餘的閘極氧化膜4上會發生 (诗先閏讀背面之注意事項再填寫本頁) 裝
、1T Η: -12- 本紙張尺度適用中國囤家標準(CNS ) Λ4规掊(210X297公釐) A7 B7 419717 五、發明説明(10) 過度的過蝕刻,而最後在蝕刻虛設閘極6 2之期間會被挖溝( 圖3(a)之元件编號102部分)。如此由於虛設閘極62部分之 矽RIE無法與閘極氧化膜4取得充分的選擇比,所以即使在 P型矽基板1上產生溝也沒有問題。又,在先前所示之圖 2(c)中,氮化矽侧壁92雖未被蝕刻而殘留著,但是在該第 二實施形態中’即使與矽同時被蝕刻而消失也沒有問題。 其次,圖3 (b)係顯示在圖3 (a)之步驟後,經由與第—實 施形態之圖2(a)相同的步躁,而虛設元件區域32之P +擴散 層1 1被固定在P型矽基板1之電位上的樣態圖。與第一實施 形態相同,在該階段中P +虚設閘極7 2和虛設元件區域3 2之 P +擴散層1 1 ’由於係介以閘極氧化膜4而被絕緣,所以p + 虚設閘極72會變成浮動。又,在虛設元件區域32中,雖有 邵分在基板上產生溝(圖3 ( b)之元件編號1 0 2部分),但是 由於有P塑矽基板1上之P +擴散層11所以一點也沒有妨礙。 同樣地,元件編號1 〇 3之部分在p型矽基板1上產生溝的情 況也被固定在P型矽基板1之電位上。進而,氮化矽側壁9 2 即使未被蝕刻而殘留著,在該氮化矽側壁9 2未殘留的情況 當然也沒有問題。 接著’圖3(c)係顯示在圖3(b)之步驟之後,經由與第一 實施形態之圖2 (b)相同的自對準矽化物步驟的樣態圖。 此時,與第一實施形態之情況相同,會因P +虚設閘極7 2 之側面1 0 1的鈦矽化物丨2和虛設元件區域3 2之P +擴散層1 1 的鈇矽化物12相聯繫之情形而短路,而P+虛設閘極72會被 固定在虛設元件區域32之P +擴散層1 1的電位上,亦即被固 __ - 13- 本紙張尺反適用中國國家標準(CNS ) A4規格(210X297公釐> I .^衣 I I I ,11Tj- (諳先閱讀背面之注意事項再填寫本頁〕 經沪部中央標準趵只工消贽合作社印" ★I —— 41S717 A7 ------ —_B7 五、發明説明(11 ) ~ —--- 疋在與?型秒基板1相同的電位上。此時,在虚設元件區域 32义郅分1 〇2雖在p型矽基板〗上有產生溝,但是在堆積鈦 (請先聞讀背面之注意事項再填寫本頁) 時由於矽表面會露出所以在形成鈦矽化物12方面沒有問題 。此後的步騾,由於與第一實施形態相同,所以省略其詳 細説明。 其次,説明第三實施形態a 如圖4(c)所示,關於該第三實施形態之半導體裝置,在p 型矽基板1上形成有實際之LSI動作中不需要的虛設元件區 域32,在該虚設元件區域32之至少一部分上,介以閘極氧 化膜4形成有實際之LSI動作中不需要的p+虛設閘極72。 接著,在該P虚設閘描7 2之全側面上形成有氮化矽側壁9 2 之後,該虛設閘極7 2側面之氮化矽侧壁9 2的至少一部分會 被剝離,且該虚設閘極7 2之側面的多晶碎會暴露出。進而 ’在該虚設閘極7 2的上面、該矽暴露出之虛設閘極7 2的側 面、和上述虛設元件區域3 2上,選擇性形成有鈦矽化物1 2 ,以成爲使上述虛設閘極72和上述虛設元件區域32之P +擴 散層1 1導通的構成。 妓浐部中央標準局员工消费合作社印5ί 以下,參考圖4説明關於本發明第三實施形態的半導體裝 置及其製造方法。另外,在圖1 (a)、(b)之前,由於與先前所 示之第一實施形態爲相同的步躁,所以省略其詳細説明。 經由圖1(a)及(b)之步驟之後’如圖4(a)所示,利用抗蝕 劑2 0被覆存在於虛設元件區域3 2内之虛設閘極6 2的的一部 分成如圖所示般。接著,將LPCVD氧化膜7當作擋膜以高溫 的磷酸溶液,來蝕刻未被抗蝕劑2 0覆的虚設閘極6 2部分之 -14 - 本紙張尺度適用中国國家桴準(cNS>A4^格(210x297公釐) 41ί?71Τ Α7 -_________Β7 五、發明説明(12) 氮化矽側壁9 2。或者是,同樣地將LPCvd氧化膜7當作擋 膜’利用CF4+O2氣體之CDE(Chemi«l I^y Etc hinf :化學乾式 蚀刻)來蚀刻氮化硬側壁9 2。此ca時,由於鱗酸溶液或CDE 無法與LPCVD氧化膜7取得選擇比,所以在氮化矽侧壁9 2 或虚設元件區域32内之p型矽基板1上產生溝亦無妨。 圖4(b)係顯示在圓4(a)之步驟之後,經由與第一實施形 態之圖2(a)相同的步驟,而虛設元件區域32之p +擴散層u 被固定在P型矽基板1之電位上的樣態圖。與第一實施形態 相同’在該階段中P +虛設閘極72和虚設元件區域32之P +擴 散層11,由於係介以閘極氧化膜4而被絕緣,所以p+虛設 閘極72會變成浮動。在虛設元件區域32中雖會在p型矽基 板1產生溝,但是由於有P型矽基板1上之P +擴散層11所以 一點也沒有妨礙。同樣地,雖然在虚設閘極6 2上產生溝, 由於在實際之LSI動作中不需要之故所以也沒有問題。 圖4(c)係顯示在圖4(b)之步驟之後,經由與第一實施形 態之圖2 (b)相同的自對準矽化物步驟的態樣圖。 此時’與第一實施形態之情況相同,會因P +虚設閘極7 2 之側面101的欽妙化物12和虚設元件區域32之P +擴散層11 的鈦矽化物12相聯繫之情形而短路,而p+虛設閘極72會被 固定在虚設元件區域32之P +擴散層11的電位上,亦即被固 定在與P型矽基板1相同的電位上。 此時,即使在虛設元件區域32之P +擴散層11中有基板上 產生溝’或是在P+虚設閘極72產生構,但是在堆積鈥時由 於矽表面會各自露出’所以在形成鈦矽化物;(2時因各自聯 -15- 本&張尺度通3中國國家標準(CNS ) A4規格(2Ϊ0Χ 297公H --- I -'· III - · ;1 ^^1 ( 士K I 11 I . (請先閱讀背面之注意事項再填寫本頁) 419717 A7 ____ B7 五、發明説明(13) 繫,所以會被固定在與P型矽基板1相同的電位上。此後的 步驟,由於與第一實施形態相同,所以省格其詳細説明。 其次,説明第四實施形態。 如圖5(d)所示,關於該第四實施形態之半導體裝置,在p 型矽基板上形成有實際之LSI動作中不需要的虛設元件區 域32,在該虚設元件區域32之至少一部分上,介以閘極氧 化膜4形成有實際之LSI動作中不需要的p+虚設閘極72。 接著,在該P +虛設閘極72之表面上形成有由氮化矽所構成 的絕緣膜^後,在預先剝離包含虛設元件區域32上之上述 虚汉閘極7 2之至少側面形成於一部分之該表面的絕緣膜之 後’上述絕緣膜之全面就會被異方性蝕刻,以除去上述虛 設閘極7 2之一邵分的側面,而上述p +虛設間極7 2之側面可 利用氮化矽侧壁9 2來包圍。進而,在上述虚設閘極7 2的上 面、由於預先剝離上述絕緣膜而使多晶矽暴露出之該虛設 閘極72的侧面上、和上述虛設元件區域32之p +擴散層^ 上’選擇性形成有鈦矽化物1 2,以成爲使上述虛設閘極7 2 和上述虛設元件區域32導通的構成。 以下’參考圖5説明關於本發明第四實施形態的半導體裝 置及其製造方法。另外,在圖l(a)之前,由於與先前所示 之第一實施形態相同,所以省略其詳細説明。 經由圖1(a)之步驟之後,如圖5(a)所示,在堆積200[i] 的LPCVD氧化膜7之後,利用抗蝕劑被覆l SI動作中所需要 的元件區域以外的部分,並離子注入加填電壓6〇[kev]、劑 量3el4[l/cm2]的坤’爲了活性化再藉由以950°C進行3 0秒的 -16- 本紙乐尺度適Λ3令國國家標準(CNS ) A4現格(210'X297公蝥) -----:--Γ 裝-- (讀先閲讀背面之注意事項再填寫本頁) ,ιτ 經濟部中央標準局LSC.X消贽合竹社印褽 419717 at B7 五、發明説明(14) RTA[Rapid-Thermal-Anneal :高速熱退火),以形成淺擴散構 造之擴散層8(深度〜8〇〇[A])。 此時,虚設閘極6 2、虛設元件區域3 2係由抗蝕劑所被覆 ,而砷未被離子注入。之後,只堆積l〇〇〇[i]的LPCVD氧化 秒膜9 1,並利用抗蝕劑2 〇來被覆包含虚設閘極7 2之至少側 面的一部分以外。 接著,將LPCVD氧化膜7當作擋膜利用高溫的磷酸溶液, 來蚀刻未受抗蝕劑2 〇被覆的虛設閘極6 2和虚設元件區域3 2 部分之氮化矽91。或者是,同樣地將LPCVD氧化膜7當作 擒膜’利用CF4+02氣體CDE來蝕刻氮化矽9 1。此時,利用 磷酸溶液所進行之蝕刻或CDE由於無法與LPCVD氧化膜7取 得選擇比’所以在虛設閘極6 2或虛設元件區域3 2内之基板 上產生溝亦無妨。 其次’如圖5 (b)所示,在剝離抗蝕劑之後,將LPCVD氧 化膜7當作擋膜,且只將氮化矽9 1進行i〇00[i]之全面異方 性蚀刻。此時,堆積在閘極61及虚設閘極62之侧面上的氮 化石夕9 1 ’對於其蝕刻所執行的膜厚會變厚,且只有該部分 會在進行全面異方性蝕刻後殘留’而閘極側壁9 2大約只被 形成1000[ A ]。該圖5 (b)雖係顯示此時因氮化石夕9 1之RJE在 圖5(a)之階段中所殘存的LPCVD氧化膜7不會停止,或者是 在圖5(a)之階段中由於未殘存LPCVD氧化膜7,所以會在基 板或虚設閘極上產生溝的狀態(參考圖5(b)之元件编號1〇2 、104),但是即使在P型矽基板i、虛設閘極6 2上沒有產生 溝當然一點也無妨。 -17- 本紙張尺度適用中囷囤家標率(CNS ) A4規格(210X2W公釐) ί請先閲讀背面之注意事項再填寫本頁) -*
經泸部中央標卑局只工消介合作社印繁 { V 419717 at —一_______B7五、發明説明(15) 接著,圖5 ( c )係顯示在圖5(b)之後,經由與第一實施形態 夂圖2(a)相同的步驟,而虛設元件區域32被固定在p型矽 基板1疋電位上的樣態圖。與第一實施形態相同,在該階段 中P+虛設閘極72和虛設元件區域32之p+擴散層u,由於係 介以閘極氧化膜4而被絕緣,所以p +虛設閘極7 2爲浮動。 又’在圖5(b)之階段中虛設元件區域32iP+擴散層^即 使在基板上產生溝102 ’由於有P型矽基板1之P+擴散層η 所以一點也無妨。同樣地’雖然在虛設閘極6 2上產生溝, 由於在實際之LSI動作中不需要之故所以也沒有問題。 其次’圖5(d)係顯示在圖5(c)之步驟之後,經由與第一 實施形態之圖2 ( b )相同的自對準矽化物步驟的樣態圖。此 時’與第一實施形態之情況相同,會因p +虚設閘極7 2之側 面101的鈇矽化物12和虛設元件區域32之P+擴散層的鈦 秒化物1 2相聯繫之情形而短路,而p +虛設閘極7 2會被固定 在虛設元件區域3 2之P +擴散層1 1的電位上,亦即被固定在 與P型矽基板1相同的電位上。 此時’即使在虛設元件區域32之p+擴散層11中有在基板 1上產生溝’或是在P +虛設閘極72上產生溝,但是在堆積 鈦時由於矽表面會各自露出,所以在形成鈦矽化物時因 各自聯繫’所以會被固定在P基板電位上。此後的步驟,由 於與先前所示之第一實施形態相同,所以省略其詳細説明。 其次,説明第五實施形態。 如圖6(c)所示,關於該第五實施形態之半導體裝置,在p 型矽基板1上形成有實際之LSI動作中不需要的虚設元件區 - -I —^1 —i - II - 1 - - 士¢:1 i I --- - X» {請先閱讀背面之注意事項再填寫未頁) -18- 本纸張尺度適用中國國家標隼(CNS〉A4規格(210Χ297公釐)~~ 419717 at Β7 五、發明説明(16) I m —^^1 tn» 14^1 ^^^1 m ^^^1 ...... V J 、-口 (請先聞讀背面之注意事項再填寫本頁) 域32 ’在該虛*又元件£域32之至少一部分上,介以閘極氧 化膜4形成有實際之LSI動作中不需要的虛設閘極62。接著 ’在該P +虛設閘極7 2之全側面上形成有由氮化矽侧壁9 2, 在上述虚设元件£域32之上述虛設閉極72之至少一部分之 側面的氮化矽側壁9 2上,離子注入有預定劑量以上的碎。 進而’在上述虚設閘極72的上面、高濃度存在該矽之上述 P +虛設閘極7 2的侧面之氮化矽侧壁9 2上、和上述虛設元件 區域32上,選擇性形成有鈦矽化物12,以成爲使上述虛設 閘極72與上述虚設元件區域32之P+擴散層η短路的構成。 以下’參考圖6説明關於本發明第五實施形態的半導體裝 置及其製造方法。另外,在圖1(a)、1(b)之前,由於與第 一實施形態爲相同的步骤,所以省略其詳細説明。 經由圖1〇)、(b)之步驟之後,如圖6(;a)所示,將存在於 虛設元件區域3 2内之虚設閘極6 2的一部分利用抗蚀劍2 〇被 覆成如圖所示般。之後,將矽以加速電壓3〇[keV]、劑量 1 el6[1 /cm2]離子注入至氮化矽側壁9 2上。 其次’如圏6(b)所示,在圖6(a)之後,經由與第一實施 形感之圖2(a)相同的步綠,而虛設元件區域32被固定在p 型矽基板1之電位上。與第一實施形態相同,在該階段中p + 虛設閘極72和虚設元件區域32之P+擴散層η,由於係介以 閘極氧化膜4而被絕緣,所以ρ +虛設閘極7 2爲浮動。 圖6(c)係顯示在圖6(b)之步驟之後,經由與第一實施形 態之圖2(b)相同的自對準矽化物步驟的樣態圖。此時,在 氮化秒側壁9 2之表面,被注入高濃度之矽和鈦會起反應, 本紙張尺度適用中囤國家標準(CNS ) Α4規格(210X297公釐)
蜉滴部中央if:??·局g工消兜合作社印M 419717 λ7 _Β7五、發明説明(17) 所以亦會在氮化矽側壁9 2上形成有鈦矽化物1 2,如在P +虛 設閘極7 2上的欽碎化物1 2,由於會介以氮化矽側壁9 2上的 鈦矽化物12,與虚設元件區域32之P+擴散層11上的鈦矽化 物1 2相導通(一般將該現象稱爲搭橋),所以P+虛設閘極72 會被固定在與P型矽基板1相同的電位上。 在此,其特徵係在圖6 ( a)之階段中,矽之離子注入,由 於係對完全不在乎接合洩漏或閘極耐壓之虛設閘極7 2和虛 設元件區域3 2之P +擴散層1 1而進行,所以沒有劑量限制之 情形。亦即,在氮化矽侧壁9 2上,雖然形成有鈦矽化物1 2 但是要注射充分的劑量是可能的。又,氮化矽側壁9 2上的 鈦矽化物1 2係使P +虛設閘極7 2與虚設元件區域3 2之P +擴散 層11相導通,且只要將之固定在與P型矽基板1相同的電位 上即可’且由於沒有特別流動電流之必要,所以比起被形 成於其他部分的鈦矽化物1 2即使膜厚非常薄也完全沒有問 題。在此之後的步驟,由於與第—實施形態相同,所以在 此省略其詳細説明。 以上’雖係就本發明之實施形態加以説明,但是本發明 並不定於此’只要未脱離其主旨之範圍則當然可做各種的 改良、變更。例如,在上述第一至第五之實施形態中,亦 可採用钴、鎳、鉑、鈀等來作爲鈦以外的高熔點金屬。又 ’在上述第一至第五實施形態中,雖係舉NMOS爲例加以説 明’但是亦可採用PM〇s、CMOS。同樣地,當然亦可使用 LOCOS^ocal Oxidation of Silicon :石夕的局部氧化)。更且, 在本發明的半導體之製造方法中之製造條件,當然亦不限
(請先聞讀背面之;i意事項再填寫本頁J 装· 訂 赶承部中央.標準局只Η消费合作社印製 419717 A7 -------------JZ_五 '發明説明(18) 〜 定於上述實施形態而可採用各種的製造條件。 如以上詋明般,在本發明持有實際之電路動作中未+ 的虛詨閉極之半導體裝置中,同樣地形成實際之電路:作 中不需要的虛設擴散層區域β此時,虛設閑極係透過虚受 擴散層和高溶點金屬砂化物而短路,且虚設擴散層區域^ 由與基板作成同心導電型之擴散層而虛設閘極固定在與^ 板(或是井)相同的電位上。如此因沒有浮動的虛設閘極, 所以可使LSI動作穩定化。 亦即,如此本發明之構造因係將虛設的閘極全部固定在 與基板(或是井)相同的電位上,所以在閘極加工、層間絕 緣膜平坦化加工之兩製程上可進行均勻加工,且不會使[幻 動作不穩定。 更且,若爲琢製造方法,則只要增加一次之光蝕刻步驟 、一次之银刻步驟或是離子注入步驟就可使虛設的閘極全 郅固疋在與基板(或是井)相同的電位上。又,在製程途中 即使在虚設元件區域之基板上、或是在虛設閘極上產生溝 亦沒有任何問題且製程邊際很廣。 [發明之效果] 如以上所詳述般,若依據本發明,則可提供藉一種由將 虛設的閘極形成虛設擴散層區域上,且使用自對準矽化物 製程不會使配線面積増加且使虚設閘極和虛設擴散層區域 短路’以將虛設閘極固定在預定電位上,確保LSI之穩定動 作’製程邊際廣的半導體裝置及其製程方法。-[圖式之簡單説明] -21- 本猶尺度剌巾gj瞬:標準(CNS ),赠格(2似297公爱) (請先閲讀背面之洼意事項再填寫本頁> 裝_
-tT 一 —^1 - I If 五、 419717發明説明(19) A7 B7 圖1顯示關於本發明第—實施形態之半導體裝置及其製造 方法的圖 圖2顯示關於本發明第—實施形 方法的圖。 圖3顯示關於本發明第二實施形 方法的圖。 圖4顯示關於本發明第三實施形 方法的圖。 圖5顯示關於本發明第四實施形 方法的圖。 圖6顯示關於本發明第五實施形 方法的圖。 [元件編號之說明] 1 Ρ型半導體基板 2 元件隔離氧化膜 3 1 NMOSFET元件區域 3 2虛設元件區域 4 閘極氮化膜 5 非捧雜多晶s夕 6 1非摻雜閘極 6 2非摻雜虛設閘極 7 LPCVD氧化膜 71 Ν +閘極 7 2 Ρ+虛設閘極 態之半導體裝置及其製造 態之半導體裝置及其製造 態之半導體裝置及其製造 η 之半導體裝置及其製造 態之半導體裝置及其製造 -22- 本紙張尺度適用中剧园家標準(CNS ) Λ4規格(2!OX297公f ) (請先閲讀背面之注意事項再填寫本頁) r 好忒部中央標阜局貞工消资合作社印製 419717 at B7五、發明説明(2〇) 8 淺的擴散層(擴充擴散層) 9 1 氮化矽膜 92 氮化矽閘極側壁 10 深的N+擴散層 11 深的虛設P +擴散層 1 2 鈥碎化物 13 層間絕緣膜 1 4 鈍化作用氧化膜 101虚設閘極側壁部分 102虛設P +擴散層部分 104虛設閘極部分 - . ...... - — I - ! - 士ίΛ i— ii- - _ I \—/ Η5. 、y5 (#先閲讀背面之注意事項再填寫本頁) -23- 本纸張尺度適用中國S家標隼(CNS ) Λ4規格(210X 297公f )
Claims (1)
- 經濟部中央標準局貝工消費合作社印製 419717 bs DS六、申請專利範圍 1. 一種半導體裝置,其特徵爲:具有半導體基板、形成於 上述半導體基板上的虚設元件區域'以及在上述虛設元 件區域之至少一部分上介以閘抵絶緣膜而形成之虚設多晶 秒閑極’ 在上述虛設元件區域和上述虛設多晶矽閘極之至少一 部分的面上,形成高熔點金屬矽化物,並利用上述高熔 點金屬矽化物使該虚設元件區域和虚設多晶矽閘極短路。 2. 如申請專利範圍第1項之半導體裝置,其中上述虛設元 件區域,具有與上述半導體基板相同的導電型之擴散層。 3. 如申請專利範圍第2項之半導體裝置,其中上述虚設多 晶矽閘極,係介以上述虚設元件區域而固定於實質上與 上述半導體基板相同的電位上。 4. 一種半導體裝置之製造方法,其特徵爲具有: 在半導體基板上劃定虚設元件區域的步驟; 在上述虚設元件區域上之至少一部分上,_介以閘極絕 緣膜形成虚設多晶矽閘極的步驟; 在上述虛設多晶矽閘極之側面上形成絕緣膜的步驟;及 在上述虛設多晶矽問極之上面、和上述虛設元件區域上 ,選擇性形成高熔點金屬矽化物的步驟, 其係藉由上述高熔點金屬矽化物使上述虛設多晶矽閘 極與上述虛設元件區域短路者。 5. 一種半導體裝置之製造方法,其特徵爲具有: 在半導體基板上劃定虚設元件區域的步骤; 在上述虛設元件區域上之至少一部分上,介以閘極絕 --------1 -裝------訂------A (請先閱讀背面之注意事項再填寫本頁) -24- 本紙張尺度適用中國國家橾準(CNS ) A4規格(210X297公釐) A8 B8 C8 D8 419717 π、申請專利範圍 緣膜形成虛設多晶矽閘極的步驟; 在上述虛設多晶矽閘極之全側面上形成絕緣膜的步驟; 將上述虛設元件區域上之上述虛設多晶矽閘極之多晶 矽的一部分,蚀刻至其下層之虛設元件區域的半導體基 抵暴露出爲止的步驟;以及 在上述半導體基板暴露出之上述虛設多晶矽閘極的侧 面及上面、和上述半導體基板暴露出之虚設元件區域上 選擇性形成高熔點金屬碎化物的步驟。 6. —種半導體裝置之製造方法,其特徵爲具有: 在半導體基板上劃定虛設元件區域的步驟; 在上述虛設元件區域上之至少一部分上,介以閑極絕 緣膜形成虛設多晶;5夕間極的步膝; 在上述虚設多晶矽閘極之全側面上形成絕綠膜的步驟: 藉由剝離上述虛設元件區域上之上述虛設多晶矽閘極 之側面絕緣膜的至少一部分,以使該虚設多晶矽閘拯之 側面的多晶矽暴露出的步驟;以及 在上述虛設多晶砂閘極的上面、該多晶矽已暴露出之 上述虛設多晶矽閘極的侧面、和上述虛設元件區域上, 選擇性形成问·溶點金屬碎化物的步戰。 7. —種半導體裝置之製造方法,其特徵爲具有: 在半導體基板上劃定虛設元件區域的步踩; 在上述虛設兀件區域上之至少—部分上,介以閘極絕 緣腹形成虛設多晶碎閘極的步驟; 在上述虛设多晶矽閘極之表面上形成絕緣膜的步驟; •25- 本紙張尺度適用中國國家標準(CNS ) A4g ( 23〇x;39*7公董) —^ 裝 訂 .^ (請先闐讀背面之注意事項再填寫本頁) 經濟部中央標準局員工消費合作社印策 ----— 」 經濟部中央標準局員工消費合作社印繁 A8 B8 ___419717_m__ 夂、申請專利範圍 預先剝離包含上述虛設元件區域上之上述虛設多晶矽 閘極之至少侧面的一部分表面上形成之絕緣膜的步驟; 藉由將上述絕緣膜之全面進行異方性蝕刻,以除去該 絕緣膜被預先剥離之上述虛設多晶矽閘極之一部分的侧 面,且利用絕緣膜包圍住該虛設多晶矽閘極之側面的步 驟;以及 在上述虛設多晶矽閘極之上面、上述絕緣膜預先被剥 離且多晶矽已暴露出之該虛設多晶矽閘極的側面、和上 述虛設π件區域上,選擇性形成高熔點金屬矽化物的步 驟。 8. 一種半導體裝置之製造方法,其特徵爲具有: 在半導體基板上劃定虛設元件區域的步驟;_ 在上述虛設元件區域上之至少一部分上,介以閘極絕 緣膜形成虛設多晶矽閘極的步驟; 在上述虛設多晶矽閘極之全侧面上形成絕緣膜的步驟 9 在上述虛設元件區域上之上述虛設多晶矽閘椏之至少 一部分側面的絕緣膜上導入預定量以上之矽的步驟;二 及 在上述虚設多晶硬閘極之上面、該矽被導入之上述虛 設多晶矽閘極,側面的絕緣膜上 '和上述虛設元件區: 上選擇性形成高熔點金屬矽化物的步驟。 9 ·如申請專利範圍第4項之半導體裝置之製造方法,其 具有在上述虛設it件區域上形成與上述半導體基板同^ -26- ^紙張尺度適用中國國家標率(CNS ) A4規格(210X297^* ) , I . t 、1T. . i'v (請先閔讀背面之注意事項再填寫本頁) A8 S8 C8 D8 419717 六、申請專利範圍 電型之擴散層的步驟。 10.如申請專利範圍第5項之半導體裝置之製造方法,其更 具有在上述虚設元件區域上形成與上述半導體基板同導 電型之擴散層的步驟。 H.如申請專利範園第6項之半導體裝置之製造方法,其更 具有在上述虛設元件區域上形成與上述半導體基板同導 電型之擴散層的步驟。 12·如申請專利範圍第7項之半導體裝置之製造方法,其更 具有在上述虚設元件區域上形成與上述半導體基板同導 電型之擴散層的步驟。 13_如申請專利範圍第8項之半導體裝置之製造方法,其更 具有在上述虚設元件區域上形成與上述半導體基板同導 電型之擴散層的步驟。 I4‘如申請專利範園第4項之半導體裝置之製造方法,其中 上述高熔點矽化物’係經由自對準矽化物步驟而形成。 1 5 .如申請專利範園第5項之半導體裝置之製造方法,其中 上述rsj熔點砂化物’係經由自對準砂化物步驟而形成。 16. 如申請專利範圍第6項之半導體裝置之製造方法,其中 上述南溶點砂化物’係經由自對準矽化物步驟而形成。 17. 如申請專利範園第7項之半導體裝置之製造方法,其中 上述向嫁點矽化物’係經由自對準矽化物步驟而形成。 18. 如申請專利範園第8項之半導體裝置之製造方法,其中 上述向溶點矽化物,係經由自對準矽化物步躁而形成。 -27- 本紙張尺度適用中國國家標準(CNS ) A4见格(210 X 297公釐) . 裝 I 訂 ^ (請先閲讀背面之注意事項再填寫本頁) 經濟部中央標準局負工消費合作社印繁
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP15371897A JP3466874B2 (ja) | 1997-06-11 | 1997-06-11 | 半導体装置及びその製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
TW419717B true TW419717B (en) | 2001-01-21 |
Family
ID=15568592
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW087109087A TW419717B (en) | 1997-06-11 | 1998-06-08 | Semiconductor device and method for manufacturing the same |
Country Status (4)
Country | Link |
---|---|
US (1) | US6074938A (zh) |
JP (1) | JP3466874B2 (zh) |
KR (1) | KR100307123B1 (zh) |
TW (1) | TW419717B (zh) |
Families Citing this family (19)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE59812336D1 (de) * | 1997-07-18 | 2005-01-05 | Infineon Technologies Ag | Integrierte schaltungsanordnung und verfahren zu deren herstellung |
KR100294637B1 (ko) * | 1998-06-29 | 2001-10-19 | 박종섭 | 모스펫의폴리사이드게이트형성방법 |
JP2000349145A (ja) * | 1999-04-02 | 2000-12-15 | Oki Electric Ind Co Ltd | 半導体装置 |
US6248001B1 (en) * | 1999-08-06 | 2001-06-19 | Micron Technology, Inc. | Semiconductor die de-processing using a die holder and chemical mechanical polishing |
US6281086B1 (en) * | 1999-10-21 | 2001-08-28 | Advanced Micro Devices, Inc. | Semiconductor device having a low resistance gate conductor and method of fabrication the same |
JP2001196372A (ja) * | 2000-01-13 | 2001-07-19 | Mitsubishi Electric Corp | 半導体装置 |
KR100422342B1 (ko) * | 2000-12-29 | 2004-03-10 | 주식회사 하이닉스반도체 | 반도체 소자의 게이트 제조방법 |
US6767835B1 (en) | 2002-04-30 | 2004-07-27 | Advanced Micro Devices, Inc. | Method of making a shaped gate electrode structure, and device comprising same |
US20040075119A1 (en) * | 2002-10-08 | 2004-04-22 | Sanjay Natarajan | Forming polysilicon structures |
KR101051796B1 (ko) * | 2003-10-13 | 2011-07-25 | 매그나칩 반도체 유한회사 | 아날로그 반도체 소자의 제조방법 |
JP4575002B2 (ja) * | 2004-02-27 | 2010-11-04 | Okiセミコンダクタ株式会社 | 半導体装置の製造方法 |
US7271431B2 (en) * | 2004-06-25 | 2007-09-18 | Taiwan Semiconductor Manufacturing Company, Ltd. | Integrated circuit structure and method of fabrication |
US20060091423A1 (en) * | 2004-10-29 | 2006-05-04 | Peter Poechmueller | Layer fill for homogenous technology processing |
US7432179B2 (en) * | 2004-12-15 | 2008-10-07 | Taiwan Semiconductor Manufacturing Company, Ltd. | Controlling gate formation by removing dummy gate structures |
US7701034B2 (en) * | 2005-01-21 | 2010-04-20 | Taiwan Semiconductor Manufacturing Company, Ltd. | Dummy patterns in integrated circuit fabrication |
US20060257790A1 (en) * | 2005-05-16 | 2006-11-16 | Taiwan Semiconductor Manufacturing Company, Ltd. | A semiconductor device structure and methods of manufacturing thereof |
JP4711894B2 (ja) * | 2006-06-09 | 2011-06-29 | 株式会社東芝 | 半導体装置 |
US7939384B2 (en) * | 2008-12-19 | 2011-05-10 | Taiwan Semiconductor Manufacturing Company, Ltd. | Eliminating poly uni-direction line-end shortening using second cut |
CN104952714B (zh) * | 2014-03-24 | 2017-11-14 | 中芯国际集成电路制造(上海)有限公司 | 一种半导体器件的制造方法 |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4873204A (en) * | 1984-06-15 | 1989-10-10 | Hewlett-Packard Company | Method for making silicide interconnection structures for integrated circuit devices |
US4980020A (en) * | 1989-12-22 | 1990-12-25 | Texas Instruments Incorporated | Local interconnect etch technique |
JP2802455B2 (ja) * | 1991-05-10 | 1998-09-24 | 三菱電機株式会社 | 半導体装置およびその製造方法 |
US5173450A (en) * | 1991-12-30 | 1992-12-22 | Texas Instruments Incorporated | Titanium silicide local interconnect process |
US5405806A (en) * | 1994-03-29 | 1995-04-11 | Motorola Inc. | Method for forming a metal silicide interconnect in an integrated circuit |
US5679607A (en) * | 1995-08-11 | 1997-10-21 | Winbond Electronics Corp. | Method of manufacturing a damage free buried contact using salicide technology |
KR100209278B1 (ko) * | 1995-12-30 | 1999-07-15 | 김영환 | 반도체 소자의 폴리레지스터 구조 및 그 제조방법 |
-
1997
- 1997-06-11 JP JP15371897A patent/JP3466874B2/ja not_active Expired - Fee Related
-
1998
- 1998-05-26 US US09/084,208 patent/US6074938A/en not_active Expired - Fee Related
- 1998-06-08 TW TW087109087A patent/TW419717B/zh not_active IP Right Cessation
- 1998-06-11 KR KR1019980021657A patent/KR100307123B1/ko not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
US6074938A (en) | 2000-06-13 |
JP3466874B2 (ja) | 2003-11-17 |
KR100307123B1 (ko) | 2001-10-19 |
JPH113992A (ja) | 1999-01-06 |
KR19990006879A (ko) | 1999-01-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TW419717B (en) | Semiconductor device and method for manufacturing the same | |
TW293935B (zh) | ||
TW392357B (en) | Manufacturing method for semiconductor device and structure manufactured by the same | |
TW522567B (en) | Semiconductor device and method for fabricating the same | |
US4851257A (en) | Process for the fabrication of a vertical contact | |
TW402791B (en) | Manufacture method of the metal-oxide semiconductor transistor | |
JP2003347420A (ja) | 半導体装置及びその製造方法 | |
TW548785B (en) | Semiconductor integrated circuit device and method of fabricating the same | |
TW544862B (en) | Method of manufacturing a semiconductor integrated circuit device | |
TW479280B (en) | A method of manufacturing a semiconductor device | |
TW398056B (en) | Process for the production of an integrated CMOS circuit | |
TW409402B (en) | Manufacture method for embedded DRAM | |
US5989965A (en) | Nitride overhang structures for the silicidation of transistor electrodes with shallow junction | |
TW501236B (en) | Method of fabricating a MOS transistor using a self-aligned silicide technique | |
JPH0837296A (ja) | 半導体装置の製造方法 | |
US6100142A (en) | Method of fabricating sub-quarter-micron salicide polysilicon | |
JP2006066918A (ja) | ボイドのないゲート電極を具備したトランジスタの製造方法 | |
US4914501A (en) | Vertical contact structure | |
TW200524141A (en) | Semiconductor device and manufacturing method thereof | |
TW557499B (en) | Method for fabricating semiconductor device | |
JP3050188B2 (ja) | 半導体装置およびその製造方法 | |
TW382790B (en) | Method for forming complimentary wells and self-aligned trench with a single mask | |
TW396427B (en) | Method for fabricating double gates in semiconductor | |
TW530342B (en) | Formation method of self-aligned silicide using dual spacer | |
JPH0653237A (ja) | 半導体素子の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
GD4A | Issue of patent certificate for granted invention patent | ||
MM4A | Annulment or lapse of patent due to non-payment of fees |