TW419666B - Arrangement to test several memory-chips on a wafer - Google Patents
Arrangement to test several memory-chips on a wafer Download PDFInfo
- Publication number
- TW419666B TW419666B TW088103838A TW88103838A TW419666B TW 419666 B TW419666 B TW 419666B TW 088103838 A TW088103838 A TW 088103838A TW 88103838 A TW88103838 A TW 88103838A TW 419666 B TW419666 B TW 419666B
- Authority
- TW
- Taiwan
- Prior art keywords
- signal
- logic
- memory
- pin
- wafer
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/006—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation at wafer scale level, i.e. wafer scale integration [WSI]
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
- G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
- G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
- G11C29/18—Address generation devices; Devices for accessing memories, e.g. details of addressing circuits
- G11C29/26—Accessing multiple arrays
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
- G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
- G11C29/48—Arrangements in static stores specially adapted for testing by means external to the store, e.g. using direct memory access [DMA] or using auxiliary access paths
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/56—External testing equipment for static stores, e.g. automatic test equipment [ATE]; Interfaces therefor
Landscapes
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Tests Of Electronic Circuits (AREA)
- Testing Of Individual Semiconductor Devices (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
- For Increasing The Reliability Of Semiconductor Memories (AREA)
Description
4 19β6β Μ 經濟部智慧財產局員工消費合作社印製 Β7五、發明説明(/ ) 本發明偽關於一種晶圓上之複數痼記憶體晶Η測試時 所用之配置,其中在使用針銷之情況下使電源電壓,起 始信號,諛出倍號t時脈信號以及位址-,資料-和控制 信號傳送至記憶體晶片。 目前為止例如6 4 M b i t D R A M s之晶Η是以分成小組 (g r o u ρ )之方式藉由針銷卡之針銷來進行测試。於是問 題是:須製造一種具有足夠數目之針銷之針銷卡,以便 在測試過程中利用針銷來接觸許多晶Η (最好是晶圓之 所有晶片)。 針銷卡上之針銷數目之上限目前是大約1 0 Q 0支針銷。 於是可在大約20至5Q摘晶Η之範圍中進行測試,這是因 為各種不同之位址信號,資料-供應信號和控制信號都 必須經由針銷傳送至每一各別之晶片》 習知之配置因此在針銷卡上設置多達1 Q 0 0支之針銷, 利用這些針銷可同時測試大約2 0至5 0個晶Η。於是問題 是相對較大之表面壓力(surface pressure),其是藉由 50至20値晶片上之100Q支針銷來産生。對每一晶Η (其 針銷數之範圍是50支)而言在針銷之尖端處以共平面之 方式形成數目這樣多之針銷(其可使晶圖上之每一各別 之晶片可靠地被測試)是困難的。 本發明之目的是提供一種配置以便測試晶圓上之多値 記億體晶片。這樣所可測試之記憶體晶片數目較目前以 針銷卡來測試的_試過程中所可測試之數目大很多9 依據本發明,在本文開頭所逑技藝之配置中上述目的 ----------/------tT------岣、— (請先閱讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準(CNS ) A4規格(2!〇X 297公釐) 4 19668 A7 B7 五、發明説明(,) 是以下述方式達成:至少一些信號是由一種配置在記億 體晶片之切鋸邊綠(其含有此種遮罩之測試結構和中心 輔肋件)中之邏輯電路中之位址信號,資料信號和控制 信號所産生且直接傳送至記億體晶片。於是最好是所有 位址信號,資料信號和控制倍號都在此種設置在切鋸 邊緣中之邏輯電路中産生。此處可知者是:在許多記億 體晶片中亦可認清各別之記億體晶K ,例如,可査知二 値由切鋸邊緣所隔開之記億體晶Η ^ 本發明因此採用一種和目前技藝完全不同之方式:本 發明並不在針銷卡或針銷中力求改良(這是屬研究發展 之範圍),而是在記億體晶Η之切鋸邊緣中安裝一種待 殊之邏輯,藉肋於此種邏輯可在局部性地在每一記憶體 晶Η之切鋸邊緣中産生位址信號,資料信號和控制信號 且直接傳送至記億體晶片 這樣所具有之重大優點是: 毎一記億體晶片中只有電源電壓和少數已編碼之輸出信 號需要經由針銷卡傳送^卽,經由針銷卡只需5膣接觸 區以用於下列信號中:2個電源電壓,1値起始信號, 1痼讀出倍號以及1 時脈信號,因此利用此針銷卡( 大約具有1 0 0 0傾針銷)可测試直至2 0 0痼晶片。 此種各別記億體晶Η用之設置在切鋸邊緣(k e r f )中之 局部性邏輯因此可産生所有必要之位址信號,資料佶號 和控制信號且對這些信號進行計算。若發生錯誤,則會 發出一種錯誤信號以便通知一種測試器:錯誤已發生^ 藉由適當之已编碼之信號可輕易地確定:此種錯誤位於 -4 - 本紙張尺度適用中國國家標準(CNS ) 规格(210:<297公釐) (請先閱讀背面之注意事項再填寫本頁) 11 經濟部智慧財產局貨工消费合作社印製 經濟部智慧財產局員工消f合作社印‘纪 41966£ B7五、發明説明(々) 何處。在四個同時拉升之字線中此處例如需要二個已編 碼之倍號。藉由此種錯話發生時之時間點以及η茴己編 碼之信號,則可確定正確之錯誤位置方。 本發明以下將依據圖式作詳述。 圖式簡輩説明如下: 第1圖 具有切鋸邊線(k e「f )之記億體晶片之俯視圖。 此一唯一之圔式是表示一種記億體晶H.其是由切鋸 邊緣2所圍嬈。此種切鋸邊緣2在切割晶圓時藉由切鋸 作用而分離成各別之記億體晶Η 1,使得在切割之後只 留下各別之記億體晶Η1而不會有上述之切鋸邊緣2。 記億體晶Η1設有各種不同之襯墊(接觸墊)3, 4, 7 ,這些襯墊在測試進行時是與針銷卡之針銷相號接觸。 因此,概墊3是用於起口信號I,時脈信號CLK以及選擇 信號CS中而襯墊7是用於電源電壓VDD或VSS中。此外, 記億體晶片1具有襯墊4,其是與位址信號,資料倍號 和控制信號用之針銷相接觸。為了簡單起見,在圖中只 顯示三値這樣的襯墊4 ,雖實際上在測試過程中例如可 施加1 1値位址信號,8至1 6値資料信號以及5値控制倍 號。因此,如上所述,需要許多針銷,使得只有較少之 記億體晶片可在一組中與一種具有大約1000支針銷之針 銷卡一同被測試。 依據本發明,現在須在切鋸邊緣2中設置一種邏輯5 ,其是與輸出端0相連接且直接發出位址信號,資料信 號和控制信號至襯墊4 ^就襯墊4而言,因此已不需任 -5 - 1 . I- I I -- - I ί - - - I -- 1 — I i I I -I - I -1 - : c請先閲讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準(CNS ) Α4規格(210Χ 297公釐) 4ίθβ6β Α7 Β7五、發明説明(4 ) 銷低 針降 何地 H 晶 ΜΜΗΠ 億 記 試 測 得 使 大 大 可 數 銷 針 之 需 然 示 〇 表伸 6 延 號而 符面 考圖 參之 以 3 在Μ 是襯 且於 中直 圖垂 在是 示上 顯際 銷實 針銷 些針 這择! 這 之然 號當 信 。 制少 控減 和 地 號應 信對 料相 資數 ,銷 號針 信之 址需 位所 了部 擔全 承得 此使 因 , fcb 5 輯功 邏試 測 記 至 送 傳 而 5 輯 邏 由 經 號 信 些 1 之 中 號 佶 些 這Ιο 使片 只晶 可體 亦億 除 去 而 用 作 ο 鋸離 切分 由被 藉 5 2 輯 緣邏 邊之 鋸要 切需 -再 後不 之種 程此 過使 試可 測亦 在樣 這 給之 所需 緣所 邊使 鋸 5 切輯 由邏 種之 此置 用設 使外 式另 方於 之肋 利藉 有此 以在 是便 。 此以低 因 ,降 明間目 發空數 本之銷 定針 ---------.求 II (請先閱讀背面之注意事項再填寫本頁) 訂 經濟部智慧財產局員工消f·合作社印製 可和片之置需 其號晶卡配 R 使信體銷而言 ,料憶針開而 中資記高隔H 緣 ,値提相晶 邊號多再互體 鋸信或可步憶 切址個亦一記 在位二中進之 置之於置可別 配應屬配身各 可對配之本就 亦相可明銷:明 5 供 5 發針實說 輯提輯本為事之 邏片邏在因下號 晶如 是以符 體例 導 ’ 半號 痼倍 多制 對控 這據 。 ,依銷 目是針 數這之 _ ,少 針箸較 -1 Η 晶緣 體遴 億鋸 記切 墊 襯 6 輯銷 邏針 6 本紙張尺度適用中國國家標準(CNS ) A^J規招(210 X 297公釐)
Claims (1)
- 4 *9eee ABC D 六、申請專利範圍 1 _ 一種晶圓上之複數個記憶體晶片(1 )測試時所用之配 置,在使用針銷(6 )之情況下使電源電壓(V D D , V S S ) ,起始信號(1>。讀出信號(CS),時脈信號(CLK)以 及位址信號,資料信號和控制倍號傳送至記億體晶 Η ( 1),此種配置之特徵是:至少一部份位址信號, 資料信號和控制信號是在邏輯(5 )中産生且直接傳送 至記憶體晶片(1 ),邏輯(5 )則配置在記億體晶片(1) 之切鋸遴緣(2 )中。2 .如申請專利範圍第1項之配置,其中位址信號,資料 信號和控制信號都是在邏輯(5)中産生且直接傳送至 記憶體晶M ( U。 (請先閲讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 本紙張尺度適用中國國家標準(CNS ) A4规格(210X 297公釐)
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE19819570A DE19819570C2 (de) | 1998-04-30 | 1998-04-30 | Anordnung zum Testen mehrerer Speicherchips auf einem Wafer |
Publications (1)
Publication Number | Publication Date |
---|---|
TW419666B true TW419666B (en) | 2001-01-21 |
Family
ID=7866437
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW088103838A TW419666B (en) | 1998-04-30 | 1999-03-12 | Arrangement to test several memory-chips on a wafer |
Country Status (7)
Country | Link |
---|---|
US (1) | US6529028B1 (zh) |
EP (1) | EP0953986A3 (zh) |
JP (1) | JPH11345499A (zh) |
KR (1) | KR100347660B1 (zh) |
CN (1) | CN1132193C (zh) |
DE (1) | DE19819570C2 (zh) |
TW (1) | TW419666B (zh) |
Families Citing this family (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE19930169B4 (de) * | 1999-06-30 | 2004-09-30 | Infineon Technologies Ag | Testeinrichtung und Verfahren zum Prüfen eines Speichers |
DE10028145C2 (de) * | 2000-06-07 | 2002-04-18 | Infineon Technologies Ag | Integrierte Schaltungsanordnung zum Testen von Transistoren und Halbleiterscheibe mit einer solchen Schaltungsanordnung |
DE10043350C2 (de) | 2000-08-22 | 2003-01-02 | Infineon Technologies Ag | Verfahren zur Untersuchung von Strukturen auf einem Wafer |
CN100440381C (zh) * | 2003-06-13 | 2008-12-03 | 钰创科技股份有限公司 | 使用一低速测试器以进行高速记忆体测试的方法 |
DE102004042074A1 (de) * | 2004-08-31 | 2006-03-09 | Infineon Technologies Ag | Verfahren zum Testen eines Speichers mittels externem Testchip und Vorrichtung zur Durchführung des Verfahrens |
US7516293B2 (en) * | 2006-09-08 | 2009-04-07 | International Business Machines Corporation | Increased performance using mixed memory types |
CN101196546B (zh) * | 2006-12-04 | 2011-02-02 | 上海华虹Nec电子有限公司 | 可供不同ip产品进行老化测试的方法及其所用测试板 |
CN101452010B (zh) * | 2007-11-30 | 2011-12-14 | 上海华虹Nec电子有限公司 | 用于芯片测试的探针卡的测试方法 |
CN103364706B (zh) * | 2013-07-26 | 2017-03-08 | 上海华虹宏力半导体制造有限公司 | 验收测试装置及一次性可编程器件的验收测试方法 |
CN105988906B (zh) * | 2015-03-02 | 2018-07-06 | 中山市云创知识产权服务有限公司 | 测试卡及应用该测试卡的主板 |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE3526485A1 (de) * | 1985-07-24 | 1987-02-05 | Heinz Krug | Schaltungsanordnung zum pruefen integrierter schaltungseinheiten |
US5053700A (en) * | 1989-02-14 | 1991-10-01 | Amber Engineering, Inc. | Method for wafer scale testing of redundant integrated circuit dies |
US5648661A (en) * | 1992-07-02 | 1997-07-15 | Lsi Logic Corporation | Integrated circuit wafer comprising unsingulated dies, and decoder arrangement for individually testing the dies |
US5442282A (en) * | 1992-07-02 | 1995-08-15 | Lsi Logic Corporation | Testing and exercising individual, unsingulated dies on a wafer |
FR2700063B1 (fr) * | 1992-12-31 | 1995-02-10 | Sgs Thomson Microelectronics | Procédé de test de puces de circuit intégré et dispositif intégré correspondant. |
US5418452A (en) * | 1993-03-25 | 1995-05-23 | Fujitsu Limited | Apparatus for testing integrated circuits using time division multiplexing |
DE19630316A1 (de) * | 1996-07-26 | 1998-01-29 | Siemens Ag | Vorrichtung zur elektrischen Kontaktierung eines Bauelements |
-
1998
- 1998-04-30 DE DE19819570A patent/DE19819570C2/de not_active Expired - Fee Related
-
1999
- 1999-03-12 TW TW088103838A patent/TW419666B/zh not_active IP Right Cessation
- 1999-03-19 EP EP99105689A patent/EP0953986A3/de not_active Withdrawn
- 1999-04-28 KR KR1019990015170A patent/KR100347660B1/ko not_active IP Right Cessation
- 1999-04-28 JP JP11122764A patent/JPH11345499A/ja active Pending
- 1999-04-30 CN CN99105342A patent/CN1132193C/zh not_active Expired - Fee Related
- 1999-04-30 US US09/302,649 patent/US6529028B1/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
KR19990083552A (ko) | 1999-11-25 |
EP0953986A2 (de) | 1999-11-03 |
CN1233841A (zh) | 1999-11-03 |
CN1132193C (zh) | 2003-12-24 |
JPH11345499A (ja) | 1999-12-14 |
KR100347660B1 (ko) | 2002-08-07 |
EP0953986A3 (de) | 2005-05-11 |
DE19819570C2 (de) | 2000-06-15 |
US6529028B1 (en) | 2003-03-04 |
DE19819570A1 (de) | 1999-11-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TW419666B (en) | Arrangement to test several memory-chips on a wafer | |
TW392232B (en) | Method and apparatus for identifying integrated circuits | |
US5241266A (en) | Built-in test circuit connection for wafer level burnin and testing of individual dies | |
TW463356B (en) | Anti-fuse circuitry for post-package DRAM repair | |
US7490198B2 (en) | Data storage apparatus that includes a plurality of nonvolatile memories in which no data is erased after the data storage apparatus is removed from a host apparatus | |
KR20030028412A (ko) | 적층형 반도체 장치 | |
KR910010534A (ko) | 반도체 기억장치의 용장회로 | |
TW516118B (en) | Decoding conversion device and method capable of supporting multiple memory chips and their application system | |
EP0271028A3 (en) | A memory capacity detecting device for memory cards | |
TW511090B (en) | Testing device and method for testing a memory as well as a circuit-arrangement | |
TW550570B (en) | Apparatus and methods for marking content of memory storage devices | |
KR900013621A (ko) | 반도체장치 | |
KR20010014773A (ko) | 웨이퍼 레벨에서 반도체 장치에 대한 번-인 프로세싱을실행하는 장치 | |
JPS58134456A (ja) | Icカ−ド | |
WO2002084705A3 (de) | Verfahren zum betrieb einer mram-halbleiterspeicheranordnung | |
WO2001073949A1 (en) | Electrical id circuit and method | |
JPH07296600A (ja) | 集積回路、この集積回路を設けた半導体ウェファ及びこの半導体ウェファに設けられた集積回路の検査方法 | |
KR100465440B1 (ko) | 포터블데이터매체와통신을수행하기위한장치 | |
JPS5847787B2 (ja) | 磁気バブルカセツトメモリ | |
KR100690831B1 (ko) | 이동단말기의 메모리카드 제어 장치 및 방법 | |
JPS60136999A (ja) | メモリ集積回路装置 | |
JPS5939053B2 (ja) | 記憶要素指定方式 | |
JPS61165880A (ja) | 磁気バブルメモリカセツト乃至そのアダプタシステム | |
JP3022792B2 (ja) | 半導体集積回路装置 | |
JPS62283641A (ja) | 半導体集積回路装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
GD4A | Issue of patent certificate for granted invention patent | ||
MM4A | Annulment or lapse of patent due to non-payment of fees |