TW412850B - Flip chip type semiconductor package and method for manufacturing the same - Google Patents

Flip chip type semiconductor package and method for manufacturing the same Download PDF

Info

Publication number
TW412850B
TW412850B TW87113237A TW87113237A TW412850B TW 412850 B TW412850 B TW 412850B TW 87113237 A TW87113237 A TW 87113237A TW 87113237 A TW87113237 A TW 87113237A TW 412850 B TW412850 B TW 412850B
Authority
TW
Taiwan
Prior art keywords
chip
flip
semiconductor package
aforementioned
wafer
Prior art date
Application number
TW87113237A
Other languages
English (en)
Inventor
Kiyoshi Shimizu
Yoshihiro Ishida
Shuichi Ishiwata
Original Assignee
Citizen Watch Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Citizen Watch Co Ltd filed Critical Citizen Watch Co Ltd
Application granted granted Critical
Publication of TW412850B publication Critical patent/TW412850B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01039—Yttrium [Y]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18161—Exposing the passive side of the semiconductor or solid-state body of a flip chip

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Wire Bonding (AREA)

Description

412850 A7 B7 五、發明說明（1 ) 本發明所屬之枯撤領域 本發明係為有關於在電路基板上，藉由1C晶片之覆晶 式接合法而安裝（安裝連接）的一種小型且薄型的覆晶式半 導體封裝及其製造方法。 置_知技術之背景 隨著覆晶式半導體封裝的小型化、高密度化的進展， 業界已開發出以裸片（bare chip)直接面朝下地安裝於基板 上的覆晶接合法。近來更依次的推出搭載有與照像機一體 型VTR或行動電話時的與裸片大致相同尺寸的小型半導 體封裝’即所謂的CSP(Chip size/scale package)的攜帶式 機器。由此情形開始’對CSP的市場需求即進入正式化， 因此’最近對CSP的開發已急速進行中。 兹參閲第5圖及第6圖說明有關習知CSP的覆晶式半 導體封裝的製造方法之一例，其為在電路基板上形成錫球 電極的覆晶式BGA(Ball Grid Array)的製造方法。在第5 圖的（A)至（C)及第6圖的（A)至（C)中，分別表示上視圖於 圖面的右側’在各上面圖的左側分別表示沿該上面圖的 A-A切口的斷面圖。又，在第5圖及第6圖中，為了方便， 取4個電路基板1為例來表示。 習知覆晶式半導體封裝的製造程序為含有電路基板形 成製程（第5圖（A))、1C晶片安裝製程（第5圖（B))、樹脂 封包製程（第5圖（C))、基準元件貼附製程（第6圖（A))、切 片（dicing)製程（第6圓（B))及電極形成製程（第6圖（C))。 覆晶式半導體封裝於製造時，首先，在電路基板形成 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 310007 (請先閲讀背面之注意事項再填寫本頁) .衣·-------訂--------- 經濟部智慧財產局員工消費合作社印製 412850 A7 ________Β7_______ 五'發明說明（2) 製程中’於兩面貼銅的集合電路基板1〇〇上形成穿孔 (through hole，未圖示）。 接著’在該集合電路基板100的兩面，施以無電解銅 電鑛及電解銅電鍍而形成銅電鍍層•進而以電鍍阻劑養覆 於銅電鍍層’並依次將該電鍍阻劑曝光及顯像而形成圖樣 遮罩。此後’介由該圖樣遮罩而對鋼電鍍層進行使用钱刻 液的圖樣蝕刻處理。經由該圖樣蝕刻處理，分別在集合電 路基板100的上面形成複數個分列狀的1C連接用電極（接 合圖樣）3及在底面側形成陣列狀配置的焊塾電極的外部連 接用電極4。 繼之’進行阻焊劑（solder-resist)處理，而形成阻焊膜 於集合電路基板100的底面側。該阻焊媒具有使屬於可焊 接領域的外部連接用電極4露出的開口部。經該阻焊膜的 形成’集合電路基板100的底面即呈平坦狀。如此，即完 成在底面有多數相同形狀的可焊接領域成陣列狀配置的集 合電路基板1〇〇(第5圖（A))。 接著，在1C晶片的安裝工程中，首先在1(^晶圓（未圖 示）的焊墊電極面形成焊錫凸塊5(solder Bump)。該焊錫凸 塊5的形成方法’例如有嵌入凸塊方式、球形凸塊方式及 電鍍凸塊方式等方法。在這些方法中，電鍍凸塊方式因能 以焊墊電極間的狹窄配列而形成凸塊，故對1C晶片的小型 化有效。 繼之’在貼有黏著帶的狀態下，以預定的晶片尺寸裁 切形成有焊錫凸塊的1C晶圓而構成1C晶片6«在裁切之 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐) 2 310007 (請先閲讀背面之注意事項再填寫本頁) ，衣·--II---訂---in---線 經濟部智慧財產局員工消費合作社印製 412850 五、發明說明（3 )
際’係使用切片鋸（dicing saw)等裝置，以全切割方式往X γ方向切割ic晶圓。此後，將黏著帶上的各個晶片、 分割成單體》 Η 6 繼之，於該分割的IC晶片6的谭錫凸塊上或形成於 述集合電路基板100上面侧的1C連接用電極3上的任—’ 定位置上塗佈助焊劑（未圖示）。之後，在集合電路基板 的主表面上，於每一電路基板丨逐步載設一個Ic晶片6。 在載置時係使形成有1C晶片6的焊錫凸塊5的一面側和集 合電路基板100的上面側相對向，且使焊錫凸塊5置於連 接用電極3上。繼之，進行迴焊處理而分別電性連接 連接用電極3和該1C晶片6。以此方式於集合電路基板1〇〇 上進行1C晶片6的安裝（第5圖（B))。 繼之，在封包製程中使用熱硬化性的封包樹脂7，在 相鄰接的複數個1C晶片6進行橫跨式側面接合，而將複數 個1C晶片6作一體性的樹脂封裝。據此，IC晶片6則如 第5圖（C)所示，以面朝下的封裝狀態固定於集合電路基板 100的各電路基板1上〇 接著’在基準部材黏貼製程中，將安裝有1C晶片6 的集合電路基板100的平坦底面，以接著劑或黏著帶等固 定手段黏貼於基準部材8上。集合電路基板】00與基準部 材8因相互間的黏貼面平坦，故能確實地固定（第6圖 ⑷）。 接著’切片製程即如第6圖（B)所示，以切片鋸等的切 割裝置，分別沿著形成於該集合電路基板！ 〇〇的χ方向及 本紙張尺度適用中國國家標準（CNS)A4規;)^{) }------ 310007 — I, --- (镑先閱讀背面之注意事項再填寫本頁) 訂----------線 經 濟 部 智 慧 財 產 局 員 工 消 費 合 作 社 印 製 3 412850 A7 ------B7 五、發明說明（4 ) γ方向的切割線2切割集合電路基板】〇〇，進而分離被切 割電路基板1成為一個一個電路基板】。此時，於切片之 際，係使用迪斯克公司製的切片機「DFD_64〇」（商品名稱）， 或使用寬幅為0.1111111的「]^(：-2丑109〇33」（商品名稱）切 片刀。 此後’以溶解液等來溶解接著劑，而自基準部材8剝 離出電路基板1。 接著’電極形成製程中，在形成於各個電路基板1下 面側的外部連接用電極4的配置位置上，分別配裝錫球， 繼而迴焊錫球，而如第6圖所示地形成錫球電極9。 並且’為了不使焊錫凸塊5因形成錫球電極9時的迴 焊處理而融解’錫球的融點係較焊錫凸塊5的融點為低。 因此’焊踢凸塊5係使用組成為pb· 9〇%、Sn: 10%而融 點為250。(：的焊錫，另一方面，錫球係使用組成為pd: 4〇 %、Sn:60%而融點為18〇〇c的焊錫。 經由以上製程’即完成各個覆晶式半導體封裝例的覆 晶式BGA10。 第7圖表示覆晶式BGA的上面圖。如第7圓所示，1C 晶片6的側面係由超出ic晶片6正下方的封包樹脂7所包 封°超出至側面部份的封包樹脂7稱為填角部（fiUet)。 第8圖為沿第7圖所示a_a線剖開的斷面圖。如第8圖所示， IC晶片6的厚度Ti=0.4mm，封包高度即焊錫凸塊之T2=〇.〇5mm， 電路基板1的厚度T^〇 28mm，錫球9的厚度τ4=〇 4mm，故半 導體封裝ίο的厚度為Tq=Ti+T2+T3+t4=1 〗3mn^亦即，習知半 C請先閲讀背面之注旁ί#*項再填寫本頁) 、技------——訂---.------線 經濟部智慧財產局員工消費合作社印製 ί 21( /fv 格 規 4 )A s) N 半 保 ^ Μ 公 97 4 31 ⑻ 07 412850 A7 B7 五、發明說明（5 ) 導髖封裝10的厚度已超過1 mm。 另’第9圖為表示第7圖所示B-B線剖開之斷面圖。 如第8圖及第9圖所示’在1C晶片6的各側面，填角部的 高度並不均勻’其理由是當以樹脂封包之際，難以正確地 控制填角部的高度。因此’如第9圖所示，通常填角部的 一部份7b會附著於1C晶片6的上面，而若ic晶片6的上 面附著有填角部的一部份’則半導體封裝1〇的厚度就變得 更厚。 但近年來，對小型攜帶用機器要求更小型化。結果， 對於载設於該小型攜帶用機器上的覆晶式半導體封裝亦要 求更能小型化及薄型化，而要求覆晶式半導體封裴的厚度 例如在1mm以下。 而另一方面，要使覆晶式半導體封裝薄型化，卻難以 令錫球電極、電路基板及焊錫凸塊的厚度比前述更薄。於 是’就考量到1C晶片的薄型化。 然而，當1C晶片以晶圓的狀態來使厚度變薄時，例如 作成0.4mm的厚度’則在於IC晶片上形成覆晶式接合用 的焊錫凸塊之際，晶圓容易破裂。此外，若使晶圓更薄， 則在晶圓黏著於切片帶（dicing tape)時，晶圓亦容易破裂。 因此，要使1C晶片以晶圓狀態薄至一定厚度以下，例如作 成厚度0.635mm至0.4mm以下的薄型化極為困難。故將覆 晶式半導體封裝製成一定的厚度以下，例如1mm的厚度以 下的薄型化有其困難。 此外’當填角部附著於1C晶片上面的某一部位，則非 本紙張尺度適用t國國家標準（CNS)A4規格（210 x 297公釐） (請先閱讀背面之注項再填寫本頁) 教--------訂---.------線 經 濟 部 智 慧 財 產 局 員 工 消 費 合 作 社 印 製 310007 A7 B7 412850 五、發明說明（6〉 但增加覆晶式半導體封裝的厚度，亦在1(：晶片的上面產生 段差。結果，當進行覆晶式半導體封裝的電氣特性測試之 際，則難以使1C晶片上面均勻地接觸於平面電極。故難以 進行正確的電氣特性測試。因此，附著於IC晶片上面的填 角部乃造成使半導體封裝可靠性降低的原因。 於是，本發明覆晶式半導體封裝及其製造方法係鑑於 上述之問題，而以提供一種適於裝設於小型攜帶機器而具 有優異可靠性之薄型覆晶式半導體封裝及其製造方法為目 的。 本發明之褐无 根據本發明之覆晶式半導體封裝（以下簡稱為「封 裝」），係為在以覆晶式接合而將IC晶片的下面安裝於電 路基板的主表面上，注入封包樹脂於該電路基板與晶片 的空隙中而封包該空隙的覆晶式半導體封裝令，其特徵在 以電路基板的主表面為基準之1(:晶片的上面高度和自空 隙溢出於1C晶片側面的封包樹脂的最高部位的高度實質 上一致者。 此外’ 1C晶片的上面係作為研削面（經研磨或銳削的 面）。故在1C晶片的上面附著有填角部的樹脂時，係可經 研削面（研磨或銳削，簡稱為研削）而除去。因此，在研削 後的1C晶片的上面並無封包樹脂的附著情形。 另外，依據本發明的覆晶式半導體封裝的製造方法為 包含有：以覆晶式接合而將Ic晶另的下面安裝於經裁切 而分割成複數個電路基板的集合電路基板的主表面上的容 本紙張尺度適財_家標準（CNS)A4規格297公蒼 310007 I:^--------訂----------線 (請先閲讀背面之注意事項再填寫本頁) 經 濟 部 智 慧 財 k 局 消 費 合 作 杜 印 製 6 經濟部智慧財產局員工消費合作社印製 412850 at --B7 五、發明說明（7) 裝製程，和以封包樹脂封包該集合電路基板與IC晶片之空 隙及該1C晶片側面的封包製程；和在封包製程之後研削 工匸晶片的上面的研削製程。 此外’在研削製程中’係使以前述電路基板的主表面 為基準的前述1C晶片的上面高度’和封包前述1C晶片側 面的前述封包樹脂的最高部位的高度實質上為一致。 如此’研削1C晶片的上面而使該上面的高度和封包樹 腊的最高部位的高度為實質的一致的處理，能使1C晶片薄 型化。結果，能使覆晶式半導體封裝薄型化。 此外’即使在樹脂封包之際填角部之樹脂附著於1C 晶片的上面而產生段差，亦可經研削而除去該填角部的樹 脂而使1C晶片的上面達成平坦化。結果，能緩和樹脂封包 之際之填角部的尺寸管理。進而能平坦化1C晶片的上面， 故在進行覆晶式半導體封裝的電氣測定之際，能使1C晶片 的上面均勻地接觸於平面電極。因此，能正確地進行電氣 特性的測定’而能提昇半導體封裝的可靠性。 並且’在樹脂封包後研削1C晶片的上面，因而在製造 過程中的1C晶片裂開的顧慮少。因此能提昇生產性。此 外’當1C晶片裂開的顧慮小，則能提昇製造良品率 (yield)。因此能降低製造成本而提供價廉的覆晶式半導體 封裝。 此外，在裁切製程之前的集合封裝的狀態下，若研削 各1C晶片的上面，則一次即能研削各1C晶片的上面。此 結果能提昇生產性。而且能使各1C晶片的厚度均勻。結果 各紙張尺度適用中國國家標準（CNS)A4規格（210 297公釐） 310007 I ^----------- ^ ------ 訂·11:--- - I 1^. - (請先閲讀背面之注意事項再填寫本頁)
五、發明說明（8 ) 則能使各覆晶式半導體封裝的厚度μ n 412850 裝的狀態進行研削，故能抑制覆晶式半導_ 曲。 此外，使封包樹腊的最高部位為平坦面為佳最理想 是封包樹脂的平坦面為圍繞前述IC晶片的上面的四週此 外，ic晶片的上面和封包樹脂的平坦面是同—平面上 削面為佳。 據此，1C晶片上面及作為覆晶丰導體封裝的上面亦 能利用封包樹脂的平坦面。結果，更能擴寬覆晶式半導體 封裝的標記（marking)領域，故易於製作標記。此外，因封 裝上面的面積廣，能輕易地以真空吸著來拾取封裝。而且， 以該上面來固定封裝時，因固定面積廣，而更能確實地固 定封裝。 此外，當1C晶片的上面和封包樹脂的平垣面是為同一 平面上的研削面時’在形成保護膜於1C晶片的上面及封包 樹脂的平坦面之際，更能較1C晶片的上面和封包樹脂的平 坦面之具有段差的界面的情形，提昇其密著性。 另外’以電路基板的主表面為基準的研削面的高度， 係以較前述1C晶片的能動元件面的高度較高為佳。如此， 若使研削面的高度高於能動元件面的高度為高，則能使1C 晶片的機能免於受到因上面的研削而來的不良影響。 另外，1C晶片的上面及封包樹脂的平坦面以保護被膜 塗敷（coating)為佳。如此地設置保護被膜，則能提昇半導 體封裝的可靠性。而且由於設置有保護被膜，能緩和自封 (請先閱讀背面之注意事項再填寫本頁) ^-------訂-------1---線 經濟部智慧財產局員工消費合作社印製 本紙張又度適用中國國家標準（CNS)A4規格（210 X 297公釐） 8 310007 41S850 A7 B7 五、發明說明（9) 包樹脂施加至1C晶片的應力。結果，能避免例如Ic晶片 破損等由於應力對1C晶片所造成的不良影響。因此，能提 昇覆晶式半導體封裝的可靠性。 另外’保護被膜是以覆蓋1C晶片的上面和封包樹脂的 平坦面的境界線上為佳。如此’境界線上以保護被膜塗敷 時，能更進一步的提昇半導體封裝的可靠性。 此外，令保護被膜的材料不同於封包樹脂的材料為 佳β如此，若設置和封包樹脂的材料不同之材料的保護被 膜’則能較在硬化的封包樹脂的表面設置與封包樹脂相同 材料的情形’更能提昇對封包樹脂之保護被膜的密著性。 此外’以雷射光線來切削保護被膜而進行製作標記為 佳。如此’若以雷射光線對保護被膜製作標記時，和以印 刷來作標記的情形作比較，則能輕易地變更標記内容。 圖面之簡單說明 第1圖為本發明第1實施形態的覆晶式半導體封裝的 製造方法的剖視圖。 第2圖為說明本發明第1實施形態的覆晶式半導體封 裝構造的上視圖。 第3圖為沿第2圖之C-C剖開的剖視圖。 第4圖為說明本發明第2實施形態之覆晶式半導體封 裝構造的剖視圖。 第5圖（Α)至（C)為用以說明習知覆晶式半導體封裝的 製造方法的製程圖’其中，為電路基板形成製程的說明 圖、（Β)為1C安裝的說明圖、（c)為樹脂封包製程的說明圖。 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公爱 (諳先閱讀背面之注意Ϋ項再填寫本頁) 农---- -- 訂---.--- - -線 經濟部智慧財產局員工消費合作社印製 310007 A7 412850 B7____ 五、發明說明（10) 第5圖（A)至（C)中，分別於圖面右侧表示上視圖，而分別 在各上視圖的左侧表示沿該上視圖的A-A線剖視圈。另在 (請先閲讀背面之注意事項再填寫本頁} 第5圖（B)及（C)中’省略ic連接用電極3及外部連接用電 極4的圖示。 第6圖（A)至（C)為繼續於第5圖（C)的製程圖，其令， (A)為電極形成製程的說明圖，（B)為貼附製程的說明圖， (C)為裁切製程的說明圖。在（八）至（c)中，分別於圖面的右 側表示上視圖，分別在各上視圖的左側表示沿該上視圖 A-A線剖開的剖視圖。另在（A)至（c)中省略ic連接用電極 3及外部連接用電極4的圖示。 第7圖為覆晶式半導體封裝的上視圖。 第8圖為沿第7圖A-A線剖開的剖視圖。 第9圖為沿第7圖B-B線剖開的剖視圖。 本發明之最佳實施形態 以下參閱圖面說明本發明之實施形態。另外，參閱圖 面僅是在能理解本發明之程度下，概略性地表示各構成部 經濟部智慧財產局員工消費合作杜印製 份的大小、形狀及配置關係’故本發明並非只限定於圖示 例之形態。 以下各實施形態的覆晶式半導體封裝的製造方法中， 至封包製程為止的各製程，係以和先前說明的習知製程相 同製程實施’故省略這些製程的說明。 第1實施形能 於第1實施形態中，係在以覆晶式接合將1C晶片的下 面安裝於經裁切並分割成複數個電路基板的集合基板的主 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 10 310007 412850 A7 B7 經濟部智慧財產局員工消費合作社印製 五、發明說明（11 ) 表面上的安裝製程，和以封包樹脂而封包該集合電路基板 與該1C晶片的空隙及該1C晶片側面之封包製程之後，進 行研削製程。 繼之’研削製程之後，與習知例相同地，形成錫球電 極9於集合電路基板10〇背面。 茲參閱第1圖說明研削製程。第〗圖為說明研削製程 的剖視圖。另在第1圖中，和上述習知例相同的構成元件 係標註相同的符號D此外，於第1圖係表示形成錫球電極 9的狀態。在第1圖之ic晶片6及封包樹脂7中’以點虛 線表示被研削部份的形狀。 在該研削製程中’在集合封裝狀態的原本狀態下’例 如以研磨等研削方法而將IC晶片6的上面6a研削。於研 削時’係作成研削後的IC晶片6的上面6c的高度較1C 晶片6的能動元件面（IC電路形成面，未圖示）的高度為 同’其理由則是為避免1C晶片6的機能因研削而受到不良 影響之故。 結果’1C晶片6的厚度乃如第i圖所示，由几變成ti。 於是，半導體封裝20的厚度t〇係為研削後的Ic晶片的厚 度t!、焊錫凸塊5的厚度q、電路基板丨的厚度“和錫球 電極9的厚度t4等的總和。 經研削IC晶片6的厚度而自1^ = 0.5mm削去〇.3mm， 使厚度減小至t】=0.2mm時，其他部份的厚度若分別與習知 例相同t2 = 0.05mm、t3=0 28mm、t4=〇 4mm的話則覆晶式 半導體封裝20的厚度即成為tD=〇.93mm。故能令 半 — Ml —-----------— I —--訂------r . <請先閱讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準(cNs)^^iT^-297公髮） 11 310007 經濟部智慧財產局員工消費合作社印製 412850
五、發明說明（12) 導體封裝20的厚度在lmm以下。 並且，在封包製程申’即使填角部之樹脂附著於1C 晶片6的上面6a，亦能經研削而除去。故在研削後的IC 晶片6的上面6c並不附著有封包樹脂。因此，研削後的 1C晶片6的上面6c乃成為平坦化之狀態。結果，在封包 製程中能減輕填角部的尺寸管理。甚且，在進行覆晶式半 導體封裝的電氣特性測試之際，能正確地進行電氣特性的 測試。故能提昇半導體封裝的可靠性。 此外’本實施形態係在集合封裝的狀態下進行研削， 故能一次研削各晶片6 ’同時亦能令各ic晶片6的厚度均 勻。因此能提昇生產性，而且因在樹脂封裝的狀態下研削， 能抑制1C晶片6的輕曲。 接著’研削製程後，與上述習知例相同地經切片（dicing) 而裁切形成具有錫球電極9的集合電路基板1〇〇。第2圖 為表示經切片面切出的覆晶式半導體封裝2〇的上面。第3 圖係表示沿第2圖的C-C線剖開的斷面圖。 本實施形態中’ 1C晶片6側面的封包樹脂亦和1C晶 片6同時被研削。結果’封包樹脂7的最高部份乃成為平 坦面7a。於是如第2圖所示’該平坦面7a係為圍繞ic晶 片6的上面6c四週。 而且’如第3圖所示’ 1C晶片6切削後的上面6c和 封包樹脂7的平坦面7a係構成位在同一平面上的研削面 6b。因此，研削的結果’以電路基板1的主表面ia為基準 時，1C晶片6的上面6c的高度，和封包ic晶片6侧面的 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） " 12 310007 --- -----II--教-! I I I 訂.11111:--- (請先閲讀背面之注意事項再填寫本頁) «12850 A7 ___ B7 五、發明說明（13) 封包樹脂的最高部份的平坦面7a的高度實質上一致。 如此’若形成封包樹脂7的平坦面7a，則除了 IC晶 片6的上面6c以外，封包樹脂7的平坦面7亦能利用作為 覆晶式半導體封裝的上面 '结果，更能擴大覆晶式半導體 20的封裝標記區域’故易於印製標記。 另外，以標記的内容而言，可為例如封裝廠商名稱、 製造日、製造編號等。 而且，因封裝的上面6c及7a的面積甚寬闊，故容易 以真空吸附來拾取覆晶式半導體封裝2〇。 此外，以該上面6c及7a來固定封裝20之際，能獲得 較寬之固定面積’故能更確實地固定封裝。以上面6(；及 7a固定的情形而言，可有例如將集合封裝狀態的1(：晶片6 的側面加以固定俾進行切片的情形。 第2實施形錐 以下參照第4圖說明第2實施形態。 第2實施形態是在研削製程之後，塗敷（c〇ating)製程 _ ’以保護被膜12塗敷於1C晶片6的上面6c及封包樹脂 7的平坦面7a。該保護被膜12係作成能覆蓋1C晶片6的 上面6c與封包樹脂7的平坦面7a的境界線11。 如此設置保護被臈12時，則能提昇半導體封裝20a 的可靠性。特別是藉由覆蓋境界線11的處理，而能防止境 界線11中的1C晶片6與封包樹脂7之間的間隙的發生， 而更為提高可靠性。進而藉由保護被膜12的設置，能緩和 由封包樹脂7對1C晶片6施加的應力。此結果，能避免緣 {請先閱讀背面之注意事項再填寫本頁) ‘敦·------- 訂------11 經濟部智慧財產局員工消費合作社印制农 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 13 310007 412850 五、發明說明（> 於對1C晶片6的應力而來的不良影響，例如是ic晶片的 破如。故能提昇覆晶式半導體封裝2〇a的可靠性。 另外，作為保護被膜12的材料，係使用和封包樹脂7 的材料相異的連結處塗層（juncti〇n Coating Layer)(JCR)。 因此對已硬化的封包樹脂7a的表面可以提高保護被膜12 的密著性’結果’能防止保護被膜12的剝離。 繼之’在第2實施形態中，係以雷射光切刻該保護被 犋1 2以進行標記的製作。以雷射光製作標記時，和以印刷 製作標記的情形相比較，更能容易變更標記内容。 相對於此點’以印刷製作標記的情形中，在每次變更 印刷内容時，即有必要變更印刷用的模版。 而且’本實施形態令’保護被膜12係採用不透明形 態。因此’能提昇不透明的保護被膜12部份和露出ic晶 片6的上面6c的研削部份間的對比。結果，則提昇了標記 的辨識性。 上述之實施形態係以使用特定的材料，且在特定的條 件下形成的例子作說明。但本發明尚能作更多的變更及變 形。例如’上述之實施形態中’在經切片而切出各個覆晶 式半導體封裝之前即進行研削製程，但本發明亦可在例如 切片製程後進行研削製程亦可。 1業上的利用性 如上所述’本發明之覆晶式半導體封裝及其製造方 法，係為一種極適合於載設在照相機一體型VTR或小型攜 帶機器等，具有可靠性及良好生產性。 請 先 閱 讀 背 之 注 意 事 項 再 填 寫 本 頁
I I 訂 I I 經濟部智慧財產局員工消費合作社印製 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 14 310007

Claims (1)

  1. 41S850 -=___ 六、申請專利範圍 i‘ -種覆晶式半導號封裝’係藉由覆晶式接合而將冗晶 片的下面安裝於電路基板的主表面’且注入封包樹脂於 該電路基板與該1C晶片的空隙，而封包該空隙， 其特徵在：以前述電路基板的主表面為基準的前述 JC晶片的上面的高度，和自前述空隙超出於前述^晶 片側面的前述封包樹脂的最高部份的高度為實質上一 致。 2·如申請專利範圍帛i項之覆晶式半導體封裝其中，前 述1C晶片的上面是為研削面者。 3‘如申請專利範圍帛】項之覆晶式半導體封裝，其中，前 述封包樹脂的最高部份是為平坦面者。 4·如申請專利範圍第3項之覆晶式半導㈣裝，其中，前 述封包樹脂的平坦面是為圍繞前述IC晶片上面週圍 者。 5. 如申請專利範圍帛3項之覆晶式半導體封裝其中，前 述1C晶片的上面和前述封包樹脂的平坦面為同一平面 上的研削面者。 6. 如申請專利範圍第2項之覆晶式半導體封裝，其中，以 前述電路基板的主表面為基準的前述研削面的高度為 較别述1C晶片的能動元件面的高度為高者。 7. 如申請專利範圍第3項之覆晶式半導體封裝，其中，前 述1C晶片的上面及前述封包樹脂的平坦面係以保護被 臈塗敷者〇 8. 如申請專利範圍第7項之覆晶式半導體封裝，其中，前 本紙張尺度適财關冢辟（CNS)A4娜（21ϋ x 310007 — .1 —---------^-------- 訂---------線 (請先閱讀背面之注意事項再填寫本頁} 經濟部智慧財產局員工消費合作杜印製 15 412850
    申請專利範圍 述保護被膜是為覆蓋前述ic晶片的上面和前述封包樹 脂的平垣面的境界線上者。 9.如申請專利範圍第7項之覆晶式半導體封裝其中，前 述保護被膜的材料和前述封包樹脂的材料為相異之材 料。 10·如申請專利範圍第i項之覆晶式半導體封裝其中，於 前述1C晶片的上面，並無附著前述封包樹脂。 Π.—種覆晶式半導體封裝之製造方法，其特徵為該方法包 括： 藉由覆晶式接合而將IC晶片的下面安裝於經裁切 分割成複數個電路基板的集合電路基板的主表面的安 裝製程； 以封包樹脂而封包該集合電路基板與該IC晶片之 空隙及該1C晶片側面之封包製程；及 於前述封包製程之後，研削前述Ic晶片上面之 削製程。 12. 如申請專利範圍第n項之覆晶式半導體封裝之製造方 法’其中，在前述研削製程中，以前述電路基板的主表 面為基準之前述IC晶片上面的高度，和封包前述冗晶 片侧面的前述封包樹脂的最高部份高度實質上係一曰 者。 ’、 13. 如申請專利範圍第1項之覆晶式半導體封裝之製造方 法’其中’在前述研㈣程中，料前述封包樹脂 商部份是形成平坦面者。 本纸張尺度適时關緖準（CNS)A4規格（21〇 310007 I-----------^--------訂--I I-----線 (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 16 經濟部智慧財產局員工消費合作社印則^ 17 412850 頜 ___ SI _ 六、申請專利範圍 14‘如申請專利範圍第13項之覆晶式半導體封裝之製造方 法，其中，在前述研削製程當中，圍繞前述Ic晶片上 面週圍的前述封包樹脂為形成平坦面者。 15. 如申請專利範圍第13項之覆晶式半導體封裝之製造方 法，其中，在前述研削製程中，形成前述1(：晶片的上 面與前述封包樹脂的平坦面為同一平面上的研削面 者。 16. 如申請專利範園第u項之覆晶式半導體封裝之製造方 法，其中，在前述研削製程之後，含有以保護被犋塗敷 前述1C晶片的上面及前述封包樹脂的平坦面之塗敷製 程者。 17. 如申請專利範圍第〗6項之覆晶式半導體封裝之製造方 法，其中，在前述塗敷製程中’將前述保護被膜於前述 1C晶片的上面與前述封包樹脂的平坦面的境界線上 者。 18. 如申請專利範圍第16項之覆晶式半導體封裝之製造方 法，其令，藉由雷射光研削前述保護被膜而進行標記之 標示者。 19·如申請專利範圍第n項之覆晶式半導體封裝之製造方 法，其中，在前述研削製程之後，含有分割前述集合電 路基板成各個前述電路基板之裁切製程者。 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 310007 (請先閱讀背面之注意事項再填寫本頁) ^ -----it---^-----
TW87113237A 1997-08-13 1998-08-12 Flip chip type semiconductor package and method for manufacturing the same TW412850B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP21852997A JPH1167979A (ja) 1997-08-13 1997-08-13 フリップチップ半導体パッケージの実装構造及びその製造方法

Publications (1)

Publication Number Publication Date
TW412850B true TW412850B (en) 2000-11-21

Family

ID=16721362

Family Applications (1)

Application Number Title Priority Date Filing Date
TW87113237A TW412850B (en) 1997-08-13 1998-08-12 Flip chip type semiconductor package and method for manufacturing the same

Country Status (3)

Country Link
JP (1) JPH1167979A (zh)
TW (1) TW412850B (zh)
WO (1) WO1999009592A1 (zh)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1143373C (zh) 1998-07-01 2004-03-24 精工爱普生株式会社 半导体装置及其制造方法、电路基板和电子装置
US6251705B1 (en) * 1999-10-22 2001-06-26 Agere Systems Inc. Low profile integrated circuit packages
JP2001127088A (ja) * 1999-10-27 2001-05-11 Mitsubishi Electric Corp 半導体装置
TW569424B (en) 2000-03-17 2004-01-01 Matsushita Electric Ind Co Ltd Module with embedded electric elements and the manufacturing method thereof
JP2001339011A (ja) * 2000-03-24 2001-12-07 Shinko Electric Ind Co Ltd 半導体装置およびその製造方法
JP3929250B2 (ja) 2001-03-08 2007-06-13 株式会社ルネサステクノロジ 半導体装置
JP4806196B2 (ja) * 2005-01-11 2011-11-02 パナソニック株式会社 半導体装置
JP5280139B2 (ja) * 2008-09-19 2013-09-04 ルネサスエレクトロニクス株式会社 半導体装置の製造方法及び実装基板
CN104772574B (zh) * 2014-01-09 2016-09-14 中国科学院金属研究所 一种标记互连结构初始液固反应界面的方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS612331A (ja) * 1984-06-14 1986-01-08 Sharp Corp 半導体素子の樹脂封止方式
JPH0231437A (ja) * 1988-07-21 1990-02-01 Oki Electric Ind Co Ltd 半導体チップの実装方法
JPH0438857A (ja) * 1990-06-04 1992-02-10 Nec Corp 樹脂封止型半導体装置
JPH08274209A (ja) * 1995-03-31 1996-10-18 Seiko Epson Corp チップキャリヤ及びその製造方法

Also Published As

Publication number Publication date
WO1999009592A1 (fr) 1999-02-25
JPH1167979A (ja) 1999-03-09

Similar Documents

Publication Publication Date Title
US6737300B2 (en) Chip scale package and manufacturing method
JP3701542B2 (ja) 半導体装置およびその製造方法
US7964446B2 (en) Semiconductor device and method of manufacturing the same
JP4403631B2 (ja) チップ状電子部品の製造方法、並びにその製造に用いる擬似ウエーハの製造方法
JP5728423B2 (ja) 半導体装置の製造方法、半導体集積装置及びその製造方法
US20060163728A1 (en) Semiconductor device and method for manufacturing semiconductor device
US20080191335A1 (en) Cmos image sensor chip scale package with die receiving opening and method of the same
TW550718B (en) Semiconductor package and fabrication method of the same
US6392433B2 (en) Method and apparatus for testing semiconductor devices
US20010015009A1 (en) Method of fabricating semiconductor package
JP2002353369A (ja) 半導体パッケージおよびその製造方法
US8390118B2 (en) Semiconductor package having electrical connecting structures and fabrication method thereof
WO1998033212A1 (en) Film carrier tape, semiconductor assembly, semiconductor device, manufacturing method therefor, mounting board, and electronic equipment
US20060125077A1 (en) Semiconductor device
US7960209B2 (en) Semiconductor device assembly process
JP2020027850A (ja) 半導体装置および半導体装置の製造方法
US20060097377A1 (en) Flip chip bonding structure using non-conductive adhesive and related fabrication method
US20090206480A1 (en) Fabricating low cost solder bumps on integrated circuit wafers
US8441126B2 (en) Semiconductor device
TW412850B (en) Flip chip type semiconductor package and method for manufacturing the same
JP2002299546A (ja) チップ状電子部品及びその製造方法、並びにその製造に用いる疑似ウエーハ及びその製造方法
US20080203511A1 (en) Sensor-type semiconductor package and method for fabricating the same
JP3850967B2 (ja) 半導体パッケージ用基板及びその製造方法
JP2000040676A (ja) 半導体装置の製造方法
TWI243436B (en) Semiconductor package and fabrication method of the same

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent
MK4A Expiration of patent term of an invention patent