TW406326B - Method for manufacturing semiconductor wafers - Google Patents

Method for manufacturing semiconductor wafers Download PDF

Info

Publication number
TW406326B
TW406326B TW087118004A TW87118004A TW406326B TW 406326 B TW406326 B TW 406326B TW 087118004 A TW087118004 A TW 087118004A TW 87118004 A TW87118004 A TW 87118004A TW 406326 B TW406326 B TW 406326B
Authority
TW
Taiwan
Prior art keywords
wafer
manufacturing
grinding
processing
semiconductor
Prior art date
Application number
TW087118004A
Other languages
English (en)
Inventor
Hideyo Kuroki
Masahiko Maeda
Original Assignee
Komatsu Denshi Kinzoku Kk
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Komatsu Denshi Kinzoku Kk filed Critical Komatsu Denshi Kinzoku Kk
Application granted granted Critical
Publication of TW406326B publication Critical patent/TW406326B/zh

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002Preparing wafers
    • H01L21/02005Preparing bulk and homogeneous wafers
    • H01L21/02008Multistep processes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002Preparing wafers
    • H01L21/02005Preparing bulk and homogeneous wafers
    • H01L21/02008Multistep processes
    • H01L21/0201Specific process step
    • H01L21/02021Edge treatment, chamfering

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)

Description

發明說明(1) 、本發明係有關於一種半導體晶圓之製造方法,該製造 方法係將半導體鳞塊切 切片,並圓 研磨或蝕刻。本發明特則古關私接炎導妒e $1 +、月特別有關於一種+導體晶圓之製造方 揞密;之二法可將切片晶圓製成高平坦度之形狀且具有 精在度之外周部形狀。 ^ a二在,最常用之半導體晶圓的製造方法係由下列步驟 所構成。 (1) 將半導體鑄塊切斷,得到切片晶圓。 (2) 將切片晶圓之外周部去角。 ((:! ϊ ΐ研光等加工方式將去角之切片晶圓平坦化。 .,..a鹼性蝕刻或酸性蝕刻除去在平坦化加工中所 生成之加工變形層。 丄丫厂丨 晶圓。f蝕刻過之晶圓的至少一面加以研磨以得到鏡面 理研光 平坦度 的需求 上之晶 坦化加 因 時,於 平面研 兩面同 千坦化 加工較 。而研 。又, 圓研光 1有其 此,在 其重視 磨開始 時研磨 加工中, 佳。但從 光對於平 隨著半導 達到高平 困難度。 半導體晶 生產性倒 受到注目 之兩面同 從生產性的觀點言之,雖以整批處 半導體製程的觀點言之,更需要高 坦度仍有其極限,故很難滿足製程 體晶圓之大口徑化,除了將丨2吋以 坦度外’裝置本身之大型化仍使平 圓之大口徑化之過程中,整批處理 不如重視高加工品質。故,各種之 。特別是,藉由上下兩砂輪將表背 時研磨加工(以下簡稱兩頭研磨)之
五、發明說明(2) 平坦化較佳 面研磨加工 在曰本 體晶圓製造 技術乃將去 平面研磨加 然而, 工之半導體 ⑴單3 經切斷 5 2 a。此切j: 5 1 a )被真空 閱第8(a)圖: 藉由真 頭5 0之形狀 5 0之吸著面/ 又,為 一側面為背, 在將去, 作平面研磨; 之器具不同 此,去角部: 一致。 故,藉1 所加 空夾持,切片晶圓5a之背面51a會映出真空夹 該形狀會被暫時矯正。因此,會以真空&爽一 基準面進行去角加工(參閱第8(b)圖)。頭 方便起見’於同樣加工之狀況下稱被吸著之 与之切片晶圓的一侧面 h工之過程中,由於吸 ,其基準面與去角加工 >之中心面與平面研磨 ’且可以同味#4·圭π 崎對表奇兩面加工。與每次進行單 之:式相較,生產性較高。 開公報特開平9-26 031 4號所揭露之「半導 角德二+中使用各種習知之平面研磨技術。此種 刀片晶圓藉由包括上述兩頭研磨之各 以十坦化之技術。 f =此等可以作高平坦化加工之習知技術 曰曰’其外周部形狀具有下列問題點: ϊ平面研磨 之曰切片晶圓5a具有起伏或翹曲等凹凸形狀 丨晶圓ja之一側面(在此,為了方便,標示為 夹持著,同時,對其外周部作去角加工(請參 ,著,並藉由單面研磨 著用器具與去角時所用 時之基準面不一致。因 之基準的厚度中心面不
逐次單面研磨作表背兩面研磨時,會將去角
五、發明說明(3) 部分的一部分研磨掉,使晶圓之去角形狀受損(參閱第 8(c)圖)。 (2)兩頭研磨 如上述單面平面研磨一樣,在研磨前之去角過程中, 去角加工係以背面61a為基準面(參閱第9(a)圖)。 然而’藉由兩頭研磨將切片晶圓6a之表背面同時作平 面研磨時,由於係從表背面挾壓之方式作研磨,故其基準 面係表背兩面之基準面60a,60b。而其中心面與去角加工 之去角中心面60c不一致(參閱第吖㈧圖)。 結果’晶圓之去角形狀的一部分會消失(參閱第9 (c) 圖)。 ,在去 用來防 即使不 形狀之 明有鑑 之製造 〇 達到上 晶圓之 坦化加 係於兩 加工。 於平坦 中,本來 揮。又, 程對去角 本發 導體晶圓 不致喪失 為了 得到切片 晶圓作平 工之方法 密平垣化 加工,或 角形狀喪失一部分之晶圓的後續加工過程 止斷裂或破損之去角部分的功能無法發 發生斷裂或破損,亦有可能達不到最近製 要求基準。 於上述之問題點,其目的在於提供一種半 方法,其可防止去角形狀於平坦化加工時 ί目的,本發明係於將半導體鑄塊切斷而 製造半導體晶圓的過程中,將切斷之切片 二後Ζ對其外周部作去角加工。去角加 :研磨後’再以兩頭研磨進行進-步之精 化加工前,對C加工後作平坦化 〃卜周部作粗(初步)去角加
第7頁 咖 五、發明說明(4) jl。 406S26 乂在’必須在切片晶圓之平坦化加工前實施去备 工。在本發明中改成在切片晶圓實施平坦化加工加 因y* : Ϊ :在平坦化加工中多次使用研光(加工步V)施。 角為用來防止斷裂或破損之不可或缺的 ’ 而,由於隨著半導體晶圓大口徑化之趨勢及平面你二然 之改善,逐漸地已經不須在平坦化加工前作去 技術 別是,在將一侧面夾持住 特 磨時,盥分 , 丨堪乂衣牙面同時研 /、嵌入研光框架作研光之情形不同。直外月, 因此’造成外周部負荷集中的原因:周斷裂= 的形ST::切斷後之切片晶圓藉由平面研磨對其平坦面 不後’再作去角加工。藉此,其後續之工程 双使去角形狀大幅受損。 實施二1下就圖式對本發明之各實施例加以說明。 之例的圖係顯示在本發明之製造方法中各步驟組合而成 程圖。笛9工裎圖。第2圖係顯示第1實施例之製造方法的工 體曰圓#圖係強調由第1實施例之製造方法所獲得的半導 曰日圓形狀的侧面剖斷視圖。 示:本實施例之製造方法係由下列步驟構成。如第2圖所 圓1 a之)表將昔半導體鑄塊切斷以獲得切片晶圓1 a。此切片晶 面存在有起伏等之凹凸部份12a(參閱第3(a)
IIH 五、發明說明(5) 406326 圖)。 (2)將被切斷之切片晶圓13的表背面藉由第1次兩頭研 磨作平坦化加工’以除去切斷時造成之起伏等之凹凸部份 I 2a °在此’兩頭研磨係用來作為修整切斷後形狀之粗研 磨。因此’切片晶圓之表背面仍殘存有少許之凹凸丨3a (參 閱第3(b)圖)。 (3 )對除去凹凸部份1 2a的切片晶圓1 a之表背面實施精 遂加工之第2次兩頭研磨。此次之兩頭研磨主要係以提高 平坦度及減少第1次兩頭研磨時所產生之加工變形層為目 的。藉此,可使其後續之表面加工的負荷減少,進而提高 生產性。(參閱第3(c)圖)。 (4 )將經平坦化加工之晶圓的背面吸著,對其外周部 II b作去角加工。去角加工所用的方法係依已完成之精密 加工的程度任意選用研磨或研削加工來達成者(參閱第 3 ( d )圖)。 (5 )將經去角之晶圓1 c的表面作蝕刻,用以除去第2文 平坦化加工所殘留之表背面的加工變形層,同時,亦除去 去角加工所生之加工變形層。 ' 實施例2 在本實施例中,於平坦化加工前作粗去角加工,接 著’在藉由各種平面研磨或研光使平坦形狀達到 後’實施用以形成外周部形狀之真正去角加工(參閱义第i度 第4圖係顯示在第2實施例之製造方法中,半導體晶圓
發明說明(6) - 之外周部形狀的邱身(^326 彳的#裔擴大側面剖斷視圖。 形狀ΐΐί實施例所實施之粗去角加工與習知之用來形成 q β加工的相異點係如第4圖所示,於對切片晶圓 響之緣3 \圓3(:時,將對外周部31C的形狀不致造成影 ^ 1除°例如’直徑8时、厚80㈠〇〇_的晶 圓其加工去除厚度t為50〜100#ffl較佳。 後,移至ί:本:主要目的係於切片晶圓作平坦化加工 能,工時搬運過程中會有斷裂或破損之可 ;施: 係用來防止斷裂或破損之有效方法。 在上述各實施例中,俦 磨加工之間作去角加工。本實工與姓刻加工或研 工間作去肖加工。 實轭例係於二階段之平坦化加 赤之係顯Λ在實施例3之製造方法中,各步驟組合而 所得到之半:體ί圓Γ圖係顯示藉由實施例3之製造方法 所付到之+導體明圓的形狀之側面剖斷視圖。 如第6(a)圖所示,藉由兩頭研 (未圖示)所獲得之切片晶圓4a實絲笛卞刀斷手導π 可以除去切片晶圓4a之表次平面研Γ藉此 四衣’甶的較顯著凹凸部份42&。 如⑻圖所示,將已實施第—次平面研磨之切片晶 圓4a的背面吸著,對其外周部作去角加工。由於較顯著之 凹凸部份42a已除去’故厚度中心面與去角之中心面大致 呈-致。因此,其後續之工程中去角的形狀不致受損。 如第6(c)圖所示’由於較顯著之凹凸部份已除去,切 406326 、發明說明(7) 片晶圓4a之厚度中心面4〇3與切片晶圓4b之去角中心面40b 大致呈一致。故,其後續之工程中去角的形狀不致受損。 對經去角加工之切片晶圓4b作第二次平面研磨。如第 6(d)圖所示’由於已作去角加工,故較顯著之凹凸部份已 除去。在第二次平面研磨中’切片晶圓43之去角形狀不致 受損。 又’由於已去角故可放入研光框架中,故能於第二次 平面研磨時以整批之方式作研光。 實施例4 在本實施例中,平坦化加工係藉由乾式電漿蝕刻來進 行。此乾式電漿姓刻係最近用來替代習知之浸潰式濕式蝕 刻之蝕刻加工,頗受到注目。其與浸潰式濕式蝕刻之最大 不同點在於加工去除層之控制精度。又,由於係為蝕刻加 工’故加工時不會對晶圓之外周部產生荷重應力,不致造 成斷裂或破損°最適於對切斷後之切片晶圓作平坦化加 工。 第7圖係顯示實施例4之製造方法的工程圖。 切斷後之切片晶圓雖可僅藉由電漿蝕刻來作平坦化加 工。但,目前電浆蝕刻之缺點為加工時間太長(參閱第1 圖)。 因此,藉由組合平面研磨及研光等加工,可以提高生 產性。例如’如第7圖所示,將切斷之切片晶圓的表背面 的大略凹凸形狀藉由兩頭研磨加以除去。接著,作去角加 工,更進一步作電漿蝕刻。由於兩頭研磨可使晶圓大致呈
ΙΙΗΙ IIMI 第11頁 五、發明說明(8) 406326 平一形狀故其後續之去角中心面,姓刻之基準(中心)面 大致一致。藉由將去角之晶圓作電漿蝕刻可使加工變形層 β力二同時,可除去兩頭研磨所產生之加工變形層。故不 必藉由濕式餘刻亦能在接下來之工程中作研磨。 本發明由於具有上述之結構,故具有如下之優良效 (〇一旦成形之去角形狀不致在後續之工程中喪失。 故,破損或斷裂等由於去角形狀的缺失所造致的問以 解決,進而提高製程中之產量。 (2)由於平坦化之厚度中心面與去角形狀之中心面一 致,故可製出具有均衡形狀之高品質晶圓。特別是,在大 口徑之半導體晶圓中端面與端面的間距較大,故厚度中心 面與去角形狀之中心面的一致精度成為半導體晶圓品質之 重要條件。 圖式之簡單說明 第1圖係顯示在本發明之製造方法中各步驟組合而成 之例子的工程圖。 α 第2圖係顯示實施例1之製造方法的工程圖。 第3圖係強調由實施例1之製造方法所獲得之半導體晶 圓形狀的侧面剖斷視圖。 第4圖係顯示在實施例2之製造方法中,半導體晶圓之 外周部形狀的部份擴大侧面剖斷視圖。 第5圖係顯示在實施例3之製造方法令,各步驟組合而 成之例子的工程圖。 五、發明說明(9) 406326 第6圖係由實施例3之製造方法所得到之半導體晶圓的 形狀之側面剖斷視圖。 第7圖係顯示實施例4之製造方法的工程圖。 第8圖係強調在習知之製造方法中,藉由平面研磨作 平坦化加工時之半導體晶圓的形狀之側面剖斷視圖。 第9圖係強調在習知之製造方法中,藉由兩頭研磨作 平坦化加工時之半導體晶圓的形狀之侧面剖斷視圖。 1 a、半導體晶圓 1 2 a、凹凸部份 1 3 a、凹凸部份 I b、晶圓 II b、外周部 1 c、晶圓 3 a、切片晶圓 3c、晶圓 3 1 a、邊緣部份 4 a、切片晶圓 42a、凹凸部份 4b、晶圓 4 c、晶圓 4 0a、厚度中心面 4 0b、去角中心面 ΐ、加工除去部份 3 1 c、外周部
第13頁

Claims (1)

  1. 406326 六、申請專利範圍 斷以得到 圓,其特 於對 作去角加 2 ·如 其中,於 坦化加工 3 ·如 其中,對 工。 4.如 其中,於 奋 1.一種半導體晶圓^方法里读係將半導體鑄塊切 圓,並對切片晶圓作加工以製造半導體晶 切片晶 徵在於: 經切斷之切片晶圓作平坦化加工後,對其外周部 工。 申請專 平坦化 利範圍第1項之半導體晶圓的製造方法, 加工時,於兩頭研磨後,進一步作精密平 申請專利範圍第1項之半導體晶圓的製造方法, 外周部已實施去角之切片晶圓進一步作平坦化加 申請專利範圍第1項之半導體晶圓的製造方法, 平坦化加工前,其外周部作粗去角加工。
    第14頁
TW087118004A 1997-11-21 1998-10-29 Method for manufacturing semiconductor wafers TW406326B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP9320869A JPH11154655A (ja) 1997-11-21 1997-11-21 半導体ウェハの製造方法

Publications (1)

Publication Number Publication Date
TW406326B true TW406326B (en) 2000-09-21

Family

ID=18126174

Family Applications (1)

Application Number Title Priority Date Filing Date
TW087118004A TW406326B (en) 1997-11-21 1998-10-29 Method for manufacturing semiconductor wafers

Country Status (3)

Country Link
US (1) US6066565A (zh)
JP (1) JPH11154655A (zh)
TW (1) TW406326B (zh)

Families Citing this family (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100255476B1 (ko) * 1997-06-30 2000-05-01 김영환 볼 그리드 어레이 패키지
US6376395B2 (en) * 2000-01-11 2002-04-23 Memc Electronic Materials, Inc. Semiconductor wafer manufacturing process
US6722964B2 (en) * 2000-04-04 2004-04-20 Ebara Corporation Polishing apparatus and method
JP2002124490A (ja) * 2000-08-03 2002-04-26 Sumitomo Metal Ind Ltd 半導体ウェーハの製造方法
US6709981B2 (en) 2000-08-16 2004-03-23 Memc Electronic Materials, Inc. Method and apparatus for processing a semiconductor wafer using novel final polishing method
JP2002231665A (ja) * 2001-02-06 2002-08-16 Sumitomo Metal Ind Ltd エピタキシャル膜付き半導体ウエーハの製造方法
DE10142400B4 (de) * 2001-08-30 2009-09-03 Siltronic Ag Halbleiterscheibe mit verbesserter lokaler Ebenheit und Verfahren zu deren Herstellung
DE10159832A1 (de) * 2001-12-06 2003-06-26 Wacker Siltronic Halbleitermat Halbleiterscheibe aus Silicium und Verfahren zu deren Herstellung
JP4345357B2 (ja) * 2003-05-27 2009-10-14 株式会社Sumco 半導体ウェーハの製造方法
DE10344602A1 (de) * 2003-09-25 2005-05-19 Siltronic Ag Verfahren zur Herstellung von Halbleiterscheiben
DE102004005702A1 (de) * 2004-02-05 2005-09-01 Siltronic Ag Halbleiterscheibe, Vorrichtung und Verfahren zur Herstellung der Halbleiterscheibe
JP4748968B2 (ja) * 2004-10-27 2011-08-17 信越半導体株式会社 半導体ウエーハの製造方法
JP4798480B2 (ja) * 2005-05-25 2011-10-19 Sumco Techxiv株式会社 半導体ウェーハの製造方法および両面研削方法並びに半導体ウェーハの両面研削装置
CN201436044U (zh) * 2006-05-04 2010-04-07 马特尔公司 可佩戴装置
DE102006022089A1 (de) * 2006-05-11 2007-11-15 Siltronic Ag Verfahren zur Herstellung einer Halbleiterscheibe mit einr profilierten Kante
DE102007030958B4 (de) * 2007-07-04 2014-09-11 Siltronic Ag Verfahren zum Schleifen von Halbleiterscheiben
JP2009302410A (ja) * 2008-06-16 2009-12-24 Sumco Corp 半導体ウェーハの製造方法
JP2009302409A (ja) * 2008-06-16 2009-12-24 Sumco Corp 半導体ウェーハの製造方法
DE102009030292B4 (de) * 2009-06-24 2011-12-01 Siltronic Ag Verfahren zum beidseitigen Polieren einer Halbleiterscheibe
DE102009037281B4 (de) * 2009-08-12 2013-05-08 Siltronic Ag Verfahren zur Herstellung einer polierten Halbleiterscheibe
DE102009051008B4 (de) * 2009-10-28 2013-05-23 Siltronic Ag Verfahren zur Herstellung einer Halbleiterscheibe
WO2011105255A1 (ja) * 2010-02-26 2011-09-01 株式会社Sumco 半導体ウェーハの製造方法
US8712575B2 (en) * 2010-03-26 2014-04-29 Memc Electronic Materials, Inc. Hydrostatic pad pressure modulation in a simultaneous double side wafer grinder
JP2013045909A (ja) * 2011-08-25 2013-03-04 Sumco Corp 半導体ウェーハの製造方法
CN109346398A (zh) * 2018-09-26 2019-02-15 广西桂芯半导体科技有限公司 一种超薄芯片生产方法
TW202134490A (zh) * 2020-03-13 2021-09-16 鴻創應用科技有限公司 氮化鋁晶圓片之製造方法及其氮化鋁晶圓片
EP4047635A1 (de) 2021-02-18 2022-08-24 Siltronic AG Verfahren zur herstellung von scheiben aus einem zylindrischen stab aus halbleitermaterial

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2719855B2 (ja) * 1991-05-24 1998-02-25 信越半導体株式会社 ウエーハ外周の鏡面面取り装置
JP2882458B2 (ja) * 1994-11-28 1999-04-12 株式会社東京精密 ウェーハ面取り機
JP3620554B2 (ja) * 1996-03-25 2005-02-16 信越半導体株式会社 半導体ウェーハ製造方法

Also Published As

Publication number Publication date
JPH11154655A (ja) 1999-06-08
US6066565A (en) 2000-05-23

Similar Documents

Publication Publication Date Title
TW406326B (en) Method for manufacturing semiconductor wafers
JP3658454B2 (ja) 半導体ウェハの製造方法
TW396449B (en) Method for manufacturing semiconductor wafer
JP3328193B2 (ja) 半導体ウエーハの製造方法
JP5521582B2 (ja) 貼り合わせウェーハの製造方法
JP2007306000A (ja) 異形成形されたエッジを備えた半導体ウェーハを製作するための方法
JPH0624200B2 (ja) 半導体デバイス用基板の加工方法
US6599760B2 (en) Epitaxial semiconductor wafer manufacturing method
CN103038875A (zh) 半导体和太阳能晶片及其处理方法
JP3943869B2 (ja) 半導体ウエーハの加工方法および半導体ウエーハ
US5845630A (en) Process and apparatus for fabricating a semiconductor wafer
TW200301931A (en) Semiconductor wafer and method of manufacturing the same
JPH09312274A (ja) 半導体ウエーハの製造方法
KR20040060990A (ko) 접합 웨이퍼의 제조 방법
JPH10209408A (ja) Soi基板の製造方法
JP4224871B2 (ja) 半導体基板の製造方法
JP2007266043A (ja) 化合物半導体ウェハ
JP2009027095A (ja) 半導体ウェハの評価方法、半導体ウェハの研削方法、及び半導体ウェハの加工方法
JPH0513388A (ja) 半導体ウエーハの製造方法
JP2000286173A (ja) ハードレーザマーキングウェーハおよびその製造方法
JP7131724B1 (ja) 半導体ウェーハの製造方法
JP4076046B2 (ja) ウエハの多段面取り加工方法
JP4541382B2 (ja) 半導体ウェハの製造方法
WO2022219955A1 (ja) 半導体ウェーハの製造方法
JPH10244449A (ja) GaAsウェハの加工方法

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent
MK4A Expiration of patent term of an invention patent