TW379438B - Level switch circuits and the semiconductor integrated circuit - Google Patents
Level switch circuits and the semiconductor integrated circuit Download PDFInfo
- Publication number
- TW379438B TW379438B TW086103195A TW86103195A TW379438B TW 379438 B TW379438 B TW 379438B TW 086103195 A TW086103195 A TW 086103195A TW 86103195 A TW86103195 A TW 86103195A TW 379438 B TW379438 B TW 379438B
- Authority
- TW
- Taiwan
- Prior art keywords
- voltage
- signal
- circuit
- output node
- output
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/003—Modifications for increasing the reliability for protection
- H03K19/00315—Modifications for increasing the reliability for protection in field-effect transistor circuits
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Logic Circuits (AREA)
Description
經濟部中央橾隼局員工消費合作社印災 谓請委员明示,本兗饩正忾是否變更原實質内容 五、發明説明() L· ·· 所構成。 供予3V〔 “1”位準〕的輸入信號I N1時,開啓 N - Μ 0 S 102,同時供予0V〔 “0”位準〕的輸 入信號I Ν2而關閉N — MOS 1 04。另一方面,藉 N — MOS 1 02的開啓而開啓P-MOS 1 〇 3,並利 用P— MOS103的開啓來關閉 Ρ — MOS101。 因此,輸出信號 OUTl、OUT2分別形成5 V ' 0 V。 又,輸入信號I N 1從3V變化至0V時,關閉N — MOS 10 2,同時使輸入信號I N2從0V變化至3V 而開啓N— MOS104。藉N — MOS104的開啓 而開啓P_ MOS10 1 ,其結果會關閉P— MOS1 03。因此,輸出信號OUT1 'OUT2係分別形成〇 V、5 V。 如上述,正電路可進行從3 V電源系至5 V電源系的 位準變換。 圖8爲表示揭示在日本專利特開平4_1 5041 1 號公報之位準變換電路所構成的電路圖〔第2之習知電路 ]。 該位準變換電路係如同圖所示,具備具高電壓〔 VDD : 5V)電源的閂鎖電路200,該閂鎖電路 2 0 0的波節部N 1 1 、N 1 2與接地之間分別連接有N -MOS211 、212"N — MOS211 的閘極外加 有低電壓〔VCC : 3V〕電源系的信號IN,另外Ν 本紙張尺度適用中國國家標準(CNS ) A4規格(210X 297公釐) " ------:--1裝------訂------線 (請先閱讀背面之注意事項再填寫本頁) -5 - 經济部中央標率局只工消贽合作杜印装 A 7 B7___ 五、發明説明(1 ) 【發明所屬之技術領域】 本發明是關於具有不同電源電廛之數位電路間而具介 面功能之位準變換電路、及搭載該位準變換電路之半導體 積體電路。 【習知技術】 隨著MO S電晶體製程的精細化,而使得容許閘極氧 化膜耐壓降低,在0. 6#左右之精細化製程中,其耐壓 爲4V左右*3. 3V電源的篦路雖然奄無問題,但是 在習知一般所使用的5 V電源則不能構成一般的邏輯電路 。因此,容許閘極氧化膜耐壓低於5 V的稹體電路則必須 使用3 . 3 V左右的電源電壓· 當組合該3. 3y系的積體電路與5V電源系的稹體 電路使用時•從低電壓電源系對於髙壓電源系的信號傅達 並不容易,以往係使用以下表示之技術進行從低電壓電源 系對於髙電壓電源的位準變換· 圖7是表示習知之一般CMO S位準變換構成例之電 路圖〔第1習知電路〕* 該位準變換電路係如同圊所示,是由連接5 V電源[ V DD〕與接地間的2段CMOS電路所構成•第1段 之CMOS竃路是由P頻道型M0S電晶體〔以下,僅以 P— MOS稱之〕10 1與N頻道型M0S電晶體〔以下 ,僅以N—MOS稱之〕102所構成,第2段之 CMOS 電路是以 P—M0S 1 0 3 與 N — MOS 1 04 本紙张尺度適用中园國家標準(CNS ) A4規格(210X297公釐) —,, ^ - 裝 訂 (請先閲讀背面之注意事項再填寫本頁)·
經濟部中央橾隼局員工消費合作社印災 谓請委员明示,本兗饩正忾是否變更原實質内容 五、發明説明() L· ·· 所構成。 供予3V〔 “1”位準〕的輸入信號I N1時,開啓 N - Μ 0 S 102,同時供予0V〔 “0”位準〕的輸 入信號I Ν2而關閉N — MOS 1 04。另一方面,藉 N — MOS 1 02的開啓而開啓P-MOS 1 〇 3,並利 用P— MOS103的開啓來關閉 Ρ — MOS101。 因此,輸出信號 OUTl、OUT2分別形成5 V ' 0 V。 又,輸入信號I N 1從3V變化至0V時,關閉N — MOS 10 2,同時使輸入信號I N2從0V變化至3V 而開啓N— MOS104。藉N — MOS104的開啓 而開啓P_ MOS10 1 ,其結果會關閉P— MOS1 03。因此,輸出信號OUT1 'OUT2係分別形成〇 V、5 V。 如上述,正電路可進行從3 V電源系至5 V電源系的 位準變換。 圖8爲表示揭示在日本專利特開平4_1 5041 1 號公報之位準變換電路所構成的電路圖〔第2之習知電路 ]。 該位準變換電路係如同圖所示,具備具高電壓〔 VDD : 5V)電源的閂鎖電路200,該閂鎖電路 2 0 0的波節部N 1 1 、N 1 2與接地之間分別連接有N -MOS211 、212"N — MOS211 的閘極外加 有低電壓〔VCC : 3V〕電源系的信號IN,另外Ν 本紙張尺度適用中國國家標準(CNS ) A4規格(210X 297公釐) " ------:--1裝------訂------線 (請先閱讀背面之注意事項再填寫本頁) -5 - A7 _B7_ 五、發明説明(3 ) 一 MO S 2 1 2的閘極上則經由具有低電壓電源〔VC C :3V〕的反相器2 13而外加上述信號 IN的反相信 號· 閂鎖電路200的波節部N1 1、N1 2分別在5V 、0V時,输入信號IN係形成3V [ "1"位準〕時, 開啓N_ MOS211,而關閉N — MOS212·其 結果,使波節N 1 1的電位上昇至0V,因此可藉閂鎖電 路200的波節N12獲得維持在5V〔 “1"位準〕的 輸出信號ο u T。 圖9爲表示揭示在美國專利公報〔U. S. P 5 3 0 0 8 3 2〕之位準變換電路所構成的電路臑(第3 之習知電路〕。 該位準變換電路是僅使用閘極氧化膜耐壓低於髙電壓 電源〔5V〕的MOS電晶體,進行從低電壓電源至高 電壓電源系的位準變換。 經"-部中央標準局只工消费合作社印策 (請先閲讀背面之注意事項再填寫本頁) 如同圇表示,該位準變換電路是由MO S電晶體 3 0 0〜3 1 3所成的位準變換部及MOS電晶體3 1 4 〜3 1 7形成之输出部所構成*位準變換部输入低電壓〔 VCC:3V〕電源系的输入信號IN,將位準變換用控 制信號輸出至波節Ν21、Ν22·输出部接收來自上 述位準變換部的控制信號,输出作爲高電壓(VDD : 5 V〕電源系信號的〇V〜5V的输出信號OUT1與中間 電位〜5V的輸出信號OUT2,並形成可输出0V〜 中間電位之輸出信號OU Τ 3者· 本紙张尺度適用中园國家標準(CNS > Α4说格(210X297公釐) A7 B7 經濟部中央標率局只工消费合作社印¾ 五、 發明説明 (4 ) 1 ! 输 入 信 m I Ν 形 成 “ 0 "位 準 時 ,開啓Ρ — Μ ◦ S 1 3 0 6 、 3 0 7 » 而 吸 合波節Ν 2 3 、Ν 2 4 ·當波節 1 N 2 3 形 成 Μ 1 If 位 準 時,可藉 此 開 啓 Ν — Μ 0 S 3 0 4 I 通 過 請 1 9 並 形 成 Ρ - Μ 0 S 3 0 1 及 Ν - Μ 0 S 3 0 2的 先 閲 1 | 電 流 經 路 〇 其 結 果 9 會 將波節Ν 2 1 5下拉而開啓Ρ - 讀 背 面 I Μ 0 S 3 0 8 • 之 注 1 I » 意 畫 | — 旦 開 啓 Ρ 一 Μ 0 S 3 0 8 時 瞀 不僅使波節Ν 2 1形 Ψ 項 再 1 成 ·· 1 >» 的 位 準 並 形成通過Ρ — Μ 0 S 3 0 9 及 Ν — 填 寫 本 1 裝 Μ 0 S 3 1 0 3 1 1 的電流經路 同樣使波節Ν 2 2形 頁 1 1 成 « 1 »· 之 位 準 〇 其 結 果,可開 啓 Ρ -Μ 0 S 3 1 4 » 1 1 並 開 啓 Ν 一 Μ 0 S 3 1 7而使输 出 信 號 0 U Τ 1、 1 | 0 0 U Τ 3 形 成 0 V ‘使輸出信號0UT2形成中間電位 訂 1 | 另 — 方 面 當 輸 ·· 入 信號I Ν 形 成 "1 ”位準時, 開啓 1 1 1 1 Ν 一 Μ 0 S 3 C )5 •312而將波節Ν22、Ν23 的 1 1 電 位 下 拉 • 將 波 節 Ν 2 2下拉時 可 關閉Ν — Μ 0 S t 1 3 1 7 〇 並 使 波 節 Ν 2 1的電位 低 於 V D D〔 5 V 〕 時 1 1 9 可 開 啓 Ρ — Μ 0 S 3 1 4使輸 出 信 號 0 U Τ 1、 1 I 0 U Τ 2 形 成 5 V 輸 出信號0 U Τ 3形成中間電位 0 .1 [ 發 明 所 欲 解 決 之 問 題 3 1 1 但 是 上 述 習 知 之 位準變換 電 路 會產生以下的問 題。 1 1 即 上 述 第 1 習 知 電路〔圖 7 中,由於在構成 S路 I 1 之 所 有 Μ 0 S 電 晶 體 的 閘極外加 有 髙 電壓電源位準的 鼸壓 1 1 本紙恨尺度適用中國國家標率(CNS ) A4規格(210X297公釐) -7 - 經沪部中央標準局只工消费合作社印褽 A7 __B7____ 五、發明説明(5 ) ,因此閘極氧化膜耐壓必須形成在髙電壓電源位準以上。 如此會使閘極氧化膜的厚度增加且增長閘極長度而具有可 耐高電壓的M〇S電晶體在積體電路的晶片上會形成部份 作爲位準變換電路用,而使得製造過程複雜· 又,上述第2之習知電路[園8〕也同樣必須構成閂 鎖電路之2個變換器的各個電晶體及N — MO S 2 1 1、 2 1 1的同時,並具有高電壓電源位準以上之閘極氧化膜 耐壓的電晶體》
另一方面,上述第3習知電路〔圖9〕與第1及第2 習知電路不同而僅以閘極氧化膜耐壓低於髙電壓電源位準 之電晶體構成電路。但是*可抑制使P_ MOS314 的閘極氧化膜耐壓低於高壓電壓電源位準〔VDD〕,因 此可利用關閉P— M.OS 3 0 9的效果而限制P — MOS 3 1 4之閘極電壓〔波節N2 1〕的振幅•即,由於將電 位VB供應至P—MO S 3 0 9的閘極上,因此波節 N21的電位即使在“0”位準也僅會降低至〔VB + 7111〕爲止〔¥111:?-^108的臨界值電壓〕。而 關閉該P—MOS 309,使波節N21電位利用自然 與安定之〔VB + V t h〕的現象而限制P—MOS 314之閘極電歷的振幅•因此會有不能髙速動作等問題 。另外,P-MOS314呈開啓時的閘極電壓〔結21 的電位〕形成VDD—〔 VB+Vth〕,當〔VB + V t h〕高於3V時會形成低值之該閘極電壓•因此,會 造成輸出部之負載驅動能力降低等問題· 本紙汍尺度適用中囚國家標準(CNS ) A4規格(210X297公釐) I:---il.— -^-I装------訂-----it (請先閲讀背面之注意事項再填寫本頁) -8 - 經濟部中央標準局員工消費合作社印製 A7 ________B7 _ 五、發明説明() 6 本發明是爲了解決上述習知之問題所硏創而成者’其 目的爲只須以閘極氧化膜耐壓低於高電壓電源位準之 M〇 S電晶體構成,即可抑制靜止時消耗電力的增加’並 可高速動作且負載驅動能力也能提供足夠的位準變換電路 。又其他的目的爲,除了上述之目的外也可提供不致錯誤 動作而可確實動作之位準變換電路。另外之其他目的爲除 了上述目的外,並可提供運用範圍廣泛之位準變換電路。 此外更提供可搭載上述位準變換電路之半導體積體電路者 〇 〔解決問題之手段〕 爲了達成上述之目的,第1發明之位準變換電路之特 徵爲,具有串聯在外加高電壓之高電壓電源與第1輸出波 節之間的第1及第2P— MOS、及串聯在上述第1輸出 波節與接地間的第1及第2 N — MOS ,具吸合用功能之 上述第1 P— MOS的閘極上外加第1信號,而在拉曳用 功能之上述第2 N- MO S的閘極上外加具有低於上述高 電壓之低電壓與接地電壓間的振幅之輸入信號,上述第 2 P — MO S及上述第1 N — MO S各閘極的低電壓係形 成共同而外加第1 CMO S電路,及連接上述電壓電源與 第2輸出波節間而外加上述第1信號於閘極之第3 P -MO S ,及具有連接外加有上述第2輸出波節與低電壓之 低電壓電源間,而將上述第1 CMO S電路之上述第1輸 出波節的電位外加在閘極上所成第4 P - MO S之第1中 本紙張尺度適用中國國家標準(CNS ) A4規格(210Χ 297公釐) 一 -9 - ----------Ί裝------訂------線 (請先閱讀背面之注意事項再填寫本頁) 經濟部中央標4'-局工消费合作杜印製 Α7 Β7 五、發明説明(7 ) 間電路,及具有連接上述髙電壓電源與第3输出波節間而 將上述第1中間電路的第2输出波節的電位外加於閘極之 第5 P-MOS,及連接上述第3而输出波節與上述低電 壓電源之間,而將輸出信猇外加於閘極上的第6 P -MOS,藉上述第3输出波節串聯输出上述第1信號的第 2中間電路,及串聯在上述高電壓電源與第4输出波節間 的上述第7及第8P — MOS,及串聯於上述第4輸出波 節與接地間的第3及第4 N — MOS,具吸合用功能之上 述第7 P - M〇 S的閘極上外加有上述第1中間電路之上 述第2輸出波節的電位,具拉曳用功能之上述第4 N — MO S的閘極上外加有上述輸入信號的反相信號,上述第 8P—M0S及上述第3 N—MOS的各閘極上以共同 的低電壓予以外加,從上述第4输出波節朝外部输出作爲 上述輸出信號之具有上述高電壓與接地電壓間振幅之信號 所成的第2 CMOS電路· 根據該第1之發明,當输入信號在低電壓〔“1”位 準〕時,開啓第2 1^ — 1^08,藉此可開啓第4?一 MOS,其結果可同時開啓第5及第7P — MOS ·另一 方面,藉输入信號的反相信號關閉第4N — M0S,可同 時藉以此關閉第6 P—MOS·其結果可關閉第1及第 3P-MOS·因此可輸出髙電壓位準[Λ1”位準〕的 输出信號。在此狀態下,由於第1、第3及第6Ρ-MOS與第4Ν— MOS係形成關閉狀態,因此在本位 準變換電路內並未存有靜態之直流電流流徑•另一方面, 本紙張尺度適用中囤國家標準(CNS > A4規格(2】〇X297公釐) (請先閱讀背面之注意事項再填寫本頁) .裝 訂 -10 - 經济部中央標4*-局月工消费含作社印裝 A7 _____B7_ 五、發明説明(8 ) 當輸入信號從低霄壓位準變化至接地位準〔“0”位準〕 時,開啓第4N — MOS,藉此可開啓第6P—MOS, 其結果可同時開啓第1及第3 P—MOS。此外,由於 關閉第4P— ^05,因此可關閉第5及第7?— MO S而切斷直流流徑,輸出接地位準的輸出信號·在此 等的作用下,由於在上述各電晶體的閘極氧化膜上並未外 加超過低電壓位準的電位,因此本位準變換電路可以容許 閘極氧化膜耐壓低於高電壓電源位準之MO S電晶體所構 成。再者,供應電源位準是以開啓之電晶體供應至其次電 晶體閘極的方式,因ώ在閘極電壓振幅的限制下可進行較 利用源極從動電晶體關閉效果之第3習知電路的高速動作 ,此外並可抑制負載驅動能力的降低•又,連接上述 MO S電晶體之低電壓電源可藉著各別不同的低電壓之電 壓源來調整電晶體的開啓電阻* 第2發明之位準變換電路的特徴爲在上述第1的發明 中,將上述第1 CMOS電路之上述第1及第2Ρ頻道 型MO S電晶體的串聯開啓電阻設定大於上述第1及第 2N頻道型MOS電晶體的串聯開啓電阻,並將上述第 2之 CMOS電路的上述第7及第8 P頻道型MOS電 晶體的串聯開啓電阻設定大於上述第3及第4 N頻道型 MO S電晶體的串聯開啓電阻*同時將上述第1中間電路 的第3 P頻道型MO S電晶體的串聯開啓電阻設定大於第 4P頻道型MOS電晶體的開啓電阻,另將上述第2中 間電路的第5 P頻道型MO S電晶體的開啓電阻設定大於 本紙汍尺度適用中园國家標準(CNS ) A4規格(210X297公釐) I ^ | 裝 訂 (請先閲婧背面之注意事項再填寫本頁) -11 - A7 ____B7_ 五、發明説明(9 ) 第6 P頻道型MO S電晶體的開啓電阻者· 根搛本案第2之發明可使上述第1之發明電路正確地 動作· 經浒部中央標皁局只工消费合作社印聚 I^ ^ 裝 I 訂 {請先閲讀背面之注意事項再填寫本頁) 第3發明之位準變換電路的特徵爲*具有串聯在外加 高電壓之高電壓電源與第1输出波節間的第1及第2 P頻 道型MO S電晶體、及串聯在上述第1输出波節與接地間 之第1及第2 N頻道型MO S電晶體,具吸合用功能的上 述第1 P頻道型MOS電晶體的閘極上外加第1信號, 而在具有拉’曳用功能之上述第2 N頻道型MO S電晶體的 閘極上外加具有低於上述高電壓之低電壓與接地電壓間振 幅的輸入信號,上述第2 P頻道型MO S電晶體及上述第 1N頻道型MOS電晶體各閘極的低電壓係形成共同而 外加之第1 CMO S電路•及連接上述電壓電源與第2输 出波節間而外加上述第1信號於閘極之第3 P頻道型 MOS,及具有連接外加上述第2输出波節與低電壓之低 電壓電源間,而將上述第1 CMOS電路之上述第1輸出 波節的電位外加在閘極上的第4P頻道型MOS之第1 中間電路,及具有連接上述高電壓電源與第3输出波節間 而將上述第1中間電路之第2输出波節的電位外加在閘極 的第5 P—MOS,及連接上述第3輸出波節與上述低電 壓電源之間,而將輸出信號外加在閘極上的第6P頻道 型MO S電晶體,藉上述第3輸出波節串聯输出上述第1 信號之第2中間電路,及上述高電壓電源與第4输出波節 間的上述第7及第8P— MOS,及連接於上述第4輸出 本紙张尺度適用中國國家標準(CNS ) A4規格(210X297公釐) 一— -12 - A7 B7 五、發明説明(10〉 波節與接地間的第3 N頻道型MO S電晶體,具吸合用功 能之上述第7 P頻道型MO S電晶體的閘極上外加.有上述 第1中間電路之上述第2输出波節的電位,且具有上述第 8 P頻道型MO S電晶體及拉曳用功能之上述第3 N頻道 型MO S電晶體的各閘極上外加有共同之低電壓,從上述 第4输出波節朝外部输出而作爲上述输出信號之具有上述 高電壓與接地電壓間振幅之信號所成的第2 CMO S電路 〇 根據該第3之發明,省略上述第1發明之第4N-MO S *而可以一種的输入信號即可*輸入信號爲低電壓 經济部中央標率局K?工消作合作社印¾ I:--------^—— (請先閲讀背面之注意事項再填寫本頁) 位準〔“1"位準〕時,進行與上述第1發明相同的作用 而輸出高電壓位準〔"1"位準〕的输出信號•在此狀態 下,於第1、第3及第6P— MOS與第3N — MOS係 形成關閉狀態,因此在正位準變換電路內並未存在靜態的 直流電流流徑•又,输入信號從低電壓位準變化至接地位 準[ “0”位準〕時,關閉第2N—M0S,而藉此開啓 第3N-M0S,隨後進行與第1發明相同的作用而输出 接地位準的輸出信號·藉此與上述第1發明相同,只須以 容許閘極氧化膜耐壓低於髙電壓電源之MO S電晶體電路 構成即可,並可較上述第3習知電路高速進行動作,而可 抑制負載驅動能力的降低· 第4發明之位準變換電路的特徵爲,具有串聯外加有 髙電壓之髙電壓電源與第1輸出波節間的第1及第2 P頻 道型MO S電晶體、及串聯在上述第1輸出波節與輸入波 本纸&尺度適用中國囤家標準(CNS ) A4規格(210X297公釐) -13 - 經沪-部中央標準局只工消合作杜印製 A7 B7_ 五、發明説明(11 ) 節間的第1 N頻道型MO S電晶體,具吸合用功能的上述 第1 P頻道型MOS電晶髖的閘極上外加第1信號,而 在具有拉曳用功能的上述第1 N頻道型MO S電晶體的源 極上所連接之上述输入波節上外加具有低於上述髙電壓之 低電懕與接地電壓間振幅的输入信號,上述第2 P頻道型 MO S電晶體及上述第1 N頻道型MO S電晶體各閘極的 低電壓係形成共同而外加之第1 CMOS電路,及連接 上述高電壓電源與第2输出波節間而外加上述第1信號於 閘極的第3 P頻道型M〇 S電晶體,及具有連接外加上述 第2輸出波節與低電應之低電壓電源間,而將上述第1 CMO S電路的上述第1輸出波節電位外加在閘極上的第 4 P頻道型MO S的第1中間電路,及具有連接上述高電 壓電源與第3输出波節間而將上述第1中間電路的第2输 出波節電位外加於閘極的第5P—M0S,及連接上述第 3輸出波節與上述低電壓電源之間,而將输出信號外加在 閘極上的第6 P頻道型MO S電晶體上,藉上述第3输出 波節串聯而输出上述第1信號之第2中間電路,及串聯上 述髙電壓電源與第4输出波節間的上述第7及第8 P -MOS,及串聯在上述第4输出波節與接地間的第2及第 3 N頻道型MO S電晶體,具吸合用功能之上述第7 P頻 道型MO S電晶體的閘極上外加有上述第1中間電路之上 述第2輸出波節的電位,且具有拉曳用功能的上述第3 N 頻道型MO S電晶髖的閘極上外加有上述輸入信號的反相 信號,並以共同的低電壓外加在上述第8 P頻道型Μ〇S 本紙仄尺度適用中國國家標準(CNS ) Α4規格(210Χ297公釐) 1^---^--Γ---I裝------訂-------t (請先閲讀背面之注意事項再填寫本頁) -14 - 經濟部中央標率局只工消费合作社印¾ A7 __B7_ 五、發明説明(l2 ) 電晶體及上述第2 N頻道型MO S電晶體的各個閘極上, 從上述第4輸出波節朝外部输出而作爲上述輸出信號之具 有上述高電壓與接地電壓間振幅之信號所成的第2 C Μ 0 S電路。 根據該第4之發明,省略上述第1發明之第2 Ν-MO S,而可以一種的输入信號即可•當輸入信號爲接地 電壓位準〔“0"位準〕時,開啓第1Ν-MOS,隨後 進行與上述第1發明相同的作用而輸出髙電壓位準["1 ”位準〕之输出信號•在此狀態下,與上述相同在正位準 變換電路內並未存在有靜態直流電流流徑•又,输入信號 從接地位準變化至高電壓位準〔“1"位準〕時,關閉第 1Ν - MOS,而藉此開啓第3N — MOS,隨後進行與 第1發明相同的作用而輸出接地位準的输出信號。該第4 之發明同樣只須以容許閘極氧化膜耐壓低於高電壓電源之 MO S電晶體構成電路即可,並可較上述第3習知電路進 行髙速之動作,而可抑制負載驅動能力的降低· 第5發明之位準變換電路的特徵爲,具有串聯於外加 有髙電壓的高電壓電源與第1輸出波節間的第1及第2 Ρ 頻道型MO S電晶體、及連接在上述第1输出波節與第1 輸入波節間的第1 Ν頻道型MO S電晶體*具吸合用功能 之上述第1 Ρ頻道型MOS®晶體的閘極上外加第1信號 ,而在具有拉曳用功能之上述第1 Ν頻道型MO S電晶體 源極上所連接的上述輸入波節上外加具有低於上述髙電壓 之低電壓與接地電壓間振幅的輸入信號,上述第2 Ρ頻道 本紙汍尺度適用中國國家標準(CNS ) Α4規格(210Χ297公釐) I^ I - 裝 订 {請先閲讀背面之注意事項再填寫本頁) -15 - 經济部中央標4*-局只工消合作社印衆 A7 _B7_ 五、發明説明(13 ) 型MOS 電晶體及上述第1N頻道型MOS電晶體各閘 極的低電壓係形成共同而外加之第1 CMO S電路,及連 接上述髙電壓電源與第2输出波節間而外加上述第1信號 於閘極之第3 P頻道型MO S電晶體,及具有連接外加上 述第2輸出波節與低電壓之低電壓電源間,而將上述第1 CMO S電路之上述第1輸出波節的電位外加在閘極上的 第4 P頻道型MO S之第1中間電路,及具有連接上述高 電壓電源與第3輸出波節間而將上述第1中間電路之第2 输出波節電位外加於閘極的第5 P—MO S,並具有連接 上述第3輸出波節與上述低竃壓電源之間,而將輸出信號 外加於閘極上的第6 P頻道型MO S電晶體,藉上述第3 輸出波節輸出上述第1信號之第2中間電路,及串聯上述 髙電壓電源與第4输出波節間的上述第7及第8 P頻道型 MO S電晶體,及連接在上述第4输出波節與第2输入波 節間的第2 N頻道型MO S電晶體,具吸合用功能之上述 第7P 頻道型MOS電晶體的閘極上外加有上述第1中 間電路之上述第2输出波節的電位,且連接在具有拉曳用 功能之上述第2 N頻道型MO S電晶體源極的第2输入波 節上外加有上述輸入信號的反相信號,並以共同的低電壓 外加在上述第8 P頻道型MO S電晶體及上述第2 N頻道 型MO S電晶體的各個閘極上,從上述第4輸出波節朝外 部輸出作爲上述輸出信號之具有上述髙電壓與接地電壓間 振幅之信號所成的第2CM0S電路· 根據該第5之發明,省略上述第1發明之第2及第4 本紙汍尺度適用中园國家標準(CNS ) A4規格(210X297公釐) I:---il·---裝------訂 (請先W讀背面之注意事項再填寫本頁) -16 - A7 _B7__ 五、發明説明(l4 ) N — MOS ·输入信號爲接地電壓位準〔β〇”位準〕時 ,開啓第1Ν — MOS,隨後進行與上述第1發明相同的 作用而输出髙電壓位準〔“1”位準〕之输出信號•在此 狀態下,該狀態中第1、第3及第6P—M0S與第2Ν 一 MO S爲關閉狀態,因此正位準變換電路內並未存在有 靜態之直流電流流徑•又,输入信號是從接地位準變化至 高電壓位準〔“1"位準〕時,關閉第1N — M0S,而 開啓第2N — M0S,隨後進行與第1發明相同的作用而 输出接地位準之输出信號•該第5之發明同樣只須以容許 閘極氧化膜耐壓低於髙電壓電源之MO S電晶體構成電路 即可,並可較上述第3習知電路進行髙速之動作,而可抑 制負載驅動能力的降低· 第6發明之位準樊換電路之特徵係於上述第1至第5 之發明中,上述第1之信號爲具有在上述髙電壓與上述低 電壓間振幅的信號,使該第1信號形成與上述輸出信號獨 立而朝外部输出之構成· 經沪部中央標準局货工消费合作杜印掣 I:---- ---------IT (請先閲讀背面之注意事項再填寫本頁) 根據該第6之發明係形成較上述第1至第5發明電路 寬廣之運用範圍者· 第7發明之位準變換電路之特徵爲在上述第1至第6 之發明中,將上述第4及第6 Ρ頻道型MO S電晶體的基 片分別連接在源極側上,而與其他的Ρ頻道型MO S電晶 體的基片分離者。 根據該第7發明之位準變換電路而可更減輕對於第4 及第6 P -MO S之閘極氧化膜的負載· 本纸认尺度適用中國國家標準(CNS ) Α4規格(210X297公釐) ' -17 - 經济部中央標4,-局只工消资合作社印製 A7 _____ B7_ 五、發明説明(15 ) 第8發明之位準變換電路的特徵爲在上述第1至第7 之發明中,具備連接在外加有低電壓之低電壓電源與接地 間而輸出具有上述低電壓與接地電壓間振幅的信號之低電 源電路,及將上述低電源電路所输出的信號位準變換爲具 有高於上述低電壓之高電壓與接地電壓間振幅的信號之半 導體積體電路中,上述位準變換電路是以上述第1至第7 之發明的位準變換電路所構成· 根據上述之第8發明爲在積體化之位準變化電路中可 達成與上述第1至第7發明相同的作用· 【發明之實施形態】 根據圖式說明本發明之實施形態如下•圚1爲本發明 第1賁施形態之位準變換電路之電路圖〔對應於第1、第 2及第6之發明〕。 該位準變換電路是連接髙電壓〔5V : VDD〕電源 與接地之間,擷取具有低電壓〔3V : VCC〕與接地電 壓〔0V〕間振幅之輸入信號的第1CM0S 電路1〇 ,及連接在5V與接地之間而輸出具有5V〜0V間振幅 之輸出信號OUT1的第2 CMOS電路20,及連接 該等第1及第2CMOS電路10、20間的第1及第2 中間電路30、40 ·在此,構成該等各電路10〜40 所有的MOS電晶體〔如下所述〕具有容許閘極氧化膜 耐壓低於5V且高於3V之特性者* 更具體而言,CMO S電路1 0是以串聯5 V電源與 本紙烺尺度適用中S國家標準(CNS ) A4規格(2I〇X297公釐) --------„Ί------1T------ • . - (請先聞讀背面之注意事項再填寫本頁) -18 - A7 B7 五、發明説明() 16 波節N1間的P — M0S11、12,及串聯上述波節 N1與接地間的N— M0S13、14所構成。p — MO S 1 1爲具有吸合的功能,在其閘極上外加有中間電 路4 0的輸出〔第1信號〕,且n — MOS 1 4具有拉曳 的功能’而在其閘極上係形成外加上述輸入信號I N 1 者。 P— MOS 1 2及N — MOS 1 3是分別設置作爲p —MOS 1 1及N— MOS 1 4之過電壓保護之用,在各 個閘極上外加共同之3 V電源。又,p— MOS 1 2之 基片〔N型阱領域〕是與p— MOS 1 1之基片[N型阱 領域〕相同而連接5V電源,N— M0S13之基片是 與N-MO S 1 4的基片同而接地連接。 CMO S電路2 0是與上述CMO S電路1 〇相同之 元件所構成’係以串聯5 V電源與波節N 2間之卩-M0S2 1 、22 ’及串聯波節N2與接地間的N — MOS23 ' 24所構成》吸合用功能之p— M0S21 經濟部中央標隼局員工消費合作社印製 (請先閱讀背面之注意事項再填寫本頁) 的閘極上外加上述中間電路3 0的輸出,拉曳用功能之N —MO S 2 4的閘極上則外加有上述輸入信號I N 1的 反相信號I N 2。 另一方面’中間電路3 0係將連接5 V與波節N 3間 之上述中間電路4 0的輸出〔第1信號〕外加在閘極的p —MOS 3 1 ,及連接在上述波節N 3與3V電源間而 將上述 CMOS電路10的波節N1電位外加在閘極的 P—MOS 3 2所構成。又,P—MOS 3 1的基片是與 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) A7 B7 經浐部中央標隼局貝工消费"作社印繁 五、 發明説明 (17) | P 一 Μ 0 S 3 2 的 基 片 同 而 連 接在5 V電 源 上 • 1 中 間 電 路 4 0 是 與 上 述 中 間電路 3 0 相 同 之 元 件所 構 1 成 > 是 以 連 接 在 5 V 電 源 與 波節N 4 間而 將 上 述 中 間電 路 1 I 請 1 3 0 的 波 節 Ν ί !的電位外加在閘極上之P - Μ 0 S 4 1 先 Μ 1 I 之間而 1 » 及 連 接 波 節 N 4 與 3 V 電 源 將输 出 信 號 0 U Τ 1 背 面 I 外 加 在 閘 極 上 所 構 成 〇 意 1 • 1 I 並 且 > 藉 C Μ 0 S 電 路 2 0的波 節Ν 2 而 以 5 V〔 «1 事 項 1 再 1 1 *» 位 準 ] 0 V [ Μ 0 »» 位 準〕之振幅 輸 入 與 輸 入信 號 填 寫 本 T 裝 I Ν 1 同 相 的 输 出 信 號 0 U T 1,另 外藉 中 間 電 路 4 0 的 頁 1 1 波 節 Ν 4 具 有 5 V [ II 1 ft 位 準〕〜 3 V ( «1 0 >» 位準 ] 1 1 間 的 振 幅 而 輸 出 與 输 入 信 號 同 相之輸 出信 號 0 U Τ 2者 • 1 I 在 此 爲 了 使 正 電 路 正 確 動作, 各電 晶 體 的 開 啓電 阻 訂 1 設 定 在 以 下 的 條件 〇 即 C Μ 0 S電 路1 0 的 Ρ — Μ 0 S 1 1 I 1 1 1 2 的 串 聯 開 啓 電 阻 設 定各個 電晶 體 的 方 位 而形 成 1 1 大 於 Ν 一 Μ 0 £ ] 3 ] L 4之串聯開啓電阻者* 在 1 1 C Μ 0 S 電 路 2 0 的 Ρ — Μ 0 S 2 ] L、2 2 與 Ν - % 1 Μ 0 S 2 3 % 2 4 也 具 有 相 同 的設定 •此 外 9 設 定 使中 間 1 1 電 路 3 0 的 P — Μ 0 S 3 1 的 開啓電 阻大 於 Ρ — Μ 0 S ! I 3 2 的 開 啓 電 阻 » 且 使 中 間 電 路4 0 之 Ρ - -Μ 0 S 4 1 | 的 開 啓 電 阻 大 於 Ρ 一 Μ 0 S 4 2的開 啓電 阻 而 設 定 各個 電 1 1 晶 體 的 方 位 〇 1 1 其 次 , 說 明 上 述 構 成 之 位 準變換 電路 的 動 作 如 下· 1 1 首 先 9 說 明 供 應 3 V t 1 位準〕 之输 入 信 號 時的動 作 1 1 9 輸 入 信 號 I N 1 爲 3 V ( ] .位準〕 時 該信號I Ν 1 1 1 本紙汍尺度適用中园國家標準(CNS ) A4说格(210X297公釐) • 20 - A7 B7 經濟部中央標準局兑工消費合作社印製 五、 發明説明 (18 ) 1 | 開 啓外 加 於 閘 極 之 Ν — Μ 0 S 1 4 » 波節 Ν 1 從 上 述 開 啓 1 電 阻的 設 定 输 出 接近 0 V的電壓 •其結果 ,可開啓Ρ - 一 1 Μ 0 S 3 2 赘 而 波 節 Ν 3 則 輸 出 接 近 3 V 的 電 壓 開 啓 Ρ 1 請 1 一 Μ 0 S 4 1 2 1 0 先 Μ 1 I 讀 1 另 一 方 面 9 在 Ν — Μ 0 S 2 4 的 閘 極 上 外 加 0 V C 0 背 1 1 之 1 位 準〕 的 输 入 信 號 I Ν 2 t 因 此 可 關 閉 Ν 一 Μ 0 S 2 4 9 i | 而 使波節 Ν 2 的 電 位 形 成 5 V • 其 結 果 可 關 閉 Ρ 一 事 項 再 1 1 Μ 0 S 4 2 » 而 由 於 Ρ 一 Μ 0 S 4 1 係 呈 開 啓 狀 因 此 Ν 4 填 寫 本 1 裝 的 電位 形 成 5 V 〇 當 波 節 Ν 4 的 電 位 一 旦 形 成 5 V 時 關 頁 1 1 閉 Ρ - Μ 0 S 1 1 、 3 1 而 使波 節 Ν 1 的 電 位 形 成 0 V 1 1 , 使波 節 Ν 3 的 電 位 形 成 3 V 〇 因 此 ♦ 輸 出 信 號 0 U Τ 1 1 I 及 0 U Τ 2 形 成 5 V C 1 位 準 〇 訂 I 再 者 9 在 此 狀 態 t Ρ — Μ 0 S 1 1 3 1 、 4 1 及 1 1 I Ν -Μ 0 S 2 4 係 呈 開 啓 狀 態 瞀 因 此 在 準 變 換 電 路 內 並 未 1 1 1 存 在有靜態 直 流 電 流 流 徑 • 1 1 % 1 其 次 說 明 输 入 信 號 I Ν 1 從 3 V C ·· 1 99 位 準 變 化 爲 0 V ** ( 〕,, 位準〕 時的動作如下 1 1 關 閉 Ν — Μ 0 S 1 4 且 同 時 關 閉 Ρ — Μ 0 S 1 1 > 1 I 因 此波 節 Ν 1 的 電 位 係 呈 未 定 狀 態 9 但 是 输 入 信 號 1 I Ν 2 爲 3 V C <· 1 »» 位 準 ) 因 此 可 開 啓 Ν — Μ 0 S 1 1 Γ 2 4, 此 時 同 樣 開 啓 Ρ — Μ 0 S 2 1 但 是 波 節 Ν 2 的 電 1 1 I 位 則接 近 0 V 0 其 結 果 會 將 Ρ — Μ 0 S 4 2 開 啓 此 時也 1 1 同 〇 樣開 啓 Ρ Μ 0 S 4 1 但波節 Ν 4 爲 接近 3 V 的 電 位 1 1 1 1 本紙张尺度適用中SI國家標準(CNS ) A4規格(210X297公釐) 經濟部中央標準局員工消費合作社印製 A7 ____B7 五、發明説明() 19
當波節N 4形成接近3 V的電位時,開啓p — MO S 11 、31 ,波節N1由於N — M0S14已經關閉而 輸出5V。其結果,同時關閉P— MOS3 2 ,波節N3 的電位也同樣形成5V,因此而關閉P - M0S4 1 、 21切斷直流電電流流徑,波節 N2輸出0V〔 “〇” 位準〕’而波節N4則輸出3V。因此,输出信號 〇UT1爲0V〔 “〇”位準〕、輸出信號OUT2則 輸出3 V〔" 0 ”位準]。 在上述的動作中,不致在各個電晶體的閘極與源極及 汲極或基片之間外加超過3V的電壓。但是,在P- MOS32&P —MOS42上加上5V至〇V之振幅 信號,加上0 V時雖在閘極氧化膜上加上超過過渡性之3 V電壓,但是在靜止狀態下,開啓該MO S電晶體,而在 源極.汲極之間形成連接3V電源之頻道,基板電位的5 V是從閘極氧化膜予以遮斷,因此在該閘極氧化膜上不會 附加超過靜態3 V的電位。 如上述本實施形態之位準變換電路中,由於在上述各 電晶體之閘極氧化膜上未加上超過靜態3 V的電位,因此 僅藉著容許閘極氧化膜耐壓低於5V之MOS電晶體構 成電路。如上述,可以簡單之製造過程實現低消耗電力的 位準變換電路。此外,所供應之電源位準是以開啓電晶體 而供應其次之電晶體閘極的方式,因此在閘極電壓之振幅 的限制上不僅可高速作動利用源極從動電晶體的關閉效果 之上述第3習知電路,並可同時抑制負載驅動能力的降低 本紙張尺度適用中國國家標準(CNS〉Α4規格(210X 297公釐) I-----.---------1Τ------^ (請先閱讀背面之注意事項再填寫本頁) -22 - 五、發明説明(2〇 ) 〇 又,本實施形態中,低電壓位準皆形成3V *但是如 其他也存在有2V電位時’僅將P—MOS12及P— MO S 2 2之閘極連接在2V電壓源時,且僅將P — MOS32及P—MOS42之汲極連接於2V 電壓時 同樣可使電路正常動作·將連接3 V電源的端子個別連接 在其他低電壅位準,可藉此調整電晶體的開啓電阻而具有 尺寸設定之自由度。 圖2爲本發明第2實施形態之位準變換電路的電路圖 ,與圊1共同的元件係賦予相同的符號〔對應第3發明〕 〇 經浐部中央標準局Θ工消费含作社印來 (請先閲讀背面之注意事項再填寫本頁) 在上述圖1表示之構成中,即使直接將具有0V至3 V振幅的輸入信號連接在N_MO S 2 3的源極上時也不 致損傷電路動作*如上述之本實施形態爲表示省略圖1表 示電路之N— MOS24時之例•即,在上述CMOS 電路2 0代替上而設置之CMO S電路2 0*爲省略N — MOS24而形成直接將輸入信號IN1外加於N— MOS23的源極之構成。 根據該位準變換電路,輸入信號IN1爲3V〔 “1 ”位準〕時,進行與上述第1實施形態相同的動作,而輸 出5V 〔“1”位準〕的输出信號OUT1及OUT2 。在此狀態下,P —M0S11、31、42係呈關閉 狀態,此外N- MOS23也是關閉狀態,因此在正位 準變換電路內並未存在有靜態的直流電流流徑•另一方面 本紙浓尺度適用中國國家標準(CNS ) A4規格(210X297公釐) -23 - 經浐部中央標準局兵工消费合作杜印裝 A 7 ___B7_ 五、發明説明(21 ) ,輸入信號IN1從3 v C “1"位準〕變化爲0V〔 "1”位準〕時,關閉N— M0S14而開啓N— MO S 2 3,因此與第1實施形態相同,輸入信號 0UT1變化爲0V〔 M0"位準〕,输出信號0UT2 則是變化爲3 V〔 “ 0 ”位準〕· 本實施之形態除了具有與上述第1實施形態相同之優 點外,可省略圖1表示之N — MOS24,且可以1種的 輸入信號,而可獲得較第1實施形態簡化的構成· 圖3爲本發明第3實施形態之位準變換電路之電路圖 ,而在與圖1相同的元件上賦予相同的符號[對應第4之 發明〕。 上述圖1表示之構成中,在N — MOS 1 3的源極上 即使直接連接具有〇 y〜3 V振幅的輸入信號也不會影響 電路動作·如上述,本實施形態是表示省略圖1表示電路 之N - M0S14時之例•即,代替上述CMOS電路 10而設置之〇1^05 10’係省略1^一1^05 14而 直接形成N-MO S 1 3’的源極而外加輸入信號I N 2 之構成者。 根據該位準變換電路,输入信號IN2爲0V〔 “〇 ”位準〕時,開啓N— MOS13而進行與上述第1實 施形態相同的動作,输出5V〔 “1”位準〕的输出信號 OUT1及OUT2。在此狀態下,P—MOS11、 3 1、4 2係呈關閉狀態,因此在正位準變換電路內並未 存在有靜態的直流電流流徑· 本紙汍尺度適用中國國家標準(CNS ) A4規格(210X297公釐) ' -24 - I:---^---.---^------1T (請先閲讀背面之注意事項再填寫本頁) A7 _B7___ 五、發明説明(22 ) 另一方面,輸入信號IN2從0V [ “〇”位準〕變 化爲3 V t “1"位準〕時,關閉N — MOS13而另 一方面開啓N — MOS 2 4,隨後進行與第1實施形態相 同的動作,使输入信號OUT 1變化爲0V〔 “〇"位 準〕,而输出信號0UT2則變化爲3V 〔 “0"位準 ]。 如上述,相對於輸入信號I N 2输出反相的輸出信號 OUT 1 及 0UT2· 本實施之形態除了具有與上述第1實施形態相同之優 點外,可省略圚1表示之N — MOS 1 4,且可以1種的 輸入信號,而可獲得較第1實施形態簡化的構成· 圖4爲本發明第4實施形態之位準變換電路之電路圖 ,而在與圖1相同的示件上賦予相同的符號〔對應第5之 發明〕· 經濟部中央標準局只工消费合作杜印取 (請先閲讀背面之注意事項再填寫本頁) 上述圖1表示之構成中,在N - MOS 1 3及N -MO S 2 3的源極上即使直接連接具有0 V至3 V振幅的 輸入信號也不會影響電路動作·如上述,本實施形態是表 示省略圖1表示電路之 N — M0S14及N — MOS 24時之例•即,代替上述 CMOS電路10及20而 設置之CMOS10,、20’係省略N_ MOS14 及24而直接形成N - MOS 13及2 3的源極而分別 外加輸入信號IN1及IN2之構成考。 根據該位準變換電路,输入信號IN1爲〇V〔 “〇 ”位準〕時,開啓N - MOS 13,隨後進行與上述第 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) -25 - A7 B7 經济部中央標準局只工消费合作社印繁 五、 發明説明 (23 ) 1 1 1 實 施 形 態 相同 的 動 作 1 輸 出 5 V〔 “ 1 •t 位 準 的 输 出 1 信 號 0 U 丁 1及 0 U 丁 2 9 此 時 ,Ρ - Μ 0 S 1 1 3 1 1 1 、 4 2 係 呈 關閉 狀 態 » 且 在 N 一 Μ 0 S 2 3 的 源 極 上 外 加 I 1 請 1 3 V C U 1 ,’位 準 ] 的 輸 入 信 號 I Ν 2 * 因 而 可 同 時 關 閉 先 Μ 1 I 讀 1 | 該 N — Μ 0 S 2 3 0 其 結 果 • 在 此在狀 態 下 正 位 準 變 換 背 面 1 之 1 電 路 內 並 未存在有靜態 的 直 流 電 流流徑 〇 I I •1 另 一 方 面, 输 入 信 號 I N 1 從0 V C Μ 0 η 位 準 ] 變 事 項 再 1 1 I 化 爲 3 V [ ** 1 位 準 3 時 f 關 閉Ν - Μ 0 S 1 3 而 另 — . 填 寫 本 1 裝 方 齒 開 啓 Ν -Μ 0 S 2 3 * 隨 後 並進行 與 第 1 實 施 形 態 相 頁 1 1 同 的 動 作 使输 入 信 號 OUT] L變化爲( 〕V 〔 “ 0 ·, 位 1 1 準 > 而 输出信 猇 0 U T 2 則 變 化爲3 V [ U 0 99 位準 ] 1 I 0 訂 1 如 上 述 ,相 對 於 輸 入 信 號 I Ν 1输 出 反 相 的 输 出 信 號 1 1 I 0 U T 1 及 0 U Τ 2 • 1 1 I 本 實 施 之形 態 除 了 具 有 與 上 述第1 實 施 形 態 相 同 之 優 1 1 點 外 可 省 略圖 1 表 示 之 N — Μ 0 S 1 4 及 Ν — Μ 0 S 1 1 2 4 而 可 獲得 較 第 1 實 施 形 態 簡化的 構 成 〇 1 1 圖 5 爲 本發 明 第 5 實 施 形 態 之位準 變 換 電 路 之 電 路 圖 1 贅 而 在 與 圖 1相 同 的 元 件 上 賦 予 相同的 符 號 C 對 應 第 7 之 I 發 明 ] 〇 1 1 本 實 施 形態 » 是 在 上 述 圚 1 的構成 中 設 置 與 上 述 中 間 1 1 電 路 3 0 4 0 不 同 基 片 連 接構成之中 間 電 路 3 0 * 、 1 1 4 0 •來代替上述中間電路3 C 4 0 « 即, 在上述第] 1 1 實 施 形 態 中 ,藉 Ρ 一 Μ 0 S 2 1 2 及 Ρ - -M C > S 4 2開啓 1 1 本紙张尺度適用中园國家標準(CNS ) A4規格(210X297公釐) -26 _ A7 B7 經濟部中央標率局只工消费合作杜印製 五、 發明説明 (24 ) 1 時 所 形 成 的 頻 道 使 基 板 電 位 的 5 V 從 閘 極 氧 化 膜 予以遮 斷 1 而說 明 在 該 電 晶 體 的 氧 化 膜 上 並 未外加 超 過 靜 態3 V 之 1 1 電 位 的 點 β 但 針 對 該 點 本 實 施 形 態 是 將 Ρ — Μ 0 S 3 2 1 I 請 1 及 P — Μ 0 S 4 2 之 基 板所成 的 Ν 型 阱 C 基 片 ) 從其他 之 先 閱 1 1 讀 1 P — Μ 0 S的N型阱 〔基片: 分離而分別連接在源極上 背 1 9 藉 此 可 更 爲 減輕 對 於 該 Ρ 一 Μ 0 S 3 2 及 Ρ 一 Μ 0 S 冬 i 1 I 4 2 閘 極 氧 化 膜 的 負 載者 〇 事 項 再 1 I 此 時 之 電 路 動 作 是 與 上 述 第 1 實 施 形 態 完 全 相同· 填 寫 本 1 裝 圚 6 爲 本 發 明 第 6 實 施 形 態 之 半 導 體稹 體 電 路之電 路 頁 1 1 圖 與 圖 1 共 同 的 元 件 上 賦 予 相 同 的 符 號 C 對 應 第8的 發 1 1 明 e 1 I 本 實 施 形 態 係 將 上 述 圖 1 表 示 之 位 準 變 換 電 路應用 於 訂 1 積 體 電 路 之 三 態 緩 衝 軍 路 者 〇 該 三 態 緩衝 電 路 具 備3 V 系 1 1 I 之 邏 輯 電 路 5 0 ♦ 該 邏 輯 電 路 5 0 的 输 出 側 是 連 接在圖 1 1 1 | 表 示 之 構 成 的 位 準 變 換 電 路 上 〇 3 V 系 的 邏 輯 電 路5 0 具 1 1 有 數 據 端 子 5 1 及 啓 動 端 子 5 2 而 爲 Η A Ν D 閘極5 3 % 1 反 相 器 5 4 5 5 及 Ν 0 R 閘極5 6所構成《 此外 I 1 在 上 述 位 準 變 換 電 路 的 输 出 側 上 經 由 前 置 緩衝 電 路6 0 連 1 I 接 有 主 緩 衝 電 路 7 0 〇 * 刖 置 緩 衝 電 路 6 0 是 以 Ρ -Μ 0 S I 6 1 % 6 2 所 構 成 而 將 5 V 3 V 間 的 振 幅 信 號供應 至 1 1 P — Μ 0 S 7 1 » 並 且 主 緩 衝 電 路 7 0 是 以 Ρ 一 Μ 0 S 1 1 7 1 、 7 2 及 Ν — Μ 0 S 7 3 7 4 所 構 成 贅 而 形成可 從 1 1 連 接其 輸 出 之 輸 出 襯 墊 8 0 而 朝 積 體 電 路 外 部 輸出輸出 信 1 1 號 0 U Τ 者 〇 1 本紙汍尺度適用中园國家標準(CNS ) A4说格(210X297公釐) _ 27 - 經济部中央標率局只工消费合作社印製 A7 __B7_ 五、發明説明(25 ) 其次,說明其動作如下· 啓動端子52上供應0V[ “0”位準〕時,在p-
MOS71上外加5V〔 "1”位準〕、在N — MOS 74上外加〇V〔 “0"位準〕,輸出襯墊80係形成髙 阻抗的狀態•另一方面,啓動端子52上供應3V〔 “1 "位準〕且數據端子51上供應3V 〔“1”位準〕時 ,在P — MOS71的閘極上外加3V〔 “0"位準〕、 N — MOS7 4的閘極上外加〇V〔 “0”位準〕,而輸 出襯墊8 0係形成5 V ( “ 1 ”位準〕者* 又,在啓動端子52上供應3V〔 “1”位準〕且數 據端子51上供應0V 〔 “〇"位準〕時,在P — MOS71的閘極上外加3V[ “0"位準〕、N— MOS74的閘極上外加3V〔 “1”位準),而输出襯 墊80係形成0V〔 “0"位準〕,而具有三態緩衝器之 功能者· 此外,將P—MO S 7 1的閘極連接在位準變換電路 的中間電路40的输出波節N4〔OUT2〕上,藉此 也可省略前置緩衝電路70· 在上述各實施形態中雖已說明5 V及3 V電源的場合 ,但是在0. 25裝置世代中,可預知閘極氧化膜耐 壓形成在3. 3V以下,於該裝置世代中也可以髙電壓爲 3. 3V,低電壓爲2V等組合而運用在本發明之中者· 【發明效果】 本紙ifc尺度適用中國國家標準(CNS ) A4規格(210X297公釐) ----------^------1T------1 (锖先閱讀背面之注意事項再填寫本頁) -28 - 經^'部中央標隼局:^工消费合作杜印裝 A7 __B7_ 五、發明説明(26 ) 如以上詳細說明,根據本發明位準變換電路只須以閘 極氧化膜耐壓低於高電壓電源位準的MO S電晶體構成即 可,且不會增加靜止時的消耗電力而可將信號電壓振幅從 低電壓電源的振幅變換爲髙電壓電源的振幅•藉此不致使 製造過程複雜而可實現低消耗電力之位準變換電路者。此 外,可進行較上述第3習知電路之高速動作,並可抑制負 載驅動能力的降低•又,使連接MO S電晶體的電壓電源 分別形成不同的低電壓之電壓源,而可藉以調整電晶體的 開啓電阻,並同時可具有方位設定之自由度者* 根據第2發明之位準變換電路可使上述第1發明的電 路不致錯誤而可進行確實的動作· 根據第3發明之位準變換電路可以較上述第1發明簡 單的構成獲得相同的效果。 根據第4發明之位準變換電路可以較上述第1發明簡 單的構成獲得相同的效果》 根據第5發明之位準變換電路可以較上述第1發明簡 單的構成獲得相同的效果· ' 根據第6發明之位準變換電路可擴張上述第1至第5 發明之電路的應用範圍· 根據第7發明之位準變換電路,於上述第1至第6發 明的電路中,可更爲減輕對於第4及第6 P—MO S閘極 氧化膜的負載· 根據第8發明之半導體稹體電路,於積體化之變換電 路中,可獲得與上述第1至第7發明相同的效果。 本紙汍尺度適用中0國家標準(CNS ) A4規格(210X297公釐) 1^---;--1,---裝------訂------象 (請先閲讀背面之注意事項存填寫本頁) -29 - 經济部中央標羋局只工消费合作社印製 A7 B7 五、發明説明(27) [®示之簡單說明】 ® 1爲表示本發明第1實施形態位準變換電路之電路 圖。 阃2爲表示本發明第2實施形態位準變換電路之電路 圖。 阖3爲表示本發明第3實施形態位準變換電路之電路 圖· 圖4爲表示本發明第4實施形態位準變換電路之電路 圖。 圖5爲表示本發明第5實施形態位準變換電路之電路 圖。 圖6爲表示本發明第6實施形態半導體積體電路之電 路圖。 圖7爲表示習知位準變換電路之構成的電路圖〔第1 之習知電路〕》 圖8爲表示習知位準變換電路之構成的電路圖〔第2 之習知電路〕。 圖9爲表示習知位準變換電路之構成的電路圖〔第3 之習知電路〕。 【符號說明】 10 第1CMOS電路 20 第2CMOS電路 30 第1之中間電路 本紙恨尺度適用中國國家標準(CNS ) A4規格(210X297公釐) I---^丨丨---#------1T (婧先閲讀背面之注意事項再填寫本頁) -30 - 五、發明説明(28) A7 B7 經浒部中央標率局只工消费含作社印製 4 0 第 2 1 1 第 1. 1 2 第 2 1 3 第 1 1 4 第 2 2 1 第 7 2 2 第 8 2 3 第 2 2 4 第 3 3 1 第 3 3 2 第 4 4 1 第 5 4 2 第 6 Ν 1 第 1 Ν 2 第 4 Ν 3 第 2 Ν 4 第 3 V D D 5 V V C C 3 V I Ν 1 輸 入 I Ν 2 輸 入
之中間電路 P - Μ 0 S
Ρ - Μ 0 S
Ν - Μ 0 S
Ν - Μ Ο S
Ρ - Μ Ο S
Ρ - Μ Ο S
或第3Ν— MOS 或第4N—MOS Ρ - Μ Ο S
Ρ - Μ Ο S
Ρ - Μ Ο S
Ρ ,- Μ Ο S 之輸出波節 之输出波節 之輸出波節 之輸出波節 電源 電源 信號 信號ΙΝ1的反相信號 本紙仄尺度適用中國國家標準(CNS > Α4规格(210X297公釐) 11 ^ - -裝— I I ~~ 訂 {請先閲讀背面之注意事項再填寫本頁) -31 -
Claims (1)
- A8 B8 C8 ______ D8 六、申請專利範圍 1 種位準變換電路,其特徵爲,具備: 具有串聯在外加高電壓之高電壓電源與第1輸出波節 間的第1及第2 P頻道型MO S電晶體、及串聯在上述第 1輸出波節與接地間的第1及第2N — M0S 電晶體, 具吸合用功能之上述第1 P頻道型MO S電晶體的閘極上 外加第1信號,而在拉曳用功能之上述第2N頻道型 MO S電晶體的閘極上外加具有低於上述高電壓之低電壓 與接地電壓間振幅的输入信號,上述第2 P頻道型MO S 電晶體及上述第1N頻道型MOS電晶體之各閘極係形 成共同之低電壓而外加第1 CMO S電路; .連接上述電壓電源與第2输出波節間而外加上述第1 信號於閘極之第3 P頻道型MO S電晶體,及具有連接外 加有上述第2輸出波節與低電壓的低電壓電源之間,而將 上述第1 CMOS電路之上述第1輸出波節的電位外加在 閘極上之第4 P頻道型M〇 S電晶體的第1中間電路; 經濟部中央標準局員工消费合作社印製 —1 II ! - —I I — ^ .1— ^^1 - ---- — ^^1 —^1 1 = (請先閲讀背面之注意事項再填寫本頁) 具有連接上述髙電壓霄源與第3输出波節間而將上述 第1中間電路之第2输出波節的電位外加在閘極的第5 P 頻道型MO S電晶體,及連接上述第3輸出波節與上述低 電壓電源之間,而將輸出信號外加於閘極上之第6 P頻道 型M〇 S電晶體,藉上述第3输出波節串聯输出上述第1 信號之第2中間電路;及, 串聯在上述髙電壓電源與第4輸出波節之間的上述第 7及第8P頻道型MOS電晶體’及串聯在上述第4輸 出波節與接地間的第3及第4N頻道型MOS電晶體’ 本纸張尺度適用中國國家標準(CNS ) A4規格(210x297公釐) -32 - 々、申請專利範圍 (請先Μ讀背面之注意事項再填寫本頁) 具吸合用功能之上述第7 P頻道型MO S電晶體的閘極上 外加有上述第1中間電路之上述第2输出波節電位,具拉 曳用功能之上述第4 N頻道型MO S電晶體的閘極上外加 有上述输入信號的反相信號,上述第8 P頻道型MO S電 晶體及上述第3 N頻道型MO S電晶體的各閘極上是以共 苘的低電壓予以外加,而從上述第4输出波節朝外部输出 作爲上述输出信號之具有上述高電壓與接地電壓間振幅之 信號所成的第2 CMO S電路· 2. 如申請專利範圍第1項所記載之位準變換電路, 其中上述第1 CMOS電路之上述第1及第2 P頻道型 MO S電晶體的串聯開啓電阻係設定大於上述第1及第 2N頻道型MOS電晶體的串聯開啓電阻,且上述第 2 CM〇 S電路的上述第7及第8 P頻道型MO S電晶體 的串聯開啓電阻係設定大於上述第3及第4 N頻道型 MO S電晶體之串聯開啓電阻,同時 經濟部中央標準局員工消費合作社印裝 上述第1中間電路之第3 P頻道型MOS電晶體的串 聯開啓電阻係設定大於第4 P頻道型MO S電晶體的開啓 電阻,另外上述第2中間電路之第5 P頻道型M〇 S電晶 體的開啓電阻係設定大於第6 P頻道型MO S電晶體的開 啓電阻者。 3. —種位準變換電路,其特徴爲*具備: 具有串聯在外加髙電壓之髙電壓電源與第1输出波節 間的第1及第2 P頻道型MO S電晶體、及串聯在上述第 1输出波節與接地間的第1及第2 N頻道型MO S電晶體 本紙張尺度適用中國國家標準(CNS ) A4规格(210X297公釐) -33 - A8 Β8 C8 D8 六、申請專利範圍 ,具吸合用功能之上述第1 P頻道型MO S電晶體的閘極 上外加第1信號*而在連接具有拉曳用功能之上述第2 N 頻道型MO S電晶體閘極上的输入波節上外加具有低於上 述高電壓之低電壓與接地電壓間振幅的输入信號,上述第 2 P頻道型M〇 S電晶體及上述第1 N頻道型MO S電晶 體之各閘極上外加共同之低電壓的第1 CMO S電路; 連接上述電壓電源與第2输出波節間而外加上述第1 信號於閘極之第3P頻道型MOS電晶體,及具有連接 外加上述第2輸出波節與低電壓的低電壓電源之間,而將 上述第1 CMOS電路之上述第1輸出波節的電位外加在 閘極上的第4 P頻道型MO S電晶體之第1中間電路; 經濟部中央標準局貝工消費合作社印裝 ^^1 —^1 II I ---1 —^1 I- I In Is— ^^1 n (請先閲讀背面之注意事項再填寫本頁) 具有連接上述髙電壓電源與第3输出波節間而將上述 第1中間電路之第2輸出波節的電位外加在閘極的第5 P —MOS,及連接上述第3之输出波節與上述低電壓電 源之間,而將输出信號外加.於閘極上的第6 P頻道型 MO S電晶體,藉上述第3输出波節串聯输出上述第1信 號之第2中間電路,及上述高電壓電源與第4输出波節間 的上述第7及第8P — MOS,及連接於上述第4输出波 節與接地間的第3 N頻道型MO S電晶體,具吸合用功能 之上述第7 P頻道型MO S電晶體的閘極上外加有上述第 1中間電路之上述第2輸出波節的電位,且具有上述第 8 P頻道型MO S電晶體及拉曳用功能之上述第3 N頻道 型MOS電晶體的各閘極上外加有共同的低電壓,從上 述第4輸出波節係朝外部輸出作爲上述輸出信號之具有上 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) -34 - A8 B8 C8 D8 六、申請專利範圍 述高電壓與接地電壓間振幅的信號所成之第2 CM〇 S電 路· 4 . 一種位準變換電路,其特徵爲,具備: 具有串聯外加有高電壓之髙電壓電源與第1輸出波節 間的第1及第2 P頻道型MO S電晶體,及連接在上述第 1輸出波節與输入波節間的第1 N頻道型MO S電晶體, 具吸合用功能之上述第1 P頻道型MO S電晶體的閘極上 外加第1信號,而在具有拉曳用功能之上述第1 N頻道型 MO S電晶體的源極上所連接的上述输入波節上外加具有 低於上述高電壓之低電壓與接地電壓間振幅的输入信號, 上述第2 P頻道型MO S電晶體及上述第1 N頻道型 MO S電晶體各閘極形成共同的低電應而予以外加之第1 C Μ ◦ S 電路; .. 經濟部中央標準局員工消費合作社印製 I :---:--,---^士表------訂 (請先閲讀背面之注意事項再填寫本頁) 連接上述高電壓電源與第2輸出波節間而外加上述第 1信號於閘極之第3 Ρ頻道型MOS電晶體,及具有連 接外加上述第2輸出波節與低電壓之低電壓電源之間,而 將上述第1 CMO S電路之上述第1输出波節的電位外加 在閘極上之第4 Ρ頻道型MO S所成的第1中間電路: 具有連接上述高電壓電源與第3输出波節間而將上述 第1中間電路之第2输出波節的電位外加在閘極的第5 Ρ —MOS上,及連接上述第3输出波節與上述低電壓電 源之間,而將输出信號外加在閘極上的第6 Ρ頻道型 MO S電晶體,藉上述第3输出波節串聯而输出上述第1 信號之第2中間電路;及, 本纸張尺度適用中國國家標準(CNS ) Α4規格(210Χ297公釐) -35 - A8 B8 C8 D8 々、申請專利範圍 (請先閲讀背面之注意事項再填寫本頁) 串聯上述高電壓電源與第4輸出波節間之上述第7及 第8 P頻道型MO S電晶體,及串聯在上述第4输出波節 與接地間的第2及第3 N頻道型MO S電晶體,具吸合用 功能之上述第7 P頻道型MO S電晶體的閘極上外加有上 述第1中間電路之上述第2输出波節的電位,且具有拉曳 用功能的上述第3 N頻道型MO S電晶體的閘極上外加有 上述输入信號的反相信號,並以共同的低電壓外加在上述 第8 P頻道型MO S電晶體及上述第2 N頻道型MO S電 晶體的各個聞極上,從上述第4输出波節朝外部输出作爲 上述输出信號之具有上述髙電壓與接地電壓間振幅的信號 所成之第2CM0S電路· 5. —種位準變換電路,其特徵爲,具備: 經濟部中央標準局員工消费合作社印製 具有串聯於外加有高電壓的高電壓電源與第1輸出波 節間的第1及第2 P頻道型MO S電晶體,及連接在上述 第1輸出波節與第1輸入波節間的第1 N頻道型MOS電 晶體,具吸合用功能之上述第1 P頻道型MO S電晶體的 閘極上外加第1信號,而在具有拉曳用功能之上述第1 N 頻道型MO S電晶體源極上所連接的上述輸入波節上外加 具有低於上述髙電壓之低電壓與接地電壓間振幅的輸入信 號,上述第2 P頻道型MOS電晶體及上述第1N頻道 型MOS 電晶體之各閘極的低電壓係形成共同而外加之 第1 C Μ 0 S電路; 連接上述髙電壓電源與第2输出波節間而外加上述第 1信號於閘極的第3 Ρ頻道型MOS電晶體,及具有連 本紙張尺度適用中國國家標準(CNS ) Α4規格(210Χ297公釐) -36 - A8 B8 C8 D8 六、申請專利範圍 接外加上述第2输出波節與低電壓之低電壓電源之間,而 將上述第1 CMOS電路之上述第1输出波節的電位外加 在閘極上之第4 P頻道型MOS的第1中間電路; 具有連接上述高電應電源與第3输出波節間而將上述 第1中間電路之第2输出波節的電位外加在閘極的第5 P 頻道型MO S,並具有連接上述第3输出波節與上述低電 壓電源之間,而將输出信號外加於閘極上之第6 P頻道型 MO S電晶體,藉上述第3输出波節输出上述第1信號之 第2中間電路;及, 經濟部t央標準局員工消費合作社印製 111 Is - -I - _·..... H 士衣 n ^^1 HI κ (請先閲讀背面之注意事項再填寫本頁) 串聯上述高電壓電源與第4输出波節間的上述第7及 第8 P頻道型MO S電晶體,及連接在上述第4输出波節 與第2輸入波節間的第2 N頻道型MO S電晶體*具吸合 用功能之上述第7 P賴道型MO S電晶體的閘極上外加有 上述第1中間電路之上述第2输出波節的電位,且連接在 具有拉曳用功能之上述第2 N頻道型MOS電晶體源極 的第2输入波節上外加有上述输入信號的反相信號,並以 共同的低電壓外加在上述第8 P頻道型MO S電晶體及上 述第2 N頻道型MO S電晶體的各個閘極上,從上述第4 输出波節朝外部输出作爲上述輸出信號之具有上述髙電壓 與接地電壓間振幅的信號所成之第2 CM〇 S電路· 6.如申請專利範圍第3項所記載之位準變換電路* 其中上述第1之信號爲具有在上述高電壓與上述低電壓間 之振幅的信號,使該第1信號形成與上述输出信號獨立而 朝外部輸出之構成· 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) -37 - A8 B8 C8 ___ D8 六、申請專利範圍 7. 如申請專利範圍第3項所記載之位準變換電路, 其中上述第1之信號爲具有在上述髙電壓與上述低電壓間 之振幅的信號,使該第1信號形成與上述輸出信號1獨立而 朝外部输出之構成· 8. 如申請專利範圍第4項所記載之位準變換電路, 其中上述第1之信號爲具有在上述高電壓與上述低電壓間 之振幅的信號,使該第1信號形成與上述輸出信號獨立而 朝外部輸出之構成· 9. 如申請專利範圍第5項所記載之位準變換電路, 其中上述第1之信號爲具有在上述髙電壓與上述低電壓間 之振幅的信號,使該第1信號形成與上述輸出信號獨立而 朝外部输出之構成。 10. 如申請專利範圍第6項所記載之位準變換電路 ,其中將上述第4及第6P 頻道型MOS電晶體的基片 分別連接在源極側上,而與其他P頻道型MO S電晶體的 基片分離者· 經濟部中央標準局員工消費合作社印袋 ^^1 MH m ( 1^1 —^1 ^^^1 46J (請先閏讀背面之注意事項再填寫本頁) 1 1 .如申請專利範圍第7項所記載之位準變換電路 ,其中將上述第4及第6 P ·頻道型MO S電晶體的基片 分別連接在源極側上,而與其他P頻道型MO S電晶體的 基片分離者· 1 2.如申請專利範園第8項所記載之位準變換電路 ,其中將上述第4及第6P 頻道型MOS電晶體的基片 分別連接在源極側上,而與其他P頻道型MO S電晶體的 基片分離者。 本纸張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) -38 - 7、申請專利範圍 1 3.如申請專利範圍第9項所記載之位準變換電路 ,其中將上述第4及第6P頻道型MOS電晶體的基片 分別連接在源極側上,而與其他p頻道型mo sm晶體的 基片分離者· 1 4 . 一種半導體稹體電路,具備連接在外加有低電 壓之低電壓電源與接地間而输出具有上述低電壓與接地電 壓間振幅的信號之低電源用電路,及將上述低電源用電路 所输出的信號位準變換爲具有高於上述低電壓之高電壓與 接地電壓間之振幅信號所成的半導體積體電路中,其特徵 «PS» · 上述位準變換電路是以申請專利範圍第1項的位準變 換電路所構成者》 1 5 . —種半導雔積體電路,具備連接在外加有低電 壓之低電壓電源與接地間而输出具有上述低電壓與接地電 壓間振幅的信號之低電源用電路,及將上述低電源用電路 所输出的信號位準變換爲具有高於上述低電壓之髙電壓與 接地電壓間之振幅信號所成的半導體稹體電路中,其特徵 經濟部中央標準局員工消f合作社印裝 (請先閲讀背面之注意事項再填寫本頁) 倚 · 上述位準變換電路是以申請專利範圍第3項的位準變 換電路所構成者。 1 6 種半導體積體電路,具備連接在外加有低電 壓之低電壓電源與接地間而輸出具有上述低電壓與接地電 壓間振幅的信號之低電源用電路,及將上述低電源用電路 所输出的信號位準變換爲具有高於上述低電壓之髙電壓與 本纸張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) -39 - A8 B8 C8 D8 六、申請專利範圍 接地電壓間之振幅信號所成的半導體積體電路中,其特徵 爲. 上述位準變換電路是以申請專利範圍第4項的位準變 換電路所構成者· 1 7 .—種半導體積體電路,具備連接在外加有低電 壓之低電壓電源與接地間而输出具有上述低電壓與接地電 壓間振幅的信號之低電源用電路,及將上述低電源用電路 所輸出的信號位準變換爲具有高於上述低電壓之高電壓與 接地電壓間之振幅信號所成的半導體積體電路中,其特徵 爲 · 上述位準變換電路是以申請專利範圍第5項的位準變 換電路所構成者。 (請先閲讀背面之注意事項再填寫本頁) 經濟部中央標準局員工消費合作社印製 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) -40 -
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP06109196A JP3258229B2 (ja) | 1996-03-18 | 1996-03-18 | レベル変換回路及び半導体集積回路 |
Publications (1)
Publication Number | Publication Date |
---|---|
TW379438B true TW379438B (en) | 2000-01-11 |
Family
ID=13161073
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW086103195A TW379438B (en) | 1996-03-18 | 1997-03-14 | Level switch circuits and the semiconductor integrated circuit |
Country Status (4)
Country | Link |
---|---|
US (1) | US5880617A (zh) |
JP (1) | JP3258229B2 (zh) |
KR (1) | KR100275051B1 (zh) |
TW (1) | TW379438B (zh) |
Families Citing this family (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0996226B1 (en) * | 1998-10-23 | 2006-05-03 | Nippon Telegraph and Telephone Corporation | Voltage comparator |
GB2349997A (en) * | 1999-05-12 | 2000-11-15 | Sharp Kk | Voltage level converter for an active matrix LCD |
WO2001006611A2 (en) | 1999-07-16 | 2001-01-25 | Intel Corporation | Dual-level voltage shifters for low leakage power |
US6362652B1 (en) | 1999-12-20 | 2002-03-26 | Fujitsu Microelectronics, Inc. | High voltage buffer for submicron CMOS |
US6414534B1 (en) * | 2001-02-20 | 2002-07-02 | Taiwan Semiconductor Manufacturing Company | Level shifter for ultra-deep submicron CMOS designs |
US6563357B1 (en) | 2001-12-20 | 2003-05-13 | Intel Corporation | Level converting latch |
US6762957B2 (en) | 2001-12-20 | 2004-07-13 | Intel Corporation | Low clock swing latch for dual-supply voltage design |
JP3946077B2 (ja) * | 2002-04-24 | 2007-07-18 | 富士通株式会社 | ラッチ形レベルコンバータおよび受信回路 |
JP3730963B2 (ja) | 2003-01-21 | 2006-01-05 | 沖電気工業株式会社 | 半導体集積回路 |
JP3701942B2 (ja) | 2003-01-21 | 2005-10-05 | 沖電気工業株式会社 | レベル変換回路 |
JP4249597B2 (ja) * | 2003-11-13 | 2009-04-02 | 新日本無線株式会社 | レベルシフト回路 |
JP5012208B2 (ja) * | 2006-06-09 | 2012-08-29 | 富士通セミコンダクター株式会社 | レベルコンバータ |
ITMI20130058A1 (it) * | 2013-01-17 | 2014-07-17 | St Microelectronics Srl | Dispositivo level shifter. |
FR3095560B1 (fr) * | 2019-04-26 | 2021-12-03 | St Microelectronics Rousset | Association de transistors en série |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4103190A (en) * | 1977-03-25 | 1978-07-25 | Motorola, Inc. | Complementary power saving comparator/inverter circuits |
KR920009078A (ko) * | 1990-10-15 | 1992-05-28 | 김광호 | 이중전압원 인터페이스회로 |
US5221865A (en) * | 1991-06-21 | 1993-06-22 | Crosspoint Solutions, Inc. | Programmable input/output buffer circuit with test capability |
US5300832A (en) * | 1992-11-10 | 1994-04-05 | Sun Microsystems, Inc. | Voltage interfacing buffer with isolation transistors used for overvoltage protection |
JPH0774616A (ja) * | 1993-07-06 | 1995-03-17 | Seiko Epson Corp | 信号電圧レベル変換回路及び出力バッファ回路 |
US5436585A (en) * | 1994-05-16 | 1995-07-25 | Intel Corporation | BiNMOS driver circuit with integrated voltage supply conversion |
US5619150A (en) * | 1995-07-07 | 1997-04-08 | Micron Quantum Devices, Inc. | Switch for minimizing transistor exposure to high voltage |
-
1996
- 1996-03-18 JP JP06109196A patent/JP3258229B2/ja not_active Expired - Fee Related
-
1997
- 1997-03-14 US US08/818,624 patent/US5880617A/en not_active Expired - Lifetime
- 1997-03-14 TW TW086103195A patent/TW379438B/zh not_active IP Right Cessation
- 1997-03-17 KR KR1019970008910A patent/KR100275051B1/ko not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
US5880617A (en) | 1999-03-09 |
JP3258229B2 (ja) | 2002-02-18 |
JPH09261036A (ja) | 1997-10-03 |
KR970067344A (ko) | 1997-10-13 |
KR100275051B1 (ko) | 2000-12-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TW379438B (en) | Level switch circuits and the semiconductor integrated circuit | |
US5969542A (en) | High speed gate oxide protected level shifter | |
TW295745B (zh) | ||
TW465045B (en) | CMOS semiconductor integrated circuit | |
EP1190487B1 (en) | High voltage protection circuit on standard cmos process | |
JP3038094B2 (ja) | 半導体集積回路装置の出力回路 | |
US20090021292A1 (en) | Reliable level shifter of ultra-high voltage device used in low power application | |
TW417283B (en) | Voltage level shifting circuit | |
EP1801972A1 (en) | Voltage selection circuit | |
JPH0865142A (ja) | レベル変換回路 | |
EP0630110A1 (en) | Level conversion circuit | |
JP2003017996A (ja) | レベルシフト回路 | |
TW201828600A (zh) | 移位電路 | |
US6329841B1 (en) | Level-shifter for extremely low power supply | |
TW317029B (zh) | ||
TW312048B (zh) | ||
TW461072B (en) | Voltage tolerant bus hold latch | |
TW517346B (en) | Level shift circuit | |
JP3448361B2 (ja) | レベルシフト回路の製造方法 | |
TW386321B (en) | I/O buffer capable of withstanding input voltage higher than power voltage | |
TW473985B (en) | Converting apparatus and method for ascending voltage level | |
US20240171159A1 (en) | Level shifter | |
US11923852B2 (en) | High to low level shifter architecture using lower voltage devices | |
TW410502B (en) | I/O protection device with capacitance coupling | |
TW455757B (en) | Level-shifting interface circuit using intrinsic conductive pull-high device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
GD4A | Issue of patent certificate for granted invention patent | ||
MM4A | Annulment or lapse of patent due to non-payment of fees |