TW312046B - - Google Patents

Download PDF

Info

Publication number
TW312046B
TW312046B TW085106312A TW85106312A TW312046B TW 312046 B TW312046 B TW 312046B TW 085106312 A TW085106312 A TW 085106312A TW 85106312 A TW85106312 A TW 85106312A TW 312046 B TW312046 B TW 312046B
Authority
TW
Taiwan
Prior art keywords
connection
line
wiring
protective
power supply
Prior art date
Application number
TW085106312A
Other languages
English (en)
Original Assignee
Nippon Electric Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Electric Co filed Critical Nippon Electric Co
Application granted granted Critical
Publication of TW312046B publication Critical patent/TW312046B/zh

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203Particular design considerations for integrated circuits
    • H01L27/0248Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Description

312046 A7 A 7 B7 五、發明説明(/ ) 琎明背暑 搿明頜城 本發J5有關一種靜電保護電路,且較特別地,係有闞 一種含有多個保護性元件之靜電保護電路。 恝用抟術說明 半導體積體電路具有保護電路Μ防止諸如靜電脈衝之 過量電壓供至内部電路。如第1圖中所示,此半専體積 體電路被裝備Κ多個保護性元件3 ,此等保護性元件3 係安裝在連接於内部電路之Vcc接線1與GND接線2之 間。當正常使用之電壓被供應時,此等保護性元件係於 OFF (關閉)狀態,但當靜電脈衝施加於Vcc接線1與GND 接線2之間時,它們係於ON(導通)狀態以放電此靜電脈 衝。由於此多個保護性元件3係以並聯安置,放電電流 分散於此等保護性元件之間Μ減少在各別元件上之負載。 經濟部中央標準局貝工消費合作社印製 (請先閲讀背面之注意事項再填寫本頁) 第2圖顯示第1圖中保護性元件切面之平面圖案,以 及第3圖顯示第2圃中沿線Α-Α之切面圖示。一H型擴 散層(集極)11與一 Ν型擴散層(射極)12Μ —小間隔(約 1W m(微米 >)相互面對且具備一元件隔離絕緣膜13於其 間。由此等擴散曆11與12K及一 P型半導體基體10形成 一 NPN電晶體。當供以正常電壓時,此NPN電晶體係於 OFF吠態,但當超過P-N接面之反向抵抗電壓之電壓 (約15V (伏特))施加於N型擴散層(集掻)11與P型半導 體積賭10之時間,此HPN電晶體係於0N狀態。 上述多個保護性元件(3-1,3-2與3-3)肜成具有相同之 -3- 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) 五、發明説明(> ) A7 B7 經濟部中央標準局員工消費合作社印製 结 構 以 使其 取 得 相 等 之 導 通 電 胆 0 然 而 » 由 於 有 S8 製 程 等 之 間 題 « 在 此 等 保 護 性 元 件 之 導 通 電 阻 中 產 生 不 規 則 f 此 導 通 電 阻 中 之 散 亂 引 起 一 問 題 其 中 所 有 之 保 護 性 元 件 無 法 相 等 地 作 業 0 例 如 « 假 如 保 護 性 元 件 3-1 之 導 通 電 胆 較 其 他 保 護 性 元 件 之 導 通 電 阻 低 20¾ 則 流 通 於 此 保 護 性 元 件 3-1 之 靜 電 脈 衝 放 電 電 流 會 較 流 通 於 其 他 保 護 性 元 件 之 電 流 高 20¾ 0 因 此 > 此 保 護 性 元 件 3-1 與 其 他 元 件 相 比 較 時 係 較 易 受 傷 害 0 當 藉 考 慮 保 護 性 元 件 之 導 通 電 阻 中 之 散 亂 來 設 計 保 護 電 路 時 t 相 對 於 各 保 護 性 元 件 電 介 質 崩 潰 之 電 阻 必 須 增 大 〇 結 果 9 引 起 一 問 題 » 即 保 護 性 元 件 之 面 積 必 須 被 增 加 〇 發 明 簡 M. 發 明 冃 的 因 此 , 本 發 明 之 巨 的 係 提 供 一 種 靜 電 保 護 電 路 » 藉 此 * 流 通 於 各 別 保 護 性 元 件 内 之 放 電 電 流 中 之 差 異 可 減 至 最 小 > 即 使 散 亂 存 在 於 此 等 多 個 保 護 性 元 件 之 導 通 電 阻 之 中 〇 發 明 概 沭 一 種 半 導 體 元 件 9 包 含 * — 第 一 電 源 供 應 接 線 > 一 第 二 電 源 供 應 接 線 > 一 第 一 , 一 第 二 與 一 第 三 保 護 性 元 件 Μ 並 聯 安 裝 » 一 第 一 連 接 線 其 共 同 連 接 此 第 一 * 第 二 與 第 三 保 護 性 元 件 之 各 一 末 端 1 一 第 二 連 接 線 其 連 接 此 第 —· 第 二 與 第 三 保 護 性 元 件 之 各 另 一 末 端 於 第 - 電 源 供 -4- ---------1 -裝-------訂-----丄線 (請先閲讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家揉準(CNS ) A4規格(210X297公釐) 經濟部中央樣準局貝工消費合作社印製 A7 B7 五、發明説明(4 ) 應接線;以及一第三連接線其連接第一連接線至電源供 應接線。第三連接線具有一較大於第一連接線電阻之電 阻0 _忒篛沭 本發明上述及其他目的,特激與優點藉參照下文结合 附圖之本發明詳述將呈更為明顯,其中: 第1圖係一電路圖,顧示一習知靜電保護電路之形態; 第2圖係一圖示顯示第1圖中之保護性元件之平面圖案; 第3圖係沿第2圖線A-A之切面圖示; 第4圖係一電路圖,顯示本發明之第一實施例; 第5圖係一圖示,顯示第4圖中之平面圖案之一第一 特定實例; 第6圖係一圖示,顯示第4圖中之平面圖案之一第二 特定實例; 第7圖係一圖示,顯示第4圖中之平面圖案之一第三 特定實例; 第8圖係一電路圖,顯示本發明之一第二實施例; 第9圖係一圖示,顯示第8圖中之平面圖案之一特定 實例; 第10圖係一電路圖,顧示本發明之一第三實施例; 第11圖係一圖示,顯示第10圖中之平面圖案之一第一 特定實例; 第12画係一圖示,顯示第10圖中之平面麵案之一第二 特定實例。 -5- 本紙張尺度適用中國國家橾準(CNS ) Α4規格(210X297公釐) ---------< _裝-------訂-----X.線 (請先閱讀背面之注意事項再填寫本頁) 312046 A7 B7 五、發明説明(4·) 琎明註沭 參照第 子21經由 端子22經 保護電路 與 3-3)。 點N1 ,而 係經由一 之電位供 元件3係 加於Vcc 阻4被要 電阻,企 於第1 與3-2之 為 R ο η ’, 1 與 GND 峰值功率 為 4圖,將說明本發明之第一實施例。一 Vcc端 -Vcc接線1連接於一内部電路20, Μ及一 Vss 由一 GND接線2連接於此内部電路20。一靜電 包含多個具備相同形態之保護性元件(3-1, 3-2 各別保護性元件3之一末端係共同連接於一節 其另端則獨立地連接於GND接線2 ,此節點N1 電阻4連接至Vcc接線1 。當使用於正常作業 應至Vcc接線1與GND接線2時,此等保護性 於非導電狀態之中,而只有當一過量之電壓施 接線1與GHD接線2時,才變成専電狀態。電 求具有一電阻較大於共同連接部分N1所占有之 望於0.3至2Ω (歐姆)之範圍内。 圖中所示之習用技術中,假設保護性元件3-1 導通電阻為Ron及保護性元件3-3之導通電阻 以及一具備峰值電壓V之脈衝施加於Vcc接線 接線2之間。由於被各別保護性元件所消耗之 Pi =P2 =V2 /|?〇„以及卩3 =V2 /Ron’,其差異 (請先閲讀背面之注意事項再填寫本頁) 經濟部中央標準局貝工消費合作社印製
△Pi = V 2
Ron 1
Ron 另一方面,第4圖中所示本發明保護性元件3-1至3-3 之並聯電阻R 2得自
R 2
Ron Ron' 2 Ron'
Ron -6 本紙張尺度適用中國國家標準(CNS) A4規格(210X297公釐) 五、發明説明(r A7 B7 其中R係第4圈中電阻4之電胆,而施加於保護性元件 之電壓V ’係
V
R2 V R + R2 因而,此等峰值功率之相對應之差異得自 ΔΡ2 = V, R22 y2 f 1
Ron* Ron ) (R + R2)2 \Ron' Ron 因此,本發明保護性元件間之峰值功率差異ΔΡ2相 對於習用技術之ΔΡχ之比例為 α = ΔΡ2 / ΔΡ1 R2 (R + R2)2 現假設由於製造情形或其他原因,保護性元件3-3之 導通電阻較低於其他保護性元件(3-1與3-2)之導通電胆 ,所Μ它們可得 Ron = 4 Ω 以及 Ron’=3Q 假如本發明中 R = 〇.4Q ,則 R2 =4X3 M 6 + 4)=12/10 = 1.2 使ct可得 2 ---------1 裝----^--訂-----i 银 (請先閲讀背面之注意事項再填寫本頁) 經濟部中央標準局貝工消費合作社印製 (1.2) 0.56 = 56%. (0.4+1.2)2 此意諝本發明之峰值功率間之差異可抑制習用技術之峰 值功率間之差異達56¾ 。 於第4圖中,電阻4***於保護性元件3與Vcc接線 1之間,但.藉安裝此電胆於保護性元件3與GND接線2 -7- 本紙張尺度適用中國國家揉準(CNS ) A4規格(210X297公釐) 經濟部中央標準局員工消費合作社印製 A7 B7 五、發明説明(P ) 之間可獲完全相同之功效。 參照第5圖,將說明第4圖中所示之電路之一特定實 例。於Jtfc實例中,保護性元件包含一栢同於第2與3圖 中所述之保護性元件之寄生雙極性電晶體。亦即,多個 並聯形成於一 P型半導體基體上之H型擴散靥6被各別 地藉由接觴孔7連接於一上部層中之鋁接線5a與5b。諸 鋁接線5a係共同連接一起,而其共同連接之部分係相對 應於第4圖中之節點NlcVcc接線1係由鋁形成且被連 接於一鋁接線5c。GND接線2係由鋁形成且被連接於一 鋁接線5b。一電阻4a係一矽化録之接線層,形成於鋁層 5a與5b下方之一層之上,此電阻4a經由接觸孔17連接於 鋁接線5a與5c。此處,Vcc接線1與GND接線2之寬度 為20wm,鋁接媒5a, 5b與5c之寬度為10wm, Μ及電阻 4a之電阻約0.4Ώ。電阻4a之電阻被要求至少較大於此 共同連接於各別保護性元件一末端之鋁接線5a之電胆。 此電阻4a可由矽化鈦製成。 參照第6 _與第7圖,將說明第4圖中所示第一實施 例之進一步之特定實例。第6及7圖與第5圖之差異係 存在此點,即以矽化鎢形成之電阻4a被提供於第5圖中 ,而第6及7圖所示之實例中並未被提供電阻性元件。 亦即,於後者之實例中,Vcc接線1係經由具備長度約 8至10« m之一鋁接線5d而連接於鋁接線5a。若假設此 鋁接線之片電阻係0.065Ω / □,則估算接線5d之電阻約 為0.5Ώ,其係較大於鋁接線5a共同連接部分之電阻, -8 - 本紙張尺度適用中國國家揉準(CNS ) A4規格(210X297公釐) ---------1 -裝------訂-----J 線 (請先閲讀背面之注意事項再填寫本頁) 312046 A7 B7 五、發明説明(7 ) 使接線5d可以安全地扮演一電阻性元件之替代物。 於上述第4圖中保護性元件峰值功率之評估中,計算 係以忽略諸鋁接線之電阻而執行。然而,於實際中,例 如在第5圖中之鋁接線5a係具有電阻。因此,如第4圖 中所示,假如節點N1係位於保護性元件3-1之近域處, 則相對應於諸接線元件之電阻必須被加入於保護性元件 3-2與3-3之電阻Μ與保護性元件3-1相比較,因而, 此呈必要性以減低接線電阻之效應。 第8係一電路圖,顯示本發明之第二實施例,其中接 線電阻之效應被減至最小。此實施例與第4丽中第一實 施例之差異存在此事實即,電阻4連接於接線5之節點 Ν2被安置於幾乎在接線5之中點處。Μ此形態,由於接 線5被加至保護性元件3-1與保護性元件3-3之電阻係 相等,所Μ整SS上,接線電阻之效應圼較小。 參照第9圖,將說明第8圖中所示電路之一特定實例 。位於一鋁接線5e中央部分之節點Ν2經由一接線4b連接 於Vcc接線1 ,其中鋁接線5e係共同連接於多個保護性 元件(3-1,3-2與3-3)之一末端,此接線4b係由鎢所形成 。由於鎢之電阻約三倍高於鋁之電阻,所Μ具備長度20 至30wm之鎢線足以扮演一電阻。無須赘述,此電阻部分 可由如第5圖中之矽化鎮來形成。由於鋁接線5e係形成 具備一約20wm之大寬度,故用於元件1-3之電阻之散 亂可生成較小。 參照第10圖,將說明本發明之第三實施例。此賁施例 -9- 本紙張尺度適用中國國家標準(CNS ) A4規格(210X 297公釐) ---------1 ·裝----^--訂 (請先閱讀背面之注意事項再填寫本頁) 經濟部中央標準局貝工消費合作社印製 經 部 中 央 橾 準 局 員 工 消 费 合 作 社 印 裝 312046 37五、發明説明(定) 與第4圖中第一實施例之差異存在此點即,一電阻4b係 ***於GND接線2與一節點N3之間,其中節點N3係各別 保護性元件(3-1,3-2與3-3)之另一末端之共同連接處。 此處最重要的事實係,節點N1形成於保護性元件3-1之 近域處而節點N3則形成於保護性元件3-3之近域處。於 第10圖中,假如Ron表示各保護性元件之導通電阻,R1 係電阻4a之電阻,R2係電阻4b之電阻,Μ及r係相鄰接 配對之保護性元件間鋁接線5a與5b之接線電阻,則經由 各別保護性元件之點A與B間之路徑電阻係等於Rl + 2r + R 2 + R ο η 0 Μ此形態,流通於各別保護性元件中之放電電滾可作 成相等,即使當接線電阻被考盧提供使諸保護性元件之 導通電胆中沒有散亂存在。此外,由於電阻4a與4b之存 在,即使諸保護性元件間之導通電阻之散亂效應存在, 亦可相類似於第4圖中之第一實施例,生成較小。 參照第11圖,將說明第10圖中所示電路之一特定實例 。共同連接於多個保護性元件(3-1,3-2與3-3)之各別構 件一端之鋁接線5a之一末端N1(圖中之左側端)係經由接 線4a而連接於Vcc接線1 。進一步地,共同連接於多個 保護性元件(3-1,3-2與3-3)之各別構件另端之鋁接線5b 之一末端H3(圖中之右側端)係經由接線4b而連接於GHD 接線2 。此等接線4a與4b係由鋁所形成,接線4a與41)之 長度為60ara使其電阻各約為0.4Ω。因此,它們可安全 地扮演電阻性元件。 -10- (請先閲讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) S12046 A7 B7五、發明説明(9 ) 第12圖係一實例,其中第11圖中之接線4a與4b係由鎮 所 保此器線護 非例顯明 , 為於流接保 並施明發 上 體限整 D 此 明簧為本 之 晶受控GN於 說示較蓋 層電非矽於用 等揭呈涵 之 性並,接M此所將將 方極明體連, 但種明圍 下雙發極棰形 ,各說範 線。之本二閘情 明,明利 接線生,,中之 說構發專。 鋁接寄而如其線 例建本請例 諸鋁用然諸,接 實來照申胞 於至使。用件 C 定念參之賁 成接係考使元VC特理者附或 形連,參於性於 諸之術所飾 係18中為用護接 照制技,修 線孔例作應保連 參限本地何 接觸施況被體係 已受習期任 鎢接實情可晶極 明種熟預之 於由之之是電洩 發一於可中 由藉:述件而 S 與 本 Μ 對,畴 。們上元 -Μ0極。然係飾此範 成它於性況一源路雖諝修因正 形 Μ 護情或而電 意之。真 < 裝------訂-----4 線 (請先閲讀背面之注意事項再填寫本頁) 經濟部中央標準局員工消費合作社印裝 本紙張尺度適用中國國家梂準(CNS ) Α4規格(210X297公釐)

Claims (1)

  1. 312046 Α8 Β8 C8 D8 經濟部中央揉準局工消费合作社印製 六'、申請專利乾圍 1. 一種半導體元件,包含:一第一端子;一第二端子; 多個保護性元件;第一導電線,共同連接該多個保護 性元件之一末端;第二導電線,用Μ連接該多個保護 性元件之另一末端於該第一端子;以及第三導電線, 用以連接該第一連接裝置於該第二端子;該第三導電 線具有一較大於該第一連接裝置電阻之電阻。 2. 如申請專利範圃第1項之半導體元件,其中該多個保 護性元件係形成具有相同之结構且Κ並聯安置。 3. 如申請專利範園第1項之半導體元件,其中各該第一 導電線與該第二導電線係由一第一金羼所製成,以及 該第三導電線係由一具有電胆較高於該第一金羼之第 二金屬所製成。 4. 如申請專利範画第3項之半導體元件,其中該第一金 鼷鋁以及該第二金靥係金靨矽化物。 5. 如申請專利範圃第1項之半導體元件,其中該第三導 電線係較長於該第一導電線。 6. 如申請專利範園第1項之半導體元件,其中該第三導 電線係接觸於該第一導電線之一中央部分。 7. —種半導體元件,包含:一第一電源供應接線;一第 二電源供應接線;一第一與一第二保護性元件;一第 一連接線,其共同連接該第一與該第二保護性元件之 一末端:一第二連接線,其共同連接該第一與該第二 保護性元件之另一末端;一第三連接線,其連接該第 一電源供應接線與一該第一連接線及該第一保護性元 (請先閲讀背面之注意事項再填寫本頁) •裝· 訂 線· 本紙張尺度適用中國國家揉準(CNS ) A4規格(210X297公釐) 312046 A8 B8 C8 D8 接 之 第 —* 節 點 5 Μ 源 供 應 接 線 與 一 該 一 末 端 相 連 接 之 第 第 7 項 之 半 導 體 元 第 二 電 源 供 應 接 線 該 第 三 連 接 線 及 靥 所 形 成 之 接 線 〇 第 7 項 之 半 導 體 元 第 二 電 源 供 應 接 線 鋁 接 線 • Μ 及 該 第 一 部 分 由 一 種 具 有 接 線 0 圍 第 9 項 之 半 導 體 接 線 之 該 接 線 金 鼷 件 * 包 含 : 一 第 —- 線 • 一 第 一 » 一 第 一 第 — 連 接 線 三 保 護 性 元 件 之 一 一 » 該 第 二 與 該 第 電 源 供 應 接 媒 Μ 接 線 於 該 第 一 電 源 — 較 高 於 該 第 一 連 圍 第 11 項 之 半 導 體 該 第 二 電 源 供 應 接 -13- 々、申請專利範圍 件之一末端相連 其連接該第二電 二保護性元件之 8 .如申請專利範圃 源供應接線,該 該第二連接線, 由相同之一種金 9.如申請專利範圍 源供應接線,該 該第二連接線係 連接線係至少其 線金臛所形成之 I 0 .如申請專利範 第三與該第四連 II . 一種半導體元 第二電源供應接 元件K並聯安置 ,該第二與該第 線,其連接該第 一末端於該第二 其連接該第一連 第三連接線具有 1 2 .如申請專利範 電源供應接線, (請先閲讀背面之注意事項再填寫本頁) 經濟部中央標準局員工消費合作社印製 及一第四連接線, 第二連接線及該第 二節點。 件,其中該第一電 ,該第一連接線, 該第四連接線係均 件,其中該第一電 ,該第一連接線與 三連接線與該第四 電阻較高於鋁之接 元件,其中用於該 係一金羼矽化物。 電源供應接線;一 二與一第三保護性 其共同連接該第一 末端;一第二連接 三保護性元件之另 及一第三連接線, 供應接線,其中該 接線電阻之電阻。 元件,其中該第一 線,該第一 本紙張尺度適用中國國家橾準(CNS ) A4規格(210 X 297公釐) A8 B8 C8 D8 六、申請專利範圍 速接線與該第二連接線係鋁接線;Μ及該第三連接線 係一至少其一部分由一種具有電阻較高於鋁之接線金 靨所形成之接線。 13. 如申請專利範画第11項之半導體元件,其中該第一 電源供應接線,該第二電源供應接線,該第一連接線 ,該第二連接線與該第三連接線係由相同金屬所形成 之接線;Μ及該第三連接線之接線長度係較長於該第 一連接線之接線長度。 14. 如申請專利範圍第11項之半導體元件,其中該第三 連接線之一末端係連接於該第二保護性元件之一端。 --------1 .裝------訂------i 殊 (請先閲讀背面之注意事項再填寫本頁) 經濟部中央標準局貞工消費合作社印製 -14- 本紙張尺度適用中國國家橾準(CNS ) Α4規格(210X297公釐)
TW085106312A 1995-05-30 1996-05-28 TW312046B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP7155273A JP2636804B2 (ja) 1995-05-30 1995-05-30 半導体装置

Publications (1)

Publication Number Publication Date
TW312046B true TW312046B (zh) 1997-08-01

Family

ID=15602304

Family Applications (1)

Application Number Title Priority Date Filing Date
TW085106312A TW312046B (zh) 1995-05-30 1996-05-28

Country Status (4)

Country Link
US (1) US5724219A (zh)
JP (1) JP2636804B2 (zh)
KR (1) KR100194569B1 (zh)
TW (1) TW312046B (zh)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3144308B2 (ja) 1996-08-01 2001-03-12 日本電気株式会社 半導体装置
US6414341B1 (en) * 1998-09-25 2002-07-02 Nec Corporation Input/output protective device
KR100334867B1 (ko) * 1998-12-30 2002-06-20 박종섭 반도체장치의 정전기 방지방법
US6424927B1 (en) * 1999-06-18 2002-07-23 Sri International Computer-based real-time transient pulse monitoring system and method
US6639538B1 (en) 2002-05-14 2003-10-28 Sri International Real-time transient pulse monitoring system and method
JP3990352B2 (ja) * 2003-12-22 2007-10-10 株式会社東芝 半導体集積回路装置
JP2006237101A (ja) * 2005-02-23 2006-09-07 Nec Electronics Corp 半導体集積回路装置
JP2007073783A (ja) 2005-09-08 2007-03-22 Oki Electric Ind Co Ltd 半導体装置
JP5864216B2 (ja) * 2011-11-04 2016-02-17 ルネサスエレクトロニクス株式会社 半導体装置

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4807081A (en) * 1986-09-05 1989-02-21 Raychem Limited Circuit protection arrangement
US5157573A (en) * 1989-05-12 1992-10-20 Western Digital Corporation ESD protection circuit with segmented buffer transistor
JPH065705B2 (ja) * 1989-08-11 1994-01-19 株式会社東芝 半導体集積回路装置
US5321575A (en) * 1991-06-17 1994-06-14 Digital Equipment Corporation Power line transient suppression circuit

Also Published As

Publication number Publication date
KR100194569B1 (ko) 1999-06-15
US5724219A (en) 1998-03-03
KR960043165A (ko) 1996-12-23
JP2636804B2 (ja) 1997-07-30
JPH08330521A (ja) 1996-12-13

Similar Documents

Publication Publication Date Title
JP5162070B2 (ja) 静電放電(esd)保護回路
TW312046B (zh)
TW439256B (en) Circuit and method for improving short-circuit capability of IGBTs
TW462123B (en) Layout design of electrostatic discharge protection device
JP3217336B2 (ja) 半導体装置
JPH02114661A (ja) 集積回路
JP3144308B2 (ja) 半導体装置
JPH02158166A (ja) 集積回路
TW314656B (zh)
JP4298179B2 (ja) 半導体装置
JP3128813B2 (ja) 半導体集積回路
KR920003496A (ko) 반도체장치
JPS61190972A (ja) 半導体集積回路装置
JPH0458696B2 (zh)
JP3082714B2 (ja) 半導体装置
JP2848651B2 (ja) 半導体集積装置
JP2624280B2 (ja) Iil素子
JP2023068486A (ja) サーマルプリントヘッド
JPH03173468A (ja) 半導体集積装置
JPH04239758A (ja) 半導体集積回路装置
JPS60172817A (ja) 半導体集積回路装置
TW494564B (en) Electrostatic discharge protection circuit
JPS62183158A (ja) 半導体集積回路装置
JPH0542822B2 (zh)
JP2000058870A (ja) 半導体装置

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees