TW310430B - - Google Patents

Description

3iG43Q A7 B7 五、發明説明（1 ) 發明背景 本發明係關於半導體記值裝置，且更特別而言，係關 於一種可用於例如SDRAM (同步動態隨機存取記億） 和VRAM(影像隨機存取記憶）之技術，該SDRAM 和V R AM具有一以升壓驅動經由一輸出電路執行的連縯 讀取功能。 使用由一升電壓所產生之字線選擇訊號之DRAM ( 動態隨機存取記憶）爲已知的，其中升電壓由升壓電路產 生。具有升壓電路之DRAM乃揭示於例如J P — A — 3 — 214669公開案，1991年9月19曰。 發明概要 爲了在一相當小的佔據區域下以一增加的速度連績的 以位元讀取資料功能操作一 SDRAM或一VRAM，發 明人認爲驅動資料輸出電路之輸出部份（包括在推挽連接 中之兩個N通道MOS F ET )之驅動部份需要以一升電 壓操作以對輸出部份饋以高於電源電壓之驅動訊號，以避 免由於連接在電源電壓側之MO S F E T臨界電壓而導致 輸出訊號之位準降低。 此時，發明人發現當執行充電泵操作之多數 MO S F ET以一靴帶式電壓驅動，以進行切換操作，以 增進充電激勵電路之操作效率，該充電激勵遒路構成產生 升電壓之升壓電路裝置且當第一串列輸出資料之—傅送時 ，供應至資料輸出電路之輸出部份之升m壓不足’以致產 本纸張尺度適用中國國家標準（CNS ) A4规格（210X297公釐） ----.—----C -裝------訂^---^----线- (請先《讀背面之注意事項再填寫本頁) 經濟部中央標準局貝工消費合作社印製 83. 3.10,000 ^^0430 ^^0430 經濟部中央標準局負工消費合作社印製 Α7 Β7 五、發明説明（2 ) 生在存取上之延遲和一不足的输出電壓。爲了解決此—問 題，考慮使用一連嫌產生振盪脈衝訊號以產生—升爾壓， 但是，此種方式會引起電流耗損之增加。 特別的，除非一半導雔記憶裝置可以約3伏特之相當 低的電壓操作，在資料輸出電路之位準界限非常小，且資 料輸出電路以升電壓驅動時，否則無法獲得一充足的輸出 位準。如果激勵操作由在升壓電路裝置中之二極體連接之 MOS F ET所執行時，由於由M〇S FET之臨界電壓 所引起之位準損失，於此無法獏得一所需之升電壓。因此 ，在升壓電路裝置中所使用之激勵電路需要使用一靴帶式 電路以控制Μ 0 S F E T之切換操作以執行激勵操作。藉 由使用此靴帶式電路，在第一激勵操作循環時，無任何升 電壓是可用的，且因此，於此並未執行任何實質的升壓操 作。 本發明之一目的乃在提供一種升壓電路裝置以執行一 預激勵操作。 本發明之另一目的乃在提供一半導體記憶裝置，其可 降低電源耗損，提供一增進的輸出操作速度，並避免對輸 出位準的破壞。 本發明之另一目的乃在提供一簡單結構之半導體記憶 裝置，其可降低電源耗損，提供一增進的輸出操作速度， 並避免對輸出位準的破壞。 本發明之上述和其他目的以及新穎的特點在詳細了解 說明書之說明及伴隨之附圖後將更爲清楚。 本紙張尺度適用中國國家揉率（CNS ) Α4规格（210X297公釐） 83.3.10,000 ----------{袭------’訂-------逑' . (請先閲讀背面之注$項再填寫本頁) Α7 Β7 〇1〇43〇 五、發明说明（3 ) 依照本發明之一觀點，一種升壓電路裝置，包含 激勵電路機構，其可在第一電壓以第一電源操作並回 應一控制時鐘訊號用以在第二電壓供應一第二電源，該第 二電源之第二電壓升壓高於第一甯源之第一電壓： —單擊脈衝產生器，其回應一初始輸入訊號以產生一 單一脈衝：和 —控制電路，其回應該單一脈衝和用以產生該控制時 鐘訊號之輸入時鐘訊號，其中該初始輸入訊號與該輸入時 鐘訊號同步產生，且該控制時鐘訊號包含相關於該單一脈 衝之預激勵脈衝和多數相關於該輸入時鐘訊號且跟隨該預 激勵脈衝之時鐘脈衝。 依照本發明之另一觀點，一資料輸出電路包含兩N通 道MOS FET，在一推挽連接中，安排以連續的輸出讀 取資料，和一升壓電路裝置，其用以產生一升電壓以供應 至資料輸出電路，且包括兩切換MO S F ET。升壓電路 裝置之切換操作和一輸入脈衝訊號同步的控制至 MO S F ET以在一激勵電路中執行激勵操作，其中由於 靴帶式操作，饋至MOS F ET之閘極之控制訊號乃受到 升壓。在激勵電路中之預激勵操作在資料讀取操作之前執 行0 由於激勵電路之預激勵操作可產生一所需的升m壓， 當實際讀取操作啓始時，資料輸出電路可有利的以一已定 升電壓操作。 本紙張尺度適用中國國家梯準（CNS ) A4規格（2I0X297公釐） ------------{ A------π----：---線丨 (請先閲讀背面之注意事項再填窝本頁) 經濟部中央橾準局貝工消費合作社印製 83. 3. 10,000 ·ιιχιιιι»ιΐι«ι·ι·ιηηι«— ------------π——·ιιιι_η———__ι 丨丨| .......η--------------------------- 310430 五、發明説明（4 ) 附圖簡述 圖1爲依照本發明之一實施例之D R AM之主要部份 之概略_ : 圖2 A，2 B爲本發明之一實施例所應用之資料輸出 電路之主要部份之圖； 圚3爲依照本發明之一實施例之升壓電路裝置之基本 操作之時間圖： 圖4爲依照本發明之一實施例中，激勵電路和一升壓 電路裝置一起使用之圖： 圖5爲依照本發明之一實施例之升壓電路裝置之方塊 圖； 圖6爲圇5之升壓電路裝置之操作之時間圖： 圇7爲圖5之實施例之一特殊例子之寧路圖： 圖8爲依照本發明之一實施例之升壓電路裝置之電路 ΓΒΠ · 圖* 圖9爲依照本發明之一實施例之升壓電路裝置之電路 rcn .· 圖 * 經濟部中央橾準局貝工消费合作社印製 (請先聞讀背面之注意事項再填寫本頁) 圖10爲依照本發明之一賁施例之DRAM之概略圖 :和 圇11爲依照本發明之一實施例之SDRAM之主要 部份之概略說明圖。 較佳實施例之詳細說明 圖1爲依照本發明之一實施例之D R A Μ之主要部份 本紙張尺度適用中圈國家揉準（CMS > Α4規格（2!〇Χ297^^ 83. 3. 10,000 Α7 Β7 五、發明说明（5 ) 之概略圖。圖1顯示之相關電路元件乃以已知的半導髏積 體電路製造技術與其他D R AM之電路元件一起形成在例 如單晶矽之單一半導雔基底上。 此實施例具有兩個升壓電路裝置V C HG 1和 VCHG 2。升壓電路裝置VCHG 1用以驅動記憶陣列 MB 1和MB 2之字線。至此，升壓電路裝置v CHG 1 產生一個升電壓V C Η以饋至相關記憶陣列之字線驅動器 WD1和WD 2。另一升壓電路裝置VCHG 2產生一升 電壓VCH以饋至資料輸出電路DOC 1 — DOC 8。 升壓電路裝置VCHG 1和VCHG 2產生相同的升 電壓V C Η且共用一相當大的平穩電容C以增加整合之程 度。電容C具有數百pF至數個n F之相當大的電容。例 如，當DRAM具有1 6Μ位元之儲存容量時，電容C爲 9 6 0 p F。由於電容C在半導體基底上佔據相當大的區 域，上述的共用結構可有效的降低晶片區域。 經濟部中央標準局員工消费合作社印裝 (請先閲讀背面之注意事項再填寫本頁) 本案他們之DRAM具有8個資料输出電路’因此它 們以8位元爲單位經由輸入/輸出終端（熔接墊）執行資 料讀取操作，（雖然並非特別受限於此）。

每個資料輸出電路DOC 1 - DOC 8之主要部份具 有一電路結構如圖2 A所示。每個資料輸出電路之輸出部 份OU T包括安排成推挽連接之輸出N通道MO S F ET

I Q3和Q4 。當資料輸出時，MOSFET Q3和Q4 之切換操作受控制成一互補方式以提供低和高位準輸出訊 號至相關的輸入/輸出終端I / 0。當D R A Μ在一等待 本紙張尺度逋用中國國家梯準（CNS > Α4規格（210X297公釐） 83. 3. !〇,〇〇〇 ^^0430 五、發明説明（6 ) 狀態或一寫狀態時，資料輸出部份OUT之輸出 MOSFET Q3和Q4同時關閉以提供—高阻抗狀態 〇 當在電源供應電壓V c C側之輸出MOS F ET Q3受啓動以回應饋至MOSFET Q3之閘極之高位 準驅動電壓以提供例如電源供應電壓之髙位準訊號時，輸 出部份OUT之輸出位準會由輸出MOSFET Q3之 有效臨界電壓而降低。當電.源供應電壓V C C爲一如 3 · 3伏特之相當低的電壓時，所需之訊號振幅將是無效 的。 經濟部中央標準局員工消費合作社印製 在此實施例中，驅動高位準側輸出MOS F ΕΤ Q 3之驅動器部份DRV包括一個CMOS反向器，該 CMOS反向器包括兩個P和N通道MOSFET Q 1 和Q 2 ，並使用例如升壓電壓V C H ( V C Η > V C C ) 之操作電壓。該CMO S反向器使驅動部份D RV之輸出 電壓DOH之高位準成爲位準比電源供應電壓VC C高之 升壓電壓VCH。靴帶式電壓VCH高於輸出 MOSFET Q3之有效臨界電壓Vth或高於電源供 應電壓VC C。因此，當驅動部份D RV之輸出電壓 DOH在高位準而VCH在讀取操作時，上述之位準損失 將不會產生，且相當於電源供應電壓V C C之輸出電壓可 由Μ Ο S F E T Q 3之源極側獲得。 從記憶陣列MB經由一主要放大器（未顯示）而讀出 之讀取訊號D 0具有如電源供應電壓V C C之高位準或是 83. 3.10,000 (請先閲讀背面之注拿項再填寫本頁) 本紙張尺度適用中國國家標準（CNS) A4规格（210X297公釐） A7 B7 ^^〇43〇 五、發明説明（7 ) 如電路接地電壓之低位準。因此，爲了以訊號D 0之高位 準分別關和開驅動部份DRV之CMOS反向器之P和N 通道MOSFET Q1和Q2 ，換言之，爲了以互補方 式操作CMOS反向器，在驅動器部份DRV之輸入側提 供一位準移位部份LVS。 位準移位部份LVS包括兩個NOR閘電路G1和 G 2以操作一升壓電壓VCH。兩個NOR閘電路G 1和 G 2之每一輸入端和一輸出端乃橫向的互相耦合以形成— 閂鎖。 如圖2 B所示，NOR閘電路G 1和G2包含兩個串 聯連接之P通道MOSFET Q2 1 ，Q2 3和Q2 0 ，Q2 2 ，和兩個並聯連接N通道MOSFET Q 2 6 ，Q2 7 ，和 Q2 4 ，Q2 5。在 NOR 閘電路 G1 中， 在兩個P通道Μ 0 S F E T和兩個N通道iM 0 S F E T間

，P通道MOSFET Q21和N通道MOSFET Q 2 6之閘極連接在一起以形成一輸入終端以從NOR閘 電路G 2中接收一輸出訊號DOB 2 ，而另一個P通道 MOSFET Q23和另一個N通道MOSFET

Q 2 7之閘極連接在一起以形成另一個輸入終端以從一反 向器電路N 1中接收一輸出訊號DOB 1 。界於P通道 MOSFET Q23 和另一 N 通道 iMOSFET Q2 7間之接面連接至NOR閘電路G 1之輸出終端，而 由此輸出終端送出位準移位部份之輸出訊號D 0 /。 如上所述，一讀取訊號D 0經由一 CMOS反向器電 本紙張尺度適用中國躅家梯準（CNS ) A4^ ( 210Χ297公t ) ------I n n I (請先闖讀背面之注$項再填寫本頁)

、1T 經濟部中央標準局貝工消費合作社印製 83. 3.10,000 10 經濟部中央標準局貝工消费合作社印製

Si〇43〇 A7 B7 五、發明说明（8 ) 路N 1輸入至N 0 R鬧電路G 1之另~'輸入終端，其中該 讀取訊號D 0由電源供應電壓V C C所操作，其與n〇R 閘電路G 1和G 2不同。'訊號D 0亦直接的輸入至NOR 閘電路G2之另一輸入終端。 如上所述，輸入至NOR閘電路G 1和G 2之另一輸 入端之飢號DOB 1 ’ D 0具有一搖擺於如電源供應電壓 V C C之高位準和如電路接地電壓之低位準之振幅間。當 訊號D 0在低位準時，反向器電路N 1之輸出訊號 DOB 1位於高位準，且NOR閘電路G 1之輸出訊號 D 0，位於低位準。由於NOR閘電路G 2之兩輸入端分 別供應以在低位準之訊號D 0和由NOR閘電路g 1而未 在低位準之訊號D0/ ，串聯連接之P通道MOSFET Q 2 2和Q 2 0 —起開啓，因此，由NOR閘電路G 2而 來的輸出訊號D Ο B 2會是如升壓電壓V C Η之高位準。 當反向器電路Ν 1之輸出訊號DOB 1在如VCC之 高位準且應用至N OR閛電路G 1之P通道MO S F ET Q2 3之閘極時，由於電壓VCH — VCC應用於 MOSFET Q23之閘極和源極間，MOSFET Q 2 3傾向於啓動。但是，由於閘極接收到相當於升壓電 壓VCH之高位準輸出訊號DOB 2之P通道 MOSFET Q21關閉，在NOR閘電路G1中之P 通道MOSFET Q2 1 ，Q2 3之電流路徑乃切斷。 當讀取訊號D 0由低位準變爲高位準時，反向器電路 Ν 1之輸出訊號DOB 1變爲低位_，且NOR閛電路 本紙張尺度適用中國國家標準（CNS ) A4规格（210 X 297公釐） 83. 3.10,000 ----------{袅------ir.-------A- (請先閲讀背面之注意事項再填寫本頁) 11 經濟部中央標準局貝工消費合作社印製 A7 B7 五、發明説明（9 ) G 2之輸出訊號D〇B 2由高位準變爲低位準。結果，由 於NOR閘電路G1在其兩輸入終端接收由反向器電路 N1而來的低位準輸出訊號d〇b1和由NOR閘電路 G2而來的低位準輸出訊號d〇B2，（其會啓動兩個串 聯連接 P 通道MOSFET Q2 1 ，Q2 3) ，NOR 閘電路G 1之輸出訊號d 0 /會位於如VCH之高位準。 當讀取訊號D 0在如VCC之高位準且應用至NOR 閘電路G2之P通道MOSFET Q 2 2之閘極時，由 於電壓VCH — VCC應用於MOSFET Q2 2之閘 極和源極間，Μ 0 S F E T Q 2 2傾向於啓動。但是， 由於閘極接收到相當於升壓電壓v C Η之高位準輸出訊號 DO >之Ρ通道M0SFETQ2 0關閉，在NOR閘電 路G2中之P通道MOSFETQ2 0 ，Q2 2之電流路 徑乃切斷。 上述的閂鎖電路位準移位一個在接地電壓之低位準和 電源供應電壓之高位準間擺動之讀取訊號D 0至一輸出訊 號，該輸出訊號由NOR閘電路G 1之輸出端而來，該 N 0 R閘電路G 1之輸出終端在升壓電壓V C Η之高位準 和電路接地電壓之低位準間擺動。 構成驅動部份DRV之Ρ和Ν通道MOS FET Q 1和Q 2在其閘極分別提供具有相當於升壓電壓位準 VCH和接地電壓位準之高和低電壓之輸出訊號DO —。 因此，MOSFET Q 1和Q2執行一互補切換操作以 供應具有電路接地位準之低電壓位準和升壓電壓之高電壓 本紙張尺度逋用中國國家橾準（CNS) Α4規格（2丨〇〆297公釐） 83. 3. 10,000 -----------{装------訂---：----Μ . (請先閲讀背面之注意事項再填寫本頁) 12 經濟部中央標準局貝工消费合作社印製 ^10430 a? B7 五、發明説明（10 ) 位準之驅動訊號DOH至输出MOS FET Q 3之閛極 Ο 在圇1中，升懕電路裝置VCHG 2受供應以輸入時 鐘訊號或外部時鐘脈衝訊號C L〇C K，指令 訊號COMMAND，和一輸出致能訊號DOE。當裝置 V C Η 2接收到表示讀取模態之指令訊號和一输出致能訊 號D ΟΕ時，其使用時鐘脈衝訊號以控制升壓操作。圖1 中D RAM包括以時鐘脈衝訊號C L Ο C Κ和指令訊號 C OMMAN D操作之升壓電路裝置之理乃是此實施例之 D R A Μ爲所謂的同步動態R A M ( S D R A Μ )。 SDRAM之一例爲由日立公司所製造的t HM216800/HM524160 5 系列'RAM。 雖然沒有特別的限制，用於字線驅動之升壓電路裝置 VCHG1具有一位準感應器8 0以感應升壓電壓之位準 。因此，當感應器8 0感應到升壓電壓之下降時，升壓® 路裝置以由內建於感應器8 0之振盪電路（未顯示）所形 成之脈衝訊號執行升壓操作。升壓操作亦可由一字線選擇 時間訊號執行。因此，在字線選擇之前所執行的升壓操作 可防止由於在字線選擇之字線中電流消耗而引起字線電壓 位準之降低。 圖3爲依照本發明之一實施例之升壓電路裝置之基本 操作之時間圖。在圇3中，當升壓電路裝置接收到和外部 時鐘訊號C LOCK同步之指令訊號C OMMAND以操 作儲存裝置在讀取模態時，至升壓電路裝置之輸入訊號由 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） 83. 3. 10,000 ---------C -裝------訂-：---：---级-- (請先閲讀背面之注意事項再填寫本頁) 13 經濟部中央標準局貞工消費合作社印裝 A7 B7 五、發明説明（η ) 〇伏特變化至電源供應電壓vcc，且與外部時鐘訊號同 步。因此，升壓電路裝置在資料輸出操作之前執行一預激 勵操作。 圖4爲可於依照本發明之一實施例之升壓電路裝置中 使用之激勵電路圖。 在此實施例中，饋至MOSFET Q3 1和Q3 4 之閘極之控制脈衝電壓（其執行一激勵操作）由其相連電 容C 3 2和C 3 4所升壓，因此，即使一個相當低的電源 供應電壓V C C亦可獲得充份的升壓電壓。在此例中，基 於時鐘訊號C LOCK所產生之輸入脈衝訊號I N (圖3 )經由一反向器N3 1饋至電容C3 2之一電極。電源供 應電壓VCC經由在一二極體連接中之MOS FET Q 3 2饋至電容C 3 2之另一電極。由電容C 3 2之另一 電極所獲得之升壓電升乃使用以控制至Μ 0 S F £ T Q3 1之閘電壓之切換操作，該MOSFET Q3 1執 行充電激勵操作。 輸入脈衝訊號I N亦經由反向器N 3 2和N 3 4饋至 電容C 3 3之一電極。在二極體連接中的MOSFET Q 3 3提供在電容C 3 3之另一電極和電源供應電壓 VCC間。由電容C3 3之另一電極所獲得之升壓電壓乃 使用以控制至MOSFET Q3 4之閘電壓之切換操作 ，該MOSFET Q34執行充電激勵操作。 輸入脈衝訊號I N亦經由反向器N 3 2和N 3 3饋至 充電激勵電容C 3 1之一電極。電容C 3 1之另一電極經 本紙張尺度適用中國國家揉準（CNS ) Α4规格（210X297公釐〉 83.3.10,000 -----------^ _裝------訂^---^----與- (請先Μ讀背面之注意事項再填寫本頁) 14 A7 B7

3^〇4SQ 五、發明説明（12 ) ， 由切換MOSFET Q31而以電源供應電壓VCC充 電。一升壓電壓經由MOSFET Q 3 4輸出以對平坦 電容C充電（圇1 )。 圖4之激勵電路之操作如下所述。當輸入脈衝訊號 IN在低位準時，反向器N31之输出訊號在高位準。此 時，反向器N3 4之輸出訊號在低位準，因此電容C3 3 經由在二極體連接中之MOSFET Q3 3而預充電。 雖然，反向器N 3 3之輸出訊號亦在低位準， MOSFET Q3 4和Q3 1亦實質的關閉。因此，電 容C 3 1並未充電。嚴格的說，由於節點c藉由在二極體 連接中之MOSFET Q3 3而位在VCC — Vt h， 電容C 3 1之節點a經由MOSFET 0：^而充電至 VCC - 2V t h。但是，當電源供應鼇壓VCC位於如 3 . 3伏特之低電壓時，電容C 3 1之充電電壓爲比1伏 特更低之低電壓。 因此，雖然输入訊號I N由低位準變爲高位準，由電 容C31所獲得之升壓電壓VCH並未到達一已定電壓。 此意爲即使當反向器N 3 4之高位準升高在電容C 3 3之 節點c之電壓以啓動MOSFET Q3 4時i於此仍不 會執行任何充電激勵操作。 輸入訊號I N至高位準之變化將反向器N 3 1之輸出 訊號改變至低位準藉以經由在二極髏連接中之 MOSFET Q3 2對電容C3 2充電。由於電容 C 3 2已如所需的充電，當輸入脈衝訊號1 N回到低位準 本紙張尺度適用中國國家標準（CNS 規典（210X297公釐^ 83 3. -15 - I---·--*---{•裝------訂：---^----Μ I (請先閲讀背面之注意事項再填寫本頁) 經濟部中央標準局貝工消费合作社印製 8 fm}¥' a傻正/更i/補it 經濟部中央標準局員工消費合作社印製 五、發明说明（13 ) 時，Μ 〇 S F E 啓動，因此M 0 v c c。亦即， 第一脈衝上升P 電，而在輸入訊 的電容C 3 1充 在圖3之時 容C 3 2和C 3 鐘訊號C L Ο C 操作輸出（該預 資料輸出電路之 補償，亦即，每 電。結果，升壓 當資料以8 出電路D 0 C 1 的驅動電流受到 取操作同步之激 入/輸出終端I 输出。 圖5爲依照 圖。在此實施例 激勵電路（例如 擊脈衝產生器4 電容C。單擊脈 T Q S F E 預激勵 R E P 號之第 電 0 間圖中 1充電 K同步 激勵操 操作所 次資料 電壓V 位元爲 -DO 消耗以 勵操作 / 0以 3 1藉由電 T Q 3 1 操作乃執行 時，以高位 —-脈衝下降 ，預激勵操 如上所述。 讀取之資料 作與資料输 引起在升壓 输出電路操 C Η可保持 單位讀取時 C 8同時的 降低升壓電 使資料D 〇 相同的電壓 容C 3 2之升壓操作而 乃充電至電源供應電壓 以使在輸入訊號IN之 準電壓對電容C 3 2充 時，藉由一低位準電壓 作企圖 由於預 D 〇 - 出同步 電壓V 作時， 在所需 ，如上 操作。 壓V C D 3 位準和 對激勵 激勵， D 3以 的執行 C Η之 平坦電 高電壓 所述， 因此’ Η。因 以串聯 相同的 略/m 實際與時 •-預激勵 )，由於 減少受到 容即受充 位準。 八資料输 --相當大 此，與讀 方式從输 輸出電流 本發明之一實施例之升壓電路裝置之方塊 中，升壓電路裝置包括多數（例如4個） 4 a 〜4 d ) 2。四個激勵電路 衝產生器4 2產生 控制電路4 ◦ ’ 之输出一起連接至平坦 一單一脈衝以回應一指 請 先 閱 讀 背 面 之 注 意 事 項 再 裝 頁

iT 本紙張尺度逋用中國國家樣準（CNS M4规格（210X297公釐} 16

經濟部中央標準局員工消費合作社印$L A7 B7 五、發明説明（14 ) 令訊號C 0 MM A N D用以設定和外部時鏟同步接收的讀 取摸態。控制電路4 0包括一閘電路4 1 1和一頻率劃分 器/相移位電路4 1 2，其將描述於後。 圖6爲圖5之升壓電路裝置之操作說明之時間圖。控 制電路4 0之頻率劃分器/相移位電路4 1 2藉由經由閘 電路4 1 1所接收之控制脈衝訊號I N 0之兩頻率而劃分 ，且將頻率劃分訊號轉換成四個相位脈衝訊號，該相位脈 衝訊號互相以半週期的劃分脈衝訊號之相位差相值別。換 言之，頻率劃分輸入脈衝訊號在相位上循序的相差；r / 2 0 當導入外部時鐘訊號C LOCK上升端之一指令訊號 COMMAND企圖設定爲一讀取摸態時，單擊脈衝產生 器4 2回應此指令訊號（先前輸入訊號）以產生一脈衝 P R E P以執行預激勵操作。脈衝P R t: P如同一基本控 制脈衝訊號I N 0的經由閘電路4 1 1之N 0 R閘（ N 0 G )而饋至頻率劃分器/相移位電路4 1 2 。爲了回 應訊號I N 0由低位準變爲高位準，至第一激勵電路4 a 之輸入訊號I N 1由高位準變爲低位準，且至第二激勵電 路4 b之輸入訊號I N 2由低位準變爲高位準。爲了回應 訊號I N 1由高位準變爲低位準，至第三激勵電路4 c之 輸入訊號I N 3由高位準變爲低位準，且至第四激勵電路 4 d之輸入訊號I N 4由低位準變爲高位準。 當讀取資料D 0 ~ D 3確實與外部時鐘訊號 CLOCK同步的以串聯方式輸出時，第—激勵電路4 a 本紙張尺度適用中國國家標準（CNS ) Λ4规格（210X297公釐1 83. 3.10,000 -17 - ----—.---^ -裝------訂^---^----Λ , (請先閱讀背面之注意事項再填寫本育) 經濟部中央橾準局貝工消費合作社印製 A7 B7 五、發明説明（15) 輸出一升壓電壓與輸入訊號I N 0之上升段同步，而激勵 電路4 c則輸出一升壓電壓與輸入訊號I N 0之下降段同 步。由於時間之激勵期間加倍且頻率劃分訊號在相位上循 序的移位；r/2以執行激勵操作，如上所述，對於資料 D 0之激勵操作乃由第一和第三激勵電路4 a和4 c執行 二次。相似的，賫料D 1之激勵操作亦由第二和第四激勵 電路4 b和4 d執行兩次。對於資料D 2之激勵操作乃由 第一和第三激勵電路4 a和4 c執行二次。相似的，資料 D 3之激勵操作亦由第二和第四激勵電路4 b和4 d執行 兩次。 此種精巧的激勵操作會進一步的抑制升壓電懕V C H 之降低以提供進一步穩定的升壓電壓。如此可提供進一步 穩定的輸出位準和穩定的輸出電流。 圖7爲圖5之實施例之控制電路4 0之特殊電路圖。 一單擊脈衝產生器4 2受供應一讀取指令訊號 C Ο Μ M A N D，同時一閘電路4 1 1輸入一時鐘訊號 CLOCK和一輸出致能訊號DOE。 首先，單擊脈衝產生器4 2產生一單一脈衝P REP 以回應和外部或載入時鐘訊號C L OC K同步接收之讀取 指令訊號C Ο Μ M A N D。脈衝p R E P於後經由·一閘電 路4 1 1之NOR閘NOG和頻率劃分器/相移位電路 4 1 2而餹至第一至第四激勵電路4 a — 4 d以執行預激 勵操作如圖6所示。 在預激勵操作後，N A N D閘電路N A G由資料輸出 本紙張尺度適用中國國家榡準（CNS ) Α4規格（210Χ297公羡） 83. 3. !〇,〇〇〇 --------^---f 裝------訂--------Μ . (請先閲讀背面之注^|^項再填寫本頁} 18 經濟部中央橾準局員工消費合作社印製 A7 B7 五、發明説明（16 ) 致能訊號DOE所開啓。資料输出致能訊號DOE之產生 時間依照已定模態（所謂的 ' 等數時間（Satency )") 而控制，以在資料輸出有效時能經由N A N D閘篦路 NAG而導入輸入時鐘訊號，因此，第一至第四激勵電路 4 a — 4 d循序的操作且與資料輸出同步，以對在升颳電 壓中資料輸出之消耗而降低之電壓作補償。NAND閘 N A G之輸出當成一個控制脈衝訊號I N 0經由反向器 N4 1 ，NOR閘NOG，和反向器4 2輸入至頻率劃分 器/相移位電路4 1 2 °在圖3所顯示之操作中，、等數 時間#設定爲3。 當DRAM之電源供應啓動時，一設定脈衝s ET應 用至MOSFET Q 6 0藉以設定頻率劃分器/相移位 電路4 1 2之每一節點在其初始電壓値。電路4 1 2包括 C Μ 0 S反向I N V 1以接收一輸入訊號I Ν ϋ ，一· CMOS反向器I Ν 2以接收反向器I NV 1之輸出，和 二個正反器。正反器之一包括一時鐘反向器I NV 3 ，一 CMOS反向器I N 4以接收時鐘反向器I NV 3之輸出 ，和一時鐘反向器I NV 5用以將CMOS反向器I N 4 之輸出訊號饋回至其輸入端。而另一正反器包括一時鐘反 向器I NV 6 ，一 CMOS反向器I N 7以接收時鐘反向 器I NV 6之輸出，和一時鏟反向器I NV 8用以將 CMOS反向器I NV 7之輸出訊號賸回至其輸入端。時 鐘反向器I NV 6之輸出訊號饋至CMOS反向器 I NV 7和時鐘反向器I NV 3以形成一個二進位計數器 本紙張尺度適用中國囷家樣準（CNS > A4規格（2ΐ〇χ297公羡 83. 3. 10,000 -------I —-裝—-----訂 I.-------I (請先聞讀背面之注意事項再填寫本頁) 19 ΑΊ B7__ 五、發明説明（17) (一頻率劃分器）。 當頻率劃分器/相移位電路412在一非操作狀態， 時鐘反向器INV3和INV8處於關閉狀態。設定脈衝 啓動MOSFET Q 6 0 —段已定的時間段以設定節點 b於低位準。由於反向器I NV 5和I NV 6位於啓動狀 態，節點a和C位於高位準，而節點b位於低位準。 經濟部中央標华局貝工消费合作社印製 由閘電路4 1 1所接收之脈衝訊號I N 0經由兩個反 向器I NV 1和I NV 2選擇性的操作時鐘反向器 INV3 ，INV5 ，INV6 ，和 INV8。當輸入訊 號ΙΝ0之位準由MS ★變爲、高〃時，反向器INV3 啓動，而反向器I NV 5和I NV 6關閉。因此，節點a 由1高"變爲 ''低〃位準，而節點b逆向的由、低"變爲 '高#位準。（節點c和d仍持留不變）。當輸入訊號 I N 0之位準由、高〃變爲 '低〃泣準時，反向器 INV 5和I NV 6啓動：而反向器I NV3和I NV8 關閉。因此，節點C由、高〃變爲、低*位準，而節點d 逆向的由、低♦變爲、高*位準。（節點a和b保持不變 )。因此，藉由重複類似的操作，在相關的節點a至c上 可獲得四個不同相位移位時鐘訊號，其循序的在相位上移 位ττ/2且具有爲輸入訊號I N 〇兩倍之週期。第一至第 四激勵電路4 a〜4 d具有如圖4所示相同之結構。 圖8爲本發明之另一實施例之升壓電路裝置之電路圖 。在此實施例中，輸出邏輯位準偵測電路7 0輸出一訊號 以控制NAND閘電路G 7 1 — G 7 4 ，且輸出由頻率劃 83.3.10,000 (請先閲讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家梯準（CNS > A4規格（210X297公瘦） 經濟部中央標準局員工消费合作社印聚 A7 B7 五、發明説明（18 ) 分器/相移位電路412所產生之四個脈衝趴號。 輸出邏輯位準偵測電路7 0偵測多數同時輸出賫料之 邏輯位準（例如在圖1所顯示之結構爲8個資料），以根 據偵測結果，控制NAN D閘電路G 7 1— G7 4。 當電路7 0偵測到所有同時輸出8個資料之第一位元 資料（DO )皆爲低位準時，閘電路G7 1和G7 3由於 電路7 0而封閉，因此，至第一改變激勵電路4 a之输入 訊號I N 1和至第三改變激勵電路4 c之輸入訊號I N 3 (圖6 )保持不變，且激勵對於第一位元而言並無作用。 然而，當電路7 0偵測到所有同時輸出8個資料之第二位 元資料（D 1 )皆爲低位準時，閘電路G 7 2和G 7 4由 於電路7 0而封閉，因此，至第二改變激勵電路4 b之輸 入訊號I N 2和至第四改變激勵電路4 d之輸入訊號 I N 4 (圖6 )保持不變，且激勵對於第二位元而言並無 作用。以此方式，在充電激勵電路4 a〜4 d之電源消耒毛 可以減少。 圖9爲依照本發明之另一實施例之升壓電路裝置之電 路圖。在此實施例中，圖1之兩個升壓電路裝置 VCHG 1和VCHG 2由一單一公用電路取代之。 因此，在閘電路4 1 1中，用以致動激勵電路4 a〜 4 d之訊號乃饋至NOR閘電路NOG，該訊號具有一啓 動電源開關之時間和供應升壓電壓V C Η以供字線選擇之 時間，該NOR閘電路NOG用以供應輸入訊號至反向器 N 4 2以產生輸入脈衝訊號I N 0以作用上述之預激勵。 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） 83.3. !0,〇〇〇 ----.--^---C .裝------訂----^---矣—丨 (請先閲讀背面之注意事項再填寫本頁) 21 經濟部中央橾準局負工消費合作社印製 Α7 Β7 五、發明説明（19 ) VCH位準感應器8 0可感應升壓電壓VCH之電壓 位準，且可產生第一和第二感應訊號CL1和CL2，第 —感應訊號C L 1表示升壓電壓V C Η低於第一電壓位準 ，第二感應訊號C L 2表示升壓電壓V C Η低於第二電壓 位準，但卻不低於第一電壓位準。當電源開關啓動時，由 於電壓VCH爲接地電壓位準，NAND閘電路G 8 3由 第一感應訊號CL1開啓以經由NAND閘電路G8 3， 反向器電路Ν 4 4和NOR閘電路G 8 4而導入外部時鐘 脈衝（C LOCK )，直到電壓VCH升壓至第一電壓位 準（例如4伏特）。當電壓VCH超過第一電壓位準時， NAND閘電路G 8 2由第二感應訊號C L 2開啓以從內 部振盪時鐘源8 1經由NAND閘電路G8 2 ，反向器電 路N 4 3和NOR閘電路G 8 4導入具有相當長週期之時 鐘脈衝，直到電壓VCH升壓至第二電壓位準（例如 4 . 5 V ) ° 再者，產生一時間以供應升壓電壓V C Η做字線之選 擇之單擊脈衝R Ε Ν乃經由Ν 〇 R閘電路G 8 4而導入。 '藉由此結構，當有需要時，除了資料輸出操作之情形 外，藉由將上述訊號經由閛電路G 8 4供應至在閘電路 4 1 1中之NOR閘電路NOG，激勵即可作用，因此， 升壓電壓保持在一實質恆定的位準。由於升壓電路裝置之 共同使用，圖9之實施例可有效的簡化控制電路和激勵電 路之電路結構。 圖1 0顯示依照本發明之一實施例之D R A Μ之結構 本紙張尺度逋用中國國家標率（CNS >八4規格（210Χ297公嫠） 83.3. 10,000 ------^---^ -裝------訂----7---為，- (請先閲讀背面之注意事項再填寫本頁) 22 - 經濟部中央標準局員工消費合作社印製 A7 B7 五、發明説明（20 ) 圖。圖1 0中顯示之相關電路使用已知的半導體積糖技術 形成在單晶砂之單一半導體基底上。圖1 〇顯示在半導想 晶片上相關電路塊之實際幾何佈局之一例。而整健[相關之 說明中，所謂的％MOSFET 〃於此爲絕緣閘場效電晶 體（I G F E T ) ° 爲了避免由於記憶容量之增加而導致控制訊號和記憶 陣列驅動訊號之配線導體長度之增加以及晶片尺寸之增加 而引起R A Μ之操作速度之降低，記憶陣列之佈局（包括 RAM和在記憶陣列中選擇位址之週邊電路等）之構成如 下所述。 在圖1 0中，包括垂直和水平中央條狀部份之橫形區 域乃提供在晶片上。週期電路主要置放在橫形區域上。記 憶陣列藉由橫形區域安置在晶片之四個分割區域。亦即， 橫形區域乃提供在晶片之垂直和水平中央條形部份，因此 ，記憶陣列乃提供在由橫形區域所分割之晶片之四個區域 中。在無任何特別限制之情形下，四個記憶陣列之有一記 憶陣列具有約4 Μ位元之儲存容量，因此整體具有約1 6 Μ位元之大記憶容量。 每個記憶陣列包括4個記憶塊，其中字線延伸在水平 方向且補償位元線對（資料或數位線）延伸在垂直方向。 一記憶塊具有約1 Μ位元之記憶容量。在每一記憶陣列中 之四個記憶塊之一具有字線驅動器（未顯示），其安排在 記憶塊之側面並面對垂直中央條部份。 —行解碼器和一控制器提供在橫形菡域之左邊中央部 本紙張尺度適用中國國家標準（CNS ) Α4規格（210X297公釐） 83. 3.10,000 —裝 訂 J 、 I (請先閲讀背面之注意事項再填寫本頁) 23 經濟部中央標準局貝工消资合作社印製 310430 at B7 五、發明説明（21 ) 份，而一列解碼器和用於字線升壓之第一升壓電路裝置 VCHG 1提供在橫形區域之右邊中央部份。 —輸入/輸出緩衝器和一輸入/輸出銷I/0位於橫 形區域之***部份。用於對資料輸出緩衝升壓之第二升 壓電路裝置VCHG 2位於輸入/輸出緩衝器之下。 輸入緩衝器，相關位址銷，和時鐘銷提供在橫形區域 之下中央部份。在未做特別限制之情形下，產生其他控制 訊號RASB，CASB，WEB和CSB之單元安排在 橫向區域之中央部份鄰近控制器。 圖1 1爲一電腦系統之主要部份之結構圖，其中使用 依照本發明之一實施例之S D R A Μ (同步D R A Μ )。 電腦系統包括一匯流排，一中央處理單元C PU，一週邊 電路控制器，當成主要記憶之S D R A Μ，其控制器，當 成備份記憶之S R A Μ，一備份配類，其控制單元，儲存 —程式之ROM，一顯示系統等。 週邊電路控制器連接至一外部儲存單元，一鍵盤KB 等。顯示系統包括一V R A Μ (影像R A Μ )等，且連接 至一顯示當成一輸出裝置以顯示儲存在V RAM中之資訊 。一電源供應器供應電源至電腦系統之內部電路。C P U 產生訊號以控制相關記憶之操作時間。雖然，本發明之 SDRAM當成主要記憶使用之例業已說明，如果顯示系 統之VRAM爲多埠型式，本發明亦可應用至顯示系統之 V R A Μ之串聯存取部份。 當S D R AM安裝在上述實施例之電腦系統之資訊處 本紙張尺度適用中國囷家橾準（CNS ) A4洗格（210X297公釐） 83. 3.10,000 (請先閲讀背面之注意事項再填寫本頁) ，人—裝------ 訂---------竣---------- -24 - 經濟部中央標準局負工消費合作社印裝 A 7 B7 五、發明説明（22 ) 理系統中時，由於SDRAM之增加的整合程度，擴大的 容量，增加的操作速度和/或減少電源消耗，於此可增進 該電腦系統之效能並減少其尺寸。S D R AM除了使用當 成主要記憶外，其亦可使用以當成植案記憶以有效的藉由 其大記憶容量以取代硬碟記憶。 由上述實施例所提供之優點如下所述： (1 )資料輸出電路包括兩個推挽連接之N通道輸出 MOS F ET，其連練的輸出讀取資料。升壓電路裝置包 括兩個切換MOSFET，MOSFET之切換操作由一 輸入到Μ 0 S F E T之輸入脈衝訊號所同步控制以執行激 勵操作，和一激勵電路，其中饋至至少一個MOS FET 之閘極之控制訊號由一靴帶式操作所升壓。因此，預激勵 操作在讀取操作之前執行'以對激勵電路適當的形成升壓電 壓，因此，所需供應至資料輸出電路之升壓電壓可藉由和 實際讀取操作同步之激勵操作而獲得（參見圖4 )。 (2 )升壓電路裝置乃應用於一記憶，該記憶具有將 表示操作模態之指令訊號同步的導入一外部輸入時鐘脈衝 訊號之功能，和串聯的輸出表示由記憶陣列中以位元爲單 元所讀取之資料之讀取訊號以在穩定方式下以高速串聯的 輸出資料之功能。 (3 )具有多數並聯連接之輸出終端之激勵電路將輸 入脈衝訊號以頻率劃分爲多數相位互相不同之脈衝訊號藉 以在一資料輸出上執行兩次激勵操作以便穩定升壓電壓（ 參見圖7 )。 本紙張尺度適用中國國家橾準（CNS ) Α4規格（210X297公釐） 83, 3. 10,000 41. rr I I III 訂—., ^MI (請先閱讀背面之注意事項再填寫本頁) -25 - 經濟部中央標準局貝工消費合作社印製 Α7 Β7 五、發明説明（23 ) (4 )連接至激勵電路之輸出端之平滑電容和升壓電 路裝置共用一輸出端，其形成一字線選擇電壓以降低晶片 區域（參見圖1 )。 (5 )當感應到低位準訊號之輸出以降低電源耗損時 ，輸出資料之邏輯位準被感應到，並停止輸入時鏟脈衝之 傳送至激勵電路（參見圖8)。 (6 )升壓電路裝置應用至使用約3伏特之低操作電 源供應電壓之記憶可用以形成一穩定的升壓電壓，藉以有 效的提供一滿足的輸出位準和一滿足的輸出電流。 ’ （7 )當一單一升壓電路裝置具有雙功能，亦即產生 一升壓電壓以供應至字線驅動器和產生一升壓電壓以供應 至資料輸出電路，其可降低晶片區域（參見圖9)。 雖然本發明已以較佳實施例特別的說明，但是本發明 並不受限於此實施例。於此當然有許多變化和修飾之可能 ，而其仍未能悖離本發明之精神。例如，在圖2 A中，任 何的電路皆可使用爲位準移位部份，如果該電路可將 VCC位準轉換爲VCH位準，而非必定是如上所述具有 一對N〇R閘之閂鎖形式之位準移位部份。驅動電路部份 具有一閘功能以依照輸出致能訊號關閉輸出Μ 0 S F E T Q3 ，而非必要是CMOS反向器。 D R A Μ具有用於一字線以串聯方式輸出資料之功能 。再者，在此例中，激勵操作之執行可避免每次資料和時 鐘訊號同步的輸出時，升壓電壓之降低。 本發明可廣泛的應用至半導體儲存裝置，該半導體儲 本紙張尺度適用中國國家樑準（CNS ) Α4規格（210X297公釐） " 83. 3.10,000 -26 - —^^1· n --- I -^1^1 ml ^^1 一eJ♦ ............. - n^i ——-I— I (請先閲讀背面之注意事項再填寫本頁) ύ·^〇43〇 經濟部中央標準局員工消費合作社印製 Α7 B7 五、發明説明（24 ) 存裝置包括依照由升壓電路裝置所產生之驅動訊號用以傳 送一輸出訊號之輸出電路。 (請先閲讀背面之注意事項再填寫本頁) 裝 訂 _ - - i^n mu Ml 83. 3. 10,000 本紙張尺度適用中國國家梯準（CNS ) A4規格（210X297公釐） 27

Claims (1)

1. A 8 B8 CS t>8 經濟部中央標率局員工消費合作社印製 七、申請專利範圍 第83103361號專利申請案 中文申請專利範園修正本 民國84年7月修正 1.一種升壓《路裝置，包含 激勵電路機構，其可在第一電壓以第一電源搡作並回 應一控制時鐘訊號用以在第二m壓上供應一第二電源，該 第二電源之第二電塵升壓高於第一電源之第一電懕： •——單擊脈衝產生器，其回應一初始输入訊號以產生一 單一脈衝；和 一控制m路，其回應該單-脈衝和用以產生該控制時 鐘訊號之输入時鐘訊號，該初始输入訊號與骸输入時鏡訊 號同步產生，且該控制時鐘訊號包含相關於骸單一脈衝之 預激勵脈衝和多數相關於該输入時鐘訊號且跟鼸骸預激勵 脈衝之時鐘脈衝。 -2 .如申請專利範園第1項所述之升壓m路裝置，其 中： 骸激勵電路機構包括多數激勵電路，其输出連接在一 起；和 該控制氰路包括一閘m路用以接收由外’部供應至此之 输入時鐘訊號和由該單擊脈衡產生器而來的單一脈衝以產 生一基本控制時鐮訊號，和一頻率劃分/相位移位電路用 以頻率劃分骸基本控制時鐘訊號爲多數頻率劃分控制時鐘 訊躭並互相相位移位該頻率劃分控制時鏜訊號，骸相位移

   ---------身-- (請先閲讀背面之注意事項再I ；本頁) 、-口 Γ 表紙張尺度適用中國國家標準（CNS ) Μ规格（210X297公犛） -1 - 8 8 8 8 ABCD 經濟部中央標率局貝工消費合作社印製 六、申請專利範圍 位，該頻率劃分控制時鐘訊號構成賅控制時鐘訊號，毎個 該控制時鏡訊號饋至不同的激勵電路。 3 . —種升壓《路裝置用以供應在一升懕電壓之電源 至一賫料输出電路以输出一邏輯输出訊號，包含： 激勵電路機構，其可與第一電源在第一電壓下操作， 且回應一控制時鏡趴號用以產生在第二竃廛下之第二電源 ，胲第二電源之第二馕壓高於第一竃源之第一電壓： —單擊脈衝產生器，其回應先前輸入脈衝用以產生一 單一脈衝； 一控制電路，其回應該單一脈衡和一.入時鐘訊號用 以產生該控制時鐘訊號，該先前输入訊號與骸输入時鐘訊 號同步的產生，該控制時鐘訊號包含一相關於該單一脈衝 之預激勵脈衝和相關於該输入時鏡訊號和鼸後之預激勵脈 衝之多數時鐘訊號；和 -一位準偵測電路用以偵測邏輯输出訊號之偵測邏輯位 準：和 一閘電路提供在該控制電路和激勵《路機構之間，該 位準偵測電路之输出被供應至鬧電路以遲揮性的傳送該控 制時鐘訊號至賅激勵m路機構，在骸位準偵測電路之輪出 之控制下。 4 種動態RAM，其中賫料乃回應一讀取指令訊 號以連績的籲出，包含： 多數之記憶陣列，每個皆包括一字線驅動器； 多數之序列賫料输出電路用以輸出邏辑输出訊號至I 本紙張尺度逋用中國國家標準（CNS ) A4规格（210X297公着） H 1 裝—— I I I 訂 ^ 線 (請先閱讀背面之注意事項再I, 本f { ΑΒ Β8 ΓΒ D8 經濟部中央標準局員工消費合作社印装 六、申請專利範圍 / 0墊：和 一升壓m路裝置用以供應在一升壓電歷之m源至少至 賫料輸出電路，該升壓《路裝置包括： •激勵鼇路機構，其可與第一電源在第一電壓下操作， 且回應一控制時鐘訊號用以產生在第二電懕下之第二電源 ，骸第二電源之第二電壓高於第一電源之第一電壓； '一單擊脈衝產生器，其回應先前输入脈衝用以產生一 單一脈衝； 一控制«路，其回應該單一脈衝和一输入時鐘訊號用 以產生賅控制時鐘訊號，該先前输入訊號回應該釀取指令 訊號而產生以與骸输入時鐘訊號同步的產生，該控制時鐘 趴號包含一相關於骸單一脈衝之預激勵脈衝和相關於賅输 入時鐘訊號和隨後之預激勵脈衝之多數時鏡訊號，因此， 胲第二電源之第二電壓藉由在連績讀出賨料之前之預激勵 脈衡而升壓高於第一電源之第一電壓，該序列資料輪出電 路被以該經提升之m壓與骸《力\搭配遲作且被相對應於該 输入時鐘信號之與骸多數個時鐘脈波相對應之部份；和 一平滑電容用以從骸升壓《路裝置中使骸第二電源之 第二電壓平滑。 5.如申請專利範圍第4項所述之動態RAM，進一 步包含一位準感應器用以偵測該第二電源之第二《壓之位 V 準，其中骸升壓m路裝置用以供應在一升軀電壓上之電源 至該賫料輸出電路和至該字線颶動器，當骸第二«源之第 二電壓之位準降至一已定位準之下時，該位準感應器可產 本紙張尺度適用中國國家橾準（CNS ) Μ規格（2丨0X297公嫠） (請先閱讀背面之注意事項再C 本—) 裝. 線 經濟部中央標準局員工消費合作杜印製 A8 B8 CB D8 々、申請專利範圍 生一感應訊號以應用至升壓m路裝置之控制m路用以控制 該激勵電路機構。 (請先閱讀背面之注意事項再一 本頁) -mu fm n Φ 訂- -----it----- 本紙張足度逋用中國國家揉率（CNS > A槪格（210X297公嬸）