TW301782B - - Google Patents
Download PDFInfo
- Publication number
- TW301782B TW301782B TW081105682A TW81105682A TW301782B TW 301782 B TW301782 B TW 301782B TW 081105682 A TW081105682 A TW 081105682A TW 81105682 A TW81105682 A TW 81105682A TW 301782 B TW301782 B TW 301782B
- Authority
- TW
- Taiwan
- Prior art keywords
- polysilicon
- film
- oxide film
- bit line
- deposited
- Prior art date
Links
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 64
- 229920005591 polysilicon Polymers 0.000 claims description 64
- 238000003860 storage Methods 0.000 claims description 48
- 239000003990 capacitor Substances 0.000 claims description 37
- 238000000206 photolithography Methods 0.000 claims description 15
- 238000000151 deposition Methods 0.000 claims description 11
- 239000004065 semiconductor Substances 0.000 claims description 10
- 239000013078 crystal Substances 0.000 claims description 9
- 238000004519 manufacturing process Methods 0.000 claims description 9
- 238000000034 method Methods 0.000 claims description 9
- 238000005530 etching Methods 0.000 claims description 7
- 230000008018 melting Effects 0.000 claims description 7
- 238000002844 melting Methods 0.000 claims description 7
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 claims description 5
- 229910052737 gold Inorganic materials 0.000 claims description 5
- 239000010931 gold Substances 0.000 claims description 5
- 239000002184 metal Substances 0.000 claims description 5
- 229910052751 metal Inorganic materials 0.000 claims description 5
- 239000000463 material Substances 0.000 claims description 4
- 238000000059 patterning Methods 0.000 claims description 4
- 210000000352 storage cell Anatomy 0.000 claims description 4
- 239000000758 substrate Substances 0.000 claims description 3
- 238000005336 cracking Methods 0.000 claims 2
- PCTMTFRHKVHKIS-BMFZQQSSSA-N (1s,3r,4e,6e,8e,10e,12e,14e,16e,18s,19r,20r,21s,25r,27r,30r,31r,33s,35r,37s,38r)-3-[(2r,3s,4s,5s,6r)-4-amino-3,5-dihydroxy-6-methyloxan-2-yl]oxy-19,25,27,30,31,33,35,37-octahydroxy-18,20,21-trimethyl-23-oxo-22,39-dioxabicyclo[33.3.1]nonatriaconta-4,6,8,10 Chemical compound C1C=C2C[C@@H](OS(O)(=O)=O)CC[C@]2(C)[C@@H]2[C@@H]1[C@@H]1CC[C@H]([C@H](C)CCCC(C)C)[C@@]1(C)CC2.O[C@H]1[C@@H](N)[C@H](O)[C@@H](C)O[C@H]1O[C@H]1/C=C/C=C/C=C/C=C/C=C/C=C/C=C/[C@H](C)[C@@H](O)[C@@H](C)[C@H](C)OC(=O)C[C@H](O)C[C@H](O)CC[C@@H](O)[C@H](O)C[C@H](O)C[C@](O)(C[C@H](O)[C@H]2C(O)=O)O[C@H]2C1 PCTMTFRHKVHKIS-BMFZQQSSSA-N 0.000 claims 1
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 claims 1
- TUWJQNVAGYRRHA-UHFFFAOYSA-N Menadiol dibutyrate Chemical compound C1=CC=C2C(OC(=O)CCC)=CC(C)=C(OC(=O)CCC)C2=C1 TUWJQNVAGYRRHA-UHFFFAOYSA-N 0.000 claims 1
- BWRHOYDPVJPXMF-UHFFFAOYSA-N cis-Caran Natural products C1C(C)CCC2C(C)(C)C12 BWRHOYDPVJPXMF-UHFFFAOYSA-N 0.000 claims 1
- 229910021419 crystalline silicon Inorganic materials 0.000 claims 1
- 229910052733 gallium Inorganic materials 0.000 claims 1
- 229910052732 germanium Inorganic materials 0.000 claims 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 claims 1
- 239000004576 sand Substances 0.000 claims 1
- 210000004027 cell Anatomy 0.000 description 8
- 239000011810 insulating material Substances 0.000 description 3
- 230000002079 cooperative effect Effects 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 150000004767 nitrides Chemical class 0.000 description 2
- 230000007261 regionalization Effects 0.000 description 2
- 238000001039 wet etching Methods 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 229910021417 amorphous silicon Inorganic materials 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 238000010292 electrical insulation Methods 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 230000000873 masking effect Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 239000004575 stone Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
- H10B12/31—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor
- H10B12/318—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor the storage electrode having multiple segments
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S257/00—Active solid-state devices, e.g. transistors, solid-state diodes
- Y10S257/926—Elongated lead extending axially through another elongated lead
Landscapes
- Semiconductor Memories (AREA)
- Semiconductor Integrated Circuits (AREA)
Description
經濟部中央標準局員工消費合作社印製 B7 "------------ 五、發明説明(1 ) 本發明係鼷於半導體儲存單元及其製造方法,特別鼷 於一種半導體儲存單元,其中將一電容器電極形成一隧道 型俥使位元線通過其內部,Μ便減少圖案形成之歪曲及增 加電容器之容量。 第1圖係顯示,一棰在一位元線上形成有一電容器之 屏蔽位元線之儲存電容器單元之構造及其製造方法;該位 元線為習知儲存單元之製造方法及其布置之一,可認為最 近似於本發明之技術。 這些習知之儲存單元之一係於1990年11月13日揭露於 美國專利第4,970,564號。 第1(E)圖係顯示其布置之一小部分,其中形成有元件 之作用區域10對互相正交之字元線及位元線傾斜45° ,藉 此可使儲存電極密集地排列著。 第1(A)至1(D)圖係第1(E)圖之Α-Α斷面圖,用Μ說明 儲存電容器單元之製造步驟。 如第1(A)圖所示,一場區域與一作用匾域係在半導體 基片11上隔開,然後形成源及汲極區域12及一閘13之電極 ,並沈積一閛電極絕緣氧化膜14,及藉影印石版工程開口 位元線觸點。 之後,如第1(B)圖所示,沈積用於位元線15之高熔點 金鼷或多晶矽,以及氧化膜16;然後,利用感光膜作為屏 蔽,以圖案形成法形成位元線15。之後,除去感光膜。 接著,如第1(C)圖所示,沈積一氧化膜,不用屏蔽即 予Μ蝕刻,Μ便在位元線侧壁上形成一氧化側壁17後,形 本紙張尺度適用中國國家標準(CNS ) A4規格(21〇Χ297公釐) ------ί_ ---rL^ 衣-----„--訂 (請先閱讀背面之注意事項再填寫本頁) 4 經濟部中央榡準局員工消費合作社印製 A7 ^B7 i'發明説明(2) 成一連接作用區域之隱埋觸點及一儲存電極。 於是,如第1(D)圖所示,依次形成儲存電棰18、一霄 容器電介質膜19 (電絕緣器)、一板電極20,藉以製造一 儲存單元。 由上述之方法所製成之習知儲存單元,如第1(E)圖所 示,被配置成該位元線15與字元線13互相正交,而作用區 域10則對位元線及字元線傾斜。 然而,由於位元線15係形成在電容器前,故電容器之 汲極及儲存電極間之作用區域内觸點,必須形成在位元線 不會通過之地方,因此必須將作用區域沈積成對位元線及 字元線成對角線方向。因此,由於作用區域包含一與字元 線及位元線成45°之傾斜部分,故進行影印石版工程Μ用 來圖案形成作用區域時,將發生撓曲。從而在工程上造成 困難,而且無法減少單一單元之面積。 為了解決這些習知之問題,本發明係形成一位元線通 過電容器之儲存電極,Μ及一體地層合作用區域、位元線 及電容器。就是:在含有開關電晶體及電容器之儲存單元 中,該電容器之儲存電極圍繞著該位元線,而該作用區域 則對位元線形成平行或重叠方向,Μ及對字元線形成垂直 方向。 本發明之目的係在於提供一種半導體儲存單元,其中 :一電容器之儲存單元係形成管形Μ便完全圍繞一半導體 儲存單元中之一預定長之位元線,該儲存單元係連接於一 位元線及一字元線;Μ及具有一形成在作用區域之開關電 本紙張尺度適用中國國家標準(CNS ) A4规格(210X297公釐) ΙΊ 1 I I r^i t— LI ^ I I (請先閲讀背面之注意事項再填寫本頁) 訂 A7 B7 經濟部中央標準局員工消費合作社印製 五、發明説明(3 ) 晶體及一儲存電容器。 本發明之另一目的係在於提供一種半導體儲存單元, 其中:開關電晶體之源極、閘極及汲極之沈積方向係與該 電容器儲存電極之縱軸方向相同。 本發明之又一目的係在於提供一種方法,包括: (1〉一步驟,係在一作用區域内形成一具有閘極、源 極及汲極之開關電晶體,該作用區域被定義為一電絕緣於 各作用區域之場氧化膜; (2) —步驟,係沈積一第一氧化膜,Μ習知影印石販 工程開口一隱埋觸點,在整個晶片上沈積一第一多晶矽, 沈積一第二氧化膜,以及對作用區域之縱向的垂直方向成 平行地圖案形成第二氧化膜及第一多晶矽膜,藉此形成一 連接於開關電晶體汲極的電容器儲存電極之一部分; (3> —步驟,係在晶片之整個表面上沈積一氧化膜, 然後蝕刻該氧化膜,藉此在第一多晶矽膜旁形成一氧化膜 侧壁; (4) 一步載,係Κ習知影印石版工程開口一位元線觸 點,沈積一第二多晶矽,僅蝕刻第二多晶矽成一適宜厚度 ,在其上沈積一高熔點金屬膜,沈積第三氧化膜,然後向 平行於作用區域的縱軸之方向圖案形成一第三氧化膜、高 熔點金羼膜及第二多晶矽,藉此形成一位元線; (5) —步驟,係沈積一第四氧化膜;Μ及Μ影印石販 工程向平行於作用匾域之縱軸的方向圖案形成第四氧化膜 及露出在表面之第二氧化膜; J------*I ---------IL--.訂 (請先閲讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準(CNS ) Α4胁(210X297公釐) -6 6 經濟部中央標準f工消費合作社印製 A7 __B7_ 五'發明説明(4) (6) —步驟,係沈積一第三多晶矽膜,Μ及以影印石 販工程形圖案成第三多晶矽膜及第一多晶矽膜,藉此將一 電容器儲存單元形成為管形;Μ及 (7) —步®,係將一電容器電介質膜覆蓋於電容器儲 存電極之表面上,Μ及在其上形成電容器之板電極。 本發明之另一實施例爲一種半導體之製造方法,包括 (1) 一步鼸,係在一作用區域内形成一具有閘、源及 汲極之開關電晶體,該作用區域被定義爲一電絕緣於各作 用區域之場氧化膜; (2) —步驟,係沈積一第一氧化膜,Μ習知影印石販 工程開口一皤埋觸點,在整値晶片上沈積一第一多晶矽, 沈積一第二氧化膜,及對作用區域之縱向的垂直方向成平 行地圖案形成第二氧化膜及第一多晶矽膜,藉此形成一連 接於開關電晶體汲極的電容器儲存電極之一部分; (3) —步驟,係在晶片之整個表面上沈積一氧化膜, 然後蝕刻該氧化膜,藉此在第一多晶矽膜旁形成一氧化膜 側壁; (4) 一步驟,係以習知影印石版工程開口一位元線觭 點,沈積一第二多晶矽,僅蝕刻該第二多晶矽成一逋宜厚 度,在其上沈積一高熔點金羼膜,沈積第三氧化膜,然後 向平行於作用區域的縱軸之方向圖案形成一第三氧化膜、 高熔點金屬膜及第二多晶矽,藉此形成一位元線; (5) —步驟,係沈積一由對氧化膜及多晶矽蝕刻選擇 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) 7 JI.------------^ ^ 11---訂 (請先閱讀背面之注$項再填寫本頁) υ 32 A7 B7 經濟部中夬標準局員工消費合作杜印製 i'發明説明(5) 性較.大之材料所製成之第一絕緣膜;向平行於該比特線之 方向圈案形成第一絕緣膜,以覆蓋該位元線;沈積一第三 多晶矽及一由對氧化膜及多晶矽蝕刻選擇性較大之材料所 製成之第二絕緣膜;然後Μ影印石版工程向平行於該位元 線之方向圖茱形成第二絕緣膜,以便覆蓋該位元線; (6) —步想,係使用第二絕緣膜作為屏蔽層,依次蝕 刻第三多晶矽、第二氧化膜及第一多晶矽,藉以形成電容 器儲存電極之上部分; (7) 步驟*係沈積一第四多晶矽後,乾蝕刻該第四 多晶矽,接著Μ濕蝕刻除去第二絕緣膜,Μ便形成一連接 位元線上層之第三多晶矽及位元線下層之第一多晶矽的側 壁突起,藉此形成一電容器之儲存電極;Μ及 (8) —步驟,係將儲存單元電介質膜及電容器之板電 極形成於電容器之儲存霉極之表面上。 第一及第二絕緣膜最好為気化膜。 第1(A)〜(Ε)圖係習知儲存單元之斷面圃及布置。 第2圔係本發明之儲存單元之布置。 第3(A) (Α’)〜(Η) (Η’〆係用Μ說明本發明半導儲存單 元之製造方法之第一實施例之橫斷面圖。 圖 第4 (Ε)(Ε’)至(Ι)(Ι’)ν^用以說明本發明半導體儲存單元 彡S埤方法之.寧二實,例之.橫面圖。 參照第2,3及4圖說明本發明之較佳S施例。 第2圖係本發明之一概略布置圖,第3(A)〜(H)及第 4(E〉〜(I)圖係第2圖K-K’之橫斷面圖。第3(A’)〜(H_) 圖及第4(E’)〜(I’)圖係第2圖L-L’之橫斷面圖。 首先,詳细說明本發明之第一實施例。 本紙張尺度適用中國國家標準(CNS ) A4規格(210 X 297公釐) (請先閱讀背面之注意事項再填寫本頁)
J --訂 8 經濟部中央標準局員工消費合作杜印製 A7 B7___ 五、發明説明(6 ) 如第3(A),(A’〉圖所示,一形成有元件之作用區域31 (示於第2圖)及一由元件絕緣區域所成之場氧化膜32係 形成在矽基片30上,而閘極33、源及汲極34被作成形成有 一開關電晶體。 然後,沈積一第一氧化膜35M及開口一隱埋觸點36。 接著,如第3(B),(B)圖所示,以摻雜質多晶矽或一 非晶形矽37 (以後稱做多晶矽)沈積第1多晶矽37後沈積 一第二氧化膜,然後將第二氧化膜及第一多晶矽向平行於 L-L’之方向(垂直於作用區域之縱向的方向)圖案形成。 於是,形成與開關電晶體汲極連接之電容器儲存電極 之一部分。 之後,如第3(C),(C’)圖所示,將一氧化膜沈積於全 表面及加Μ蝕刻以保持氧化膜之側壁,藉此在第一多晶矽 膜旁形成一氧化膜偁壁39,然後Μ影印石版工程開口位元 線觸點40。 接著,如第3(D),(D’>圖所示,沈積一多晶矽41,而 在沒有感光膜之存在下將之蝕刻成一預定厚度,然後沈積 一高熔點金羼膜42後,沈積一第三氧化膜43,接著向平行 於第2圖Κ-Γ線之方向圖案形成位元線,然後露出第二氧 化膜38之一部分。 之後,如第3(E),(E’)匾所示,沈稹第四氧化膜44 , 接著藉影印石販工程圖案形成第四氧化膜44及第二氧化膜 38,使之平行於Κ-Γ線之方向。然後,露出第一多晶矽之 一部分。 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) (請先閲讀背面之注意事項再填寫本頁)
J •訂 經濟部中央標準局員工消費合作社印製 A7 B7 五、發明説明(7 ) 之後,如第3(F),(F’>圖所示,沈積第三多晶矽45。 如第3(G),(G’)圖所示,藉影印石版工程圖案形成第三多 晶矽膜45及第一多晶矽膜37,形成管形之電容器儲存電極 5 〇 接著,如第3(Η>,(H’>所示,依次形成一電容器電介 質膜6及一板電極7M便形成儲存單元之電容器。 當製造一單元時,由於該作用區域被作成平行或重β 於位元線Μ及垂直於字元線,故並沒有對字元線或位元線 成傾斜角之部分。由於該單元具有一直線之構造,故圖案 形成時不會發生撓曲,可減少單一單元之面積。 其次,參照第4(E)〜(I’)圖,詳細說明本發明之第二 實施例。 在第一實施例所說明的第3(A) (Α’)〜(D)(D’)圖之工 程,同樣在第二實施中被執行。 接著,如第4(E),(E’)圖所示,沈積第一氣化膜51作 為絕緣材料以便蝕刻第二氧化膜時保護第三氧化膜43,然 後圖案形成第一気化膜以便向平行於位元線41,42之方向 覆蓋位元線。然後露出第二氧化膜之一部分。 如第2圖(F),(F’)所示,沈積第三多晶矽52及沈積 第二氮化膜53作爲絕緣材料,然後藉影印石版工程圖案形 成第二氣化膜53。接著,使用此第二気化膜53作為屏蔽, 依次圖案形成第三多晶矽52、第二氧化膜38及第一多晶矽 37 ° 接著,如第4(H),(H’)所示,沈積第四多晶矽54,並 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) 10 - —^ϋ ί I -1 ^^^1 1^1 (請先閱讀背面之注$項再填寫本页) 訂 Α7 Β7 五、發明説明(8 ) 藉著蝕刻第四多晶矽54M形成一電容器儲存電極之側壁突 起連接部分8。之後,藉濕蝕刻除去第二氮化膜53。該側 壁突起連接部分8可作連接在位元線上方之第三多晶矽層 52及在位元線下方之第一多晶矽饜37之用,同時可做擴寬 儲存電極之表面積之用,藉以增加電容器之容量。 繼而,如第4(1),(1’>所示,形成電容器之電介質膜 55及電容器之板電極,藉Μ完成了電容器之製造。 在第4(F)圖之工程中,可利用另一對多晶矽蝕刻選擇 性較大之絕緣材料Μ替代第二気化膜53。 當Μ此法構成儲存單元時,由於該作用區域之方向被 作成平行或重叠於位元線或垂直於字元線,故並無對單一 單元之字元線或位元線成傾斜角之部分。由於作用區域具 有直線形之構造,故圖茱形成時不會發生撓曲。從而,可 減少電容器及單一單元之面積,Μ及即使不增加單一單元 之面積也可增加容量。 J---------rf-J*木-- (請先閲讀背面之注意事項再填寫本頁) 訂 經濟部中央標隼局員工消費合作社印褽 11 本紙張尺度適用中國國家標準(CNS > A4規格(210X297公釐)
Claims (1)
- 六、申請專利範圍 第Sll〇5682號申請專利範面修正本85 年11月 301782 1. 一棰半導齷館存單元,包括: 多數開两霄晶體,每一霄晶醱具有一閘極及源 極及汲極之區域,該等區域形成於一半導髖基片之一 作用區域; 字元線經由一絕緣層連接於該等開鼷罨晶鼸之該 等閘極; 位元線連接於該等開關霣晶體之汲極區域;及 管形儲存霄極連接於開關電晶髏之源極匾域,每 一管形儲存霣極具有一内部區域。其中,該位元線通 遇(穿遇)該管狀儲存電極之內部區域。 2. 依據申請專利範圍第1項所述之半導鑊儲存單元,其 中,該作用區域被配置成其方向平行或重叠於位元線 ,以及垂直於字元線。 3. —棰半導醱儲存單元之裂造方法,包括: (1) 一步S,係在一作用®域内形成一具有閘、 源及汲極之開關霄晶體,該作用區域被定義爲一《絕 緣於各作用B域之場氧化膜; (2) —步驟,係沈積一第一氧化膜,以習知影印 石版工程開口一皤埋觸點,在整値晶片上沈積一第一 多晶矽,沈積一第二氧化膜,以及對作用匾域之縱向 的垂直方向成平行地圖案形成第二氧化膜及第一多晶 矽膜,藉此形成一連接於開闢電晶體汲極的電容器儲 存霄極之一部分; (3〉一步驟,係在晶片之整僱表面上沈積一氧化 本紙張尺度適用令II國家標隼(CMS ) A4規洛(210X297公釐) (請先聞讀背面之注意事項再填寫本ΙΓ) .裝· 訂- 經濟部中央標準局負工消費合作社印製 12 六、申請專利範圍 ABCD 經濟部中央揉準局貝工消費合作社印製 膜,然後蝕刻該氧化膜,藉此在第一多晶矽膜旁形成 一氧化膜側壁; (4) 一步驟,係Μ習知影印石版工程開口一位元 線觸點,沈積一第二多晶矽,僅蝕刻第二多晶矽成一 適宜厚度,在其上沈積一高熔點金屬膜,沈積第三氧 化膜,然後向平行於作用區域的縱軸之方向圖案形成 一第三氧化膜、高熔點金屬膜及第二多晶矽,藉此形 成一位元線; (5) —步驟,係沈積一第四氣化膜;以及Μ影印 石版工程向平行於作用區域之縱軸的方向圖案形成第 四氧化膜及露出在表面之第二氧化膜; (6) —步驟,係沈積一第三多晶矽膜,以及以影 印石版工程圔案形成第三多晶矽膜及第一多晶矽膜, 藉此將一電容器儲存單元形成為管形;Μ及 (7) —步驟,係將一霣容器電介質膜覆蓋於霣容 器餡存電極之表面上,以及在其上形成霣容器之板« 掻。 4. 一種半導髏鍺存單元之裂造方法,包括: (1) 一步想,係在一作用區域内形成一具有閑、 源及汲極之開蘭電晶髏*該作用區域被定義為一霣絕 鎵於各作用區域之場氧化膜; (2) —步班,係沈積一第一氧化膜習知影印 石版工程開口一皤埋觸點,在整値晶片上沈積一第一 多晶矽,沈積一第二氧化膜,及對作用區域之縱向的 ---------裝------訂------^旅 (請先閲讀背面之注意事項再填寫本頁) 本紙法尺度適用中國國苳標準(CNS ) Α4規洛(210Χ297公釐) 13 經濟部中央揉準扃男工消t合作社印裝 Α8 Β8 C8 D8 六、申請專利範圍 垂直方向成平行地圖案形成第二氧化膜及第一多晶砂 膜,藉此形成一連接於開關霉晶睡汲極的電容器儲存 單元之一部分; (3) —步想,係在晶片之整個表面上沈積一氧化 膜,然後蝕刻該氧化膜《藉此在第一多晶矽膜旁形成 一氧化膜倒壁; (4) 一步班*係以習知影印石版工程開口一位元 線觸點,沈積一第二多晶矽,僅蝕刻第二多晶矽成一 適宜厚度,在其上沈積一高熔點金屬膜,沈積第三氣 化膜,然後向平行於作用區域的縱軸之方向圔系形成 一第三氧化膜、高熔黏金靥膜及第二多晶矽*藉此形 成一位元線; (5) —步驟,係沈積一由對氧化膜及多晶矽蝕刻 選擇性較大之材料所製成之第一絕緣膜;向平行於該 位元線之方向圈索形成第一絕緣膜Μ覆蓋該位元線; 沈稹一第三多晶矽及一由對氧化膜及多晶矽姓刻選擇 性較大之材料所製成之第二絕緣膜;然後Μ影印石販 工程向平行於該位元線之方向圖案形成第二絕緣膜, 以便覆蓋該位元線; (6) —步騄,係使用第二絕绪膜作為屏蔽層,依 次蝕刻第三多晶矽、第二氧化膜及第一多晶矽,SM 形成霣容器儲存霄極之上部分; (7〉一步班,係沈積一第四多晶矽後,乾蝕刻該 第四多晶矽,接著以游蝕刻除去第二绍绪膜,藉Μ形 本紙乐尺反適用中國國家揉準(CNS ) A4说格(210X297公釐) --------r.J d------订-------^ 線 (請先閲讀背面之注意事項再填寫本頁) 14 Α8 Β8 C8 D8 3〇1732 ~、申請專利範圍 成一連接位元線上層之第三多晶矽及位元線下層之第 一多晶矽的側壁突起,藉此形成一電容器之儲存電極 ;以及 (8〉一步费[,係將儲存單元電介質膜及電容器之 板電極形成於轚容器之儲存霣極之表面上。 5.依據申請專利範圍第4項所述之半導體儲存單元之製 造方法,其特戡係在於:第五步费之第一及第二絕緣 瞑為気化膜。 -----:---装------訂-----d竑 (請先閱讀背面之注意事項再填寫本頁) 經濟部中夬揉準局貞工消費合作社印製 5 I f 本紙張尺度適用中國國家標车(CNS ) A4规洛(210x297公釐)
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR910014124 | 1991-08-16 | ||
KR1019920006494A KR0125780B1 (ko) | 1991-08-16 | 1992-04-17 | 반도체 메모리셀 및 그 제조방법 |
Publications (1)
Publication Number | Publication Date |
---|---|
TW301782B true TW301782B (zh) | 1997-04-01 |
Family
ID=26628710
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW081105682A TW301782B (zh) | 1991-08-16 | 1992-07-17 |
Country Status (4)
Country | Link |
---|---|
US (1) | US5326998A (zh) |
JP (1) | JP3352114B2 (zh) |
DE (1) | DE4226389B4 (zh) |
TW (1) | TW301782B (zh) |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5451537A (en) * | 1994-08-12 | 1995-09-19 | Industrial Technology Research Institute | Method of forming a DRAM stack capacitor with ladder storage node |
JP3400143B2 (ja) * | 1994-09-17 | 2003-04-28 | 株式会社東芝 | 半導体記憶装置 |
US6708741B1 (en) | 2000-08-24 | 2004-03-23 | Ocean Spray Cranberries, Inc. | Beverage dispenser |
US7902598B2 (en) | 2005-06-24 | 2011-03-08 | Micron Technology, Inc. | Two-sided surround access transistor for a 4.5F2 DRAM cell |
JP4711063B2 (ja) * | 2005-09-21 | 2011-06-29 | セイコーエプソン株式会社 | 半導体装置 |
US7538384B2 (en) * | 2005-12-05 | 2009-05-26 | Taiwan Semiconductor Manufacturing Company, Ltd. | Non-volatile memory array structure |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS56116670A (en) * | 1980-02-20 | 1981-09-12 | Hitachi Ltd | Semiconductor integrated circuit device and manufacture thereof |
JPS602784B2 (ja) * | 1982-12-20 | 1985-01-23 | 富士通株式会社 | 半導体記憶装置 |
US4649406A (en) * | 1982-12-20 | 1987-03-10 | Fujitsu Limited | Semiconductor memory device having stacked capacitor-type memory cells |
JPH0618257B2 (ja) * | 1984-04-28 | 1994-03-09 | 富士通株式会社 | 半導体記憶装置の製造方法 |
EP0750347B1 (en) * | 1987-06-17 | 2002-05-08 | Fujitsu Limited | Dynamic random access memory device and method of producing the same |
KR910009805B1 (ko) * | 1987-11-25 | 1991-11-30 | 후지쓰 가부시끼가이샤 | 다이나믹 랜덤 액세스 메모리 장치와 그의 제조방법 |
JP2590171B2 (ja) * | 1988-01-08 | 1997-03-12 | 株式会社日立製作所 | 半導体記憶装置 |
JP2777896B2 (ja) * | 1989-01-20 | 1998-07-23 | 富士通株式会社 | 半導体記憶装置 |
-
1992
- 1992-07-17 TW TW081105682A patent/TW301782B/zh not_active IP Right Cessation
- 1992-08-07 JP JP21162392A patent/JP3352114B2/ja not_active Expired - Fee Related
- 1992-08-10 DE DE4226389A patent/DE4226389B4/de not_active Expired - Fee Related
- 1992-08-17 US US07/931,077 patent/US5326998A/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JP3352114B2 (ja) | 2002-12-03 |
DE4226389A1 (de) | 1993-02-18 |
DE4226389B4 (de) | 2004-09-09 |
JPH05198773A (ja) | 1993-08-06 |
US5326998A (en) | 1994-07-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TW303496B (zh) | ||
TW441038B (en) | Manufacturing method of ETOX flash memory | |
CN109920730A (zh) | 一种图案化方法 | |
TW301782B (zh) | ||
TW392324B (en) | Dual damascene process | |
TW408487B (en) | The manufacture method of capacitor | |
TW493243B (en) | Semiconductor memory device having metal contact structure and method of manufacturing the same | |
KR101095784B1 (ko) | 반도체 기억 장치 및 그의 제조 방법 | |
KR970018402A (ko) | 미세 크기의 접촉창을 가지는 반도체 메모리 장치 및 그 제조방법 | |
TW525233B (en) | Substrate with a layer composed of monocrystalline silicon and its generating method | |
TW529162B (en) | Integrated circuit-arrangement with at least one capacitor and its production method | |
TW506121B (en) | Circuit-arrangement with at least one capacitor and at least one transistor connected with the capacitor | |
TW395050B (en) | Method of manufacturing the capacitor of dynamic random access memory (DRAM) | |
TW432699B (en) | A method for fabricating a DRAM cell capacitor | |
TW399325B (en) | The manufacturing method of DRAM capacitor | |
TW407372B (en) | The manufacture method of cylindrical capacitor | |
TW411587B (en) | Manufacturing method of dynamic random access memory | |
TW459310B (en) | Processing for self-aligned contact | |
TW389997B (en) | Method for producing DRAM device | |
KR100431819B1 (ko) | 반도체소자의 캐패시터 형성방법 | |
TW463326B (en) | Manufacturing method and structure of dynamic random access memory | |
TW407373B (en) | The manufacture method of double cylindrical capacitor | |
TW412795B (en) | Method for manufacturing bottom electrode | |
KR0125780B1 (ko) | 반도체 메모리셀 및 그 제조방법 | |
CN117276307A (zh) | 薄膜晶体管及其制备方法、存储器、显示器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
MK4A | Expiration of patent term of an invention patent |