TW202420951A - 半導體裝置及其製造方法 - Google Patents
半導體裝置及其製造方法 Download PDFInfo
- Publication number
- TW202420951A TW202420951A TW113103005A TW113103005A TW202420951A TW 202420951 A TW202420951 A TW 202420951A TW 113103005 A TW113103005 A TW 113103005A TW 113103005 A TW113103005 A TW 113103005A TW 202420951 A TW202420951 A TW 202420951A
- Authority
- TW
- Taiwan
- Prior art keywords
- contact
- substrate
- insulating layer
- opening
- semiconductor device
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 59
- 239000004065 semiconductor Substances 0.000 title claims abstract description 41
- 239000000758 substrate Substances 0.000 claims abstract description 62
- 239000011810 insulating material Substances 0.000 claims abstract description 23
- 125000006850 spacer group Chemical group 0.000 claims abstract description 23
- 238000000151 deposition Methods 0.000 claims abstract description 7
- 238000005530 etching Methods 0.000 claims description 26
- 239000004020 conductor Substances 0.000 claims description 23
- 238000002955 isolation Methods 0.000 claims description 22
- 238000004519 manufacturing process Methods 0.000 claims description 18
- 239000010410 layer Substances 0.000 description 76
- 239000000463 material Substances 0.000 description 21
- 239000007789 gas Substances 0.000 description 11
- 238000000059 patterning Methods 0.000 description 8
- 229910052581 Si3N4 Inorganic materials 0.000 description 7
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 7
- 238000001459 lithography Methods 0.000 description 6
- 229910052751 metal Inorganic materials 0.000 description 5
- 239000002184 metal Substances 0.000 description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 4
- 230000007423 decrease Effects 0.000 description 4
- 229910052710 silicon Inorganic materials 0.000 description 4
- 239000010703 silicon Substances 0.000 description 4
- 238000003860 storage Methods 0.000 description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 3
- 150000004767 nitrides Chemical class 0.000 description 3
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 3
- 229910052814 silicon oxide Inorganic materials 0.000 description 3
- 229910052721 tungsten Inorganic materials 0.000 description 3
- 239000010937 tungsten Substances 0.000 description 3
- GPXJNWSHGFTCBW-UHFFFAOYSA-N Indium phosphide Chemical compound [In]#P GPXJNWSHGFTCBW-UHFFFAOYSA-N 0.000 description 2
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 2
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- -1 crystalline silicon Chemical compound 0.000 description 2
- 239000003989 dielectric material Substances 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 2
- 239000010931 gold Substances 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- 239000002356 single layer Substances 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 2
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 1
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 1
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 1
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 229910021417 amorphous silicon Inorganic materials 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 229910021419 crystalline silicon Inorganic materials 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 229910052733 gallium Inorganic materials 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- RPQDHPTXJYYUPQ-UHFFFAOYSA-N indium arsenide Chemical compound [In]#[As] RPQDHPTXJYYUPQ-UHFFFAOYSA-N 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910052697 platinum Inorganic materials 0.000 description 1
- 230000000717 retained effect Effects 0.000 description 1
- 229910021332 silicide Inorganic materials 0.000 description 1
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 1
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
- 238000009966 trimming Methods 0.000 description 1
Abstract
一種製造半導體裝置的方法包括形成第一開口在基材中、保形沉積絕緣材料在第一開口中和基材上、以及局部移除絕緣材料以形成絕緣層並定義出第二開口中在基材中，其中基材暴露於第二開口的底部。製造半導體裝置的方法還包括形成接觸件在第二開口中，其中接觸件的底部直接接觸基材。製造半導體裝置的方法還包括形成位元線結構在基材上，其中位元線結構位於接觸件上並連接接觸件。製造半導體裝置的方法還包括形成間隔件在位元線結構的側壁上。
Description
本揭示案提供一種半導體裝置及其製造方法。
隨著電子裝置輕薄化，半導體裝置例如動態隨機存取記憶體（dynamic random access memory，DRAM）變得更加高度整合。因此，半導體裝置內的元件距離逐漸縮短。舉例來說，功能密度（即單位面積的內連線裝置數目）通常會增加，而幾何尺寸（即可使用製程生產的最小元件（或線））卻減少。此微縮化（scaling down）的製程通常藉由提高生產效率及降低相關成本來提供效益。
然而，此微縮化的進展使得製造半導體裝置的複雜性增加。隨著最小特徵尺寸的縮小，製程變得更加困難。因此，如何在微縮半導體裝置的發展中製造出具可靠度的半導體裝置是一門挑戰。
根據本揭示案的一些實施例，一種半導體裝置包括設置在基材中的接觸件，以及設置在基材中並橫向圍繞接觸件的絕緣層，其中絕緣層的上表面齊平於接觸件的上表面。半導體裝置包括設置在基材上的位元線結構，其中位元線結構的下表面直接接觸接觸件的上表面。半導體裝置包括設置在基材上並沿著位元線結構的側壁延伸的間隔件，其中間隔件的下表面直接接觸絕緣層的上表面。
在一些實施例中，接觸件的側壁齊平於位元線結構的側壁，且絕緣層的側壁齊平於間隔件的側壁。
在一些實施例中，接觸件的下表面直接接觸基板，且接觸件的下表面齊平於絕緣層的下表面。
在一些實施例中，絕緣層的下部厚度大於絕緣層的上部厚度。
在一些實施例中，半導體裝置進一步包括覆蓋基材的上表面的隔離層，其中絕緣層的上表面齊平於隔離層的上表面。
在一些實施例中，位元線結構與接觸件交接處的俯視截面積等於或大於接觸件的上表面的俯視截面積。
根據本揭示案的一些實施例，一種製造半導體裝置的方法包括在基材中形成暴露基材的主動區域的第一開口、在第一開口中和基材上保形沉積絕緣材料，以及移除絕緣材料位於基材上的第一水平部分和位於第一開口中的第二水平部分，以形成暴露主動區域的絕緣層且定義出在基材中的第二開口。方法包括在第二開口中形成接觸件、在接觸件上形成位元線結構，其中位元線結構的下表面覆蓋接觸件的上表面，以及在位元線結構的側壁上形成間隔件，其中間隔件的下表面覆蓋絕緣層的上表面。
在一些實施例中，方法進一步包括在第二開口中形成接觸件之前，對絕緣層執行回蝕製程以定義第二開口的截面形狀。
在一些實施例中，移除絕緣材料的第一水平部分和第二水平部分以及對絕緣層執行回蝕製程是使用流量在5 sccm至35 sccm的範圍內的有機氣體蝕刻劑。
在一些實施例中，在第二開口中形成接觸件包括在第二開口中沉積並填滿導電材料，以及對導電材料執行平坦化製程以形成接觸件，其中接觸件的上表面齊平於絕緣層的上表面。
本揭示案的實施例提供的半導體裝置及其製造方法，藉由形成絕緣層在接觸件與基材之間，以在製造過程中定義和保護接觸件，從而簡化製程和提升半導體裝置的可靠度。
以下的揭示內容提供許多不同的實施例或範例，以展示本揭示案的不同特徵。以下將揭示本揭示案各部件及其排列方式之特定範例，用以簡化本揭示案敘述。當然，這些特定範例並非用於限定本揭示案。例如，若是本揭示案以下的發明內容敘述了將形成第一結構於第二結構之上或上方，即表示其包括了所形成之第一及第二結構是直接接觸的實施例，亦包括了尚可將附加的結構形成於上述第一及第二結構之間，則第一及第二結構為未直接接觸的實施例。此外，本揭示案說明中的各式範例可能使用重複的參照符號及/或用字。這些重複符號或用字的目的在於簡化與清晰，並非用以限定各式實施例及/或所述外觀結構之間的關係。
再者，為了方便描述圖式中一元件或特徵部件與另一（些）元件或特徵部件的關係，可使用空間相關用語，例如「在...之下」、「下方」、「下部」、「上方」、「上部」及諸如此類用語。除了圖式所繪示之方位外，空間相關用語亦涵蓋使用或操作中之裝置的不同方位。當裝置被轉向不同方位時（例如，旋轉90度或者其他方位），則其中所使用的空間相關形容詞亦將依轉向後的方位來解釋。
在常規圖案化製程中，接觸件和位元線結構可能透過相同的蝕刻製程而形成，也就是說，蝕刻製程除了局部移除導電材料和絕緣覆蓋材料以形成位元線結構之外，亦局部移除接觸件以修整接觸件的形貌。在此情況下，因蝕刻的範圍涵蓋位元線結構的高度和接觸件的高度，導致蝕刻範圍的深寬比（aspect ratio）較大。如此一來，蝕刻製程的操作精確度可能十分要求，以避免接觸件的形貌不符預期。
本揭示案提供一種製造半導體的方法，藉由透過形成絕緣層在接觸件的周圍，先由絕緣層的預定形貌來定義及保護接觸件的形貌，隨後的圖案化製程則僅需對導電材料和絕緣覆蓋材料進行蝕刻以形成位元線結構。由於先設置好接觸件，使得後續蝕刻範圍的深寬比可從而降低，因此蝕刻製程的操作較為簡便。此外，接觸件的形貌可受到絕緣層的保護，藉此提升半導體結構的可靠度。
第1圖至第7圖根據本揭示案的一些實施例繪示製造半導體裝置的方法中各個步驟的截面圖。應注意的是，除非有額外說明，當以下實施例繪示或描述成一系列的操作或事件時，這些操作或事件的描述順序不應受到限制。例如，部分操作或事件可採取與本揭示案不同的順序、部分操作或事件可同時發生、部分操作或事件可以不須採用、及/或部分操作或事件可重複進行。並且，實際的製程可能須各步驟之前、過程中、或之後進行額外的操作以完整形成半導體裝置。因此，本揭示案可能將簡短地說明其中一些額外的操作。
請參照第1圖，在步驟S1中，形成第一開口108在基材100中。基材100具有數個主動區域102和數個隔離區域104，其中隔離區域104將主動區域102隔開。所形成的第一開口108可暴露基材100的主動區域102的一部分。
隔離層106可形成在基材100上並覆蓋主動區域102的上表面和隔離區域104的上表面。在如第1圖所示的實施例中，在隔離層106形成在基材100上之後，第一開口108形成在基材100和隔離層106中。
形成第一開口108的方法可包括微影製程或蝕刻製程來移除部分的基材100。在一些實施例中，使用非等向性的乾式蝕刻製程來移除部分的基材100。
基材100的主動區域102可包括矽，例如結晶矽、多晶矽、或無晶矽。基材100的主動區域102可包括元素半導體，例如鍺（germanium） 。基材100的主動區域102可包括合金半導體，例如矽鍺（silicon germanium）、矽鍺碳化物（silicon germanium carbide）、磷化鎵銦（gallium indium phosphide）、或其他合適的材料。基材100的主動區域102可包括化合物半導體，例如碳化矽（SiC）、砷化鎵（GaAs）磷化銦（InP）、砷化銦（InAs）、或其他合適的材料。除此之外，基材100可選擇性地具有絕緣體上半導體（semiconductor-on-insulator，SOI）結構。
可藉由淺溝渠絕緣（shallow trench isolation, STI）製程形成隔離區域104。基材100的隔離區域104可包括氧化矽（silicon oxide）、氮化矽（silicon nitride）、和氮氧化矽（silicon oxynitride）以上三者中的至少一者。隔離區域104可為具有一種絕緣材料的單層結構、具有兩種絕緣材料的雙層結構或具有至少三種絕緣材料的多層結構。舉例來說，隔離區域104可為三層結構，其包括氧化矽和氮化矽。又一例子中，隔離區域104可包括氧化矽、氮化矽和氮氧化矽。
請參照第2圖，在步驟S2中，保形沉積絕緣材料200在第一開口108（請參照第1圖）中和基材100上。在沉積之後，第一開口108可縮小為第二開口208。基材100完全被絕緣材料200覆蓋而未暴露出來。絕緣材料200的材料可包括介電材料，例如但不限於氮化矽。
請參照第3圖，在步驟S3中，局部移除絕緣材料200（請參照第2圖）以形成絕緣層300。具體而言，完全移除絕緣材料200的水平部分，而保留絕緣材料200的垂直部分，其中絕緣材料200的垂直部分可形成絕緣層300。因完全移除絕緣材料200的水平部分，如此一來，基材100的主動區域102可暴露在第三開口308的底部。
再者，在一些實施例中，移除製程亦可進一步對絕緣層300進行回蝕（etch back）製程，藉此修整絕緣層300的厚度。可透過修整絕緣層300的厚度來調控第三開口308的截面形狀。換句話說，絕緣層300可定義出第三開口308中在基材100中。如第3圖所示的實施例中，第三開口308可被調控為矩形。
移除製程可為非等向性蝕刻。移除製程可為乾式蝕刻製程，其中可使用氣體蝕刻劑，例如Cl
2、HBr、CF
4、CHF
3、CH
2F
2、C
H3F、C
4F
6、C
4F
8、BCl
3、SF
6、H
2、NF
3、其他適合蝕刻氣體源、或是上述之組合。在一些實施例中，氣體蝕刻劑選用有機物，以減緩蝕刻製程對絕緣材料200的整體蝕刻速率，從而控制後續形成的絕緣層300的厚度，並影響第三開口308的截面形狀。舉例來說，氣體蝕刻劑可選用CH
2F
2、C
4F
6、C
4F
8、或類似的有機氣體。
當氣體蝕刻劑為有機氣體蝕刻劑時，有機氣體蝕刻劑的流量可控制在5 sccm至35 sccm的範圍內。如果有機氣體蝕刻劑的流量大於前述的上限值，蝕刻製程對絕緣材料200的整體蝕刻速率將過慢，使得製造效率降低。如果有機氣體蝕刻劑的流量小於前述的下限值，蝕刻製程對絕緣材料200的整體蝕刻速率將過快，而無法有效地控制後續形成的絕緣層300的厚度，進而無法有效控制第三開口308的截面形狀。
請參照第4圖，在步驟S4中，形成接觸件400在第三開口308（請參照第3圖）中。即，接觸件400可設置於基材100中。接觸件400的底部可直接接觸基材100。接觸到接觸件400的主動區域102的一部分可被稱作源極區域102S。接觸件400可電性連接源極區域102S。在形成接觸件400之後，絕緣層300橫向圍繞接觸件400並介於接觸件400與隔離區域104之間。
在一些實施例中，形成接觸件400在第三開口308（請參照第3圖）中可包括沉積導電材料（未繪出）在第三開口308中並且填滿超出第三開口308、執行平坦化製程（例如，化學機械平坦化（chemical mechanical planarization，CMP））以移除位於基材100的上表面或隔離層106的上表面上多餘的導電材料。
在一些進一步的實施例中，導電材料（未繪出）完全填滿第三開口308，因此，接觸件400的截面形狀可實質上相同於第三開口308的截面形狀。如第4圖所示的實施例中，接觸件400的截面形狀為矩形，但本揭示案並不以此為限。換句話說，接觸件400的形貌可在步驟S3的修整絕緣層300的厚度時決定。
接觸件400的材料可包括鎢（W）、銅（Cu）、鋁（Al）、金（Au）、銀（Ag）、鉑（Pt）或類似者。在一些其他的實施例中，接觸件400的材料可包括多晶矽（polysilicon）。
請參照第5圖，在步驟S5中，依序形成導電材料500和絕緣覆蓋材料502，其中導電材料500介於基材100和絕緣覆蓋材料502之間。導電材料500可電性連接接觸件400。導電材料500可為摻雜的半導體、金屬、導電金屬氮化物和金屬矽化物中的至少一者。在一些實施例中，導電材料500可具有堆疊結構。舉例來說，導電材料500可為由摻雜多晶矽與金屬氮化物或金屬（例如，鎢、氮化鎢及/或氮化鈦）所組成的堆疊結構。
在一些實施例中，絕緣覆蓋材料502可包括介電材料，例如但不限於氮化矽。絕緣覆蓋材料502的垂直長度（例如，垂直於基材100的方向）可能大於導電材料500的垂直長度。
請參照第6圖，在步驟S6中，圖案化導電材料500和絕緣覆蓋材料502以形成位元線結構604突出在基材100上，其中位元線結構604可具有導電層600（來自於導電材料500）和絕緣覆蓋層602（來自於絕緣覆蓋材料502）。
位元線結構604可位於接觸件400上並連接接觸件400。具體而言，接觸件400可介於（例如，夾置）位元線結構604和基材100的主動區域102之間。在一些實施例中，接觸件400的上表面直接接觸位元線結構604，而接觸件400的下表面直接接觸基材100的主動區域102。如此一來，位元線結構604是透過接觸件400而電性連接基材100。
應注意的是，所形成的位元線結構604在與接觸件400交接處的俯視截面積可等於或大於接觸件400的上表面的俯視截面積，使得接觸件400完全受到位元線結構604覆蓋而未暴露出來，藉此降低短路或是漏電的可能性。換句話說，接觸件400在基材100的投影面積可位於位元線結構604在基材100的投影面積內。
可藉由任何合適的方法來圖案化導電材料500和絕緣覆蓋材料502，例如蝕刻製程和微影製程。可使用一或更多個微影製程來圖案化導電材料500和絕緣覆蓋材料502，包括雙重圖案化或多重圖案化製程。一般而言，雙重圖案化或多重圖案化製程將微影及自我對準（self-aligned）製程結合，使得欲創建的圖案，例如，比使用單一、直接的微影製程所獲得的圖案，具有更小的間距。例如，在一些實施例中，犧牲層形成在目標層（例如導電材料500或絕緣覆蓋材料502）上方並使用微影製程進行圖案化。使用自我對準製程，沿圖案化的犧牲層形成間隔物。然後移除犧牲層，留下的間隔物接著可以用於後續的圖案化製程。
請參照第7圖，在步驟S7中，形成間隔件700在位元線結構604的側壁上。具體而言，間隔件700設置在基材100上，並沿著位元線結構604的側壁延伸。間隔件700與絕緣層300彼此直接接觸，使得間隔件700與絕緣層300之間存在界面。間隔件700可單層或多層結構。間隔件700的材料可包括氮化物（例如，氮化矽（SiN））、氧氮化物（例如，氧氮化矽（SiON））或類似者。在一些實施例中，間隔件700的材料可相同於絕緣層300的材料。
在一些實施例中，間隔件700為三層結構，例如依序形成的第一層、第二層和第三層，其中第二層夾置在中間。第二層可作為犧牲層，並於後續製程中轉變成氣隙。因此，第二層具有相對於第一層和第三層的蝕刻選擇性。
請參照第8圖，第8圖是根據本揭示案另一些實施例繪示半導體裝置之截面圖。第8圖的半導體結構大致上相似於第7圖的半導體結構，其差異在於第8圖的絕緣層300A具有漸變的厚度以及接觸件400A的截面形狀為倒梯形。除了形貌之外，絕緣層300A和接觸件400A的相關描述可參照前述針對絕緣層300和接觸件400的描述，在此不再詳述。
如前所述，接觸件400A的截面形狀可受絕緣層300A調整，因此，在如第8圖所示的實施例中，絕緣層300A的厚度從下部逐漸減薄至上部，所形成的接觸件400A的截面形狀為倒梯形，本揭示案不以此為限。任何可由修整絕緣層（例如，第7圖的絕緣層300或第8圖的絕緣層300A）的形貌而調整接觸件（例如，第7圖的接觸件400或第8圖的接觸件400A）的截面形狀皆在本揭示案的範疇內。
同樣地，所形成的位元線結構604在與接觸件400A交接處的俯視截面積等於或大於接觸件400A的上表面的俯視截面積，使得接觸件400A完全受到位元線結構604覆蓋而未暴露出來，藉此降低短路或是漏電的可能性。換句話說，接觸件400A在基材100的投影面積可位於位元線結構604在基材100的投影面積內。
本揭示案的各種實施例提供一種製造半導體的方法以及半導體裝置，藉由透過形成絕緣層在接觸件的周圍，先由絕緣層的預定形貌來定義及保護接觸件的形貌，隨後的圖案化製程則僅需對導電材料和絕緣覆蓋材料進行蝕刻以形成位元線結構。也就是說，由於事先定義和保護接觸件，蝕刻範圍的深寬比可從而降低，使得蝕刻製程的操作較為簡便。此外，接觸件的形貌可受到絕緣層的保護，藉此提升半導體結構的可靠度。
以上概略說明了本揭示案數個實施例的特徵，使所屬技術領域內具有通常知識者對於本揭示案可更為容易理解。任何所屬技術領域內具有通常知識者應瞭解到本說明書可輕易作為其他結構或製程的變更或設計基礎，以進行相同於本發明實施例的目的及/或獲得相同的優點。任何所屬技術領域內具有通常知識者亦可理解與上述等同的結構並未脫離本發明之精神及保護範圍內，且可在不脫離本揭示案之精神及範圍內，可作更動、替代與修改。
100:基材
102:主動區域
102S:源極區域
104:隔離區域
106:隔離層
108:第一開口
200:絕緣材料
208:第二開口
300:絕緣層
300A:絕緣層
308:第三開口
400:接觸件
400A:接觸件
500:導電材料
502:絕緣覆蓋材料
600:導電層
602:絕緣覆蓋層
604:位元線結構
700:間隔件
S1, S2, S3, S4, S5, S6, S7:步驟
閱讀以下實施方法時搭配附圖以清楚理解本揭示案的觀點。應注意的是，根據業界的標準做法，各種特徵並未按照比例繪製。事實上，為了能清楚地討論，各種特徵的尺寸可能任意地放大或縮小。
第1圖、第2圖、第3圖、第4圖、第5圖、第6圖及第7圖根據本揭示案一些實施例繪示製造半導體裝置的方法中各個步驟之截面圖。
第8圖根據本揭示案另一些實施例繪示半導體裝置之截面圖。
國內寄存資訊（請依寄存機構、日期、號碼順序註記）
無
國外寄存資訊（請依寄存國家、機構、日期、號碼順序註記）
無
100:基材
102:主動區域
104:隔離區域
106:隔離層
300:絕緣層
400:接觸件
600:導電層
602:絕緣覆蓋層
604:位元線結構
700:間隔件
S7:步驟
Claims (10)
- 一種半導體裝置，包括： 一接觸件，設置在一基材中； 一絕緣層，設置在該基材中並橫向圍繞該接觸件，其中該絕緣層的一上表面齊平於該接觸件的一上表面； 一位元線結構，設置在該基材上，其中該位元線結構的一下表面直接接觸該接觸件的該上表面；以及 一間隔件，設置在該基材上並沿著該位元線結構的一側壁延伸，其中該間隔件的一下表面直接接觸該絕緣層的該上表面。
- 如請求項1所述之半導體裝置，其中該接觸件的一側壁齊平於該位元線結構的該側壁，且該絕緣層的一側壁齊平於該間隔件的一側壁。
- 如請求項1所述之半導體裝置，其中該接觸件的一下表面直接接觸該基板，且該接觸件的該下表面齊平於該絕緣層的一下表面。
- 如請求項1所述之半導體裝置，其中該絕緣層的一下部厚度大於該絕緣層的一上部厚度。
- 如請求項1所述之半導體裝置，進一步包括覆蓋該基材的一上表面的一隔離層，其中該絕緣層的該上表面齊平於該隔離層的一上表面。
- 如請求項1所述之半導體裝置，其中該位元線結構與該接觸件交接處的一俯視截面積等於或大於該接觸件的該上表面的一俯視截面積。
- 一種製造半導體裝置的方法，包括： 在一基材中形成一第一開口，其中該第一開口暴露該基材的一主動區域； 在該第一開口中和該基材上保形沉積一絕緣材料； 移除該絕緣材料位於該基材上的一第一水平部分和位於該第一開口中的一第二水平部分，以形成暴露該主動區域的一絕緣層且定義出在該基材中的一第二開口； 在該第二開口中形成一接觸件； 在該接觸件上形成一位元線結構，其中該位元線結構的一下表面覆蓋該接觸件的一上表面；以及 在該位元線結構的一側壁上形成一間隔件，其中該間隔件的一下表面覆蓋該絕緣層的一上表面。
- 如請求項7所述之製造半導體裝置的方法，進一步包括在該第二開口中形成該接觸件之前，對該絕緣層執行一回蝕製程以定義該第二開口的一截面形狀。
- 如請求項7所述之製造半導體裝置的方法，其中移除該絕緣材料的該第一水平部分和該第二水平部分以及對該絕緣層執行該回蝕製程是使用流量在5 sccm至35 sccm的範圍內的一有機氣體蝕刻劑。
- 如請求項7所述之製造半導體裝置的方法，其中在該第二開口中形成該接觸件包括： 在該第二開口中沉積並填滿一導電材料；以及 對該導電材料執行平坦化製程以形成該接觸件，其中該接觸件的該上表面齊平於該絕緣層的該上表面。
Publications (1)
| Publication Number | Publication Date |
|---|---|
| TW202420951A true TW202420951A (zh) | 2024-05-16 |
Family
ID=
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR102102735B1 (ko) | 다중 패터닝 방법 | |
| KR102638126B1 (ko) | 메모리 어레이 구조물의 에어 갭 | |
| CN108269805B (zh) | 半导体存储装置以及其制作方法 | |
| US10439048B2 (en) | Photomask layout, methods of forming fine patterns and method of manufacturing semiconductor devices | |
| KR102064265B1 (ko) | 패드 형성 방법, 이를 이용한 반도체 장치 제조 방법, 도전성 패드 어레이 및 이를 포함하는 반도체 장치 | |
| JP2004064083A (ja) | 自己整列した接合領域コンタクトホールを有する半導体装置及びその製造方法 | |
| US7074718B2 (en) | Method of fabricating a semiconductor device having a buried and enlarged contact hole | |
| US11251188B2 (en) | Semiconductor memory device and a method of fabricating the same | |
| US20220122887A1 (en) | Semiconductor Devices and Methods of Manufacture | |
| JP2000277708A (ja) | 半導体装置及びこれを形成する方法 | |
| TWI403235B (zh) | 埋藏式電路結構之製作方法 | |
| TWI833315B (zh) | 半導體裝置及其製造方法 | |
| TW202420951A (zh) | 半導體裝置及其製造方法 | |
| CN114093807A (zh) | 半导体器件及其形成方法 | |
| CN110970503A (zh) | 半导体装置 | |
| TWI825776B (zh) | 半導體裝置及其製造方法 | |
| CN117500270B (zh) | 半导体结构及其制作方法 | |
| TWI799144B (zh) | 半導體裝置及其製造方法 | |
| TWI841504B (zh) | 半導體裝置 | |
| US11842899B2 (en) | Methods of cutting a fine pattern, methods of forming active patterns using the same, and methods of manufacturing a semiconductor device using the same | |
| US11658112B2 (en) | Semiconductor structure and fabrication method thereof | |
| TWI802315B (zh) | 半導體裝置的形成方法 | |
| TWI838669B (zh) | 半導體裝置及其形成方法 | |
| TWI844357B (zh) | 半導體元件 | |
| JP2011009625A (ja) | 半導体装置の製造方法 |