TWI815948B

TWI815948B - 半導體元件及其製作方法

Info

Publication number: TWI815948B
Application number: TW108128913A
Authority: TW
Inventors: 林大鈞; 侯泰成; 蔡濱祥; 簡廷安
Original assignee: 聯華電子股份有限公司
Priority date: 2019-08-14
Filing date: 2019-08-14
Publication date: 2023-09-21
Also published as: US20210367147A1; US11818960B2; US11121312B2; US20240032433A1; TW202107583A; US20210050511A1

Abstract

本發明揭露一種製作半導體元件的方法，其主要先形成一金屬間介電層於一基底上，形成一金屬內連線於金屬間介電層內，形成一磁性穿隧接面(magnetic tunneling junction, MTJ)於金屬內連線上，形成一上電極於該MTJ上，再形成一用來陷補氫氣之陷捕層於該上電極上。在本發明中陷捕層較佳包含一濃度梯度，其中該陷捕層之氫氣濃度由該上電極上表面朝該MTJ遞減。

Description

半導體元件及其製作方法

本發明揭露一種半導體元件及其製作方法，尤指一種磁阻式隨機存取記憶體(Magnetoresistive Random Access Memory, MRAM)及其製作方法。

已知，磁阻(magnetoresistance, MR)效應係材料的電阻隨著外加磁場的變化而改變的效應，其物理量的定義，是在有無磁場下的電阻差除上原先電阻，用以代表電阻變化率。目前，磁阻效應已被成功地運用在硬碟生產上，具有重要的商業應用價值。此外，利用巨磁電阻物質在不同的磁化狀態下具有不同電阻值的特點，還可以製成磁性隨機存儲器(MRAM)，其優點是在不通電的情況下可以繼續保留存儲的數據。

上述磁阻效應還被應用在磁場感測(magnetic field sensor)領域，例如，行動電話中搭配全球定位系統(global positioning system, GPS)的電子羅盤(electronic compass)零組件，用來提供使用者移動方位等資訊。目前，市場上已有各式的磁場感測技術，例如，異向性磁阻(anisotropic magnetoresistance, AMR)感測元件、巨磁阻(GMR)感測元件、磁穿隧接面(magnetic tunneling junction, MTJ)感測元件等等。然而，上述先前技藝的缺點通常包括：較佔晶片面積、製程較昂貴、較耗電、靈敏度不足，以及易受溫度變化影響等等，而有必要進一步改進。

本發明一實施例揭露一種製作半導體元件的方法，其主要先形成一金屬間介電層於一基底上，形成一金屬內連線於金屬間介電層內，形成一磁性穿隧接面(magnetic tunneling junction, MTJ)於金屬內連線上，形成一上電極於該MTJ上，再形成一用來陷補氫氣之陷捕層於該上電極上。在本發明中陷捕層較佳包含一濃度梯度，其中該陷捕層之氫氣濃度由該上電極上表面朝該MTJ遞減。

本發明另一實施例揭露一種半導體元件，其主要包含一磁性穿隧接面(magnetic tunneling junction, MTJ)設於一基底上，一上電極設於該MTJ上以及一用來陷補氫氣之陷捕層設於該上電極上。

請參照第1圖至第5圖，第1圖至第5圖為本發明一實施例製作一半導體元件，或更具體而言一MRAM單元之方式示意圖。如第1圖至第5圖所示，首先提供一基底12，例如一由半導體材料所構成的基底12，其中半導體材料可選自由矽、鍺、矽鍺複合物、矽碳化物(silicon carbide)、砷化鎵(gallium arsenide)等所構成之群組，且基底12上較佳定義有一磁性穿隧接面(magnetic tunneling junction, MTJ)區域14以及一邏輯區域(圖未示)。

基底12上可包含例如金氧半導體(metal-oxide semiconductor, MOS)電晶體等主動元件、被動元件、導電層以及例如層間介電層(interlayer dielectric, ILD)18等介電層覆蓋於其上。更具體而言，基底12上可包含平面型或非平面型(如鰭狀結構電晶體)等MOS電晶體元件，其中MOS電晶體可包含閘極結構(例如金屬閘極)以及源極/汲極區域、側壁子、磊晶層、接觸洞蝕刻停止層等電晶體元件，層間介電層18可設於基底12上並覆蓋MOS電晶體，且層間介電層18可具有複數個接觸插塞電連接MOS電晶體之閘極以及/或源極/汲極區域。由於平面型或非平面型電晶體與層間介電層等相關製程均為本領域所熟知技藝，在此不另加贅述。

然後於MTJ區域14以及邏輯區域的層間介電層18上依序形成金屬內連線結構20、22電連接前述之接觸插塞，其中金屬內連線結構20包含一金屬間介電層24以及金屬內連線26鑲嵌於金屬間介電層24中，金屬內連線結構22則包含一停止層28、一金屬間介電層30以及複數個金屬內連線32鑲嵌於停止層28與金屬間介電層30中。

在本實施例中，金屬內連線結構20中的各金屬內連線26較佳包含一溝渠導體(trench conductor)，金屬內連線結構22中設於MTJ區域14的的金屬內連線32則包含接觸洞導體(via conductor)。另外各金屬內連線結構20、22中的各金屬內連線26、32均可依據單鑲嵌製程或雙鑲嵌製程鑲嵌於金屬間介電層24、30以及/或停止層28中並彼此電連接。例如各金屬內連線26、32可更細部包含一阻障層34以及一金屬層36，其中阻障層34可選自由鈦(Ti)、氮化鈦(TiN)、鉭(Ta)以及氮化鉭(TaN)所構成的群組，而金屬層36可選自由鎢(W)、銅(Cu)、鋁(Al)、鈦鋁合金(TiAl)、鈷鎢磷化物(cobalt tungsten phosphide，CoWP)等所構成的群組，但不侷限於此。由於單鑲嵌或雙鑲嵌製程乃本領域所熟知技藝，在此不另加贅述。此外在本實例中金屬層36較佳包含銅、金屬間介電層24、30較佳包含氧化矽、而停止層28則包含氮摻雜碳化物層(nitrogen doped carbide, NDC)、氮化矽、或氮碳化矽(silicon carbon nitride, SiCN)，但不侷限於此。

接著形成一MTJ堆疊結構38於金屬內連線結構22上、一遮蓋層40於MTJ堆疊結構38上以及另一遮蓋層42於遮蓋層40上。在本實施例中，形成MTJ 堆疊結構38的方式可先依序形成一第一電極層44、一固定層(fixed layer)46、一阻障層(barrier layer)48、一自由層(free layer)50以及一第二電極層52。在本實施例中，第一電極層44以及第二電極層52較佳包含導電材料，例如但不侷限於鈦(Ti)、鉭(Ta)、鉑(Pt)、銅(Cu)、金(Au)、鋁(Al)，其中本實施例的第二電極層52又細部包含電極層70設於MTJ 62、72表面以及另一電極層74設於電極層70上。從細部來看，電極層70較佳由金屬氮化物所構成而設於上方的電極層74則較佳由金屬所構成，例如本實施例的電極層70較佳由氮化鈦所構成而電極層74則較佳包含鉭。固定層46可以是由反鐵磁性(antiferromagnetic, AFM)材料所構成者，例如鐵錳(FeMn)、鉑錳(PtMn)、銥錳(IrMn)、氧化鎳(NiO)等，用以固定或限制鄰近層的磁矩方向。阻障層48可由包含氧化物之絕緣材料所構成，例如氧化鋁(AlO_x )或氧化鎂(MgO)，但均不侷限於此。自由層50可以是由鐵磁性材料所構成者，例如鐵、鈷、鎳或其合金如鈷鐵硼(cobalt-iron-boron, CoFeB)，但不限於此。其中，自由層50的磁化方向會受外部磁場而「自由」改變。另外遮蓋層40以及遮蓋層42較佳包含不同材料，例如本實施例的遮蓋層40較佳包含氮化矽而遮蓋層42則較佳包含氧化矽，但不侷限於此。

接著形成一圖案化遮罩54於遮蓋層42上。在本實施例中，圖案化遮罩54可包含一有機介電層(organic dielectric layer, ODL)56、一含矽硬遮罩與抗反射(silicon-containing hard mask bottom anti-reflective coating, SHB)層58以及一圖案化光阻60。

如第2圖所示，隨後利用圖案化遮罩54為遮罩進行一道或一道以上蝕刻製程去除部分遮蓋層40、42、部分MTJ堆疊結構38以及部分金屬間介電層30以形成MTJ 62、72於MTJ區域14，其中第一電極層44較佳於此階段成為MTJ 62之下電極76，第二電極層52較佳成為MTJ 62之上電極78，而遮蓋層40、42可在蝕刻過程中被一同去除。值得注意的是，本實施例可先利用圖案化遮罩54進行一反應性離子蝕刻製程(reactive ion etching, RIE)去除部分遮蓋層40、42以及部分MTJ堆疊結構38，然後去除圖案化遮罩54，再利用圖案化之遮蓋層42為遮罩以離子束蝕刻製程(ion beam etching, IBE)以去除部分MTJ堆疊結構38以及部分金屬間介電層30形成MTJ 62、72。由於離子束蝕刻製程的特性，剩餘的金屬間介電層30上表面較佳略低於金屬內連線32上表面且金屬間介電層30及上電極78上表面較佳呈現一弧形或曲面。

另外又需注意的是，本實施例利用離子束蝕刻製程去除部分金屬間介電層30的時候較佳一同去除部分金屬內連線32，使金屬內連線32靠近MTJ 62、72的交界處形成第一傾斜側壁64以及第二傾斜側壁66。

然後如第3圖所示，進行一氧化製程以形成一例如氧化矽所構成的保護層80於MTJ 62、72上，其中保護層80較佳覆蓋於上電極78頂部與側壁、MTJ 62、72側壁以及下電極76側壁。

如第4圖所示，接著形成一遮蓋層68於保護層80上並覆蓋金屬間介電層30表面。在本實施例中，遮蓋層68較佳包含氮化矽，但又可依據製程需求選用其他介電材料，例如又可包含氧化矽、氮氧化矽或氮碳化矽。值得注意的是，本實施例較佳通入氨氣以及/或矽甲烷作為形成遮蓋層68的反應氣體，其中氨氣以及/或矽甲烷中所包含的氫氣或氫原子較佳於形成遮蓋層68的時候向下沉澱並滲入上電極78內形成一陷捕層82(如圖中的黑點所示)。在本實施例中，若上電極78中的電極層74由鉭所構成則所形成的陷捕層82較佳包含氫化鉭，其可用來陷捕氫氣或避免後續製程中所通入的額外氫氣再次向下穿過上電極78並進入下方的MTJ 62、72內影響MTJ 62、72的磁性表現。另外又需注意的是，本階段所形成的陷捕層82較佳包含一濃度梯度，其中陷捕層82中的氫氣或氫原子濃度較佳由上電極78上表面朝MTJ 62、72方向遞減。換句話說，靠近上電極78頂部的區域內較佳包含較高濃度的氫原子而靠近電極層70與電極層74交界處的區域則包含較低濃度的氫原子。

隨後如第5圖所示，先形成另一金屬間介電層84於MTJ區域14以及邏輯區域，利用平坦化製程如CMP去除部分金屬間介電層84甚至部分遮蓋層68並暴露出MTJ 62、72頂部，然後依序形成一停止層86以及另一金屬間介電層88於MTJ 62、72上並覆蓋金屬間介電層84表面，進行一道或一道以上微影暨蝕刻製程去除MTJ區域14的部分金屬間介電層88、部分停止層86、部分保護層80、甚至MTJ 62、72旁的部分遮蓋層68及部分金屬間介電層84以形成接觸洞(圖未示)。接著填入導電材料於各接觸洞內並搭配平坦化製程如CMP以形成金屬內連線90連接並直接接觸下方的MTJ 62、72上電極78。接著再形成另一停止層92於金屬間介電層86上並覆蓋金屬內連線90。

在本實施例中，停止層92可與停止層28包含相同或不同材料，例如兩者均較可選自由氮摻雜碳化物層(nitrogen doped carbide, NDC)、氮化矽、以及氮碳化矽(silicon carbon nitride, SiCN)所構成的群組。如同前述所形成的金屬內連線，設於金屬間介電層88內的各金屬內連線90均可依據單鑲嵌製程或雙鑲嵌製程鑲嵌於金屬間介電層內。例如各金屬內連線90可更細部包含一阻障層(圖未示)以及一金屬層(圖未示)，其中阻障層可選自由鈦(Ti)、氮化鈦(TiN)、鉭(Ta)以及氮化鉭(TaN)所構成的群組，而金屬層可選自由鎢(W)、銅(Cu)、鋁(Al)、鈦鋁合金(TiAl)、鈷鎢磷化物(cobalt tungsten phosphide，CoWP)等所構成的群組，但不侷限於此。由於單鑲嵌或雙鑲嵌製程乃本領域所熟知技藝，在此不另加贅述。至此即完成本發明一實施例之半導體元件的製作。

請再參照第5圖，第5圖另揭露本發明一實施例之一半導體元件之結構示意圖。如第5圖所示，半導體元件主要包含至少一MTJ 62設於MTJ區域14的基底12上，保護層80設於部分MTJ 62側壁，遮蓋層68設於保護層80側壁，金屬間介電層84環繞MTJ 62，金屬內連線32連接並接觸MTJ 62或下電極76底部，金屬內連線90連接並接觸MTJ 62上電極78頂部及部分側壁，金屬間介電層88環繞金屬內連線90，停止層86設於金屬間介電層84與金屬間介電層88之間，以及停止層92覆蓋於MTJ 62、金屬內連線90以及金屬間介電層88上。

在本實施例中，MTJ 62較佳包含一固定層46、一阻障層48以及一自由層50，其中設於MTJ 62正上方的上電極78包含一用來陷補氫氣的陷捕層82。在本實施例中，若上電極78中的電極層74由鉭所構成則所形成的陷捕層82較佳包含氫化鉭，其可用來陷捕氫氣或避免後續製程中所通入的額外氫氣再次向下穿過上電極78並進入下方的MTJ 62、72內影響MTJ 62、72的磁性表現。此外，陷捕層82較佳包含一濃度梯度，其中陷捕層82中的氫氣或氫原子濃度較佳由上電極78上表面朝MTJ 62、72方向遞減。換句話說，靠近上電極78頂部的區域內較佳包含較高濃度的氫原子而靠近電極層70與電極層74交界處的區域則包含較低濃度的氫原子。

一般而言，現行製備MRAM元件時通常會在製程的某些階段，例如前述形成遮蓋層68時、形成由超低介電常數介電層所構成的金屬間介電層84、88時以及/或形成由氮摻雜碳化物(NDC)所構成的停止層86、92時通入包含氫氣的反應氣體，其中反應氣體所夾帶的氫原子容易竄入MTJ內影響MTJ的磁性表現。為了改善此現象本發明主要於MTJ形成後於部分上電極內形成一用來阻隔或陷補氫氣的陷補層使製程中各階段所帶入的氫氣不至向下穿過上電極並進入MTJ內影響MTJ的磁性表現。以上所述僅為本發明之較佳實施例，凡依本發明申請專利範圍所做之均等變化與修飾，皆應屬本發明之涵蓋範圍。

12:基底 14:MTJ區域 18:層間介電層 20:金屬內連線結構 22:金屬內連線結構 24:金屬間介電層 26:金屬內連線 28:停止層 30:金屬間介電層 32:金屬內連線 34:阻障層 36:金屬層 38:MTJ堆疊結構 40:遮蓋層 42:遮蓋層 44:第一電極層 46:固定層 48:阻障層 50:自由層 52:第二電極層 54:圖案化遮罩 56:有機介電層 58:含矽硬遮罩與抗反射層 60:圖案化光阻 62:MTJ 64:第一傾斜側壁 66:第二傾斜側壁 68:遮蓋層 70:電極層 72:MTJ 74:電極層 76:下電極 78:上電極 80:保護層 82:陷捕層 84:金屬間介電層 86:停止層 88:金屬間介電層 90:金屬內連線 92:停止層

第1圖至第5圖為本發明一實施例製作MRAM單元之方式示意圖。

12:基底

14:MTJ區域

18:層間介電層

20:金屬內連線結構

22:金屬內連線結構

24:金屬間介電層

26:金屬內連線

28:停止層

30:金屬間介電層

32:金屬內連線

34:阻障層

36:金屬層

46:固定層

48:阻障層

50:自由層

62:MTJ

64:第一傾斜側壁

66:第二傾斜側壁

68:遮蓋層

70:電極層

72:MTJ

74:電極層

76:下電極

78:上電極

80:保護層

82:陷捕層

84:金屬間介電層

86:停止層

88:金屬間介電層

90:金屬內連線

92:停止層

Claims

一種製作半導體元件的方法，其特徵在於，包含：形成一磁性穿隧接面(magnetic tunneling junction,MTJ)於一基底上；形成一上電極於該MTJ上；以及形成一用來陷補氫氣之陷捕層於該上電極上，其中該陷捕層包含氫化鉭。
如申請專利範圍第1項所述之方法，另包含：形成一金屬間介電層於該基底上；形成一第一金屬內連線於該金屬間介電層內；以及形成該MTJ於該第一金屬內連線上。
如申請專利範圍第2項所述之方法，另包含：形成一遮蓋層於該金屬間介電層及該MTJ上；形成一第一超低介電常數介電層於該金屬間介電層及該MTJ上；形成一停止層於該第一超低介電常數介電層上；形成一第二超低介電常數介電層於該停止層上；以及形成一第二金屬內連線於該第二超低介電常數介電層內並電連接該MTJ。
如申請專利範圍第1項所述之方法，其中該上電極另包含：一第一電極層設於該MTJ上；以及一第二電極層設於該第一電極層上。
如申請專利範圍第4項所述之方法，其中該第一電極層包含氮化鈦。
如申請專利範圍第4項所述之方法，其中該第二電極層包含鉭。
如申請專利範圍第1項所述之方法，其中該陷捕層包含一濃度梯度。
如申請專利範圍第7項所述之方法，其中該陷捕層之氫氣濃度由該上電極上表面朝該MTJ遞減。
一種半導體元件，其特徵在於，包含：一磁性穿隧接面(magnetic tunneling junction,MTJ)設於一基底上；一上電極設於該MTJ上；以及一用來陷補氫氣之陷捕層設於該上電極上，其中該陷捕層包含氫化鉭。
如申請專利範圍第9項所述之半導體元件，另包含：一金屬間介電層設於該基底上；一第一金屬內連線設於該金屬間介電層內；以及該MTJ設於該第一金屬內連線上。
如申請專利範圍第10項所述之半導體元件，另包含：一遮蓋層設於該金屬間介電層上；一第一超低介電常數介電層環繞該MTJ；一停止層設於該第一超低介電常數介電層上；一第二超低介電常數介電層設於該停止層上；以及一第二金屬內連線設於該第二超低介電常數介電層內並電連接該MTJ。
如申請專利範圍第9項所述之半導體元件，其中該上電極另包含：一第一電極層設於該MTJ上；以及一第二電極層設於該第一電極層上。
如申請專利範圍第12項所述之半導體元件，其中該第一電極層包含氮化鈦。
如申請專利範圍第12項所述之半導體元件，其中該第二電極層包含鉭。
如申請專利範圍第9項所述之半導體元件，其中該陷捕層包含一濃度梯度。
如申請專利範圍第15項所述之半導體元件，其中該陷捕層之氫氣濃度由該上電極上表面朝該MTJ遞減。