CN113903764A - 半导体元件及其制作方法 - Google Patents

半导体元件及其制作方法 Download PDF

Info

Publication number
CN113903764A
CN113903764A CN202010645970.2A CN202010645970A CN113903764A CN 113903764 A CN113903764 A CN 113903764A CN 202010645970 A CN202010645970 A CN 202010645970A CN 113903764 A CN113903764 A CN 113903764A
Authority
CN
China
Prior art keywords
layer
metal
synthetic antiferromagnetic
disposed
ferromagnetic
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202010645970.2A
Other languages
English (en)
Inventor
邱久容
冯雅圣
曾奕铭
施易安
陈禹钧
李怡慧
朱中良
胡修豪
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
United Microelectronics Corp
Original Assignee
United Microelectronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by United Microelectronics Corp filed Critical United Microelectronics Corp
Priority to CN202010645970.2A priority Critical patent/CN113903764A/zh
Priority to US16/988,707 priority patent/US11515471B2/en
Publication of CN113903764A publication Critical patent/CN113903764A/zh
Priority to US17/972,542 priority patent/US11765983B2/en
Priority to US18/230,189 priority patent/US20230380296A1/en
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/10—Magnetoresistive devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/80—Constructional details
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/01—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/80—Constructional details
    • H10N50/85—Magnetic active materials

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Mram Or Spin Memory Techniques (AREA)
  • Hall/Mr Elements (AREA)

Abstract

本发明公开一种半导体元件及其制作方法，其中该制作半导体元件的方法为，首先形成一金属间介电层于基底上，然后形成一凹槽于金属间介电层内，形成一合成反铁磁层于该凹槽内，形成一金属层于合成反铁磁层上，平坦化金属层以及合成反铁磁层以形成一金属内连线，再形成一磁性隧道结(magnetic tunneling junction,MTJ)于金属内连线上。

Description

半导体元件及其制作方法
技术领域
本发明涉及一种半导体元件及其制作方法，尤其是涉及一种磁阻式随机存取存储器(Magnetoresistive Random Access Memory,MRAM)及其制作方法。
背景技术
已知，磁阻(magnetoresistance,MR)效应是材料的电阻随着外加磁场的变化而改变的效应，其物理量的定义，是在有无磁场下的电阻差除上原先电阻，用以代表电阻变化率。目前，磁阻效应已被成功地运用在硬盘生产上，具有重要的商业应用价值。此外，利用巨磁电阻物质在不同的磁化状态下具有不同电阻值的特点，还可以制成磁性随机存储器(MRAM)，其优点是在不通电的情况下可以继续保留存储的数据。
上述磁阻效应还被应用在磁场感测(magnetic field sensor)领域，例如，移动电话中搭配全球定位***(global positioning system,GPS)的电子罗盘(electroniccompass)零组件，用来提供使用者移动方位等信息。目前，市场上已有各式的磁场感测技术，例如，各向异性磁阻(anisotropic magnetoresistance,AMR)感测元件、巨磁阻(GMR)感测元件、磁隧道结(magnetic tunneling junction,MTJ)感测元件等等。然而，上述现有技术的缺点通常包括：较占芯片面积、制作工艺较昂贵、较耗电、灵敏度不足，以及易受温度变化影响等等，而有必要进一步改进。
发明内容
本发明一实施例揭露一种制作半导体元件的方法。首先形成一金属间介电层于基底上，然后形成一凹槽于金属间介电层内，形成一合成反铁磁层于该凹槽内，形成一金属层于合成反铁磁层上，平坦化金属层以及合成反铁磁层以形成一金属内连线，再形成一磁性隧道结(magnetic tunneling junction,MTJ)于金属内连线上。
本发明另一实施例揭露一种半导体元件，其主要包含一金属内连线设于基底上以及一磁性隧道结(magnetic tunneling junction,MTJ)设于金属内连线上，其中该金属内连线另包含第一阻障层设于基底上、一合成反铁磁层设于第一阻障层上、一第二阻障层设于合成反铁磁层上以及一金属层设于第二阻障层上。
本发明又一实施例揭露一种半导体元件，其主要包含一金属内连线设于基底上以及一磁性隧道结(magnetic tunneling junction,MTJ)设于金属内连线上，其中金属内连线包含一金属层、第一合成反铁磁层设于金属层一侧以及第二合成反铁磁层设于金属层另一侧。
附图说明
图1至图3为本发明一实施例制作MRAM单元的方式示意图；
图4至图9为本发明一实施例制作MRAM单元的方式示意图。
主要元件符号说明
12:基底
14:MRAM区域
16:层间介电层
18:金属内连线结构
20:金属间介电层
22:金属内连线
24:阻障层
26:金属层
28:停止层
30:金属间介电层
32:凹槽
34:阻障层
36:合成反铁磁层
38:阻障层
40:金属层
42:金属内连线
44:第一铁磁层
46:间隔层
48:第二铁磁层
50:下电极
52:固定层
54:间隔层
56:参考层
58:阻障层
60:自由层
62:MTJ堆叠结构
64:上电极
66:MTJ
68:遮盖层
70:金属间介电层
72:金属内连线
74:停止层
82:凹槽
84:第一合成反铁磁层
86:第二合成反铁磁层
具体实施方式
请参照图1至图3，图1至图3为本发明一实施例制作一半导体元件，或更具体而言一MRAM单元的方式示意图。如图1所示，首先提供一基底12，例如一由半导体材料所构成的基底12，其中半导体材料可选自由硅、锗、硅锗复合物、硅碳化物(silicon carbide)、砷化镓(gallium arsenide)等所构成的群组，且基底12上较佳定义有一MRAM区域14以及一逻辑区域(图未示)。
基底12上可包含例如金属氧化物半导体(metal-oxide semiconductor,MOS)晶体管等主动(有源)元件、被动(无源)元件、导电层以及例如层间介电层(interlayerdielectric,ILD)16等介电层覆盖于其上。更具体而言，基底12上可包含平面型或非平面型(如鳍状结构晶体管)等MOS晶体管元件，其中MOS晶体管可包含栅极结构(例如金属栅极)以及源极/漏极区域、间隙壁、外延层、接触洞蚀刻停止层等晶体管元件，层间介电层16可设于基底12上并覆盖MOS晶体管，且层间介电层16可具有多个接触插塞电连接MOS晶体管的栅极以及/或源极/漏极区域。由于平面型或非平面型晶体管与层间介电层等相关制作工艺均为本领域所熟知技术，在此不另加赘述。
然后于层间介电层16上形成金属内连线结构18电连接前述的接触插塞，其中金属内连线结构18包含一金属间介电层20以及金属内连线22镶嵌于金属间介电层20中。在本实施例中，金属内连线结构18中的金属内连线22较佳包含一沟槽导体(trench conductor)，且金属内连线结构18中的金属内连线22可依据单镶嵌制作工艺或双镶嵌制作工艺镶嵌于金属间介电层20中并彼此电连接。例如各金属内连线22可更细部包含一阻障层24以及一金属层26，其中阻障层24可选自由钛(Ti)、氮化钛(TiN)、钽(Ta)以及氮化钽(TaN)所构成的群组，而金属层26可选自由钨(W)、铜(Cu)、铝(Al)、钛铝合金(TiAl)、钴钨磷化物(cobalttungsten phosphide，CoWP)等所构成的群组，但不局限于此。由于单镶嵌或双镶嵌制作工艺是本领域所熟知技术，在此不另加赘述。此外在本实例中金属内连线18中的金属层26较佳包含铜，金属间介电层20较佳包含氧化硅或超低介电常数介电层，但不局限于此。
然后于金属间介电层20上依序形成一停止层28以及另一金属间介电层30，再进行一光刻暨蚀刻制作工艺去除部分金属间介电层30形成至少一凹槽32于金属间介电层30内。接着依序形成一阻障层34、一合成反铁磁(synthetic antiferromagnetic,SAF)层36、另一阻障层38以及一金属层40于凹槽32内并填满凹槽32，再进行一平坦化制作工艺例如利用化学机械研磨(chemical mechanical polishing,CMP)制作工艺去除部分金属层40、部分阻障层38、部分合成反铁磁层36以及部分阻障层34以形成一金属内连线42或接触插塞于凹槽32内。
在本实施例中，合成反铁磁层36较佳包含一可产生反向磁场(reverse magneticfield)的复合结构，例如又细部包含一第一铁磁层44、一间隔层(spacer)46设于第一铁磁层44上以及一第二铁磁层48设于间隔层46上，其中第一铁磁层44以及第二铁磁层48较佳包含铁磁性材料例如钴铁硼(cobalt-iron-boron,CoFeB)而间隔层46则包含由非磁性(non-magnetic)材料所构成的非磁性层。
一般而言，随着连接磁性隧道结(magnetic tunneling junction,MTJ)正下方金属内连线中阻障层厚度的增加上方磁性隧道结中参考层(reference layer)以及固定层(pinned layer)之间的互换耦合(exchange coupling)会随之降低并影响磁性隧道结的表现。为了改善此现象本发明较佳于两层阻障层34、38之间另形成一合成反铁磁层36，并通过合成反铁磁层36所产生的反向磁场来平衡后续磁性隧道结的杂散磁场(stray field)，使参考层以及固定层间的互换耦合值不致降低影响磁性隧道结的表现。
如同金属内连线22，本阶段所形成的金属内连线42可依据单镶嵌制作工艺或双镶嵌制作工艺镶嵌于金属间介电层，其中下方的阻障层34较佳包含金属例如钛，上方的阻障层38较佳包含金属氮化物例如氮化钛，金属层40则较佳包含钨，但均不局限于此。依据本发明其他实施例阻障层34、38可选自由钛(Ti)、氮化钛(TiN)、钽(Ta)以及氮化钽(TaN)所构成的群组，而金属层40可选自由钨(W)、铜(Cu)、铝(Al)、钛铝合金(TiAl)、钴钨磷化物(cobalttungsten phosphide，CoWP)等所构成的群组。另外停止层28可包含氮掺杂碳化物层(nitrogen doped carbide,NDC)、氮化硅、或氮碳化硅(silicon carbon nitride,SiCN)，金属间介电层30可包含氧化硅或超低介电常数介电层。
接着可先形成一下电极50于金属间介电层30以及金属内连线42表面，一由固定层(pinned layer)52、间隔层(spacer)54、参考层(reference layer)56、阻障层(barrierlayer)58及自由层(free layer)60所构成的MTJ堆叠结构62于下电极50上以及一上电极64于MTJ堆叠结构62上，其中自由层60又可选择性细部包含第一自由层(图未示)设于阻障层58上、停止层(图未示)设于第一自由层上以及第二自由层(图未示)设于停止层上。
在本实施例中，下电极层50与上电极64较佳包含导电材料，例如但不局限于钽(Ta)、铂(Pt)、铜(Cu)、金(Au)、铝(Al)或其组合。固定层52可包含铁磁性材料例如但不局限于钴铁硼(cobalt-iron-boron,CoFeB)、钴铁(cobalt-iron,CoFe)、铁(Fe)、钴(Co)等，用以固定或限制邻近层的磁矩方向。间隔层54可包含金属例如但不局限于钽。参考层56较佳设于间隔层54与阻障层58之间，其可包含由铁磁性材料所构成者，例如铁、钴、镍或其合金如钴铁硼(cobalt-iron-boron,CoFeB)，但不限于此。阻障层58可由包含氧化物的绝缘材料所构成，例如氧化铝(AlOx)或氧化镁(MgO)，但均不局限于此。自由层60包括第一自由层与第二自由层可以是由铁磁性材料所构成者，例如铁、钴、镍或其合金如钴铁硼(cobalt-iron-boron,CoFeB)、镍铁(nickel-iron,NiFe)，但不限于此。其中，自由层60的磁化方向会受外部磁场而「自由」改变。
随后如图2所示，利用一图案化掩模(图未示)为掩模进行一道或一道以上蚀刻制作工艺去除部分上电极64、部分MTJ堆叠结构62、部分下电极50以及部分金属间介电层30以形成MTJ 66于金属内连线42上。值得注意的是，本实施例于图案化上述MTJ堆叠结构62及金属间介电层30所进行的蚀刻制作工艺可包含反应性离子蚀刻制作工艺(reactive ionetching,RIE)以及/或离子束蚀刻制作工艺(ion beam etching,IBE)，由于离子束蚀刻制作工艺的特性，剩余的金属间介电层30顶表面较佳略低于金属内连线42顶表面且金属间介电层30顶表面较佳呈现一弧形或曲面。
然后图3所示，形成一遮盖层68于MTJ 66上并覆盖金属间介电层30表面，一金属间介电层70于遮盖层68上，再进行一道或一道以上光刻暨蚀刻制作工艺去除部分金属间介电层70及部分遮盖层68形成接触洞(图未示)。接着填入导电材料于各接触洞内并搭配平坦化制作工艺如CMP以形成金属内连线72连接下方的上电极64。最后再形成另一停止层74于金属间介电层70上并覆盖金属内连线72。
在本实施例中，遮盖层68较佳包含氮化硅，但又可依据制作工艺需求选用其他介电材料，例如又可包含氧化硅、氮氧化硅或氮碳化硅。停止层74可选自由氮掺杂碳化物层(nitrogen doped carbide,NDC)、氮化硅、以及氮碳化硅(silicon carbon nitride,SiCN)所构成的群组且又最佳包含氮碳化硅。如同前述所形成的金属内连线22，设于金属间介电层70内的各金属内连线72均可依据单镶嵌制作工艺或双镶嵌制作工艺镶嵌于金属间介电层内。例如各金属内连线72可更细部包含一阻障层以及一金属层，其中阻障层可选自由钛(Ti)、氮化钛(TiN)、钽(Ta)以及氮化钽(TaN)所构成的群组，而金属层可选自由钨(W)、铜(Cu)、铝(Al)、钛铝合金(TiAl)、钴钨磷化物(cobalt tungsten phosphide,CoWP)等所构成的群组，但不局限于此。由于单镶嵌或双镶嵌制作工艺是本领域所熟知技术，在此不另加赘述。至此即完成本发明一实施例的半导体元件的制作。
请继续参照图4至图9，图4至图9为本发明一实施例制作MRAM单元的方法示意图，其中为了简便说明，本实施例与前述实施例中所揭露的相同元件较佳沿用相同标号。如图4所示，首先提供一基底12，例如一由半导体材料所构成的基底12，其中半导体材料可选自由硅、锗、硅锗复合物、硅碳化物(silicon carbide)、砷化镓(gallium arsenide)等所构成的群组，且基底12上较佳定义有一MRAM区域14以及一逻辑区域(图未示)。
基底12上可包含例如金属氧化物半导体(metal-oxide semiconductor,MOS)晶体管等主动元件、被动元件、导电层以及例如层间介电层(interlayer dielectric,ILD)16等介电层覆盖于其上。更具体而言，基底12上可包含平面型或非平面型(如鳍状结构晶体管)等MOS晶体管元件，其中MOS晶体管可包含栅极结构(例如金属栅极)以及源极/漏极区域、间隙壁、外延层、接触洞蚀刻停止层等晶体管元件，层间介电层16可设于基底12上并覆盖MOS晶体管，且层间介电层16可具有多个接触插塞电连接MOS晶体管的栅极以及/或源极/漏极区域。由于平面型或非平面型晶体管与层间介电层等相关制作工艺均为本领域所熟知技术，在此不另加赘述。
然后于层间介电层16上形成金属内连线结构18电连接前述的接触插塞，其中金属内连线结构18包含一金属间介电层20以及金属内连线22镶嵌于金属间介电层20中。在本实施例中，金属内连线结构18中的金属内连线22较佳包含一沟槽导体(trench conductor)，且金属内连线结构18中的金属内连线22可依据单镶嵌制作工艺或双镶嵌制作工艺镶嵌于金属间介电层20中并彼此电连接。例如各金属内连线22可更细部包含一阻障层24以及一金属层26，其中阻障层24可选自由钛(Ti)、氮化钛(TiN)、钽(Ta)以及氮化钽(TaN)所构成的群组，而金属层26可选自由钨(W)、铜(Cu)、铝(Al)、钛铝合金(TiAl)、钴钨磷化物(cobalttungsten phosphide，CoWP)等所构成的群组，但不局限于此。由于单镶嵌或双镶嵌制作工艺是本领域所熟知技术，在此不另加赘述。此外在本实例中金属内连线18中的金属层26较佳包含铜，金属间介电层20较佳包含氧化硅或超低介电常数介电层，但不局限于此。
然后于金属间介电层20上依序形成一停止层28以及另一金属间介电层30，再进行一光刻暨蚀刻制作工艺去除部分金属间介电层30及部分停止层28形成至少一凹槽32于金属间介电层30内。接着依序形成一阻障层34以及一金属层40于凹槽32内并填满凹槽32，再进行一平坦化制作工艺例如利用化学机械研磨(chemical mechanical polishing,CMP)制作工艺去除部分金属层40以及部分阻障层34以形成一金属内连线42或接触插塞于凹槽32内。
如同金属内连线22，本阶段所形成的金属内连线42可依据单镶嵌制作工艺或双镶嵌制作工艺镶嵌于金属间介电层30，其中阻障层34可选自由钛(Ti)、氮化钛(TiN)、钽(Ta)以及氮化钽(TaN)所构成的群组，而金属层40较佳包含钨(W)但又可选自由钨(W)、铜(Cu)、铝(Al)、钛铝合金(TiAl)、钴钨磷化物(cobalt tungsten phosphide，CoWP)等所构成的群组。另外停止层28可包含氮掺杂碳化物层(nitrogen doped carbide,NDC)、氮化硅、或氮碳化硅(silicon carbon nitride,SiCN)，金属间介电层30可包含氧化硅或超低介电常数介电层。
如图5所示，接着进行一蚀刻制作工艺，例如可在不形成图案化掩模的情况下利用金属层40以及阻障层32之间的选择比去除部分阻障层32以形成凹槽82于金属层40两侧。
如图6所示，然后形成一合成反铁磁(synthetic antiferromagnetic,SAF)层36于金属间介电层30以及金属层40表面并填入凹槽82内但不完全填满凹槽82。如同前述实施例，合成反铁磁层36较佳包含一可产生反向磁场(reverse magnetic field)的复合结构，例如又细部包含一第一铁磁层44、一间隔层(spacer)46设于第一铁磁层44上以及一第二铁磁层48设于间隔层46上，其中第一铁磁层44以及第二铁磁层48较佳包含铁磁性材料例如钴铁硼(cobalt-iron-boron,CoFeB)而间隔层46则包含由非磁性(non-magnetic)材料所构成的非磁性层。
如图7所示，接着进行一平坦化制作工艺，例如利用化学机械研磨(CMP)制作工艺去除部分合成反铁磁层36、部分金属层40以及部分金属间介电层30以形成第一合成反铁磁层84于金属层40一侧以及第二合成反铁磁层86于金属层40另一侧。从结构来看，第一合成反铁磁层84以及第二合成反铁磁层86中的第一铁磁层44及间隔层46较佳于平坦化制作工艺后成为约略L形的剖面，而第二铁磁层48则维持水平状，其中第一铁磁层44、间隔层46以及第二铁磁层48三者顶部均较佳切齐金属间介电层30以及金属层40顶部。另外需注意的是，从剖面来看第一合成反铁磁层84以及第二合成反铁磁层86虽分别设于金属层40的左右两侧，但若从上视角度来看第一合成反铁磁层84以及第二合成反铁磁层86较佳为单一结构呈现环形并环绕整个金属层40。
随后可比照前述实施例形成MTJ于金属内连线42、第一合成反铁磁层84、第二合成反铁磁层86以及金属层40上。例如可先形成一下电极50于金属间介电层30以及金属内连线42表面，一由固定层(pinned layer)52、间隔层(spacer)54、参考层(reference layer)56、阻障层(barrier layer)58及自由层(free layer)60所构成的MTJ堆叠结构62于下电极50上以及一上电极64于MTJ堆叠结构62上，其中自由层60又可选择性细部包含第一自由层(图未示)设于阻障层58上、停止层(图未示)设于第一自由层上以及第二自由层(图未示)设于停止层上。
在本实施例中，下电极层50与上电极64较佳包含导电材料，例如但不局限于钽(Ta)、铂(Pt)、铜(Cu)、金(Au)、铝(Al)或其组合。固定层52可包含铁磁性材料例如但不局限于钴铁硼(cobalt-iron-boron,CoFeB)、钴铁(cobalt-iron,CoFe)、铁(Fe)、钴(Co)等，用以固定或限制邻近层的磁矩方向。间隔层54可包含金属例如但不局限于钽。参考层56较佳设于间隔层54与阻障层58之间，其可包含由铁磁性材料所构成者，例如铁、钴、镍或其合金如钴铁硼(cobalt-iron-boron,CoFeB)，但不限于此。阻障层58可由包含氧化物的绝缘材料所构成，例如氧化铝(AlOx)或氧化镁(MgO)，但均不局限于此。自由层60包括第一自由层与第二自由层可以是由铁磁性材料所构成者，例如铁、钴、镍或其合金如钴铁硼(cobalt-iron-boron,CoFeB)、镍铁(nickel-iron,NiFe)，但不限于此。其中，自由层60的磁化方向会受外部磁场而「自由」改变。
随后如图8所示，利用一图案化掩模(图未示)为掩模进行一道或一道以上蚀刻制作工艺去除部分上电极64、部分MTJ堆叠结构62、部分下电极50以及部分金属间介电层30以形成MTJ 66于金属内连线42上。如同前述实施例，本实施例于图案化上述MTJ堆叠结构62及金属间介电层30所进行的蚀刻制作工艺可包含反应性离子蚀刻制作工艺(reactive ionetching,RIE)以及/或离子束蚀刻制作工艺(ion beametching,IBE)，且由于离子束蚀刻制作工艺的特性，剩余的金属间介电层30顶表面较佳略低于金属内连线42顶表面且金属间介电层30顶表面较佳呈现一弧形或曲面。
然后如图9所示，形成一遮盖层68于MTJ 66上并覆盖金属间介电层30表面，一金属间介电层70于遮盖层68上，再进行一道或一道以上光刻暨蚀刻制作工艺去除部分金属间介电层70及部分遮盖层68形成接触洞(图未示)。接着填入导电材料于各接触洞内并搭配平坦化制作工艺如CMP以形成金属内连线72连接下方的上电极64。最后再形成另一停止层74于金属间介电层70上并覆盖金属内连线72。
在本实施例中，遮盖层68较佳包含氮化硅，但又可依据制作工艺需求选用其他介电材料，例如又可包含氧化硅、氮氧化硅或氮碳化硅。停止层74可选自由氮掺杂碳化物层(nitrogen doped carbide,NDC)、氮化硅、以及氮碳化硅(silicon carbon nitride,SiCN)所构成的群组且又最佳包含氮碳化硅。如同前述所形成的金属内连线22，设于金属间介电层70内的各金属内连线72均可依据单镶嵌制作工艺或双镶嵌制作工艺镶嵌于金属间介电层内。例如各金属内连线72可更细部包含一阻障层以及一金属层，其中阻障层可选自由钛(Ti)、氮化钛(TiN)、钽(Ta)以及氮化钽(TaN)所构成的群组，而金属层可选自由钨(W)、铜(Cu)、铝(Al)、钛铝合金(TiAl)、钴钨磷化物(cobalt tungsten phosphide,CoWP)等所构成的群组，但不局限于此。由于单镶嵌或双镶嵌制作工艺是本领域所熟知技术，在此不另加赘述。至此即完成本发明一实施例的半导体元件的制作。
综上所述，一般随着连接磁性隧道结(magnetic tunneling junction,MTJ)正下方金属内连线中阻障层厚度的增加上方磁性隧道结中参考层(reference layer)以及固定层(pinned layer)之间的互换耦合(exchange coupling)会随之降低并影响磁性隧道结的表现。为了改善此现象本发明可于MTJ以及正下方的金属内连线之间设置至少一合成反铁磁层，例如可如图1至图3的实施例于两层阻障层34、38之间另形成一具有约略U形剖面的合成反铁磁层36，或如图4至图9的实施例于金属层40两侧分别形成第一合成反铁磁层84以及第二合成反铁磁层86，并通过合成反铁磁层所产生的反向磁场来平衡上方磁性隧道结的杂散磁场(stray field)，使参考层以及固定层间的互换耦合值不致降低影响磁性隧道结的表现。
以上所述仅为本发明的优选实施例，凡依本发明权利要求所做的均等变化与修饰，都应属本发明的涵盖范围。

Claims (20)

1.一种制作半导体元件的方法，其特征在于，包含：
形成金属内连线于基底上，其中该金属内连线包含合成反铁磁层；以及
形成磁性隧道结(magnetic tunneling junction,MTJ)于该金属内连线上。
2.如权利要求1所述的方法，另包含：
形成金属间介电层于该基底上；
形成凹槽于该金属间介电层内；
形成该合成反铁磁层于该凹槽内；
形成金属层于该合成反铁磁层上；以及
平坦化该金属层以及该合成反铁磁层以形成该金属内连线。
3.如权利要求2所述的方法，另包含：
形成第一阻障层于该凹槽内；
形成该合成反铁磁层于该第一阻障层上；以及
形成第二阻障层于该合成反铁磁层上。
4.如权利要求3所述的方法，其中该第一阻障层包含钛。
5.如权利要求3所述的方法，其中该第二阻障层包含氮化钛。
6.如权利要求1所述的方法，其中该合成反铁磁层包含：
第一铁磁层；
间隔层，设于第一铁磁层上；以及
第二铁磁层，设于该间隔层上。
7.如权利要求6所述的方法，其中该第一铁磁层以及该第二铁磁层包含钴铁硼(cobalt-iron-boron,CoFeB)。
8.如权利要求6所述的方法，其中该间隔层包含非磁性层。
9.一种半导体元件，其特征在于，包含：
金属内连线，设于基底上，其中该金属内连线包含合成反铁磁层；以及
磁性隧道结(magnetic tunneling junction,MTJ)设于该金属内连线上。
10.如权利要求9所述的半导体元件，其中该金属内连线另包含：
第一阻障层，设于该基底上；
该合成反铁磁层设于该第一阻障层上；
第二阻障层，设于该合成反铁磁层上；以及
金属层，设于该第二阻障层上。
11.如权利要求10所述的半导体元件，其中该第一阻障层包含钛。
12.如权利要求10所述的半导体元件，其中该第二阻障层包含氮化钛。
13.如权利要求10所述的半导体元件，其中该合成反铁磁层包含：
第一铁磁层；
间隔层，设于第一铁磁层上；以及
第二铁磁层，设于该间隔层上。
14.如权利要求13所述的半导体元件，其中该第一铁磁层以及该第二铁磁层包含钴铁硼(cobalt-iron-boron,CoFeB)。
15.如权利要求13所述的半导体元件，其中该间隔层包含非磁性层。
16.一种半导体元件，其特征在于，包含：
金属内连线，设于基底上，其中该金属内连线包含：
金属层；
第一合成反铁磁层，设于该金属层一侧；以及
第二合成反铁磁层，设于该金属层另一侧；以及
磁性隧道结(magnetic tunneling junction,MTJ)，设于该金属内连线上。
17.如权利要求16所述的半导体元件，另包含：
阻障层，环绕该金属层；
该第一合成反铁磁层设于该金属层一侧的该阻障层上；以及
该第二合成反铁磁层设于该金属层另一侧的该阻障层上。
18.如权利要求16所述的半导体元件，其中各该第一合成反铁磁层以及该第二合成反铁磁层包含：
第一铁磁层；
间隔层，设于第一铁磁层上；以及
第二铁磁层，设于该间隔层上。
19.如权利要求18所述的半导体元件，其中该第一铁磁层以及该第二铁磁层包含钴铁硼(cobalt-iron-boron,CoFeB)。
20.如权利要求18所述的半导体元件，其中该间隔层包含非磁性层。
CN202010645970.2A 2020-07-07 2020-07-07 半导体元件及其制作方法 Pending CN113903764A (zh)

Priority Applications (4)

Application Number Priority Date Filing Date Title
CN202010645970.2A CN113903764A (zh) 2020-07-07 2020-07-07 半导体元件及其制作方法
US16/988,707 US11515471B2 (en) 2020-07-07 2020-08-09 Semiconductor device and method for fabricating the same
US17/972,542 US11765983B2 (en) 2020-07-07 2022-10-24 Semiconductor device and method for fabricating the same
US18/230,189 US20230380296A1 (en) 2020-07-07 2023-08-04 Semiconductor device and method for fabricating the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010645970.2A CN113903764A (zh) 2020-07-07 2020-07-07 半导体元件及其制作方法

Publications (1)

Publication Number Publication Date
CN113903764A true CN113903764A (zh) 2022-01-07

Family

ID=79173028

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010645970.2A Pending CN113903764A (zh) 2020-07-07 2020-07-07 半导体元件及其制作方法

Country Status (2)

Country Link
US (3) US11515471B2 (zh)
CN (1) CN113903764A (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20230044333A1 (en) * 2021-08-04 2023-02-09 International Business Machines Corporation Replacement bottom electrode structure for mram devices

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8609262B2 (en) * 2009-07-17 2013-12-17 Magic Technologies, Inc. Structure and method to fabricate high performance MTJ devices for spin-transfer torque (STT)-RAM application
US8558331B2 (en) * 2009-12-08 2013-10-15 Qualcomm Incorporated Magnetic tunnel junction device
US9847473B2 (en) 2015-04-16 2017-12-19 Taiwan Semiconductor Manufacturing Co., Ltd. MRAM structure for process damage minimization
EP3427312A4 (en) 2016-03-07 2019-10-30 INTEL Corporation APPROACHES FOR INTEGRATING STT-MRAM STORAGE ARRAYS IN A LOGIC PROCESSOR AND RESULTING STRUCTURES
US9972771B2 (en) * 2016-03-24 2018-05-15 Taiwan Semiconductor Manufacturing Co., Ltd. MRAM devices and methods of forming the same
US11430832B2 (en) * 2019-10-30 2022-08-30 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor MRAM device and method

Also Published As

Publication number Publication date
US11515471B2 (en) 2022-11-29
US20230380296A1 (en) 2023-11-23
US20220013713A1 (en) 2022-01-13
US11765983B2 (en) 2023-09-19
US20230040932A1 (en) 2023-02-09

Similar Documents

Publication Publication Date Title
CN111969103B (zh) 半导体元件及其制作方法
CN110707122B (zh) 半导体元件及其制作方法
CN110890460A (zh) 半导体元件及其制作方法
CN112447788A (zh) 磁阻式随机存取存储器
CN111564468A (zh) 半导体元件及其制作方法
CN112466901A (zh) 半导体元件及其制作方法
CN111916472A (zh) 磁阻式随机存取存储器
CN114447023A (zh) 半导体元件及其制作方法
CN111106235A (zh) 半导体元件及其制作方法
CN112018146B (zh) 磁阻式随机存取存储器
CN111129289B (zh) 半导体元件及其制作方法
CN115440881A (zh) 半导体元件及其制作方法
CN110459673B (zh) 半导体元件及其制作方法
CN113903764A (zh) 半导体元件及其制作方法
CN113471244B (zh) 半导体元件及其制作方法
CN113809117B (zh) 半导体元件及其制作方法
CN113594086B (zh) 半导体元件及其制作方法
CN111477738A (zh) 一种制作半导体元件的方法
CN112420918A (zh) 半导体元件及其制作方法
CN113539943B (zh) 半导体元件及其制作方法
CN112768601B (zh) 磁阻式随机存取存储器
CN113972315A (zh) 半导体元件及其制作方法
CN113571465A (zh) 半导体元件及其制作方法
CN114792702A (zh) 一种制作半导体元件的方法
CN115440880A (zh) 磁阻式随机存取存储器元件及其制作方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination