TWI797357B - 半導體元件及其製作方法 - Google Patents
半導體元件及其製作方法 Download PDFInfo
- Publication number
- TWI797357B TWI797357B TW108125208A TW108125208A TWI797357B TW I797357 B TWI797357 B TW I797357B TW 108125208 A TW108125208 A TW 108125208A TW 108125208 A TW108125208 A TW 108125208A TW I797357 B TWI797357 B TW I797357B
- Authority
- TW
- Taiwan
- Prior art keywords
- mtj
- layer
- dielectric layer
- sidewall
- disposed
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
- H10B61/20—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors
- H10B61/22—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors of the field-effect transistor [FET] type
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N50/00—Galvanomagnetic devices
- H10N50/01—Manufacture or treatment
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N50/00—Galvanomagnetic devices
- H10N50/10—Magnetoresistive devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N50/00—Galvanomagnetic devices
- H10N50/80—Constructional details
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Hall/Mr Elements (AREA)
- Mram Or Spin Memory Techniques (AREA)
- Semiconductor Memories (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
本發明揭露一種製作半導體元件的方法。首先形成一第一磁性穿隧接面(magnetic tunneling junction, MTJ)以及一第二MTJ於一基底上,然後形成一第一上電極於該第一MTJ上以及一第二上電極於該第二MTJ上,形成一保護層於該第一MTJ及該第二MTJ上,去除部分該保護層使所有剩餘之該保護層上表面低於該第一上電極上表面,之後再形成一超低介電常數介電層於該第一MTJ以及該第二MTJ上。
Description
本發明揭露一種半導體元件及其製作方法,尤指一種磁阻式隨機存取記憶體(Magnetoresistive Random Access Memory, MRAM)及其製作方法。
已知,磁阻(magnetoresistance, MR)效應係材料的電阻隨著外加磁場的變化而改變的效應,其物理量的定義,是在有無磁場下的電阻差除上原先電阻,用以代表電阻變化率。目前,磁阻效應已被成功地運用在硬碟生產上,具有重要的商業應用價值。此外,利用巨磁電阻物質在不同的磁化狀態下具有不同電阻值的特點,還可以製成磁性隨機存儲器(MRAM),其優點是在不通電的情況下可以繼續保留存儲的數據。
上述磁阻效應還被應用在磁場感測(magnetic field sensor)領域,例如,行動電話中搭配全球定位系統(global positioning system, GPS)的電子羅盤(electronic compass)零組件,用來提供使用者移動方位等資訊。目前,市場上已有各式的磁場感測技術,例如,異向性磁阻(anisotropic magnetoresistance, AMR)感測元件、巨磁阻(GMR)感測元件、磁穿隧接面(magnetic tunneling junction, MTJ)感測元件等等。然而,上述先前技藝的缺點通常包括:較佔晶片面積、製程較昂貴、較耗電、靈敏度不足,以及易受溫度變化影響等等,而有必要進一步改進。
本發明一實施例揭露一種製作半導體元件的方法。首先形成一第一磁性穿隧接面(magnetic tunneling junction, MTJ)以及一第二MTJ於一基底上,然後形成一第一上電極於該第一MTJ上以及一第二上電極於該第二MTJ上,形成一保護層於該第一MTJ及該第二MTJ上,去除部分該保護層使所有剩餘之該保護層上表面低於該第一上電極上表面,之後再形成一超低介電常數介電層於該第一MTJ以及該第二MTJ上。
本發明另一實施例揭露一種半導體元件,其主要包含:一第一磁性穿隧接面(magnetic tunneling junction, MTJ)以及一第二MTJ設於一基底上;一第一上電極設於該第一MTJ上以及一第二上電極設於該第二MTJ上;一保護層設於該第一MTJ及該第二MTJ之間,其中該保護層上表面包含V形;以及一超低介電常數介電層設於該保護層上並環繞該第一MTJ以及該第二MTJ上。
請參照第1圖至第7圖,第1圖至第7圖為本發明一實施例製作一半導體元件,或更具體而言一MRAM單元之方式示意圖。如第1圖至第7圖所示,首先提供一基底12,例如一由半導體材料所構成的基底12,其中半導體材料可選自由矽、鍺、矽鍺複合物、矽碳化物(silicon carbide)、砷化鎵(gallium arsenide)等所構成之群組,且基底12上較佳定義有一磁性穿隧接面(magnetic tunneling junction, MTJ)區域14以及一邏輯區域(圖未示)。
基底12上可包含例如金氧半導體(metal-oxide semiconductor, MOS)電晶體等主動元件、被動元件、導電層以及例如層間介電層(interlayer dielectric, ILD)18等介電層覆蓋於其上。更具體而言,基底12上可包含平面型或非平面型(如鰭狀結構電晶體)等MOS電晶體元件,其中MOS電晶體可包含閘極結構(例如金屬閘極)以及源極/汲極區域、側壁子、磊晶層、接觸洞蝕刻停止層等電晶體元件,層間介電層18可設於基底12上並覆蓋MOS電晶體,且層間介電層18可具有複數個接觸插塞電連接MOS電晶體之閘極以及/或源極/汲極區域。由於平面型或非平面型電晶體與層間介電層等相關製程均為本領域所熟知技藝,在此不另加贅述。
然後於MTJ區域14以及邏輯區域的層間介電層18上依序形成金屬內連線結構20、22電連接前述之接觸插塞,其中金屬內連線結構20包含一金屬間介電層24以及金屬內連線26鑲嵌於金屬間介電層24中,金屬內連線結構22則包含一停止層28、一金屬間介電層30以及複數個金屬內連線32鑲嵌於停止層28與金屬間介電層30中。
在本實施例中,金屬內連線結構20中的各金屬內連線26較佳包含一溝渠導體(trench conductor),金屬內連線結構22中設於MTJ區域14的的金屬內連線32則包含接觸洞導體(via conductor)。另外各金屬內連線結構20、22中的各金屬內連線26、32均可依據單鑲嵌製程或雙鑲嵌製程鑲嵌於金屬間介電層24、30以及/或停止層28中並彼此電連接。例如各金屬內連線26、32可更細部包含一阻障層34以及一金屬層36,其中阻障層34可選自由鈦(Ti)、氮化鈦(TiN)、鉭(Ta)以及氮化鉭(TaN)所構成的群組,而金屬層36可選自由鎢(W)、銅(Cu)、鋁(Al)、鈦鋁合金(TiAl)、鈷鎢磷化物(cobalt tungsten phosphide,CoWP)等所構成的群組,但不侷限於此。由於單鑲嵌或雙鑲嵌製程乃本領域所熟知技藝,在此不另加贅述。此外在本實例中金屬層36較佳包含銅、金屬間介電層24、30較佳包含氧化矽、而停止層28則包含氮摻雜碳化物層(nitrogen doped carbide, NDC)、氮化矽、或氮碳化矽(silicon carbon nitride, SiCN),但不侷限於此。
接著形成一MTJ堆疊結構38於金屬內連線結構22上、一遮蓋層40於MTJ堆疊結構38上以及另一遮蓋層42於遮蓋層40上。在本實施例中,形成MTJ 堆疊結構38的方式可先依序形成一第一電極層44、一固定層(fixed layer)46、一阻障層(barrier layer)48、一自由層(free layer)50以及一第二電極層52。在本實施例中,第一電極層44以及第二電極層52較佳包含導電材料,例如但不侷限於鈦(Ti)、鉭(Ta)、鉑(Pt)、銅(Cu)、金(Au)、鋁(Al),其中本實施例的第二電極層52又細部包含由鉭所構成的電極層70以及由鈦所構成的電極層74。固定層46可以是由反鐵磁性(antiferromagnetic, AFM)材料所構成者,例如鐵錳(FeMn)、鉑錳(PtMn)、銥錳(IrMn)、氧化鎳(NiO)等,用以固定或限制鄰近層的磁矩方向。阻障層48可由包含氧化物之絕緣材料所構成,例如氧化鋁(AlOx
)或氧化鎂(MgO),但均不侷限於此。自由層50可以是由鐵磁性材料所構成者,例如鐵、鈷、鎳或其合金如鈷鐵硼(cobalt-iron-boron, CoFeB),但不限於此。其中,自由層50的磁化方向會受外部磁場而「自由」改變。另外遮蓋層40以及遮蓋層42較佳包含不同材料,例如本實施例的遮蓋層40較佳包含氮化矽而遮蓋層42則較佳包含氧化矽,但不侷限於此。
接著形成一圖案化遮罩54於遮蓋層42上。在本實施例中,圖案化遮罩54可包含一有機介電層(organic dielectric layer, ODL)56、一含矽硬遮罩與抗反射(silicon-containing hard mask bottom anti-reflective coating, SHB)層58以及一圖案化光阻60。
如第2圖所示,隨後利用圖案化遮罩54為遮罩進行一道或一道以上蝕刻製程去除部分遮蓋層40、42、部分MTJ堆疊結構38以及部分金屬間介電層30以形成MTJ 62、72於MTJ區域14,其中第一電極層44較佳於此階段成為MTJ 62之下電極76,第二電極層52較佳成為MTJ 62之上電極78,而遮蓋層40、42可在蝕刻過程中被一同去除。值得注意的是,本實施例可先利用圖案化遮罩54進行一反應性離子蝕刻製程(reactive ion etching, RIE)去除部分遮蓋層40、42以及部分MTJ堆疊結構38,然後去除圖案化遮罩54,再利用圖案化之遮蓋層42為遮罩以離子束蝕刻製程(ion beam etching, IBE)以去除部分MTJ堆疊結構38以及部分金屬間介電層30形成MTJ 62、72。由於離子束蝕刻製程的特性,剩餘的金屬間介電層30上表面較佳略低於金屬內連線32上表面且金屬間介電層30上表面較佳呈現一弧形或曲面。
另外又需注意的是,本實施例利用離子束蝕刻製程去除部分金屬間介電層30的時候較佳一同去除部分金屬內連線32,使金屬內連線32靠近MTJ 62、72的交界處形成第一傾斜側壁64以及第二傾斜側壁66。
然後如第3圖所示,形成一遮蓋層68於MTJ 62、72上並覆蓋金屬間介電層30表面。在本實施例中,遮蓋層68較佳包含氮化矽,但又可依據製程需求選用其他介電材料,例如又可包含氧化矽、氮氧化矽或氮碳化矽。
如第4圖所示,接著進行一蝕刻製程去除部分遮蓋層68以形成側壁子80、82於MTJ 62旁以及側壁子84、86於MTJ 72旁,其中側壁子80、82、84、86較佳設於MTJ 62、72側壁並同時覆蓋並接觸金屬內連線32的第一傾斜側壁64以及第二傾斜側壁66。
隨後如第5圖所示,進行一原子層沉積(atomic layer deposition, ALD)製程以形成一保護層88於金屬間介電層30表面完全覆蓋MTJ 62、72且保護層88頂部完全高於MTJ 62、72的上電極78頂部。需注意的是,本階段所形成的保護層88較佳於MTJ 62、72正上方分別形成下凹曲面(concave downward)而設於兩個MTJ 62、72之間則形成一上凹曲面(concave upward)或凹槽90,其中凹槽90的夾角較佳大於90度或最佳約97度。
如第6圖所示,然後進行一回蝕刻製程去除部分保護層88使所有剩餘的保護層88上表面低於上電極78上表面。更具體而言,本階段較佳去除側壁子80及側壁子86旁的保護層88使所有剩餘的保護層88設於側壁子82及側壁子84之間,其中MTJ 62及MTJ 72間的剩餘保護層88上表面包含V形,V形低於上電極78上表面,且V形的夾角大於100度。
接著如第7圖所示,可形成一超低介電常數介電層92於保護層88上,之後可依據製程需求選擇性先進行一平坦化製程,例如利用化學機械研磨(chemical mechanical polishing, CMP)製程去除部分超低介電常數介電層92,然後進行金屬內連線製程以於超低介電常數介電層92上形成金屬間介電層並於金屬間介電層內形成金屬內連線電連接MTJ 62、72。至此即完成本發明一實施例之MRAM單元的製作。
請再參照第7圖,第7圖另揭露本發明一實施例之一半導體元件之結構示意圖。如第7圖所示,半導體元件主要包含金屬間介電層30設於基底12上,金屬內連線32設於金屬間介電層30內,MTJ 62、72分別設於金屬內連線32上,下電極76分別設於MTJ 62、72與金屬內連線32之間,上電極78分別設於MTJ 62、72上,側壁子80、82分別設於MTJ 62兩側,側壁子84、86分別設於MTJ 72兩側,保護層88設於MTJ 62、72之間以及超低介電常數介電層92設於保護層88上並環繞MTJ 62、72。
從細部來看,保護層88上表面包含V形,V形低於上電極78上表面,且V形的夾角大於100度。另外保護層88較佳接觸側壁子82及側壁子84,側壁子82、84之間的保護層88較佳接觸保護層88正下方的金屬間介電層30,且超低介電常數介電層92接觸各上電極78。從材料面來看,保護層88與超低介電常數介電層92較佳包含不同材料,其中保護層88較佳包含氧化矽但又可依據製程需求包含但不侷限於例如四乙氧基矽烷(Tetraethyl orthosilicate, TEOS)、氮化矽或其組合,而超低介電常數介電層92可包含多孔性介電材料例如但不侷限於氧碳化矽(silicon oxycarbide, SiOC)。
請繼續參照第8圖至第10圖,第8圖至第10圖為本發明一實施例製作MRAM單元之方式示意圖。如第8圖所示,本發明可先進行前述第1圖至第3圖的製程先形成一遮蓋層68於MTJ 62、72上並覆蓋金屬間介電層30表面,然後省略第4圖以蝕刻製程去除部分遮蓋層68形成側壁子80、82、84、86於MTJ 62、72側壁的步驟,再比照第5圖至第6圖的製程以ALD製程形成一保護層88完全覆蓋MTJ 62、72,再利用回蝕刻去除部分保護層88使所有剩餘的保護層88上表面低於上電極78上表面。如同第6圖所示,本階段較佳去除MTJ 62左側及MTJ 72右側的保護層88使所有剩餘的保護層88設於MTJ 62、72之間,其中MTJ 62及MTJ 72間的剩餘保護層88上表面包含V形,V形低於上電極78上表面,且V形的夾角大於100度。
如第9圖所示,然後進行一微影暨蝕刻製程去除MRAM區域14外的所有遮蓋層68,例如MTJ 62左側與MTJ 72右側的所有遮蓋層68,使剩餘遮蓋層68仍覆蓋在MTJ 62、72上,包括MTJ 62、72頂部、MTJ 62、72側壁以及MTJ 62、72之間的金屬間介電層30表面。需注意的是,由於MTJ 62、72之間的遮蓋層68從頭到尾並未被去除,因此經上述蝕刻去除MRAM區域14外的遮蓋層68後MTJ 62、72之間的遮蓋層68仍設於保護層88與金屬間介電層30之間。
最後如第10圖所示,先形成一超低介電常數介電層92於保護層88上,再依據製程需求選擇性先進行一平坦化製程,例如利用化學機械研磨(chemical mechanical polishing, CMP)製程去除部分超低介電常數介電層92,然後進行金屬內連線製程以於超低介電常數介電層92上形成金屬間介電層並於金屬間介電層內形成金屬內連線電連接MTJ 62、72。至此即完成本發明一實施例之MRAM單元的製作。
以上所述僅為本發明之較佳實施例,凡依本發明申請專利範圍所做之均等變化與修飾,皆應屬本發明之涵蓋範圍。
12:基底
14:MTJ區域
18:層間介電層
20:金屬內連線結構
22:金屬內連線結構
24:金屬間介電層
26:金屬內連線
28:停止層
30:金屬間介電層
32:金屬內連線
34:阻障層
36:金屬層
38:MTJ堆疊結構
40:遮蓋層
42:遮蓋層
44:第一電極層
46:固定層
48:阻障層
50:自由層
52:第二電極層
54:圖案化遮罩
56:有機介電層
58:含矽硬遮罩與抗反射層
60:圖案化光阻
62:MTJ
64:第一傾斜側壁
66:第二傾斜側壁
68:遮蓋層
70:電極層
72:MTJ
74:電極層
76:下電極
78:上電極
80:側壁子
82:側壁子
84:側壁子
86:側壁子
88:保護層
90:凹槽
92:超低介電常數介電層
第1圖至第7圖為本發明一實施例製作MRAM單元之方式示意圖。
第8圖至第10圖為本發明一實施例製作MRAM單元之方式示意圖。
12:基底
14:MTJ區域
18:層間介電層
20:金屬內連線結構
22:金屬內連線結構
24:金屬間介電層
26:金屬內連線
28:停止層
30:金屬間介電層
32:金屬內連線
34:阻障層
36:金屬層
46:固定層
48:阻障層
50:自由層
62:MTJ
64:第一傾斜側壁
66:第二傾斜側壁
70:電極層
72:MTJ
74:電極層
76:下電極
78:上電極
80:側壁子
82:側壁子
84:側壁子
86:側壁子
88:保護層
92:超低介電常數介電層
Claims (16)
- 一種製作半導體元件的方法,其特徵在於,包含: 形成一第一磁性穿隧接面(magnetic tunneling junction, MTJ)以及一第二MTJ於一基底上; 形成一第一上電極於該第一MTJ上以及一第二上電極於該第二MTJ上; 形成一保護層於該第一MTJ及該第二MTJ上; 去除部分該保護層使所有剩餘之該保護層上表面低於該第一上電極上表面;以及 形成一超低介電常數介電層於該第一MTJ以及該第二MTJ上。
- 如申請專利範圍第1項所述之方法,另包含: 形成一金屬間介電層於該基底上; 形成一第一金屬內連線以及一第二金屬內連線於該金屬間介電層內;以及 形成該第一MTJ於該第一金屬內連線上以及該第二MTJ於該第二金屬內連線上。
- 如申請專利範圍第2項所述之方法,其中該基底包含一MTJ區域以及一邏輯區域,該方法包含: 形成一遮蓋層於該金屬間介電層、該第一MTJ以及該第二MTJ上; 形成該保護層於該遮蓋層上; 去除該邏輯區域上之該保護層;以及 形成該超低介電常數介電層於該金屬間介電層及剩餘之該保護層上。
- 如申請專利範圍第2項所述之方法,另包含: 形成一遮蓋層於該金屬間介電層、該第一MTJ以及該第二MTJ上; 去除部分該遮蓋層以形成一第一側壁子及一第二側壁子於該第一MTJ旁以及一第三側壁子及一第四側壁子於該第二MTJ旁; 形成該保護層於該金屬間介電層、該第一MTJ以及該第二MTJ上; 去除第一側壁子及該第四側壁子旁之該保護層使所有剩餘之該保護層設於該第二側壁子及該第三側壁子之間;以及 形成該超低介電常數介電層於該金屬間介電層、該第一MTJ、該第二MTJ以及剩餘之該保護層上。
- 如申請專利範圍第1項所述之方法,另包含進行一原子層沉積製程以形成該保護層。
- 如申請專利範圍第1項所述之方法,其中該第一MTJ及該第二MTJ間之剩餘之該保護層上表面包含V形。
- 如申請專利範圍第6項所述之方法,其中該V形低於該第一上電極上表面。
- 如申請專利範圍第6項所述之方法,其中該V形之夾角大於100度。
- 一種半導體元件,其特徵在於,包含: 一第一磁性穿隧接面(magnetic tunneling junction, MTJ)以及一第二MTJ設於一基底上; 一第一上電極設於該第一MTJ上以及一第二上電極設於該第二MTJ上; 一保護層設於該第一MTJ及該第二MTJ之間,其中該保護層上表面包含V形;以及 一超低介電常數介電層設於該保護層上並環繞該第一MTJ以及該第二MTJ上。
- 如申請專利範圍第9項所述之半導體元件,另包含: 一金屬間介電層設於該基底上; 一第一金屬內連線以及一第二金屬內連線設於該金屬間介電層內;以及 該第一MTJ設於該第一金屬內連線上以及該第二MTJ設於該第二金屬內連線上。
- 如申請專利範圍第10項所述之半導體元件,另包含: 一遮蓋層設於該第一上電極及該第二上電極之上表面、該第一MTJ及該第二MTJ之側壁以及該第一MTJ及該第二MTJ之間之該金屬間介電層上表面上;以及 該超低介電常數介電層設於該金屬間介電層、該遮蓋層以及該保護層上。
- 如申請專利範圍第10項所述之半導體元件,另包含: 一第一側壁子及一第二側壁子環繞該第一MTJ;以及 一第三側壁子及一第四側壁子環繞該第二MTJ。
- 如申請專利範圍第12項所述之半導體元件,其中該保護層接觸該第二側壁子及該第三側壁子。
- 如申請專利範圍第12項所述之半導體元件,其中該第二側壁子及該第三側壁子之間之該保護層接觸該金屬間介電層。
- 如申請專利範圍第12項所述之半導體元件,其中該超低介電常數介電層接觸該第一上電極及該第二上電極上表面。
- 如申請專利範圍第9項所述之半導體元件,其中該V形之夾角大於100度。
Priority Applications (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW108125208A TWI797357B (zh) | 2019-07-17 | 2019-07-17 | 半導體元件及其製作方法 |
US16/544,923 US11056536B2 (en) | 2019-07-17 | 2019-08-20 | Semiconductor device and method for fabricating the same |
US17/336,279 US11545522B2 (en) | 2019-07-17 | 2021-06-01 | Semiconductor device and method for fabricating the same |
US17/336,295 US11785785B2 (en) | 2019-07-17 | 2021-06-01 | Semiconductor device and method for fabricating the same |
US18/242,014 US20230413579A1 (en) | 2019-07-17 | 2023-09-05 | Semiconductor device and method for fabricating the same |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW108125208A TWI797357B (zh) | 2019-07-17 | 2019-07-17 | 半導體元件及其製作方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
TW202105598A TW202105598A (zh) | 2021-02-01 |
TWI797357B true TWI797357B (zh) | 2023-04-01 |
Family
ID=74344206
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW108125208A TWI797357B (zh) | 2019-07-17 | 2019-07-17 | 半導體元件及其製作方法 |
Country Status (2)
Country | Link |
---|---|
US (4) | US11056536B2 (zh) |
TW (1) | TWI797357B (zh) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN112447788B (zh) * | 2019-09-03 | 2023-09-12 | 联华电子股份有限公司 | 磁阻式随机存取存储器 |
CN115440880A (zh) * | 2021-06-02 | 2022-12-06 | 联华电子股份有限公司 | 磁阻式随机存取存储器元件及其制作方法 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TW201715762A (zh) * | 2015-10-20 | 2017-05-01 | 台灣積體電路製造股份有限公司 | 積體電路及其製造方法 |
TW201919262A (zh) * | 2017-11-10 | 2019-05-16 | 台灣積體電路製造股份有限公司 | 包括磁性隨機存取記憶體的半導體裝置 |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10038137B2 (en) * | 2016-09-30 | 2018-07-31 | Taiwan Semiconductor Manufacturing Co., Ltd. | MRAM device and method for fabricating the same |
US10134807B2 (en) * | 2016-12-13 | 2018-11-20 | Taiwan Semiconductor Manufacturing Co., Ltd. | Structure and formation method of integrated circuit structure |
US10297747B2 (en) * | 2017-04-21 | 2019-05-21 | Everpsin Technologies, Inc. | Apparatus and methods for integrating magnetoresistive devices |
US10879456B2 (en) * | 2018-06-27 | 2020-12-29 | Taiwan Semiconductor Manufacturing Co., Ltd. | Sidewall spacer stack for magnetic tunnel junctions |
US10580968B1 (en) * | 2018-10-15 | 2020-03-03 | Globalfoundries Singapore Pte. Ltd. | Integrated circuit with memory cells having reliable interconnection |
-
2019
- 2019-07-17 TW TW108125208A patent/TWI797357B/zh active
- 2019-08-20 US US16/544,923 patent/US11056536B2/en active Active
-
2021
- 2021-06-01 US US17/336,295 patent/US11785785B2/en active Active
- 2021-06-01 US US17/336,279 patent/US11545522B2/en active Active
-
2023
- 2023-09-05 US US18/242,014 patent/US20230413579A1/en active Pending
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TW201715762A (zh) * | 2015-10-20 | 2017-05-01 | 台灣積體電路製造股份有限公司 | 積體電路及其製造方法 |
TW201919262A (zh) * | 2017-11-10 | 2019-05-16 | 台灣積體電路製造股份有限公司 | 包括磁性隨機存取記憶體的半導體裝置 |
Also Published As
Publication number | Publication date |
---|---|
US11056536B2 (en) | 2021-07-06 |
US20210288107A1 (en) | 2021-09-16 |
US20210296576A1 (en) | 2021-09-23 |
US11545522B2 (en) | 2023-01-03 |
US20230413579A1 (en) | 2023-12-21 |
TW202105598A (zh) | 2021-02-01 |
US20210020693A1 (en) | 2021-01-21 |
US11785785B2 (en) | 2023-10-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN112447788B (zh) | 磁阻式随机存取存储器 | |
CN111969103B (zh) | 半导体元件及其制作方法 | |
CN110707122B (zh) | 半导体元件及其制作方法 | |
CN111564468A (zh) | 半导体元件及其制作方法 | |
TW202119665A (zh) | 半導體元件及其製作方法 | |
US20230413579A1 (en) | Semiconductor device and method for fabricating the same | |
US20230070777A1 (en) | Semiconductor device and method for fabricating the same | |
CN114447023A (zh) | 半导体元件及其制作方法 | |
TWI821466B (zh) | 半導體元件及其製作方法 | |
CN111009606A (zh) | 半导体元件及其制作方法 | |
CN115440881A (zh) | 半导体元件及其制作方法 | |
TWI815948B (zh) | 半導體元件及其製作方法 | |
CN111384237B (zh) | 半导体元件及其制作方法 | |
CN111969104A (zh) | 半导体元件及其制作方法 | |
TW202329493A (zh) | 半導體元件及其製作方法 | |
CN112420918B (zh) | 半导体元件及其制作方法 | |
TWI814856B (zh) | 半導體元件及其製作方法 | |
US20220393103A1 (en) | Magnetoresistance random access memory device and method for fabricating the same | |
TW202320068A (zh) | 一種製作半導體元件的方法 | |
TW202316580A (zh) | 半導體元件及其製作方法 | |
TW202329494A (zh) | 半導體元件及其製作方法 | |
TW202401865A (zh) | 磁阻式隨機存取記憶體 | |
CN114792702A (zh) | 一种制作半导体元件的方法 | |
TW202339314A (zh) | 半導體元件及其製作方法 | |
TW202403969A (zh) | 一種製作磁阻式隨機存取記憶體的方法 |