TW202341002A - 積體電路佈局和半導體晶粒 - Google Patents

積體電路佈局和半導體晶粒 Download PDF

Info

Publication number
TW202341002A
TW202341002A TW112112983A TW112112983A TW202341002A TW 202341002 A TW202341002 A TW 202341002A TW 112112983 A TW112112983 A TW 112112983A TW 112112983 A TW112112983 A TW 112112983A TW 202341002 A TW202341002 A TW 202341002A
Authority
TW
Taiwan
Prior art keywords
esd clamping
integrated circuit
library
clamping device
circuit layout
Prior art date
Application number
TW112112983A
Other languages
English (en)
Inventor
徐薪承
許劍銘
陳瑞明
Original Assignee
聯發科技股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 聯發科技股份有限公司 filed Critical 聯發科技股份有限公司
Publication of TW202341002A publication Critical patent/TW202341002A/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02H—EMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
    • H02H9/00—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection
    • H02H9/005—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection avoiding undesired transient conditions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0296—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices involving a specific disposition of the protective devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0207—Geometrical layout of the components, e.g. computer aided design; custom LSI, semi-custom LSI, standard cell technique
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02H—EMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
    • H02H9/00—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection
    • H02H9/04—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess voltage
    • H02H9/045—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess voltage adapted to a particular application and not provided for elsewhere
    • H02H9/046—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess voltage adapted to a particular application and not provided for elsewhere responsive to excess voltage appearing at terminals of integrated circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Engineering & Computer Science (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

本發明公開一種積體電路佈局，包括：第一庫，包括複數個輸入/輸出(I/O)電路和至少一個第一靜電放電(ESD)鉗位裝置； 以及第二庫，包括至少一個第二ESD鉗位裝置，其中該至少一個第二ESD鉗位裝置與該至少一個第一ESD鉗位裝置類型不同。

Description

積體電路佈局和半導體晶粒
本發明涉及半導體技術領域，尤其涉及一種積體電路佈局和半導體晶粒。
在具有靜電放電 (electro-static discharge ，ESD) 鉗位裝置（clamp device）的傳統積體電路佈局中，ESD 鉗位裝置和輸入/輸出 (input/output ，I/O) 裝置用作單個庫（single bank）並放置在同一排（列）中。 然而，這種設計是不靈活的並且對於不同設計的電路可能不是最佳的。
有鑑於此，本發明提供一種積體電路佈局和半導體晶粒，以解決上述問題。
根據本發明的第一方面，公開一種積體電路佈局，包括：
第一庫，包括複數個輸入/輸出(I/O)電路和至少一個第一靜電放電(ESD)鉗位裝置； 以及
第二庫，包括至少一個第二ESD鉗位裝置，其中該至少一個第二ESD鉗位裝置與該至少一個第一ESD鉗位裝置類型不同。
根據本發明的第二方面，公開一種半導體晶粒，包括如上所述的積體電路佈局。
本發明的積體電路佈局由於包括：第一庫，包括複數個輸入/輸出(I/O)電路和至少一個第一靜電放電(ESD)鉗位裝置； 以及第二庫，包括至少一個第二ESD鉗位裝置，其中該至少一個第二ESD鉗位裝置與該至少一個第一ESD鉗位裝置類型不同。本發明將不同類型的ESD鉗位裝置設置在不同的庫中，以提供更加多樣的積體電路佈局的設計佈局、設計的靈活性和設計彈性。
在下面對本發明的實施例的詳細描述中，參考了附圖，這些附圖構成了本發明的一部分，並且在附圖中透過圖示的方式示出了可以實踐本發明的特定的優選實施例。對這些實施例進行了足夠詳細的描述，以使所屬技術領域具有通常知識者能夠實踐它們，並且應當理解，在不脫離本發明的精神和範圍的情況下，可以利用其他實施例，並且可以進行機械，結構和程式上的改變。本發明。因此，以下詳細描述不應被理解為限制性的，並且本發明的實施例的範圍僅由所附申請專利範圍限定。
將理解的是，儘管術語“第一”、“第二”、“第三”、“主要”、“次要”等在本文中可用於描述各種元件、組件、區域、層和/或部分，但是這些元件、組件、區域、這些層和/或部分不應受到這些術語的限制。這些術語僅用於區分一個元件、組件、區域、層或部分與另一區域、層或部分。因此，在不脫離本發明構思的教導的情況下，下面討論的第一或主要元件、組件、區域、層或部分可以稱為第二或次要元件、組件、區域、層或部分。
此外，為了便於描述，本文中可以使用諸如“在...下方”、“在...之下”、“在...下”、“在...上方”、“在...之上”之類的空間相對術語，以便於描述一個元件或特徵與之的關係。如圖所示的另一元件或特徵。除了在圖中描述的方位之外，空間相對術語還意圖涵蓋裝置在使用或運行中的不同方位。該裝置可以以其他方式定向（旋轉90度或以其他定向），並且在此使用的空間相對描述語可以同樣地被相應地解釋。另外，還將理解的是，當“層”被稱為在兩層“之間”時，它可以是兩層之間的唯一層，或者也可以存在一個或複數個中間層。
術語“大約”、“大致”和“約”通常表示規定值的±20％、或所述規定值的±10％、或所述規定值的±5％、或所述規定值的±3％、或規定值的±2％、或規定值的±1％、或規定值的±0.5％的範圍內。本發明的規定值是近似值。當沒有具體描述時，所述規定值包括“大約”、“大致”和“約”的含義。本文所使用的術語僅出於描述特定實施例的目的，並不旨在限制本發明。如本文所使用的，單數術語“一”，“一個”和“該”也旨在包括複數形式，除非上下文另外明確指出。本文所使用的術語僅出於描述特定實施例的目的，並不旨在限制本發明構思。如本文所使用的，單數形式“一個”、“一種”和“該”也旨在包括複數形式，除非上下文另外明確指出。
將理解的是，當將“元件”或“層”稱為在另一元件或層“上”、“連接至”、“耦接至”或“鄰近”時，它可以直接在其他元件或層上、與其連接、耦接或相鄰、或者可以存在中間元件或層。相反，當元件稱為“直接在”另一元件或層“上”、“直接連接至”、“直接耦接至”或“緊鄰”另一元件或層時，則不存在中間元件或層。
注意：（i）在整個附圖中相同的特徵將由相同的附圖標記表示，並且不一定在它們出現的每個附圖中都進行詳細描述，並且（ii）一系列附圖可能顯示單個專案的不同方面，每個方面都與各種參考標籤相關聯，這些參考標籤可能會出現在整個序列中，或者可能只出現在序列的選定圖中。
圖1是說明根據本發明第一實施例的積體電路佈局100的圖。 如圖1所示，積體電路佈局100為矩形設計，積體電路佈局100包含第一庫（bank）與第二庫，其中第一庫位於上排（upper row）（或上列），第二庫位於上排（lower row）（或下列）。在本實施例中，第一庫包括兩條電源線，兩條電源線包括用於為積體電路佈局100內的電路提供兩個供電電壓（電源電壓）DVDD和DVDD_IO。此外，第一庫包括複數個I/O裝置（例如I/O焊盤）和至少一個ESD鉗位裝置，第二庫包括複數個ESD鉗位裝置，其中第一庫中的ESD鉗位裝置具有由電源電壓DVDD供電的核心裝置，第二庫中的每個ESD鉗位裝置是I/O 裝置，由電源電壓 DVDD_IO 提供（供電）。本發明實施例中圖中I/O裝置（例如I/O焊盤）簡單的以IO為標記。 對於I/O裝置和核心裝置，I/O裝置具有較高的工作電壓，即可以在較高的電源電壓下工作（即高壓裝置）。 另一方面，核心裝置的工作電壓較低，即可以在較低的供電電壓（電源電壓）下工作（即低壓裝置）。 本發明實施例中，電源電壓DVDD不同於電源電壓 DVDD_IO，例如電源電壓 DVDD_IO大於電源電壓DVDD。請注意，本領域的技術人員很容易理解核心設備和I/O設備之間的區別，核心裝置和I/O裝置之間的區別可以透過電晶體的閾值電壓(threshold voltage，Vth)、電晶體的柵氧化層厚度、電晶體的結擊穿電壓、電晶體的阱摻雜密度、電晶體的靜態漏電流或半導體領域中已知的其他合適的特性來進行區分。本發明實施例中I/O裝置可以是I/O焊盤等等。本發明實施例的積體電路佈局均可以應用在半導體晶粒中，例如本發明實施例的積體電路佈局為在半導體晶粒上的佈局。本發明將不同類型的ESD鉗位裝置設置在不同的庫中，以提供更加多樣的積體電路佈局的設計佈局、設計的靈活性和設計彈性。在本發明一個實施例中，透過將不同類型的ESD鉗位裝置劃分到不同的庫（bank）中，使得ESD鉗位裝置佈局對於不同的電路設計更加靈活。在本發明一個實施例中，不同類型的ESD鉗位裝置可以是指具有不同的電源電壓的ESD鉗位裝置。例如，在本發明一個實施例中，使用由電源電壓DVDD供電的核心裝置實現的ESD鉗位裝置，與使用由電源電壓 DVDD_IO供電的I/O 裝置實現的ESD鉗位裝置，兩者設置在不同的庫中；其中，例如不同的庫設置在不同的列中（例如第一庫設置在第一列，第二庫設置在第二列）。以提供更加多樣的積體電路佈局的設計佈局、設計的靈活性和彈性，同時也提供更加多樣的半導體晶粒的設計佈局和設計的靈活性。
圖2是說明根據本發明第二實施例的積體電路佈局200的圖。 如圖2所示，積體電路佈局200呈矩形設計，積體電路佈局200包括第一庫（bank）、第二庫及第三庫，其中第一庫位於上排（或上列），第二庫位於中間一排（或中間一列），第三庫排列在下排（或下列）。 在本實施例中，第一庫包括複數個I/O裝置和至少一個ESD鉗位裝置，第二庫包括複數個ESD鉗位裝置，第三庫包括複數個ESD鉗位裝置，其中第一庫中的每個 ESD 鉗位裝置由屬於第一電源域（domain）的第一電源電壓供電，第二庫中的每個 ESD 鉗位裝置由屬於第二電源域的第二電源電壓供電，第三庫中的每個 ESD 鉗位裝置由屬於第三電源域的第三電源電壓供電。其中，第一電源電壓、第二電源電壓與第三電源電壓三者可以均不同，以滿足不同的設計和佈局需求。或者，第一電源電壓、第二電源電壓與第三電源電壓三者中，有兩者相同並同時不同於另一者，以滿足不同的設計需求。本發明實施例中，第一庫中的ESD鉗位裝置可以稱為第一類型的ESD鉗位裝置，第二庫中的ESD鉗位裝置可以稱為第二類型的ESD鉗位裝置，第三庫中的ESD鉗位裝置可以稱為第三類型的ESD鉗位裝置。本發明實施例將不同類型的ESD鉗位裝置設置在不同的庫中（在不同列中），可以提供更加多樣的積體電路佈局的設計佈局、設計的靈活性和彈性。
圖3是說明根據本發明第三實施例的積體電路佈局300的圖。 如圖3所示，積體電路佈局300呈矩形設計，積體電路佈局300包括第一庫（bank）和第二庫，其中第一庫位於上排（或上列），第二庫位於下排（或下列）。 在本實施例中，第一庫包括複數個I/O裝置和至少一個ESD鉗位裝置，第二庫包括複數個ESD鉗位裝置，其中第一庫中的ESD鉗位裝置由屬於第一電源域的第一電源電壓DVDD1供電，第二庫中的部分ESD鉗位元裝置由屬於第二電源域的第二電源電壓DVDD2供電，第二庫中的另一部分ESD鉗位裝置由屬於第三電源域的第三電源電壓DVDD3供電。其中，第一電源電壓DVDD1、第二電源電壓DVDD2與第三電源電壓DVDD3三者可以均不同，以滿足不同的設計和佈局需求。或者，第一電源電壓DVDD1、第二電源電壓DVDD2與第三電源電壓DVDD3三者中，有兩者相同並同時不同於另一者，以滿足不同的設計需求。本發明實施例中，第一庫中的ESD鉗位裝置（由第一電源電壓DVDD1供電）可以稱為第一類型的ESD鉗位裝置，第二庫中由第二電源電壓DVDD2供電的ESD鉗位裝置可以稱為第二類型的ESD鉗位裝置，第二庫中由第三電源電壓DVDD3供電的ESD鉗位裝置可以稱為第三類型的ESD鉗位裝置。本發明實施例中，將第一類型的ESD鉗位裝置設置在第一庫中（位於第一列中），將第二類型的ESD鉗位裝置和第三類型的ESD鉗位裝置設置在第二庫中（位於不同於第一列的第二列中），因此本發明實施例將不同類型的ESD鉗位裝置設置在不同的庫中（在不同列中），並且同一庫（同一列）中可以具有不同類型的ESD鉗位裝置，可以提供更加多樣的積體電路佈局的設計佈局、設計的靈活性和彈性。
圖4是說明根據本發明第四實施例的積體電路佈局400的圖。 如圖4所示，積體電路佈局400為矩形設計，積體電路佈局400包括第一庫、第二庫和第三庫，其中第一庫位於第一排（或列），第二庫位於第三排（或列），第三庫位於第四排（或列），其中第二排用來放置非I/O裝置、非ESD鉗位裝置（或單元）、或者留空置（blank）。 在本實施例中，第一庫包括複數個I/O裝置和至少一個ESD鉗位裝置，第二庫包括複數個ESD鉗位裝置，第三庫包括複數個ESD鉗位裝置，其中第一庫中的每個 ESD 鉗位裝置由屬於第一電源域（power domain）的第一電源電壓供電，第二庫中的每個 ESD 鉗位裝置由屬於第二電源域的第二電源電壓供電，第三庫中的每個 ESD 鉗位裝置由屬於第三電源域的第三電源電壓供電。其中，位於第二庫/第三庫中具有空白（或空置）的位置，該空白的位置可以用來放置非I/O裝置、非ESD鉗位裝置（或單元）等等；並且可以根據佈局或設計需要來設置空白的位置的區域大小、數量多少和/或位置。本發明實施例將不同類型的ESD鉗位裝置設置在不同的庫中（在不同列中），可以提供更加多樣的設計佈局、設計的靈活性和彈性。
圖5是說明根據本發明第五實施例的積體電路佈局500的圖。 如圖 5 所示，積體電路佈局500具有矩形設計，積體電路佈局500包括第一庫和第二庫，其中第一庫設置在上排（或列），第二庫設置在下排（或列），其中中間一排（或列）用於放置非I/O裝置、非ESD鉗位裝置（或單元），或者留空置。 在本實施例中，第一庫包括複數個I/O裝置和至少一個ESD鉗位裝置，第二庫包括複數個ESD鉗位裝置，其中第一庫中的ESD鉗位裝置由屬於第一電源域的第一電源電壓DVDD1供電，第二庫中的部分ESD鉗位元裝置由屬於第二電源域的第二電源電壓DVDD2供電，第二庫中的另一部分ESD鉗位裝置由屬於第三電源域的第三電源電壓DVDD3供電。其中，位於第二庫中具有空白（或空置）的位置，該空白的位置可以用來放置非I/O裝置、非ESD鉗位裝置（或單元）等等；並且可以根據佈局或設計需要來設置空白的位置的區域大小、數量多少和/或位置。本發明實施例中，第一庫中的ESD鉗位裝置（由第一電源電壓DVDD1供電）可以稱為第一類型的ESD鉗位裝置，第二庫中由第二電源電壓DVDD2供電的ESD鉗位裝置可以稱為第二類型的ESD鉗位裝置，第二庫中由第三電源電壓DVDD3供電的ESD鉗位裝置可以稱為第三類型的ESD鉗位裝置。本發明實施例中，將第一類型的ESD鉗位裝置設置在第一庫中（位於第一列中），將第二類型的ESD鉗位裝置和第三類型的ESD鉗位裝置設置在第二庫中（位於不同於第一列的第二列中），因此本發明實施例將不同類型的ESD鉗位裝置設置在不同的庫中（在不同列中），並且同一庫（同一列）中可以具有不同類型的ESD鉗位裝置，可以提供更加多樣的設計佈局、設計的靈活性和彈性。
在圖1-圖5所示的實施例中，透過將ESD鉗位裝置設置在不同的列（row）或排中，ESD鉗位裝置的佈局對於不同的電路設計將更加靈活。
圖6是說明根據本發明第六實施例的積體電路佈局600的圖。 如圖6所示，積體電路佈局600包括第一庫和第二庫，其中第一庫位於下排，第二庫位於上排。 在該實施例中，第一庫包括複數個ESD鉗位裝置和複數個I/O焊盤（或者I/O裝置），其中每個I/O焊盤的左右兩側直接連接到ESD鉗位裝置，該ESD鉗位裝置使用具有高電源電壓（例如3.3V）的I/O裝置（或者I/O焊盤）實現； 第二庫包括兩個相鄰的ESD鉗位裝置，其中一個ESD鉗位裝置使用較低供電電壓（電源電壓）的（一個或複數個）核心裝置實現，而另一個ESD鉗位裝置使用例如1.8V 電源電壓的（一個或複數個）I/O裝置（或者I/O焊盤）實現。本發明實施例中，第一庫和第二庫的設置和佈局可以非常靈活，例如第一庫與第二庫的間隔距離（間距）、第一庫中裝置的數量、第二庫中裝置的數量、和/或第一庫與第二庫相對位置的佈置等等；從而滿足不同的設計需求，提升設計彈性。例如本發明圖6的實施例中，第一庫和第二庫中ESD鉗位裝置和I/O裝置的數量不同，以及第一庫和第二庫的間隔距離可以靈活設置，並且第二庫中ESD鉗位裝置的位置可以自由設置。
圖7是說明根據本發明第七實施例的積體電路佈局700的圖。 如圖7所示，積體電路佈局700具有矩形設計（或者大體為矩形設計），且積體電路佈局700包括第一庫和第二庫，其中第一庫和第二庫排列在同一排（row）（或同一列）。 在該實施例中，第一庫包括複數個ESD鉗位裝置和複數個I/O焊盤（或者I/O裝置），其中每個I/O焊盤（或者I/O裝置）的左右兩側直接連接到ESD鉗位裝置，該ESD鉗位裝置使用具有高電源電壓（例如3.3V）的I/O裝置實現； 第二庫包括兩個相鄰的ESD鉗位裝置，其中一個ESD鉗位裝置使用較低供電電壓（電源電壓）的（一個或複數個）核心裝置實現，而另一個ESD鉗位裝置使用例如1.8V 電源電壓的（一個或複數個）I/O裝置（或者I/O焊盤）實現。 另外，第一庫的ESD鉗位裝置和第二庫的ESD鉗位裝置來自不同的I/O庫（library）（在圖7中以第一庫中的ESD鉗位裝置的高度與第二庫中的ESD鉗位裝置的高度不同來表示，當然也可以用其他的參數作為區分，並不限於高度），即ESD鉗位裝置的原理圖不同。在圖7的實施例中，第一庫和第二庫位於同一列（row）中，但是第一庫和第二庫可以位於不同的行（column），也即第一庫和第二庫在行（column）的方向上具有較大的間距（大於第一庫或第二庫內部的相鄰的ESD鉗位裝置（例如ESD鉗位裝置與ESD鉗位裝置之間，或者ESD鉗位裝置與I/O焊盤之間）之間間距）。因此本發明實施例中第一庫和第二庫可以在列（row）或/和行（column）分為兩排，例如圖1至6所示的實施例和圖7所示的實施例的兩種情形；並且在其他一個實施例中，圖1至6所示的實施例和圖7所示的實施例可以同時使用，例如在圖7的實施例中，還具有第三庫，第三庫位於與第一庫（第二庫）不同的列（row），例如第三庫設置在第一庫（第二庫）所在列（row）的上方的一列（row）；從而滿足不同的設計和佈局需求，提升設計和佈局彈性及靈活性。本發明實施例中，將第一類型的ESD鉗位裝置設置在第一庫中（位於第一行（column）中），將第二類型的ESD鉗位裝置和第三類型的ESD鉗位裝置設置在第二庫中（位於不同於第一行的第二行（column）中），因此本發明實施例將不同類型的ESD鉗位裝置設置在不同的庫中（在不同行（column）中），可以提供更加多樣的設計佈局、設計的靈活性和彈性。此外，本發明實施例中，同一庫（同一行）中也可以具有不同類型的ESD鉗位裝置，可以提供更加多樣的設計佈局、設計的靈活性和彈性。並且，在本發明一個實施例中，不同類型的ESD鉗位裝置還可以包括第一庫的ESD鉗位裝置和第二庫的ESD鉗位裝置來自不同的I/O庫（library），因此本發明實施例中積體電路佈局和設計的方案更具靈活性。
圖8是說明根據本發明第八實施例的積體電路佈局800的圖。 如圖8所示，積體電路佈局800具有矩形設計，積體電路佈局800包括第一庫和第二庫，其中第一庫和第二庫設置在同一排（row）。 在該實施例中，第一庫包括複數個ESD鉗位裝置和複數個I/O焊盤，其中每個I/O焊盤的左右兩側直接連接到ESD鉗位裝置，該ESD鉗位裝置使用具有高電源電壓（例如3.3V）的I/O裝置實現； 第二庫包括兩個相鄰的ESD鉗位裝置，其中一個ESD鉗位裝置使用較低供電電壓（電源電壓）的（一個或複數個）核心裝置實現，而另一個ESD鉗位裝置使用例如1.8V 電源電壓的（一個或複數個）I/O裝置實現。 另外，第一庫的ESD鉗位裝置和第二庫的ESD鉗位裝置來自同一個I/O庫（library）。本發明實施例中，將第一類型的ESD鉗位裝置設置在第一庫中（位於第一行中），將第二類型的ESD鉗位裝置和第三類型的ESD鉗位裝置設置在第二庫中（位於不同於第一行的第二行中），因此本發明實施例將不同類型的ESD鉗位裝置設置在不同的庫中（在不同行中），可以提供更加多樣的設計佈局、設計的靈活性和彈性。此外，本發明實施例中，同一庫（同一行）中也可以具有不同類型的ESD鉗位裝置，可以提供更加多樣的設計佈局、設計的靈活性和彈性。
在圖6-圖8所示的實施例中，透過將不同類型的ESD鉗位裝置劃分到不同的庫（bank）中，使得ESD鉗位裝置佈局對於不同的電路設計更加靈活。在本發明一個實施例中，不同類型的ESD鉗位裝置可以是指具有不同的電源電壓的ESD鉗位裝置。例如，在圖6至圖8的實施例中，使用具有高電源電壓（例如3.3V）的I/O裝置實現的ESD鉗位裝置，與使用具有低電源電壓（例如1.8V）的I/O裝置實現的ESD鉗位裝置，兩者設置在不同的庫中；其中，例如不同的庫設置在不同的列或者行中（例如第一庫設置在第一列，第二庫設置在第二列；或者，第一庫設置在第一行，第二庫設置在第二行，等等）。此外，本發明實施例中，同一庫（位於同一行或同一列）中也可以具有不同類型的ESD鉗位裝置，可以提供更加多樣的設計佈局、設計的靈活性和彈性。
圖9是說明根據本發明第九實施例的積體電路佈局900的圖。 如圖9所示，積體電路佈局900包括第一庫和第二庫，其中第一庫位於下排，第二庫位於上排（也即兩者位於不同列）。 在本實施例中，第一庫包括複數個ESD鉗位裝置、至少一個電路模組和複數個I/O焊盤，其中部分I/O焊盤直接連接到使用I/ O 裝置實現的ESD鉗位裝置； 第二庫包括使用核心裝置實現的ESD鉗位裝置。本發明實施例中設置有至少一個電路模組，可以提供不同的設計佈局，滿足不同的佈局需求。對於I/O裝置和核心裝置，I/O裝置具有較高的工作電壓，即可以在較高的電源電壓下工作（即高壓裝置）。 另一方面，核心裝置的工作電壓較低，即可以在較低的供電電壓（電源電壓）下工作（即低壓裝置）。在本發明一個實施例中，不同類型的ESD鉗位裝置可以是指具有不同的電源電壓的ESD鉗位裝置。在本發明一個實施例中，透過將不同類型的ESD鉗位裝置劃分到不同的庫（bank）中，使得ESD鉗位裝置佈局對於不同的電路設計更加靈活。例如，在本發明一個實施例中，使用由較低的供電電壓供電的核心裝置實現的ESD鉗位裝置，與使用由較高的電源電壓供電的I/O 裝置實現的ESD鉗位裝置，兩者設置在不同的庫中；其中，例如不同的庫設置在不同的列中（例如第一庫設置在第一列，第二庫設置在第二列）。以提供更加多樣的設計佈局、設計的靈活性和彈性。
圖10是說明根據本發明第十實施例的積體電路佈局1000的圖。 如圖10所示，積體電路佈局1000具有矩形設計，積體電路佈局1000包括第一庫和第二庫，其中第一庫和第二庫設置在同一排（row）或同一列。 在本實施例中，第一庫包括複數個ESD鉗位裝置、至少一個電路模組和複數個I/O焊盤，其中部分I/O焊盤直接連接到使用I/ O 裝置實現的ESD鉗位裝置； 第二庫包括使用核心裝置實現的ESD鉗位裝置。 另外，第一庫的ESD鉗位裝置和第二庫的ESD鉗位裝置來自不同的I/O庫（library），即ESD鉗位裝置的原理圖不同。本發明實施例中設置有至少一個電路模組，可以提供不同的設計佈局，滿足不同的佈局需求。本發明實施例中還可以設置有不同於第一庫（和第二庫）所在列的第三庫（第三庫不與第一庫和第二庫在同一列，第三庫與第一庫（和第二庫）在不同列）。對於I/O裝置和核心裝置，I/O裝置具有較高的工作電壓，即可以在較高的電源電壓下工作（即高壓裝置）。 另一方面，核心裝置的工作電壓較低，即可以在較低的供電電壓（電源電壓）下工作（即低壓裝置）。在本發明一個實施例中，不同類型的ESD鉗位裝置可以是指具有不同的電源電壓的ESD鉗位裝置。在本發明一個實施例中，透過將不同類型的ESD鉗位裝置劃分到不同的庫（bank）中，使得ESD鉗位裝置佈局對於不同的電路設計更加靈活。例如，在本發明一個實施例中，使用由較低的供電電壓供電的核心裝置實現的ESD鉗位裝置，與使用由較高的電源電壓供電的I/O 裝置實現的ESD鉗位裝置，兩者設置在不同的庫中；其中，例如不同的庫設置在不同的行中（例如第一庫設置在第一行，第二庫設置在第二行）。以提供更加多樣的設計佈局、設計的靈活性和彈性。並且，在本發明一個實施例中，不同類型的ESD鉗位裝置還可以包括第一庫的ESD鉗位裝置和第二庫的ESD鉗位裝置來自不同的I/O庫（library），因此本發明實施例中積體電路佈局和設計的方案更具靈活性
圖11是說明根據本發明第十一實施例的積體電路佈局1100的圖。 如圖11所示，積體電路佈局1100具有矩形設計，積體電路佈局1100包括第一區塊和第二區塊，其中第一區塊和第二區塊設置在同一列。 在本實施例中，第一庫包括複數個ESD鉗位裝置、至少一個電路模組和複數個I/O焊盤，其中部分I/O焊盤直接連接到使用I/ O 裝置實現的ESD鉗位裝置； 第二庫包括使用核心裝置實現的ESD鉗位裝置。 另外，第一庫的ESD鉗位裝置和第二庫的ESD鉗位裝置來自同一個I/O庫（library）。本發明實施例中設置有至少一個電路模組，可以提供不同的設計佈局，滿足不同的佈局需求。本發明實施例中還可以設置有不同於第一庫（和第二庫）所在列的第三庫（第三庫不與第一庫和第二庫在同一列，第三庫與第一庫（和第二庫）在不同列）。對於I/O裝置和核心裝置，I/O裝置具有較高的工作電壓，即可以在較高的電源電壓下工作（即高壓裝置）。 另一方面，核心裝置的工作電壓較低，即可以在較低的供電電壓（電源電壓）下工作（即低壓裝置）。在本發明一個實施例中，不同類型的ESD鉗位裝置可以是指具有不同的電源電壓的ESD鉗位裝置。在本發明一個實施例中，透過將不同類型的ESD鉗位裝置劃分到不同的庫（bank）中，使得ESD鉗位裝置佈局對於不同的電路設計更加靈活。例如，在本發明一個實施例中，使用由較低的供電電壓供電的核心裝置實現的ESD鉗位裝置，與使用由較高的電源電壓供電的I/O 裝置實現的ESD鉗位裝置，兩者設置在不同的庫中；其中，例如不同的庫設置在不同的行中（例如第一庫設置在第一行，第二庫設置在第二行）。以提供更加多樣的設計佈局、設計的靈活性和彈性。
圖12是說明根據本發明第十二實施例的積體電路佈局1200的圖。 如圖12所示，積體電路佈局1200具有矩形設計，積體電路佈局1200包括第一庫和第二庫，其中第一庫設置在下排，第二庫設置在上排。 在本實施例中，第一庫包括複數個ESD鉗位裝置、至少一個電路模組和複數個I/O焊盤，其中部分I/O焊盤直接連接到使用I/ O 裝置實現的ESD鉗位裝置； 第二庫包括使用核心裝置實現的ESD鉗位裝置。 另外，第一庫的ESD鉗位裝置和第二庫的ESD鉗位裝置來自不同的I/O庫（library），即ESD鉗位裝置的原理圖不同。 此外，第二庫的ESD鉗位裝置和虛線框1202之間的區域可以是空白的或者具有其他裝置，例如類比電路或記憶體（即非I/O裝置，非ESD鉗位裝置或單元）。本發明實施例中可以提供不同的設計佈局，滿足不同的佈局需求。
在圖9-圖12所示的實施例中，透過將不同類型的ESD鉗位裝置劃分到不同的庫中，使得ESD鉗位裝置佈局對於不同的電路設計更加靈活。
儘管已經對本發明實施例及其優點進行了詳細說明，但應當理解的是，在不脫離本發明的精神以及申請專利範圍所定義的範圍內，可以對本發明進行各種改變、替換和變更。所描述的實施例在所有方面僅用於說明的目的而並非用於限制本發明。本發明的保護範圍當視所附的申請專利範圍所界定者為准。本領域技術人員皆在不脫離本發明之精神以及範圍內做些許更動與潤飾。 以上所述僅為本發明之較佳實施例，凡依本發明申請專利範圍所做之均等變化與修飾，皆應屬本發明之涵蓋範圍。
100,200,300,400,500,600,700,800,900,1000,1100,1200:積體電路佈局 DVDD,DVDD_IO:電源電壓 1202:虛線框
透過閱讀後續的詳細描述和實施例可以更全面地理解本發明，本實施例參照附圖給出，其中： 圖1是說明根據本發明第一實施例的積體電路佈局的圖。 圖2是說明根據本發明第二實施例的積體電路佈局的圖。 圖3是說明根據本發明第三實施例的積體電路佈局的圖。 圖4為本發明第四實施例的積體電路佈局示意圖。 圖5為本發明第五實施例的積體電路佈局示意圖。 圖6為本發明第六實施例的積體電路佈局示意圖。 圖7為本發明第七實施例的積體電路佈局示意圖。 圖8為本發明第八實施例的積體電路佈局示意圖。 圖9為本發明第九實施例的積體電路佈局示意圖。 圖10是說明根據本發明第十實施例的積體電路佈局的圖。 圖11為本發明第十一實施例的積體電路佈局示意圖。 圖12是說明根據本發明第十二實施例的積體電路佈局的圖。
100:積體電路佈局
DVDD,DVDD_IO:電源電壓

Claims (15)

  1. 一種積體電路佈局，包括： 第一庫，包括複數個輸入/輸出(I/O)電路和至少一個第一靜電放電(ESD)鉗位裝置； 以及 第二庫，包括至少一個第二ESD鉗位裝置，其中該至少一個第二ESD鉗位裝置與該至少一個第一ESD鉗位裝置類型不同。
  2. 如請求項1之積體電路佈局，其中，該第一庫佈置位於該積體電路佈局的第一列中，該第一庫佈置位於該積體電路佈局的第二列中。
  3. 如請求項2之積體電路佈局，其中，該至少一個第一ESD鉗位裝置以核心裝置實現，該至少一個第二ESD鉗位裝置以I/O裝置實現。
  4. 如請求項2之積體電路佈局，還包括： 第三庫，包括至少一個第三ESD鉗位裝置，其中該第三庫設置在該積體電路佈局的第三列中； 其中該至少一個第一ESD鉗位裝置由屬於第一電源域的第一電源電壓供電，該至少一個第二ESD鉗位裝置由屬於第二電源域的第二電源電壓供電，並且該至少一個第三ESD鉗位裝置由屬於第三電源域的第三電源電壓供電。
  5. 如請求項4之積體電路佈局，其中，該積體電路佈局的該第三列與該第二列相鄰，並在且該積體電路佈局的該第一列與該第二列之間具有一列包括非I/O裝置或非ESD鉗位單元。
  6. 如請求項2之積體電路佈局，其中，該第二庫包含該至少一個第二ESD鉗位裝置與至少一個第三ESD鉗位裝置，該至少一個第三ESD鉗位裝置與該至少一個第二ESD 鉗位裝置的類型不同。
  7. 如請求項6之積體電路佈局，其中該至少一個第ESD鉗位裝置由屬於第一電源域的第一電源電壓供電，該至少一個第二ESD鉗位裝置由屬於第二電源域的第二電源電壓供電，以及該至少一個第三ESD鉗位裝置由屬於第三電源域的第三電源電壓供電。
  8. 如請求項6之積體電路佈局，其中，該積體電路佈局的該第一列和該第二列之間具有一列包括非I/O裝置或非ESD鉗位單元。
  9. 如請求項1之積體電路佈局，其中，該第二庫包括至少一個第二ESD鉗位裝置和至少一個第三ESD鉗位裝置，該至少一個第一ESD鉗位裝置是以一個或複數個第一I/O裝置實現，該至少一個第二ESD鉗位裝置以一個或複數個第二I/O裝置實現，該至少一個第三ESD鉗位裝置以一個或複數個核心裝置實現。
  10. 如請求項9之積體電路佈局，其中，該第一庫包含該複數個I/O電路以及複數個第一ESD鉗位裝置，並且每個I/O焊墊的左側和右側直接連接至該複數個第一ESD鉗位裝置。
  11. 如請求項9之積體電路佈局，其中，該第二I/O裝置和該第一I/O裝置來自不同的I/O庫。
  12. 如請求項1之積體電路佈局，其中，該至少一個第一ESD鉗位裝置以第一I/O裝置實現，該至少一個第二ESD鉗位裝置以核心裝置實現。
  13. 如請求項12之積體電路佈局，其中該第二I/O裝置和該第一I/O裝置來自不同的I/O庫。
  14. 如請求項12之積體電路佈局，其中，該第一庫與該第二庫之間具有一列非I/O裝置或非ESD鉗位單元。
  15. 一種半導體晶粒，包括如請求項1-14任意一項所述的積體電路佈局。
TW112112983A 2022-04-12 2023-04-07 積體電路佈局和半導體晶粒 TW202341002A (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US202263329945P 2022-04-12 2022-04-12
US63/329,945 2022-04-12
US18/123,344 2023-03-20
US18/123,344 US20230327428A1 (en) 2022-04-12 2023-03-20 Distributed electro-static discharge protection

Publications (1)

Publication Number Publication Date
TW202341002A true TW202341002A (zh) 2023-10-16

Family

ID=85792023

Family Applications (1)

Application Number Title Priority Date Filing Date
TW112112983A TW202341002A (zh) 2022-04-12 2023-04-07 積體電路佈局和半導體晶粒

Country Status (3)

Country Link
US (1) US20230327428A1 (zh)
EP (1) EP4261888A1 (zh)
TW (1) TW202341002A (zh)

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7589945B2 (en) * 2006-08-31 2009-09-15 Freescale Semiconductor, Inc. Distributed electrostatic discharge protection circuit with varying clamp size
JP2013021249A (ja) * 2011-07-14 2013-01-31 Toshiba Corp 半導体集積装置
US9478529B2 (en) * 2014-05-28 2016-10-25 Freescale Semiconductor, Inc. Electrostatic discharge protection system
JP2016066673A (ja) * 2014-09-24 2016-04-28 株式会社東芝 半導体装置

Also Published As

Publication number Publication date
EP4261888A1 (en) 2023-10-18
US20230327428A1 (en) 2023-10-12

Similar Documents

Publication Publication Date Title
US10868192B2 (en) Semiconductor chip
US9947651B2 (en) Semiconductor integrated circuit device having an NMOS with a high resistance drain terminal
US20060071241A1 (en) Metal I/O ring structure providing on-chip decoupling capacitance
KR20020036758A (ko) 입력/출력 셀 배치방법 및 반도체 장치
US11935885B2 (en) Device including integrated electrostatic discharge protection component
US20110169813A1 (en) Display panel driving circuit having charge sharing switch formed in pad
US9941270B2 (en) Semiconductor device and design method of same
US20220262787A1 (en) Semiconductor integrated circuit device
US20130088800A1 (en) Electrostatic discharge (esd) protection device
US20220392999A1 (en) Semiconductor integrated circuit device
WO2021090471A1 (ja) 半導体集積回路装置
US6509617B2 (en) Semiconductor device and fabrication method thereof
EP3503180A1 (en) A decoupling capacitor for an integrated circuit
TW202341002A (zh) 積體電路佈局和半導體晶粒
KR20170132371A (ko) 정전기 방전 보호 회로를 구비한 반도체 집적 회로 장치
US7827512B2 (en) Semiconductor device and method of designing the same
JP5657264B2 (ja) 半導体集積回路装置
US7948032B2 (en) Power MOS transistor device and layout
JP3868774B2 (ja) 半導体装置およびその製造方法
CN116913914A (zh) 集成电路布局和半导体晶粒
JP4175155B2 (ja) 半導体装置
CN117937409B (zh) 一种紧凑的双向静电保护电路
CN114664816B (zh) 一种四阱双向的可控硅结构的快充静电浪涌防护电路
WO2024047820A1 (ja) 半導体集積回路装置
JP2004179184A (ja) 半導体集積回路