TW202220374A - 電流鏡配置 - Google Patents
電流鏡配置 Download PDFInfo
- Publication number
- TW202220374A TW202220374A TW110135324A TW110135324A TW202220374A TW 202220374 A TW202220374 A TW 202220374A TW 110135324 A TW110135324 A TW 110135324A TW 110135324 A TW110135324 A TW 110135324A TW 202220374 A TW202220374 A TW 202220374A
- Authority
- TW
- Taiwan
- Prior art keywords
- transistor
- output
- terminal
- compensation
- input
- Prior art date
Links
- 239000000872 buffer Substances 0.000 claims abstract description 24
- 239000002184 metal Substances 0.000 claims description 13
- 230000003071 parasitic effect Effects 0.000 description 17
- 230000000694 effects Effects 0.000 description 4
- 238000013459 approach Methods 0.000 description 2
- 239000013078 crystal Substances 0.000 description 2
- 230000001419 dependent effect Effects 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 230000003213 activating effect Effects 0.000 description 1
- 230000004913 activation Effects 0.000 description 1
- 230000003139 buffering effect Effects 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 230000009849 deactivation Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000018109 developmental process Effects 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000008569 process Effects 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
- G05F3/02—Regulating voltage or current
- G05F3/08—Regulating voltage or current wherein the variable is dc
- G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
- G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
- G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
- G05F3/26—Current mirrors
- G05F3/262—Current mirrors using field-effect transistors only
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
- G05F1/10—Regulating voltage or current
- G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
- G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
- G05F1/565—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices sensing a condition of the system or its load in addition to means responsive to deviations in the output of the system, e.g. current, voltage, power factor
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
- G05F1/10—Regulating voltage or current
- G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
- G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
- G05F1/575—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices characterised by the feedback circuit
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Radar, Positioning & Navigation (AREA)
- Automation & Control Theory (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Nonlinear Science (AREA)
- Amplifiers (AREA)
- Logic Circuits (AREA)
- Semiconductor Lasers (AREA)
- Gyroscopes (AREA)
Abstract
一種電流鏡配置,包括在供應端子(VDD_HV,GND)之間具有輸入鏡射式電晶體(11)和輸入疊接式電晶體(12)之串聯連接的輸入級(10)。緩衝級(20)係組構成基於該輸入鏡射式電晶體(11)的閘極端子的輸入電壓(vin)產生輸入控制電壓(vbiasn),以基於該輸入電壓(vin)在複製端子(23)處產生中間控制電壓(vbiasn_i)並基於該輸入控制電壓(vbiasn)產生補償控制電壓(vcomp),該緩衝級(20)包括補償電流鏡,其輸入側連接到反饋端子(25),且其輸出側連接到該複製端子(23)。輸出級(30)包括補償級(35)以及輸出鏡射式電晶體(31)和輸出疊接式電晶體(32)的串聯連接,其中,該補償級(35)包括連接在該複製端子(23)和輸出控制端子(37)之間的補償電阻(RC),該輸出控制端子(37)耦合到該輸出鏡射式電晶體(31)的閘極端子,該補償級(35)係組構成基於該補償控制電壓(vcomp)在該輸出控制端子(37)處產生輸出控制電壓(vbiasn_i+1),以及組構成基於該補償控制電壓(vcomp)在與該反饋端子(25)相連的補償端子(39)處產生補償電流。
Description
本揭露係關於電流鏡配置。
本專利申請要求歐洲專利申請20199281.5的優先權,其公開內容以引用方式併入本文。
電流鏡廣泛用於將給定的輸入電流鏡射到一個或多個輸出電流,這些輸出電流可以具有與輸入電流相同的電流值或其具有給定縮放因子的縮放版本。
在使用場效電晶體作為鏡射式電晶體(mirror transistor)的傳統方法中,輸入分支中的控制電晶體的閘極電壓係提供給輸出分支中的受控電晶體的各自的閘極端子。
在許多應用中,需要以高精度給出輸出電流和輸入電流之間的匹配。為此,例如緩衝器係用於穩定傳統方法中的控制電壓。
本發明要實現的一個目的是提供一種改進的鏡射概念,該概念允許在電流鏡應用中改進輸入和輸出之間的匹配。
此目的藉由獨立請求項的主題實現。在附屬請求項中定義了改進概念的實施例和發展。
改進的鏡射概念係基於以下認識,即輸出分支中的負載電流,尤其是較高的負載電流,會導致從受控輸出電晶體到具有寄生電阻的供應端子的金屬線兩端的電壓降。這種電壓降會影響輸出電晶體的閘極端子和供應端子之間產生的電壓差,假設此電壓差等於例如傳統解決方案中輸出電晶體的閘極-源極電壓。根據改進的鏡射概念,電流鏡的一個或多個輸出電晶體的控制電壓係基於存在於輸入鏡射式電晶體之閘極端子處的輸入控制電壓來調整以解決跨金屬線的寄生電壓降。這例如藉由通過補償電阻器的受控電流將輸出閘極端子處的標稱控制電壓移位到稍高的位準來完成,該補償電阻器較佳地分別匹配輸出鏡射電流和寄生金屬線電阻。因此,輸出電晶體的閘極電位和源極電位都偏移了對應的電壓。
根據較佳實施方式,輸入鏡射式電晶體和一個或多個輸出鏡射式電晶體可以串聯連接到各自的疊接式電晶體。在一些實施方式中,電流鏡配置的輸入側和輸出側之間的不同電流承載能力可以藉由對疊接式電晶體的閘極電壓進行位準移位來提高它們的比率的精度。
例如,根據改進的鏡射概念的電流鏡配置的實施方式包括輸入級、緩衝級和輸出級。輸入級包括耦合在第一和第二供應端子之間的輸入鏡射式電晶體和輸入疊接式電晶體(input cascode transistor)的串聯連接。緩衝級係組構成基於在輸入級的串聯連接的第一端產生的輸入電壓來產生輸入控制電壓並提供給輸入鏡射式電晶體的閘極端子。緩衝級係進一步組構成基於輸入電壓在複製端子(replica terminal)處產生中間控制電壓並基於該輸入控制電壓產生補
償控制電壓。緩衝級包括補償電流鏡,其輸入側連接到反饋端子且輸出側連接到複製端子。
輸出級包括補償級及輸出鏡射式電晶體和輸出疊接式電晶體的串聯連接,輸出疊接式電晶體的閘極端子耦合到輸入疊接式電晶體的閘極端子和第三供應端子。例如,輸出鏡射式電晶體經由寄生電阻連接到第二供應端子。補償級包括連接在複製端子和輸出控制端子之間的補償電阻器,該輸出控制端子耦合到輸出鏡射式電晶體的閘極端子。補償級係組構成基於補償控制電壓在輸出控制端子處產生輸出控制電壓,例如,使得從輸出鏡射式電晶體的閘極端子到補償電阻器兩端的複製端子的電壓降匹配從輸出鏡射式電晶體到寄生電阻兩端的第二供應端子的電壓降。補償級係進一步組構成基於補償控制電壓在連接到反饋端子的補償端子處產生補償電流。
因此,在電流鏡配置的操作期間,通過補償電阻器從複製端子到輸出控制端子(分別是輸出鏡射式電晶體的閘極端子)的電流導致在複製端子處的中間控制電壓移位至輸出鏡射式電晶體略高的輸出控制電壓。這可以補償藉由輸出鏡射電流引起的沿金屬線電阻的電壓降。因此,輸入鏡射式電晶體與輸出鏡射式電晶體的閘極-源極電壓相匹配。為了最小化或補償通過補償電阻器的電流對複製端子的任何影響,從補償端子回流至反饋端子的補償電流經由耦合反饋端子與複製端子的補償電流鏡而與流經補償電阻器的電流相匹配。
例如,為了基於輸入電壓產生輸入控制電壓,緩衝級包括第一源極隨耦器(source follower)。此外,包括用於基於輸入電壓產生中間控制電壓的第二源極隨耦器。例如,第一和第二源極隨耦器的控制端子連接在一起,並被提供輸入電壓或衍生自該輸入電壓的電壓。在一些實施方式中,第二源極隨耦器具有
比第一源極隨耦器高且為第一因子倍的電流能力。例如,這種電流能力藉由給定特定控制電壓的源極隨耦器所驅動的電流量定義。因此,在所描述的實施方式中,第二源極隨耦器可以驅動比由第一源極隨耦器驅動的電流高且為第一因子倍的電流。因此,第一源極隨耦器的尺寸可以具有較小的電流消耗,而第二源極隨耦器具有較高的電流消耗但對來自補償級的影響的敏感性較低。
在一些實施方式中,補償級包括用於產生輸出控制電壓的第一電晶體和用於產生補償電流的第二電晶體。補償級之第一和第二電晶體的閘極端子可以連接在一起。第一電晶體具有比第二電晶體高且為第二因子倍的電流能力,並且補償電流鏡的輸出側具有比對應輸入側高且同樣為第二因子倍的電流能力。因此,輸出鏡射式電晶體可以驅動更高的電流,而流向反饋端子的補償電流和通過補償電阻器的電流所需要的電流較低。因此,可以保持低的電流消耗以進行補償。
例如,在這樣的實施方式中,緩衝級包括二極體連接的電晶體(diode-connected transistor)和受輸入控制電壓控制的電晶體的串聯連接,用於在該二極體連接的電晶體的閘極端子處產生補償控制電壓。二極體連接的電晶體和藉由輸入控制電壓控制的電晶體的所述串聯連接可以由第三供應端子供電。此外,補償級的第一和第二電晶體也由第三供應端子供電。因此,可以在這些電晶體處建立相同或相似的操作條件。
在一些實施方式中,電流鏡配置進一步包含校準級,該校準級包括連接在第三供應端子和第二供應端子之間的第一和第二電阻器的串聯連接。在這種串聯連接中,第一電阻器與補償電阻器的電阻匹配,而第二電阻器與從輸出鏡射式電晶體到第二供應端子的連接的電阻(例如,(寄生)金屬電阻)(例
如,形成上述寄生電阻)匹配。校準級係組構成基於第一和第二電阻器兩端的各自電壓降來調整補償控制電壓的產生,例如各自電壓降的比率。
例如,在緩衝級包括二極體連接的電晶體和受輸入控制電壓控制的電晶體的串聯連接的實施方式中,該二極體連接的電晶體的電流能力可以根據跨第一和第二電阻器的各自電壓降進行調整或設置。例如,這種調整可以在初始校準階段進行,從而例如通過一次性可編程(OTP)元件進行設置。在其他實施方式中,可以考慮在操作期間進行調整。校準可以達到最佳化輸出電流引起的金屬線兩端的電壓降與補償電阻器兩端的電壓降匹配的效果。例如,如果實際電阻由於製程變化而偏離標稱電阻,則這種校準可能是期望的。
雖然到目前為止已經結合單個輸出級描述了電流鏡配置,但是改進的鏡射概念也可以應用到使用相同方法的具有多個輸出級的配置。
例如,電流鏡配置進一步包括至少一個另外的輸出級,該至少一個另外的輸出級包括另外的補償級以及另外的輸出鏡射式電晶體和另外的輸出疊接式電晶體的串聯連接,該另外的輸出疊接式電晶體的閘極端子耦合到輸出疊接式電晶體的閘極端子。在這樣的實施方式中,另外的補償級包括連接在輸出控制端子和耦合到另外的輸出鏡射式電晶體的閘極端子的另外的輸出控制端子之間的另外的補償電阻器。另外的補償級係組構成基於補償控制電壓在另外的輸出控制端子處產生另外的輸出控制電壓,並且係組構成基於該補償控制電壓在連接至反饋端子的另外的補償端子處產生另外的補償電流。
同樣對於另外的輸出級,補償通過另外的補償電阻器兩端的電壓降發生,該電壓降旨在匹配通過金屬線電阻的另外的輸出電流的電壓降。同樣,在緩衝級中,通過另外的補償電阻器的電流與另外的反饋電流匹配。
以相同的方式,可以在不失一般性的情況下,可以將複數個輸出級添加到電流鏡配置。為了選擇性地啟動或停用一個或多個輸出級,可以使輸出級可切換。例如,在一些實施方式中,輸出鏡射式電晶體的閘極端子係藉由第一開關連接到第二供應端子或輸出鏡射式電晶體的源極端子並藉由第二開關連接到輸出控制端子,第一開關和第二開關係例如以獨占方式啟動。因此,如果第一開關閉合,則第二供應端子處的電壓將通過輸出鏡射式電晶體的電流路徑保持在非導通狀態,從而使其被停用。相對地,如果第二開關閉合,則輸出鏡射式電晶體由輸出控制電壓控制。
另外或作為替代,輸出疊接式電晶體的閘極端子可以藉由第一開關連接到第二供應端子並且藉由第二開關連接到第三供應端子。因此,取決於第一和第二開關的開關設置,可以阻止或允許通過疊接式電晶體的電流。
在一些實施方式中,電流鏡配置進一步包括耦合在輸出疊接式電晶體的閘極端子和輸入疊接式電晶體的閘極端子之間的位準移位器級(level shifter stage)。位準移位器級係組構成從第三供應端子處的電壓產生移位電壓,例如藉由將第三供應端子處的電壓向第二供應端子處的電壓移位。
例如,一個或多個輸出級的電流能力高於輸入級的電流能力。在這樣的組構中,在疊接式電晶體處的相同控制電壓可能導致不平衡的電流流過電流路徑。這種影響可以藉由控制電壓的各自移位來補償。
例如,位準移位器級係組構成產生移位電壓,該移位電壓與第三供應端子處的電壓的電壓差對應於輸出疊接式電晶體的閘極-源極電壓和輸入疊接式電晶體的閘極-源極電壓之間的電壓差,例如在操作期間。因此,可以最佳化輸入和輸出疊接式電晶體之間的匹配。
在一個示例實施方式中,位準移位器級包括一對電晶體連接到第二供應端子並由輸入控制電壓控制。位準移位器級進一步包括共同連接到該對電晶體中的第一電晶體的差分對電晶體,其中,該差分對電晶體中的第一電晶體連接在第三供應端子和該對電晶體中的第一電晶體之間,並且其閘極端子連接到第三供應端子。該差分對電晶體的第二電晶體連接在鏡射式電晶體對的輸出電晶體和該對電晶體的第一電晶體之間,並且其閘極端子連接到該鏡射式電晶體對的輸出電晶體和輸入疊接式電晶體的閘極端子。
在這樣的組構中,鏡射式電晶體對從第三供應端子供電。鏡射式電晶體對的輸入電晶體連接到該對電晶體對的第二電晶體。該差分對電晶體中的第二電晶體具有比該差分對電晶體中的第一電晶體高且為第三因子倍的電流能力。該鏡射式電晶體對的輸入電晶體具有比該鏡射式電晶體對的輸出電晶體高且為第四因子倍的電流能力。因此,疊接式電晶體的閘極-源極電壓的差異由差分對的相似電晶體的閘極-源極電壓的差異來補償。以此方式,電晶體的汲極電壓是相同的。
例如,改進的鏡射概念可用於需要與高電壓應用相容的應用,特別是當與更大的輸出電流結合時。例如,電流鏡配置可用於驅動壓電致動器,例如在選擇性的基礎上。上述實施方式變體適用於快速和準確的高電壓緩衝。
10:輸入級
11:輸入鏡射式電晶體
12:輸入疊接式電晶體
13:偏壓電流源
20:緩衝級
21:電晶體
22:電晶體、源極隨耦器電晶體
23:複製端子
24:電晶體
25:反饋端子
26:電晶體
27:電晶體
28:電晶體
30:輸出級、第一輸出級
31:輸出鏡射式電晶體、電晶體
32:輸出疊接式電晶體、疊接式電晶體、電晶體
33:開關
34:開關
35:補償級、第一補償級
36:第一電晶體、電晶體
37:輸出控制端子、第一輸出控制端子
38:第二電晶體、電晶體
39:補償端子、第一補償端子
40:輸出級、第二輸出級
41:第二輸出鏡射式電晶體、輸出鏡射式電晶體
42:第二疊接式電晶體、輸出疊接式電晶體、疊接式電晶體
43:開關
44:開關
45:補償級、第二補償級
46:第一電晶體、電晶體
47:輸出控制端子、第二輸出控制端子
48:第二電晶體、電晶體
49:第二補償端子
50:位準移位器級
51:電晶體、第一電晶體
52:電晶體、第一電晶體
53:電晶體、第二電晶體
54:鏡射式電晶體、輸出電晶體
55:鏡射式電晶體、輸入電晶體
56:電晶體、第二電晶體
GND:供應端子、第二供應端子
iin:輸入電流
iout1:輸出電流
iout2:第二輸出電流、輸出電流
RC:補償電阻器
RC’:第一電阻器
RM:寄生供應線金屬電阻、寄生電阻
RM’:第二電阻器
vbiasn:輸入控制電壓
vbiasn_i:中間控制電壓
vbiasn_i+1:第一輸出控制電壓
vbiasn_i+2:第二輸出控制電壓
vc:電壓降
vcomp:補償控制電壓、補償電壓
VDD:供應端子、第三供應端子
VDD_ls:閘極電壓、移位電壓
VDD_HV:供應端子、第一供應端子
vin:輸入電壓
vm:電壓降
下面將藉助附圖更詳細地描述改進的鏡射概念。具有相同或相似功能的元件在整個附圖中具有相同的元件符號。因此,在以下附圖中不必重複它們的描述。
在附圖中:
圖1顯示電流鏡配置的示例實施方式;
圖2顯示電流鏡配置的示例實施方式的細節;
圖3顯示位準移位器級的示例實施方式;以及
圖4顯示校準階段的示例實施方式的細節。
圖1示出了在此示例中具有輸入級10和兩個輸出級30、40的電流鏡配置的示例實施方式。使用更多或甚至更少的輸出級也是可能的,並且將在下面更詳細地解釋。輸入級10包括輸入鏡射式電晶體11和輸入疊接式電晶體12的串聯連接,輸入疊接式電晶體12與偏壓電流源13串聯連接在第一供應端子VDD_HV和第二供應端子GND之間。輸入電流iin從第一供應端子VDD_HV流向第二供應端子GND,使得在輸入級10的串聯連接的第一端處產生輸入電壓vin。在此示例實施方式中,輸入級10的串聯連接的此第一端係直接連接到偏壓電流源13,然而,通常不排除在其間包括另外的元件。
電流鏡配置進一步包括緩衝級20,其被提供輸入電壓vin並且被組構成基於輸入電壓vin而產生輸入控制電壓vbiasn。輸入控制電壓vbiasn被提供給輸入鏡射式電晶體11的閘極端子。緩衝級20進一步被組構成產生中間控制電壓vbiasn_i,該中間控制電壓vbiasn_i被提供給第一輸出級30,特別是提供給第一輸出級的補償級35。
輸出級30進一步包括輸出鏡射式電晶體31和輸出疊接式電晶體32的串聯連接,疊接式電晶體32的閘極端耦合到輸入疊接式電晶體12的閘極端
子並耦合到第三供應端子VDD。在此示例實施方式中,輸入疊接式電晶體12的閘極端子經由可選的位準移位器級(level shifter stage)50耦合到第三供應端子VDD,其功能將結合圖3更詳細地解釋。通常,位準移位器級50可以在輸入疊接式電晶體12的閘極端子處產生位準移位的閘極電壓VDD_ls。
輸出鏡射式電晶體31的閘極端子以可切換的方式分別連接到輸出控制端子37或其源極端子連接到第二供應端子GND。為此,提供了開關33和34。補償級35在輸出控制端子37處提供第一輸出控制電壓vbiasn_i+1。藉由開關33和34各自的開關設置,具有輸出疊接式電晶體32和輸出鏡射式電晶體31的輸出支路可以分別被啟動和停用,以便允許輸出電流iout1流動或不流動。
輸出鏡射式電晶體31的源極端子藉由電性連接耦合到第二供應端子GND,在晶片實現方式中,其可以被實現為具有寄生供應線金屬電阻RM的金屬線。
第二輸出級40以與第一輸出級30類似的方式實現。例如,它包括第二輸出鏡射式電晶體41和第二疊接式電晶體42的串聯連接,對應於第一輸出級30的電晶體31、32的串聯連接。此外,第二輸出級40還包括補償級45,對應於第一輸出級30的補償級35。補償級45接收第一輸出控制電壓vbiasn_i+1作為輸入並產生在另一個輸出控制端子47處的第二輸出控制電壓vbiasn_i+2。補償控制電壓vcomp也由第二補償級45接收。此外,開關43和44對應於開關33和34,使得第二輸出級可以分別被啟動或停用,以允許第二輸出電流iout2流動或不流動。同樣對於第二輸出級40,在輸出鏡射式電晶體41的源極端子和第二供應端子GND之間存在寄生供應線金屬電阻RM。
另外的輸出級可以以與第二輸出級40附接到第一輸出級30相同的方式連接到電流鏡配置。例如,每個另外的輸出級具有另外的輸出鏡射式電晶體和另外的輸出疊接式電晶體的串聯連接,並且進一步包括專用的補償級,用於基於來自前一輸出級的輸出控制電壓和補償電壓vcomp而產生各自的輸出控制電壓。
除了或分別作為開關33、34和開關43、44的替代,分別用於啟動和停用輸出支路的輸出電流iout1、iout2,可以將開關添加到各自的輸出疊接式電晶體32的閘極端子,其將閘極端子連接到第三供應端子VDD或第二供應端子GND。
現在參考圖2,示出了電流鏡配置的示例實現方式的細節。特別地,圖2示出了與第一和第二輸出級30、40相連接的緩衝級20的示例實施方式。緩衝級20包括具有電晶體21的第一源極隨耦器,該電晶體21與電流源在第三供應端子VDD和第二供應端子GND之間串聯連接。源極隨耦器電晶體21的閘極端子提供有輸入電壓vin或衍生自輸入電壓vin的電壓,使得在電晶體21的源極端子處產生輸入控制電壓vbiasn。緩衝級20進一步包括第二源極隨耦器,其具有在第三和第二供應端子VDD、GND之間連接的電晶體22和電流源的串聯連接。源極隨耦器電晶體22的閘極端子也提供有輸入電壓vin或其衍生的電壓,使得在電晶體22的源極端子處產生中間控制電壓vbiasn_i。電晶體21和22都是與相關聯的電流源彼此匹配,其中第二源極隨耦器與具有比第一源極隨耦器高且為第一因子n1倍的電流能力。
緩衝級20進一步包括具有電晶體24、26的補償電流鏡,其中電晶體26是連接到反饋端子25的補償電流鏡的輸入,並且電晶體24形成連接到複製
端子23的補償電流鏡的輸出側。複製端子23還連接到第二源極隨耦器的電晶體22的源極端子。電晶體24具有比電晶體26高且為第二因子n2倍的電流能力。
緩衝級20進一步包括二極體連接的電晶體28和電晶體27的串聯連接,其中電晶體27由輸入控制電壓vbiasn控制。以這種方式,在二極體連接的電晶體28的閘極端子處產生補償控制電壓vcomp。二極體連接的電晶體28和電晶體27的串聯連接由第三供應端子VDD供電。
在來自輸出分支的第一和第二輸出級30、40中,為了更好的概述,僅示出了具有各自的啟動和停用開關33、34和43、44的各自的輸出鏡射式電晶體31、41。補償級35、45包括連接在各自的輸出控制端子37、47與提供先前控制電壓的端子之間的補償電阻器RC。在第一補償級35的情況下,此端子是複製端子,在該端子處提供中間控制電壓vbiasn_i。對於第二補償級45,所述端子為第一補償級的輸出控制端子37,在該端子提供第一輸出控制電壓vbiasn_i+1。如果提供另外的輸出級,則下一個輸出級將連接到第二輸出控制端子47等。
此示例實施方式中的第一補償級35包括連接在第三供應端子VDD和第一輸出控制端子37之間的第一電晶體36,以及連接在第三供應端子VDD和連接到反饋端子25的第一補償端子39之間的第二電晶體38。第一和第二電晶體36、38彼此匹配,而第一電晶體36具有比第二電晶體38高且為第二因子n2倍的電流能力,該第二因子n2與具有電晶體24、26的補償電流鏡中的因子相同。
同樣,第二補償級45包括連接在第三供應端子VDD和第二輸出控制端子47之間的第一電晶體46,以及連接在第三供應端子VDD和也連接到反饋端子25的第二補償端子49之間的第二電晶體48。基本上,具有其補償級45的第二輸出級40可以具有與具有其補償級35的第一輸出級30相同的結構和功能。
電晶體36、38、46、48和另外的補償級的可選電晶體由補償控制電壓vcomp控制。
在操作期間,第一補償級35中的電晶體36在第一輸出控制端子37處產生第一輸出控制電壓vbiasn_i+1,對應地,第二補償級45中的電晶體46在第二輸出控制端子47處產生第二輸出控制電壓vbiasn_i+2。在操作期間並假設各自的支路被閉合的開關34啟動,則輸出電流iout1流經輸出鏡射式電晶體31並通過寄生供應線金屬電阻RM流至第二供應端子GND。因此,在電阻RM上出現電壓降,使得輸出鏡射式電晶體31的源極端子略高於第二供應端子GND處的電位。如果輸入級中使用的相同輸出控制電壓用於控制電晶體31,則輸入鏡射式電晶體11和輸出鏡射式電晶體31之間的最終閘極-源極電壓可能存在偏差。
然而,由於通過補償電阻器RC從第一輸出控制端子37到複製端子23的對應電流,也會導致此補償電阻器RC兩端的對應電壓降。因此,第一輸出控制電壓vbiasn_i+1也相對於中間控制電壓vbiasn_i偏移。因此,如果寄生電阻RM兩端的電壓降與補償電阻器RC兩端的電壓降匹配,則可以在輸出鏡射式電晶體31處建立所需的閘極-源極電壓。相應地,輸出電流iout1假定沒有偏差或只有很小偏差的期望值。
為了補償通過補償電流鏡中的電晶體23的電流,匹配電流可以從補償端子39流向反饋端子25,使得中間控制電壓vbiasn_i不受影響。這增加了配置的準確性。相同的原理適用於第二補償級45和任何另外的補償級,使得在每種情況下寄生電阻RM上的電壓降藉由對應的補償電阻器RC上的電壓降來補償。
圖3是指如結合圖1所描述的電流鏡配置的示例實施方式的進一步細節。特別地,圖3示出了耦合在輸入疊接式電晶體12的閘極端子以及輸出疊
接式電晶體32和42的閘極端子之間的位準移位器級50的可能實施方式。通常,如圖1所示的位準移位器級50被組構成從第三供應端子VDD處的電壓產生移位電壓VDD_ls,例如藉由將在第三供應端子VDD處的電壓移位朝向第二供應端子GND處的電壓。例如,位準移位器級產生移位電壓VDD_ls,其與第三供應端子VDD處的電壓之電壓差對應於輸出疊接式電晶體32的閘極-源極電壓和輸入疊接式電晶體12的閘極-源極電壓之間的電壓差。
在圖3的示例實施方式中,位準移位器級50包括一對電晶體51、56,它們連接到第二供應端子GND並由輸入控制電壓vbiasn控制。位準移位器級50進一步包括共同連接到該對電晶體51、56的第一電晶體51的差分對電晶體52、53。差分對電晶體52、53的第一電晶體52連接在第三供應端子VDD和該對電晶體51、56的第一電晶體51之間並且使其閘極端子連接到第三供應端子VDD。差分對電晶體52、53的第二電晶體53連接在鏡射式電晶體對54、55的輸出電晶體54和該對電晶體51、56的第一電晶體51之間。
第二電晶體53的閘極端子連接到鏡射式電晶體對54、55的輸出電晶體54和輸入疊接式電晶體12的閘極端子,在該輸入疊接式電晶體12處提供移位電壓VDD_ls。鏡射式電晶體對54、55由第三供應端子VDD供電。鏡射式電晶體對54、55的輸入電晶體45連接到該對電晶體51、56的第二電晶體56。差分對電晶體52、53的第二電晶體53具有比差分對電晶體52、53的第一電晶體52高且為第三因子n3倍的電流能力。鏡射式電晶體對54、55的輸入電晶體55具有比鏡射式電晶體對54、55的輸出電晶體54高且為第四因子n4倍的電流能力。
在操作期間,疊接式電晶體的閘極-源極電壓的差異藉由位準移位器級50中的類似電晶體的差分對的閘極-源極電壓的差異來補償。以此方式,疊接式電晶體12,32,42的源極電壓是一樣的。
回到圖2,它旨在使補償電阻器RC上的電壓降與寄生電阻RM上的電壓降相匹配。由於這些電阻的確切值可能事先未知,因此可以藉由例如設置通過補償電阻器RC的電流來實現匹配電壓降,該電流取決於補償控制電壓vcomp。為此,可以以可調整的方式提供電晶體28。因此,可以藉由校準電晶體28的設置來實現期望的補償控制電壓vcomp。
例如,電流鏡配置包括校準級,該校準級包括連接在第三供應端子VDD和第二供應端子GND之間的第一和第二電阻器RC'、RM'的串聯連接,如圖4所示。第一電阻器RC'可以匹配補償電阻器RC的電阻,而第二電阻器RM'可以匹配例如從輸出鏡射式電晶體31到第二供應端子GND的連接的電阻,例如金屬電阻。因此,如果在校準階段期間在下端處的開關閉合,則由供應端子VDD、GND之間的電流引起各自的電壓降vc、vm。
因此,校準級被組構成基於第一和第二電阻器RC’、RM’兩端的各自電壓降vc、vm來調整補償控制電壓vcomp的產生,例如各自電壓降vc、vm的比率。例如,可以藉由電晶體28的電流能力的各自的設置來進行調整。這可以在各自的校準階段內的操作期間重複執行,或者在校準步驟中的成果之後執行一次,其中設置例如是用一次性可編程(OTP)元件進行編程。
經由補償電流鏡與其中產生的各自電流的匹配,可以完全消除從複製端子23到電晶體22之源極端子的電流,從而減少對中間控制電壓vbiasn_i的任何負面影響。
應當注意,在上述示例中,NMOS電晶體用於輸入級和輸出級作為示例實施方式。然而,本領域技術人員從以上描述中顯而易見的是,在改變所使用的電晶體的各自的供應電壓和電晶體類型的同時,各自的NMOS電晶體可以容易地被各自的PMOS電晶體替換。
應當理解,本公開不限於所公開的實施例以及上文具體示出和描述的內容。相反,可以有利地組合單獨的從屬請求項或說明書中記載的特徵。此外,本公開的範圍包括那些對本領域技術人員來說是顯而易見的並且落入所附申請專利範圍的精神內的變化和修改。術語“包括”,就其在申請專利範圍或說明書中使用而言,不排除相應特徵或程序的其他要素或步驟。在術語“一”或“一個”與特徵結合使用的情況下,它們不排除多個這樣的特徵。此外,申請專利範圍中的任何元件符號不應被解釋為限制範圍。
10:輸入級
11:輸入鏡射式電晶體
12:輸入疊接式電晶體
13:偏壓電流源
20:緩衝級
30:輸出級、第一輸出級
31:輸出鏡射式電晶體、電晶體
32:輸出疊接式電晶體、疊接式電晶體、電晶體
33:開關
34:開關
35:補償級、第一補償級
37:輸出控制端子、第一輸出控制端子
40:輸出級、第二輸出級
41:第二輸出鏡射式電晶體、輸出鏡射式電晶體
42:第二疊接式電晶體、輸出疊接式電晶體、疊接式電晶體
43:開關
44:開關
45:補償級、第二補償級
47:輸出控制端子、第二輸出控制端子
50:位準移位器級
GND:供應端子、第二供應端子
iin:輸入電流
iout1:輸出電流
iout2:第二輸出電流、輸出電流
RM:寄生供應線金屬電阻、寄生電阻
vbiasn:輸入控制電壓
vbiasn_i:中間控制電壓
vbiasn_i+1:第一輸出控制電壓
vbiasn_i+2:第二輸出控制電壓
vcomp:補償控制電壓
VDD:供應端子、第三供應端子
VDD_ls:閘極電壓、移位電壓
VDD_HV:供應端子、第一供應端子
vin:輸入電壓
Claims (12)
- 一種電流鏡配置,包括:輸入級(10),包括輸入鏡射式電晶體(11)和連接到偏壓電流源(13)的輸入疊接式電晶體(12)的串聯連接,耦合在第一和第二供應端子(VDD_HV,GND)之間;緩衝級(20),被組構成基於在該輸入級(10)的該串聯連接的第一端產生的輸入電壓(vin)產生輸入控制電壓(vbiasn)並提供該輸入控制電壓(vbiasn)到該輸入鏡射式電晶體(11)的閘極端子,在複製端子(23)處基於該輸入電壓(vin)產生中間控制電壓(vbiasn_i),並基於該輸入控制電壓(vbiasn)產生補償控制電壓(vcomp),該緩衝級(20)包括補償電流鏡,該補償電流鏡的輸入側連接到反饋端子(25)並且輸出側連接到該複製端子(23);以及輸出級(30),包括補償級(35)和輸出鏡射式電晶體(31)和輸出疊接式電晶體(32)的串聯連接,該輸出疊接式電晶體(32)的閘極端子耦合到該輸入疊接式電晶體(12)的閘極端子和第三供應端子(VDD),其中,該補償級(35):包括補償電阻器(RC),連接在該複製端子(23)和輸出控制端子(37)之間,該輸出控制端子(37)耦合到該輸出鏡射式電晶體(31)的閘極端子;組構成在該輸出控制端子(37)處基於該補償控制電壓(vcomp)產生輸出控制電壓(vbiasn_i+1);以及組構成在連接到該反饋端子(25)的補償端子(39)處基於該補償控制電壓(vcomp)產生補償電流。
- 如請求項1所述的電流鏡配置,其中,該緩衝級包括用於基於該輸入電壓(vin)產生該輸入控制電壓(vbiasn)的第一源極隨耦器和用於基於該輸入電壓(vin)產生該中間控制電壓(vbiasn_i)的第二源極隨耦器。
- 如請求項2所述的電流鏡配置,其中,該第二源極隨耦器具有比該第一源極隨耦器高且為第一因子(n1)倍的電流能力。
- 如請求項1至3中任一項所述的電流鏡配置,其中,該補償級(35)包括用於產生該輸出控制電壓(vbiasn_i+1)的第一電晶體(36)和用於產生該補償電流的第二電晶體(38);該第一電晶體(36)具有比該第二電晶體(38)高且為第二因子(n2)倍的電流能力;以及該補償電流鏡的該輸出側比對應的輸入側具有高該且為第二因子(n2)倍的電流能力。
- 如請求項1至4中任一項所述的電流鏡配置,其中,該緩衝級(20)包括二極體連接的電晶體(28)和受該輸入控制電壓(vbiasn)控制的電晶體(27)的串聯連接,用於在該二極體連接的電晶體(28)的該閘極端子處產生該補償控制電壓(vcomp),所述串聯連接由該第三供應端子(VDD)供電;以及該補償級的該第一和第二電晶體(36、38)由該第三供應端子(VDD)供電。
- 如請求項1至5中任一項所述的電流鏡配置,進一步包括校準級,該校準級包括連接在該第三供應端子(VDD)和該第二供應端子(GND)之間的第一和第二電阻器(RC'、RM')的串聯連接,其中該第一電阻器(RC')匹配該補償電阻器(RC)的電阻;該第二電阻器(RM')匹配從該輸出鏡射式電晶體(31)到該第二供應端子(GND)的連接的電阻,特別是金屬電阻;以及該校準級組構成基於該第一和第二電阻器(RC'、RM')兩端的各自電壓降,特別是該各自電壓降的比率,調整該補償控制電壓(vcomp)的該產生。
- 如請求項1至6所述的電流鏡配置,進一步包括至少一個另外的輸出級(40),該至少一個另外的輸出級(40)包括另外的補償級(45)以及另外的輸出鏡射式電晶體(41)和另外的輸出疊接式電晶體(42)的串聯連接,該另外的輸出疊接式電晶體(42)的閘極端子耦合到該輸出疊接式電晶體(32)的該閘極端子,其中,該另外的補償級(45)包括另外的補償電阻器(RC),連接在該輸出控制端子(37)和耦合到該另外的輸出鏡射式電晶體(41)的閘極端子的另外的輸出控制端子(47)之間;組構成在該另外的輸出控制端(47)處基於該補償控制電壓(vcomp)產生另外的輸出控制電壓(vbiasn_i+2);以及組構成在連接到反饋端子(25)的另外的補償端子(49)處基於該補償控制電壓(vcomp)產生另外的補償電流。
- 如請求項1至7中任一項所述的電流鏡配置,其中,該輸出鏡射式電晶體(31)的該閘極端子藉由第一開關(33)連接到該第二供應端子(GND)或該輸出鏡射式電晶體(31)的該源極端子以及藉由第二開關(34)連接到該輸出控制端子(37)。
- 如請求項1至8中任一項所述的電流鏡配置,其中,該輸出疊接式電晶體(32)的該閘極端子藉由第一開關連接到該第二供應端子(GND)並且藉由第二開關連接到該第三供應端子(VDD)。
- 如請求項1至9中任一項所述的電流鏡配置,進一步包括位準移位器級(50),耦合在該輸出疊接式電晶體(32)的該閘極端子和該輸入疊接式電晶體(12)的該閘極端子之間並且被組構成從在該第三供應端子(VDD)處的電壓產生移位電壓(VDD_ls),特別是藉由將在該第三供應端子(VDD)處的該電壓移位朝向該第二供應端子(GND)處的電壓。
- 如請求項1至10中任一項所述的電流鏡配置,其中,該位準移位器級(50)被組構成產生該移位電壓(VDD_ls),該移位電壓(VDD_ls)與該第三供應端子(VDD)處的該電壓的電壓差對應於該輸出疊接式電晶體(32)的閘極-源極電壓和該輸入疊接式電晶體(12)的閘極-源極電壓之間的電壓差。
- 如請求項10或11之其中一項所述的電流鏡配置,其中,該位準移位器級(50)包括:一對電晶體(51、56),被連接到該第二供應端子(GND)並由該輸入控制電壓(vbiasn)控制;差分對電晶體(52、53),共同連接到該對電晶體(51、56)的第一電晶體(51),其中,該差分對電晶體(52、53)的第一電晶體(52)是連接在該第三供應端子(VDD)和該對電晶體(51、56)的該第一電晶體(51)之間,並且該第一電晶體(52)的閘極端子連接到該第三供應端子(VDD),以及其中,該差分對電晶體(52、53)的第二電晶體(53)連接在鏡射式電晶體對(54、55)的輸出電晶體(54)和該對電晶體(51、56)的該第一電晶體(51)之間,並且該第二電晶體(53)的閘極端子連接到該鏡射式電晶體對(54、55)的該輸出電晶體(54)和該輸入疊接式電晶體(12)的該閘極端子;其中,該鏡射式電晶體對(54、55)由該第三供應端子(VDD)供電;該鏡射式電晶體對(54、55)的輸入電晶體(54)連接到該對電晶體(51、56)的該第二電晶體(56);該差分對電晶體(52、53)的該第二電晶體(53)具有比該差分對電晶體(52、53)的該第一電晶體(52)高且為第三因子(n3)倍的電流能力;以及該鏡射式電晶體對(54、55)的該輸入電晶體(55)具有比該鏡射式電晶體對(54、55)的該輸出電晶體(54)高且為第四因子(n4)倍的電流能力。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
EP20199281.5 | 2020-09-30 | ||
EP20199281.5A EP3979036A1 (en) | 2020-09-30 | 2020-09-30 | Current mirror arrangement |
Publications (2)
Publication Number | Publication Date |
---|---|
TW202220374A true TW202220374A (zh) | 2022-05-16 |
TWI789022B TWI789022B (zh) | 2023-01-01 |
Family
ID=72709115
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW110135324A TWI789022B (zh) | 2020-09-30 | 2021-09-23 | 電流鏡配置 |
Country Status (6)
Country | Link |
---|---|
US (1) | US20230367351A1 (zh) |
EP (1) | EP3979036A1 (zh) |
CN (1) | CN116235127A (zh) |
DE (1) | DE112021004330T5 (zh) |
TW (1) | TWI789022B (zh) |
WO (1) | WO2022069131A1 (zh) |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5977529A (ja) * | 1982-10-25 | 1984-05-04 | Mitsubishi Electric Corp | 定電流回路 |
US5982201A (en) * | 1998-01-13 | 1999-11-09 | Analog Devices, Inc. | Low voltage current mirror and CTAT current source and method |
KR100657829B1 (ko) * | 2004-08-16 | 2006-12-14 | 삼성전자주식회사 | 보상 회로를 구비한 레벨 쉬프터 및 디지털 회로 |
US7113044B2 (en) * | 2004-08-18 | 2006-09-26 | Texas Instruments Incorporated | Precision current mirror and method for voltage to current conversion in low voltage applications |
JP2008236339A (ja) * | 2007-03-20 | 2008-10-02 | Toshiba Corp | 半導体集積回路 |
-
2020
- 2020-09-30 EP EP20199281.5A patent/EP3979036A1/en not_active Withdrawn
-
2021
- 2021-08-31 WO PCT/EP2021/073960 patent/WO2022069131A1/en active Application Filing
- 2021-08-31 DE DE112021004330.7T patent/DE112021004330T5/de active Pending
- 2021-08-31 US US18/028,332 patent/US20230367351A1/en active Pending
- 2021-08-31 CN CN202180064955.1A patent/CN116235127A/zh active Pending
- 2021-09-23 TW TW110135324A patent/TWI789022B/zh active
Also Published As
Publication number | Publication date |
---|---|
EP3979036A1 (en) | 2022-04-06 |
TWI789022B (zh) | 2023-01-01 |
DE112021004330T5 (de) | 2023-06-01 |
WO2022069131A1 (en) | 2022-04-07 |
US20230367351A1 (en) | 2023-11-16 |
CN116235127A (zh) | 2023-06-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN107102669B (zh) | 用于芯片上驱动和管芯上端接的校准电路 | |
US7449873B2 (en) | Voltage controlled current source device | |
JPH08330936A (ja) | 電源抵抗プログラミング方法 | |
US7109697B1 (en) | Temperature-independent amplifier offset trim circuit | |
KR100399437B1 (ko) | 내부 전원전압 발생장치 | |
TWI429190B (zh) | 具有校準電路的差分驅動電路及相關的校準方法 | |
JPH11330947A (ja) | 差動バッファの共通モ―ド出力電圧を制御するための方法および装置 | |
US7119611B2 (en) | On-chip calibrated source termination for voltage mode driver and method of calibration thereof | |
US7019585B1 (en) | Method and circuit for adjusting a reference voltage signal | |
US7675330B2 (en) | Low power differential signaling transmitter | |
TW201935168A (zh) | 過電流限制電路、過電流限制方法及電源電路 | |
TWI394372B (zh) | 具有可控制之迴轉率的晶片外驅動器系統及其相關方法 | |
US6344769B1 (en) | Precision differential switched current source | |
TWI402649B (zh) | 驅動裝置、其中之電流調整電路及電流調整方法 | |
JP2925995B2 (ja) | 半導体素子の基板電圧調整装置 | |
JP4339208B2 (ja) | データ駆動回路及びこれを利用した半導体装置 | |
KR20190071590A (ko) | 전류 생성 회로 | |
TWI789022B (zh) | 電流鏡配置 | |
WO2007148581A1 (ja) | 発光ダイオード駆動回路 | |
US7525382B2 (en) | Multi-level slew and swing control buffer | |
KR100997391B1 (ko) | 차동신호 생성회로 | |
KR100866133B1 (ko) | 입력 버퍼 회로 | |
EP2080077A1 (en) | Adaptive feedback cascode | |
US11709516B2 (en) | Power supply circuit | |
JP2008218911A (ja) | 発光ダイオード駆動回路 |