TWI581688B - 內埋式元件封裝結構及其製作方法 - Google Patents

內埋式元件封裝結構及其製作方法 Download PDF

Info

Publication number
TWI581688B
TWI581688B TW103139412A TW103139412A TWI581688B TW I581688 B TWI581688 B TW I581688B TW 103139412 A TW103139412 A TW 103139412A TW 103139412 A TW103139412 A TW 103139412A TW I581688 B TWI581688 B TW I581688B
Authority
TW
Taiwan
Prior art keywords
build
layer
component
package
dielectric layer
Prior art date
Application number
TW103139412A
Other languages
English (en)
Other versions
TW201618631A (zh
Inventor
陳盈儒
余丞博
Original Assignee
欣興電子股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 欣興電子股份有限公司 filed Critical 欣興電子股份有限公司
Priority to TW103139412A priority Critical patent/TWI581688B/zh
Publication of TW201618631A publication Critical patent/TW201618631A/zh
Application granted granted Critical
Publication of TWI581688B publication Critical patent/TWI581688B/zh

Links

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)

Description

內埋式元件封裝結構及其製作方法
本發明是有關於一種封裝結構及其製作方法,且特別是有關於一種內埋式元件封裝結構及其製作方法。
近年來,為了增加印刷電路板(printed circuit board)的應用,已有許多技術將印刷電路板製作成多層線路結構,以增加其內部線路佈局的空間。多層式的線路結構的製作方式是將由銅箔(copper foil)與半固化片(prepreg)所組成的增層結構,反覆堆疊並壓合於核心板(core board)上,以增加多層線路結構的內部線路佈局的空間,並利用電鍍製程在各增層結構的盲孔中填充導電材料來導通各層。此外,許多不同種類的主動元件或被動元件也可依據需求配置在線路結構中,以增加線路結構的使用功能。
以在線路結構中配置主動元件為例,由於主動元件在運作時會產生熱能,因此通常還會配置散熱元件於線路結構的外表面上,並透過導熱路徑來連接散熱器與主動元件,使得主動元件 所產生的熱能能經由導熱路徑與散熱器的傳導而逸散至外界。雖然上述散熱方式可使主動元件所產生的熱能自線路結構的內部導出,但是直接將散熱元件配置在線路結構的外表面上會造成線路結構的整體厚度增加,不符線路結構的薄型化的設計需求。
本發明提供一種內埋式元件封裝結構,具有良好的散熱效率,並且符合薄型化的設計需求。
本發明提供一種內埋式元件封裝結構的製作方法,能提高製作良率,並降低內埋式元件封裝結構的整體厚度。
本發明提出一種內埋式元件封裝結構,包括線路基板以及第一封裝模組。線路基板包括核心介電層以及第一線路層。核心介電層具有第一表面、相對於第一表面的第二表面、貫穿第一表面與第二表面的第一穿槽以及位於第一表面的一第一卡槽,其中第一卡槽連接第一穿槽。第一線路層位於第一表面上。第一封裝模組埋設於第一穿槽,且包括載板、第一元件以及散熱元件。載板卡合於第一卡槽。第一元件設置載板上。散熱元件連接第一元件,其中第一元件位於載板與散熱元件之間。
在本發明的一實施例中,上述的散熱元件暴露於第二表面。核心介電層還具有貫穿第一表面與第二表面的至少一第二穿槽,內埋式封裝結構還包括至少一第二封裝模組,埋設於前述至少一第二穿槽,其中前述至少一第二封裝模組包括相互堆疊的兩 第二元件。
在本發明的一實施例中,上述的該散熱元件的上表面與第二表面齊平。
在本發明的一實施例中,上述的第一元件具有主動元件表面、相對於主動元件表面的背面以及連接主動元件表面與背面的側表面。散熱元件連接背面與側表面。
在本發明的一實施例中,上述的載板具有多個第一通孔、至少一第二通孔以及填充於這些第一通孔的多個中介體。第一元件以主動元件表面電性連接於這些中介體,而散熱元件具有至少一卡榫部。前述至少一卡榫部卡合於前述至少一第二通孔。
在本發明的一實施例中,上述的內埋式元件封裝結構更包括第一增層線路結構以及第二增層線路結構。第一增層線路結構包括第一增層介電層、第一增層線路層以及多個第一導電盲孔。第一增層介電層覆蓋於第二表面上,並填入前述至少一第二穿槽以固定前述至少一第二封裝模組。第一增層線路層位於第一增層介電層上。這些第一導電盲孔,穿過第一增層介電層以電性連接第一增層線路層與前述至少一第二封裝模組。第二增層線路結構包括第二增層介電層、第二增層線路層以及多個第二導電盲孔。第二增層介電層覆蓋於第一表面上。第二增層線路層位於第二增層介電層上。這些第二導電盲孔穿過第二增層介電層以電性連接第二增層線路層與第一線路層、電性連接第二增層線路層與這些中介體以及電性連接第二增層線路層與前述至少一第二封裝 模組。
在本發明的一實施例中,上述的內埋式元件封裝結構更包括至少一導通孔,貫穿第一增層介電層、核心介電層以及第二增層介電層,以電性連接第一增層線路層與第二增層線路層。
在本發明的一實施例中,上述的核心介電層還具有位於第二表面的第二卡槽。散熱元件卡合於第二卡槽。
在本發明的一實施例中,上述的第一元件具有主動元件表面與相對於主動元件表面的背面。散熱元件連接背面。
在本發明的一實施例中,上述的載板具有多個通孔以及填充於這些通孔的多個中介體。第一元件以主動元件表面電性連接於這些中介體。
在本發明的一實施例中,上述的線路基板更包括第二線路層,位於第二表面上。
在本發明的一實施例中,上述的內埋式元件封裝結構更包括增層材料層以及增層線路結構。增層材料層覆蓋於第一表面與第二表面上,並填入前述至少一第二穿槽以固定前述至少一第二封裝模組,其中增層材料層暴露出第一線路層與第二線路層。增層線路結構包括增層介電層、增層線路層以及多個導電盲孔。增層介電層覆蓋位於第一表面上的增層材料層。增層線路層位於增層介電層上,且電性連接第一線路層。這些導電盲孔穿過該增層介電層以電性連接增層線路層與這些中介體以及電性連接增層線路層與前述至少一第二封裝模組。
本發明提出一種內埋式元件封裝結構的製作方法,包括以下步驟。提供線路基板。線路基板包括核心介電層以及第一線路層,其中核心介電層具有第一表面、相對於第一表面的第二表面、貫穿第一表面與第二表面的第一穿槽以及位於第一表面的一第一卡槽,第一卡槽連接第一穿槽,且第一線路層位於第一表面上。提供第一封裝模組,包括載板、第一元件以及散熱元件,其中第一元件設置載板上,散熱元件連接第一元件,且第一元件位於載板與散熱元件之間。使載板卡合於第一卡槽,以將第一封裝模組埋設於第一穿槽。
在本發明的一實施例中,上述的第一封裝模組的製作方法包括以下步驟。提供載板,並形成多個第一通孔與至少一第二通孔於載板上。形成多個中介體於這些第一通孔。使第一元件以主動元件表面電性連接於這些中介體。使散熱元件罩覆於第一元件,並透過至少一卡榫部卡合於前述至少一第二通孔以固定於載板上。
在本發明的一實施例中,上述的線路基板的製作方法包括以下步驟。提供核心板。核心板包括核心介電層以及位於第一表面上的第一金屬層。圖案化第一金屬層以形成第一線路層。形成第一穿槽、至少一第二穿槽以及第一卡槽於核心介電層,其中前述至少一第二穿槽穿該第一表面與該第二表面。
在本發明的一實施例中,上述的內埋式元件封裝結構的製作方法包括以下步驟。形成膠層於第一表面。提供至少一第二 封裝模組,包括相互堆疊的兩第二元件,並使前述至少一第二封裝模組埋設於前述至少一第二穿槽。形成第一增層介電層於第二表面並填入前述至少一第二穿槽,並形成第一增層金屬層於第一增層介電層上。移除膠層。形成第二增層介電層於第一表面,並形成第二增層金屬層於第二增層介電層。圖案化第一增層金屬層以形成第一增層線路層,並形成多個第一導電盲孔於第一增層介電層,以電性連接第一增層線路層與前述至少一第二封裝模組。圖案化第二增層金屬層以形成第二增層線路層,並形成多個第二導電盲孔於第二增層介電層,以電性連接第二增層線路層與第一線路層、電性連接第二增層線路層與這些中介體以及電性連接第二增層線路層與前述至少一第二封裝模組。
在本發明的一實施例中,上述的內埋式元件封裝結構的製作方法更包括以下步驟。形成貫穿第一增層介電層、核心介電層與第二增層介電層的至少一導通孔,以電性連接第一增層線路層與第二增層線路層。
在本發明的一實施例中,上述的第一封裝模組的製作方法包括以下步驟。提供載板,並形成多個通孔於載板。形成多個中介體於這些通孔。
在本發明的一實施例中,上述的線路基板還包括位於二表面上的第二線路層以及第二卡槽,其中線路基板的製作方法包括以下步驟。提供核心板。核心板包括核心介電層、位於第一表面上的第一金屬層以及位於第二表面上的第二金屬層。圖案化第 一金屬層與第二金屬層,以分別形成第一線路層與第二線路層。形成第一穿槽、貫穿第一表面與第二表面的至少一第二穿槽、第一卡槽以及第二卡槽於核心介電層。
在本發明的一實施例中,上述的內埋式元件封裝結構的製作方法更包括以下步驟。使散熱元件卡合於第二卡槽,並與第一元件相連接。形成膠層於第一表面。提供至少一第二封裝模組,包括相互堆疊的兩第二元件,並使前述至少一第二封裝模組埋設於前述至少一第二穿槽。
在本發明的一實施例中,上述的內埋式元件封裝結構的製作方法更包括以下步驟。在使前述至少一第二封裝模組埋設於前述至少一第二穿槽之後,形成增層材料層於第一表面與第二表面,並填入前述至少一第二穿槽以固定前述至少一第二封裝模組,其中增層材料層暴露出第一線路層與第二線路層。移除膠層。形成增層介電層於位於第一表面上的增層材料層,並形成增層金屬層於增層介電層上。圖案化增層金屬層以形成增層線路層,並形成多個第一導電盲孔於增層介電層,以電性連接增層線路層與這些中介體以及電性連接增層線路層與前述至少一第二封裝模組。形成多個第二導電盲孔於增層材料層,其中這些第二導電盲孔電性連接前述至少一第二封裝模組。
在本發明的一實施例中,上述的內埋式元件封裝結構的製作方法更包括以下步驟。形成電性連接於第二線路層與這些第二導電盲孔的多個銲球。
在本發明的一實施例中,上述的第二封裝模組的製作方法包括以下步驟。a.形成多個貫孔於一介電層。b.形成膠層於介電層的其中一表面,以覆蓋這些貫孔。c.將多個第二元件分別設置於這些貫孔內,且由膠層所固定。d.填入介電材料於這些貫孔以固定這些第二元件。重複上述步驟a至d,以分別形成第一封裝體與第二封裝體。利用第一封裝體與第二封裝體形成多個該第二封裝模組。
在本發明的一實施例中,上述的利用第一封裝體與第二封裝體以形成多個第二封裝模組的製作方法包括以下步驟。單體化第一封裝體以形成多個第一封裝單元。單體化第二封裝體以形成多個第二封裝單元。翻轉這些第二封裝單元,使各個第二裝單元的膠層朝向對應的第一封裝單元的膠層。移除連接各個第二封裝單元的膠層,並使各個第一封裝單元疊置於對應的第二封裝單元上,其中各個第一封裝單元的膠層連接對應的第二封裝單元。
基於上述,本發明的內埋式元件封裝結構的製作方法是在將第一封裝模組埋設於線路基板的核心介電層的第一穿槽時,可先使第一封裝模組的載板對準連接第一穿槽的第一卡槽,再使第一封裝模組朝第一穿槽移動,直到載板卡合於第一卡槽後,第一封裝模組即可埋設於第一卡槽。換言之,在核心介電層設置有連接第一穿槽的第一卡槽的情況下,不僅可提高將第一封裝模組埋設於第一穿槽時的準確性,亦可在載板卡合於第一卡槽後,使第一封裝模組牢固地埋設於核心介電層。此時,散熱元件會暴露 於核心介電層的第二表面而與外界接觸,因此第一元件運作時所產生的熱能可藉由散熱元件的傳導而逸散至外界。另一方面,相較於現有技術將散熱元件設置於線路結構的外部的配置方式而言,由於本發明的散熱元件係埋設於核心介電層,因此能有效降低內埋式元件封裝結構的整體厚度,以符合薄型化的設計需求。
為讓本發明的上述特徵和優點能更明顯易懂,下文特舉實施例,並配合所附圖式作詳細說明如下。
1、1A、1’、1A’‧‧‧第一封裝模組
2‧‧‧第一封裝體
2a‧‧‧第一封裝單元
2’‧‧‧第二封裝體
2a’‧‧‧第二封裝單元
3‧‧‧第二封裝模組
4、4’‧‧‧線路基板
5、5A、5’、5A’‧‧‧內埋式元件封裝結構
10、10’‧‧‧載板
10a、10a’‧‧‧卡接部
11‧‧‧第一通孔
11’‧‧‧通孔
12‧‧‧第二通孔
13、13’‧‧‧中介體
20‧‧‧第一元件
21‧‧‧主動元件表面
22‧‧‧背面
23‧‧‧側表面
30、30a、30’、30a’‧‧‧散熱元件
31‧‧‧卡榫部
32、32a、32’、32a’‧‧‧上表面
40‧‧‧介電層
41‧‧‧貫孔
42、42’‧‧‧膠層
43、44‧‧‧表面
50、50’‧‧‧第二元件
60‧‧‧介電材料
70、70’‧‧‧核心板
71‧‧‧核心介電層
71a‧‧‧第一表面
71b‧‧‧第二表面
72‧‧‧第一金屬層
72a‧‧‧第一線路層
73‧‧‧第一穿槽
74‧‧‧第二穿槽
75‧‧‧第一卡槽
76‧‧‧第二金屬層
76a‧‧‧第二線路層
77‧‧‧第二卡槽
80‧‧‧膠層
81‧‧‧第一增層介電層
81’‧‧‧增層材料層
82‧‧‧第一增層金屬層
82a‧‧‧第一增層線路
83‧‧‧第二增層介電層
83’‧‧‧增層介電層
84‧‧‧第二增層金屬層
84’‧‧‧增層金屬層
84a‧‧‧第二增層線路層
84a’‧‧‧增層線路層
85、85’‧‧‧第一導電盲孔
86‧‧‧第一增層線路結構
86’‧‧‧增層線路結構
87、87’‧‧‧第二導電盲孔
88‧‧‧第二增層線路結構
89‧‧‧導通孔
90‧‧‧銲球
圖1A至圖1E是本發明一實施例的第一封裝模組的製作流程示意圖。
圖2A至圖2D是本發明一實施例的第二封裝模組的製作流程示意圖。
圖3A至圖3B是本發明一實施例的線路基板的製作流程示意圖。
圖3C與圖3D分別是圖3B的核心介電層的區域A的局部底視圖。
圖4A至圖4D是將圖1E的第一封裝模組與圖2D的第二封裝模組埋設於圖3B的線路基板以構成本發明一實施例的內埋式元件封裝結構的製作流程示意圖。
圖4E是本發明另一實施例的內埋式元件封裝結構的示意圖。
圖5A至圖5D是本發明另一實施例的第一封裝模組的製作流程示意圖。
圖6A至圖6B是本發明另一實施例的線路基板的製作流程示意圖。
圖7A至圖7G是將圖5D的第一封裝模組與圖2D的第二封裝模組埋設於圖6B的線路基板以構成本發明另一實施例的內埋式元件封裝結構的製作流程示意圖。
圖7H是本發明又一實施例的內埋式元件封裝結構的示意圖。
圖1A至圖1E是本發明一實施例的第一封裝模組的製作流程示意圖。首先,請參考圖1A,提供載板10,其中載板10的材質可以是環氧樹脂、玻璃纖維或玻纖環氧樹脂。接著,請參考圖1B,例如以雷射鑽孔或機械鑽孔等方式形成多個第一通孔11與至少一第二通孔12(圖式中示意地繪示出兩個)於載板10上,其中這些第一通孔11例如是位於前述兩個第二通孔12之間。接著,請參考圖1C,例如以電鍍的方式在各個第一通孔11內形成中介體13,其材質可為銅,或者是其他適當的導電金屬或合金或導電膏。此處,中介體13的兩端部可略為突出於載板10,以利於後續製程的進行。接著,請參考圖1D,使第一元件20電性連接於這些中介體13。具體來說,第一元件20可為主動元件(例如晶片),其具有主動元件表面21、相對於主動元件表面21的背面22以及 連接主動元件表面21與背面22的側表面23,其中第一元件20例如是透過焊接或表面黏著技術(SMT)等方式使其主動元件表面21電性連接於這些中介體13。
之後,請參考圖1E,使散熱元件30罩覆於第一元件20,其中散熱元件30可具有至少一卡榫部31(圖式中示意地繪示出兩個),以在各個卡榫部31卡合於對應的第二通孔12後而固定於載板10上。在散熱元件30罩覆於第一元件20並且透過卡榫部30而固定於載板10上後,散熱元件30會分別連接第一元件20的背面22與側表面23。至此,第一封裝模組1的製作已大致完成。通常而言,散熱元件30的材質可以是氮化鋁、氮化硼、石墨或其他高導熱材質所構成,且由於散熱元件30會與第一元件20的背面22與側表面23面接觸地連接,因此第一元件20運作時所產生的熱能可透過散熱元件30以傳導至外界,以避免熱能累積於第一封裝模組1而致使第一元件20故障或損毀的情況產生,有助於提高第一元件20的運作效能以及延長其工作壽命。
圖2A至圖2D是本發明一實施例的第二封裝模組的製作流程示意圖。首先,請參考圖2A,例如以雷射鑽孔或機械鑽孔等方式在介電層40上形成多個貫孔41,並形成膠層42於介電層40的表面43上以覆蓋這些貫孔41,而這些貫孔41位在介電層之另一表面44的開口仍被暴露出來,以利於後續製程的進行。通常而言,介電層40的材質可為環氧樹脂、玻璃纖維或玻纖環氧樹脂,而膠層42可為聚醯亞胺膠帶(或膠膜)、乙烯膠帶(或膠膜)或玻璃 紙膠帶(或膠膜),惟本發明不限於此。接著,將多個第二元件50(例如是被動元件)從對應的貫孔41位在表面44的開口置放於對應的貫孔41內。此時,各個第二元件50可接合至膠層42,並透過膠層42黏貼固定於對應的貫孔41內,藉以防止第二元件50在後續製程中產生偏移。
請參考圖2B,在各個第二元件50初步固定於對應的貫孔41內後,填入介電材料60於這些貫孔41,以將這些第二元件50牢固地埋設於介電層40。通常而言,介電材料60的材質可為聚醯亞胺、聚二甲基矽氧烷或ABF膜。至此,第一封裝體2的製作已大致完成,相似地,重複上述製作程序,即可完成第二封裝體2’的製作。之後,利用第一封裝體2與第二封裝體2’以形成多個堆疊元件模組3,其製作步驟如圖2C至圖2D所示。首先,單體化第一封裝體2以形成多個第一封裝單元2a,並單體化第二封裝體2’以形成多個第二封裝單元2a’。
由於在單體化第一封裝體2時並未將膠層42斷開,因此各個第一封裝單元2a仍可透過膠層42而彼此連接。相似地,由於在單體化第一封裝體2’時並未將膠層42’斷開,因此各個第一封裝單元2a’仍可透過膠層42’而彼此連接。接著,翻轉這些第一封裝單元2a’而使膠層42與42’彼此相對。之後,移除膠層42’並使各個第一封裝單元2a疊置於對應的第二封裝單元2a’上,以令第一封裝單元2a透過膠層42與對應的第二封裝單元2a’膠合固定。又,連接各個第一封裝單元2a的膠層42經施 力後可分離成多個片段,並接合於第一封裝單元2a與對應的第二封裝單元2a’之間。至此,包括相互堆疊的第二元件50與50’的多個第二封裝模組3(圖2D示意地繪示出一個)已大致完成。
圖3A至圖3B是本發明一實施例的線路基板的製作流程示意圖。圖3C與圖3D分別是圖3B的核心介電層的區域A的局部底視圖。首先,請參考圖3A,提供核心板70。核心板70包括核心介電層71以及第一金屬層72,其中核心介電層71具有第一表面71a與相對於第一表面71a的第二表面71b,且第一金屬層72例如是位於第一表面71a上。通常而言,核心介電層71的材質可以是環氧樹脂、玻璃纖維或玻纖環氧樹脂,而第一金屬層72可以是由導電金屬或合金所組成。
之後,請參考圖3B,例如以微影蝕刻的方式圖案化第一金屬層72以形成第一線路層72a,且例如以雷射鑽孔或機械鑽孔等方式形成貫穿第一表面71a與第二表面71b的第一穿槽73、至少一第二穿槽74(圖式中示意地繪示出兩個)。在形成第一穿槽73之前、之後或同時,例如以雷射鑽孔或機械鑽孔等方式形成位於第一表面71a且連接第一穿槽73的第一卡槽75。至此,線路基板4的製作已大致完成。需說明的是,如圖3C所示,第一卡槽75可以是由圍繞第一穿槽73的單一個連續之環狀卡槽所組成。又,如圖3D所示,第一卡槽75也可以是由圍繞第一穿槽73的多個矩形卡槽所組成,惟本發明並不以此為限。
圖4A至圖4D是將圖1E的第一封裝模組與圖2D的第二 封裝模組埋設於圖3B的線路基板以構成本發明一實施例的內埋式元件封裝結構的製作流程示意圖。首先,請參考圖4A與圖4B,將第一封裝模組1埋設於第一穿槽73。具體而言,第一封裝模組1是先透過載板10的周緣的卡接部10a對準第一卡槽75,再使第一封裝模組1朝第一穿槽73移動,直到卡接部10a卡合於第一卡槽75後,第一封裝模組1即可埋設於第一卡槽75。換言之,在核心介電層71設置有連接第一穿槽73的第一卡槽75的情況下,不僅可提高將第一封裝模組1埋設於第一穿槽73時的準確性,亦可在載板10的卡接部10a卡合於第一卡槽75後,使第一封裝模組1牢固地埋設於核心介電層71。此時,散熱元件30會暴露於第二表面71b而與外界接觸,因此第一元件20運作時所產生的熱能可藉由散熱元件30的傳導而逸散至外界。
接著,形成膠層80於第一表面71a以覆蓋第一封裝模組1及第二穿槽74位於第一表面71a的開口,再使各個第二封裝模組3經由對應的第二穿槽74位在第二表面71b的開口而埋設於對應的第二穿槽74,並使各個第二封裝模組3接合至膠層80。藉此,各個第二封裝模組3可透過膠層80黏貼固定於對應的第二穿槽74內,從而防止在後續製程中產生偏移。接著,請參考圖4C,形成第一增層介電層81於第二表面71b並填入第二穿槽74,以將第二封裝模組3牢固地埋設於核心介電層71。接著,形成第一增層金屬層82於第一增層介電層上81,且在移除膠層80後形成第二增層介電層83於第一表面71a,並形成第二增層金屬層84於第二增 層介電層83。通常而言,第一增層介電層81與第二增層介電層83的材質可為聚醯亞胺、聚二甲基矽氧烷或ABF膜,而第一增層金屬層82與第二增層金屬層84可為導電金屬或合金。
需說明的是,在形成第一增層介電層81於第二表面71b上之前,可先就散熱元件30與第一增層介電層81之間的相對配置關係,在第一增層介電層81開設一個開口,以使第一增層介電層81壓合於第二表面71b上之時,讓散熱元件30的上表面32暴露於前述開口。又或者是,在第一增層介電層81未開設有前述開口的情況下,先將第一增層介電層81全面性地壓合於第二表面71b上,再透過雷射或化學藥液蝕刻的方式在對應於散熱元件30的上表面32所在處移除部分的第一增層介電層81,以暴露出散熱元件30的上表面32。雖然在形成第一增層金屬層82於第一增層介電層上81之後,散熱元件30的上表面32會被第一增層金屬層82所覆蓋,但通過後續的圖案化第一增層金屬層82以形成第一增層線路層82a的製作程序後,即能再次使散熱元件30的上表面32暴露於外。
之後,請參考圖4D,圖案化第一增層金屬層82以形成第一增層線路層82a,並形成多個第一導電盲孔85於第一增層介電層81。此處,穿過第一增層介電層81的第一導電盲孔85可電性連接第一增層線路層82a與第二封裝模組3,且第一增層線路結構86例如是由第一增層介電層81、第一導電盲孔85以及第一增層線路層82a所組成。
圖案化第二增層金屬層84以形成第二增層線路層84a,並形成多個第二導電盲孔87於第二增層介電層83。此處,穿過第二增層介電層83的第二導電盲孔87可電性連接第二增層線路層84a與第一線路層72a、電性連接第二增層線路層84a與這些中介體13以及電性連接第二增層線路層84a與第二封裝模組3,其中第二增層線路結構88例如是由第二增層介電層83、第二導電盲孔87以及第二增層線路層84a所組成,且第二增層線路層84a可透過中介體13而電性連接至第一元件20。最後,形成貫穿第一增層介電層81、核心介電層71與第二增層介電層83的至少一導通孔89(圖4D示意繪示出兩個),以電性連接第一增層線路層82a與該第二增層線路層84a。至此,內埋式元件封裝結構5的製作已大致完成。另一方面,相較於現有技術將散熱元件設置於線路結構的外部的配置方式而言,由於本實施例的散熱元件30係埋設於核心介電層71並暴露出部分的表面與外界接觸,因此不僅能將第一元件20運作時所產生的熱能有效地透傳導至外界,亦能降低內埋式元件封裝結構5的整體厚度以符合薄型化的設計需求。
圖4E是本發明另一實施例的內埋式元件封裝結構的示意圖。請參考圖4E,通過上述相同或相似的製作程序亦可得到本實施例的內埋式元件封裝結構5A,其與圖4D的內埋式元件封裝結構5之間的主要差異處是在於:內埋式元件封裝結構5A的第一封裝模組1A的散熱元件30a的上表面32a例如是與核心介電層71的第二表面71b齊平。
以下將列舉其他實施例以作為說明。在此必須說明的是,下述實施例沿用前述實施例的元件標號與部分內容,其中採用相同的標號來表示相同或近似的元件,並且省略了相同技術內容的說明。關於省略部分的說明可參考前述實施例,下述實施例不再重複贅述。
圖5A至圖5D是本發明另一實施例的第一封裝模組的製作流程示意圖。首先,請參考圖5A至圖5D,提供載板10’。接著,形成多個通孔11’於載板10’上。接著,在各個通孔11’內形成中介體13’。之後,使第一元件20電性連接於這些中介體13’。至此,第一封裝模組1’的製作已大致完成,惟散熱元件30’(繪示於7C至圖7G)例如是在後續的製作程序中才會設置於第一元件20的背面22。
圖6A至圖6B是本發明另一實施例的線路基板的製作流程示意圖。首先,請參考圖6A,提供核心板70’。核心板70’包括核心介電層71、第一金屬層72以及第二金屬層76,其中第一金屬層72例如是位於第一表面71a上,且第二金屬層76例如是位於第二表面71b上。之後,請參考圖6B,圖案化第一金屬層72與第二金屬層76,以分別形成第一線路層72a與第二線路層76a。另一方面,形成第一穿槽73與第二穿槽74,其中在形成第一穿槽73之前、之後或同時,形成位於第一表面71a且連接第一穿槽73的第一卡槽75以及形成位於第一表面71b且連接第一穿槽73的第二卡槽77。至此,且線路基板4’的製作已大致完成。
圖7A至圖7G是將圖5D的第一封裝模組與圖2D的第二封裝模組埋設於圖6B的線路基板以構成本發明另一實施例的內埋式元件封裝結構的製作流程示意圖。首先,請參考圖7A與圖7B,將第一封裝模組1’埋設於第一穿槽73。具體而言,第一封裝模組1’是先透過載板10’的周緣的卡接部10a’對準第一卡槽75,再使第一封裝模組1’朝第一穿槽73移動直到卡接部10a’卡合於第一卡槽75,第一封裝模組1即可埋設於第一卡槽75。換言之,在核心介電層71設置有連接第一穿槽73的第一卡槽75的情況下,不僅可提高將第一封裝模組1’埋設於第一穿槽73時的準確性,亦可在載板10’的卡接部10a’卡合於第一卡槽75後,使第一封裝模組1’牢固地埋設於核心介電層71。接著,形成膠層80於第一表面71a,以覆蓋第一封裝模組1’及第二穿槽74位於第一表面71a的開口,便於後續製程的進行。
接著,請參考圖7C,使各個第二封裝模組3經由第二穿槽74位在第二表面71b的開口而埋設於對應的第二穿槽74,並使各個第二封裝模組3接合至膠層80。藉此,各個第二封裝模組3可透過膠層80黏貼固定於對應的第二穿槽74內,從而防止在後續製程中產生偏移。另一方面,使散熱元件30’卡合於第二卡槽77,並與第一元件20的背面22相連接。此時,散熱元件30’會暴露於第二表面71b而與外界接觸,因此第一元件20運作時所產生的熱能可藉由散熱元件30的傳導而逸散至外界。
接著,請參考圖7D,形成增層材料層81’於第一表面 71a與第二表面71b上並填入第二穿槽74,以將第二封裝模組3牢固地埋設於核心介電層71。此時,會有部分的增層材料層81’位於第一表面71a與膠層80之間。另一方面,增層材料層81’會暴露出第一線路層72a與第二線路層76a。接著,請參考圖7E與圖7F,先移除膠層80,再形成增層介電層83’於第一表面71a上的增層材料層81’上,並形成增層金屬層84’於增層介電層83上。圖案化增層金屬層84’以形成增層線路層84a’,並形成多個第一導電盲孔85’於增層介電層83’。此處,穿過增層介電層83’的第一導電盲孔85’可電性連接增層線路層84a’與中介體13’以及電性連接增層線路層84a’與第二封裝模組3,且增層線路結構86’例如是由增層介電層83’、第一導電盲孔85’以及增層線路層84a’所組成。
需說明的是,在形成增層材料層81’於第一表面71a與第二表面71b上並填入第二穿槽74之前,可先就散熱元件30’與增層材料層81’之間的相對配配置關係,在增層材料層81’開設一個開口,以使增層材料層81’壓合於第二表面71b上之時,讓散熱元件30’的上表面32’暴露於前述開口。又或者是,在增層材料層81’未開設有前述開口的情況下,先將增層材料層81’全面性地壓合於第二表面71b上,再透過雷射或化學藥液蝕刻的方式在對應於散熱元件30’的上表面32’所在處移除部分的增層材料層81’,以暴露出散熱元件30’的上表面32’。
之後,請參考圖7G,先形成穿過增層材料層81’的多個 第二導電盲孔87’,其中這些第二導電盲孔87’電性連接第二封裝模組3,再形成電性連接於第二線路層76a以及這些第二導電盲孔87’的多個銲球90,以作為連接外部的電子元件(圖未示)或線路(圖未示)所用。至此,內埋式元件封裝結構5’的製作已大致完成,相較於現有技術將散熱元件設置於線路結構的外部的配置方式而言,由於本實施例的散熱元件30’係埋設於核心介電層71並暴露出部分的表面與外界接觸,因此不僅能將第一元件20運作時所產生的熱能有效地透傳導至外界,亦能降低內埋式元件封裝結構5’的整體厚度以符合薄型化的設計需求。
圖7H是本發明又一實施例的內埋式元件封裝結構的示意圖。請參考圖7H,通過上述相同或相似的製作程序亦可得到本實施例的內埋式元件封裝結構5A’,其與圖7G的內埋式元件封裝結構5’之間的主要差異處是在於:內埋式元件封裝結構5A’的第一封裝模組1A’的散熱元件30a’的上表面32a’例如是與核心介電層71的第二表面71b齊平。
綜上所述,本發明的內埋式元件封裝結構的製作方法是在將第一封裝模組埋設於線路基板的核心介電層的第一穿槽時,可先使第一封裝模組的載板對準連接第一穿槽的第一卡槽,再使第一封裝模組朝第一穿槽移動,直到載板卡合於第一卡槽後,第一封裝模組即可埋設於第一卡槽。換言之,在核心介電層設置有連接第一穿槽的第一卡槽的情況下,不僅可提高將第一封裝模組埋設於第一穿槽時的準確性,亦可在載板卡合於第一卡槽後,使 第一封裝模組牢固地埋設於核心介電層。此時,散熱元件會暴露於核心介電層的第二表面而與外界接觸,因此第一元件運作時所產生的熱能可藉由散熱元件的傳導而逸散至外界。另一方面,相較於現有技術將散熱元件設置於線路結構的外部的配置方式而言,由於本發明的散熱元件係埋設於核心介電層,因此能有效降低內埋式元件封裝結構的整體厚度,以符合薄型化的設計需求。
雖然本發明已以實施例揭露如上,然其並非用以限定本發明,任何所屬技術領域中具有通常知識者,在不脫離本發明的精神和範圍內,當可作些許的更動與潤飾,故本發明的保護範圍當視後附的申請專利範圍所界定者為準。
1‧‧‧第一封裝模組
3‧‧‧第二封裝模組
4‧‧‧線路基板
5‧‧‧內埋式元件封裝結構
10‧‧‧載板
13‧‧‧中介體
20‧‧‧第一元件
30‧‧‧散熱元件
32‧‧‧上表面
71‧‧‧核心介電層
71a‧‧‧第一表面
71b‧‧‧第二表面
72a‧‧‧第一線路層
81‧‧‧第一增層介電
82a‧‧‧第一增層線路層
83‧‧‧第二增層介電層
84a‧‧‧第二增層線路層
85‧‧‧第一導電盲孔
86‧‧‧第一增層線路結構
87‧‧‧第二導電盲孔
88‧‧‧第二增層線路結構
89‧‧‧導通孔

Claims (24)

  1. 一種內埋式元件封裝結構,包括:一線路基板,包括:一核心介電層,具有一第一表面、相對於該第一表面的一第二表面、貫穿該第一表面與該第二表面的一第一穿槽以及位於該第一表面的一第一卡槽,其中該第一卡槽連接該第一穿槽;以及一第一線路層,位於該第一表面上;以及一第一封裝模組,埋設於該第一穿槽,該第一封裝模組包括:一載板,卡合於該第一卡槽;一第一元件,設置該載板上;以及一散熱元件,連接該第一元件,其中該第一元件位於該載板與該散熱元件之間。
  2. 如申請專利範圍第1項所述的內埋式元件封裝結構,其中該散熱元件暴露於該第二表面,該核心介電層還具有貫穿該第一表面與該第二表面的至少一第二穿槽,該內埋式封裝結構還包括至少一第二封裝模組,埋設於該至少一第二穿槽,其中該至少一第二封裝模組包括相互堆疊的兩第二元件。
  3. 如申請專利範圍第2項所述的內埋式元件封裝結構,其中該散熱元件的一上表面與該第二表面齊平。
  4. 如申請專利範圍第2項所述的內埋式元件封裝結構,其中該第一元件具有一主動元件表面、相對於該主動元件表面的一背 面以及連接該主動元件表面與該背面的一側表面,該散熱元件連接該背面與該側表面。
  5. 如申請專利範圍第4項所述的內埋式元件封裝結構,其中該載板具有多個第一通孔、至少一第二通孔以及填充於該些第一通孔的多個中介體,該第一元件以該主動元件表面電性連接於該些中介體,而該散熱元件具有至少一卡榫部,該至少一卡榫部卡合於該至少一第二通孔。
  6. 如申請專利範圍第5項所述的內埋式元件封裝結構,更包括:一第一增層線路結構,包括:一第一增層介電層,覆蓋於該第二表面上,並填入該至少一第二穿槽以固定該至少一第二封裝模組;一第一增層線路層,位於該第一增層介電層上;以及多個第一導電盲孔,穿過該第一增層介電層以電性連接該第一增層線路層與該至少一第二封裝模組;以及一第二增層線路結構,包括:一第二增層介電層,覆蓋於該第一表面上;一第二增層線路層,位於該第二增層介電層上;以及多個第二導電盲孔,穿過該第二增層介電層以電性連接該第二增層線路層與該第一線路層、電性連接該第二增層線路層與該些中介體以及電性連接該第二增層線路層與該至少一第二封裝模組。
  7. 如申請專利範圍第6項所述的內埋式元件封裝結構,更包括:至少一導通孔,貫穿該第一增層介電層、該核心介電層以及該第二增層介電層,以電性連接該第一增層線路層與該第二增層線路層。
  8. 如申請專利範圍第2項所述的內埋式元件封裝結構,其中該核心介電層還具有位於該第二表面的一第二卡槽,該散熱元件卡合於該第二卡槽。
  9. 如申請專利範圍第8項所述的內埋式元件封裝結構,其中該第一元件具有一主動元件表面與相對於該主動元件表面的一背面,該散熱元件連接該背面。
  10. 如申請專利範圍第9項所述的內埋式元件封裝結構,其中該載板具有多個通孔以及填充於該些通孔的多個中介體,該第一元件以該主動元件表面電性連接於該些中介體。
  11. 如申請專利範圍第10項所述的內埋式元件封裝結構,其中線路基板更包括一第二線路層,位於該第二表面上。
  12. 如申請專利範圍第11項所述的內埋式元件封裝結構,更包括:一增層材料層,覆蓋於該第一表面與該第二表面上,並填入該至少一第二穿槽以固定該至少一第二封裝模組,其中該增層材料層暴露出該第一線路層與該第二線路層;以及一增層線路結構,包括: 一增層介電層,覆蓋位於該第一表面上的增層材料層;一增層線路層,位於該增層介電層上,且電性連接該第一線路層;以及多個導電盲孔,穿過該增層介電層以電性連接該增層線路層與該些中介體以及電性連接該增層線路層與該至少一第二封裝模組。
  13. 一種內埋式元件封裝結構的製作方法,包括:提供一線路基板,包括一核心介電層以及一第一線路層,其中該核心介電層具有一第一表面、相對於該第一表面的一第二表面、貫穿該第一表面與該第二表面的一第一穿槽以及位於該第一表面的一第一卡槽,該第一卡槽連接該第一穿槽,且該第一線路層位於該第一表面上;提供一第一封裝模組,包括一載板、一第一元件以及一散熱元件,其中該第一元件設置該載板上,該散熱元件連接該第一元件,且該第一元件位於該載板與該散熱元件之間;以及使該載板卡合於該第一卡槽,以將該第一封裝模組埋設於該第一穿槽。
  14. 如申請專利範圍第13項所述的內埋式元件封裝結構的製作方法,其中該第一封裝模組的製作方法包括:提供該載板,並形成多個第一通孔與至少一第二通孔於該載板上;形成多個中介體於該些第一通孔; 使該第一元件以一主動元件表面電性連接於該些中介體;以及使該散熱元件罩覆於該第一元件,並透過至少一卡榫部卡合於該至少一第二通孔以固定於該載板上。
  15. 如申請專利範圍第14項所述的內埋式元件封裝結構的製作方法,其中該線路基板的製作方法包括:提供一核心板,包括該核心介電層以及位於該第一表面上的一第一金屬層;圖案化該第一金屬層以形成該第一線路層;以及形成該第一穿槽、至少一第二穿槽以及該第一卡槽於該核心介電層,其中該至少一第二穿槽貫穿該第一表面與該第二表面。
  16. 如申請專利範圍第15項所述的內埋式元件封裝結構的製作方法,更包括:形成一膠層於該第一表面;提供至少一第二封裝模組,包括相互堆疊的兩第二元件,並使該至少一第二封裝模組埋設於該至少一第二穿槽;形成一第一增層介電層於該第二表面並填入該至少一第二穿槽,並形成一第一增層金屬層於該第一增層介電層上;移除膠層;形成一第二增層介電層於該第一表面,並形成一第二增層金屬層於該第二增層介電層;圖案化該第一增層金屬層以形成一第一增層線路層,並形成 多個第一導電盲孔於該第一增層介電層,以電性連接該第一增層線路層與該至少一第二封裝模組;以及圖案化該第二增層金屬層以形成一第二增層線路層,並形成多個第二導電盲孔於該第二增層介電層,以電性連接該第二增層線路層與該第一線路層、電性連接該第二增層線路層與該些中介體以及電性連接該第二增層線路層與該至少一第二封裝模組。
  17. 如申請專利範圍第16項所述的內埋式元件封裝結構的製作方法,更包括:形成貫穿該第一增層介電層、該核心介電層與該第二增層介電層的至少一導通孔,以電性連接該第一增層線路層與該第二增層線路層。
  18. 如申請專利範圍第13項所述的內埋式元件封裝結構的製作方法,其中該第一封裝模組的製作方法包括:提供該載板,並形成多個通孔於該載板上;以及形成多個中介體於該些通孔。
  19. 如申請專利範圍第18項所述的內埋式元件封裝結構的製作方法,其中該線路基板還包括位於該二表面上的一第二線路層以及一第二卡槽,該線路基板的製作方法包括:提供一核心板,包括該核心介電層、位於該第一表面上的一第一金屬層以及位於該第二表面上的一第二金屬層;圖案化該第一金屬層與該第二金屬層,以分別形成該第一線路層與該第二線路層;以及 形成該第一穿槽、貫穿該第一表面與該第二表面的至少一第二穿槽的至少一第二穿槽、該第一卡槽以及該第二卡槽於該核心介電層。
  20. 如申請專利範圍第19項所述的內埋式元件封裝結構的製作方法,更包括:使該散熱元件卡合於該第二卡槽,並與該第一元件相連接;形成一膠層於該第一表面;以及提供至少一第二封裝模組,包括相互堆疊的兩第二元件,並使該至少一第二封裝模組埋設於該至少一第二穿槽。
  21. 如申請專利範圍第20項所述的內埋式元件封裝結構的製作方法,更包括在使該至少一第二封裝模組埋設於該至少一第二穿槽之後,形成一增層材料層於該第一表面與該第二表面,並填入該至少一第二穿槽以固定該至少一第二封裝模組,其中該增層材料層暴露出該第一線路層與該第二線路層;移除該膠層;形成一增層介電層於位於該第一表面上的增層材料層,並形成一增層金屬層於該增層介電層上;圖案化該增層金屬層以形成一增層線路層,並形成多個第一導電盲孔於該增層介電層,以電性連接該增層線路層與該些中介體以及電性連接該增層線路層與該至少一第二封裝模組;以及形成多個第二導電盲孔於增層材料層,其中該些第二導電盲 孔電性連接該至少一第二封裝模組。
  22. 如申請專利範圍第21項所述的內埋式元件封裝結構的製作方法,更包括:形成電性連接於該第二線路層與該些第二導電盲孔的多個銲球。
  23. 如申請專利範圍第16項所述的內埋式元件封裝結構的製作方法,其中該第二封裝模組的製作方法包括:a.形成多個貫孔於一介電層;b.形成一膠層於該介電層的其中一表面,以覆蓋該些貫孔;c.將多個第二元件分別設置於該些貫孔內,且由該膠層所固定;d.填入一介電材料於該些貫孔以固定該些第二元件;重複上述步驟a至d,以分別形成一第一封裝體與一第二封裝體;以及利用該第一封裝體與該第二封裝體形成多個該第二封裝模組。
  24. 如申請專利範圍第23項所述的內埋式元件封裝結構的製作方法,其中利用該第一封裝體與該第二封裝體以形成多個該第二封裝模組的製作方法包括:單體化該第一封裝體以形成多個第一封裝單元;單體化該第二封裝體以形成多個第二封裝單元;翻轉該些第二封裝單元,使各該第二裝單元的該膠層朝向對 應的該第一封裝單元的該膠層;以及移除連接各該第二封裝單元的該膠層,並使各該第一封裝單元疊置於對應的該第二封裝單元上,其中各該第一封裝單元的該膠層連接對應的該第二封裝單元。
TW103139412A 2014-11-13 2014-11-13 內埋式元件封裝結構及其製作方法 TWI581688B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
TW103139412A TWI581688B (zh) 2014-11-13 2014-11-13 內埋式元件封裝結構及其製作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW103139412A TWI581688B (zh) 2014-11-13 2014-11-13 內埋式元件封裝結構及其製作方法

Publications (2)

Publication Number Publication Date
TW201618631A TW201618631A (zh) 2016-05-16
TWI581688B true TWI581688B (zh) 2017-05-01

Family

ID=56509140

Family Applications (1)

Application Number Title Priority Date Filing Date
TW103139412A TWI581688B (zh) 2014-11-13 2014-11-13 內埋式元件封裝結構及其製作方法

Country Status (1)

Country Link
TW (1) TWI581688B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11470715B2 (en) 2020-07-14 2022-10-11 Unimicron Technology Corp. Embedded component structure and manufacturing method thereof

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI620356B (zh) 2016-10-07 2018-04-01 欣興電子股份有限公司 封裝結構及其製作方法
CN107978575B (zh) * 2016-10-21 2020-01-31 欣兴电子股份有限公司 封装结构及其制作方法
CN110310937B (zh) * 2018-03-20 2022-08-16 欣兴电子股份有限公司 内埋式元件结构及其制造方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200516736A (en) * 2003-11-05 2005-05-16 Siliconware Precision Industries Co Ltd Semiconductor package with heat sink
TW200629497A (en) * 2005-02-04 2006-08-16 Phoenix Prec Technology Corp Substrate structure embedded method with semiconductor chip and the method for making the same
TW201320273A (zh) * 2011-11-01 2013-05-16 Unimicron Technology Corp 嵌埋電容元件之封裝基板及其製法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200516736A (en) * 2003-11-05 2005-05-16 Siliconware Precision Industries Co Ltd Semiconductor package with heat sink
TW200629497A (en) * 2005-02-04 2006-08-16 Phoenix Prec Technology Corp Substrate structure embedded method with semiconductor chip and the method for making the same
TW201320273A (zh) * 2011-11-01 2013-05-16 Unimicron Technology Corp 嵌埋電容元件之封裝基板及其製法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11470715B2 (en) 2020-07-14 2022-10-11 Unimicron Technology Corp. Embedded component structure and manufacturing method thereof

Also Published As

Publication number Publication date
TW201618631A (zh) 2016-05-16

Similar Documents

Publication Publication Date Title
US9226382B2 (en) Printed wiring board
CN107787112B (zh) 具有电子元件的印刷电路板、其制造方法及电子元件模块
US8943683B2 (en) Fabricating method of embedded package structure
JP6669586B2 (ja) 半導体装置、半導体装置の製造方法
US20150003020A1 (en) Electronic component-embedded printed circuit board having cooling member
JP5093353B2 (ja) 部品内蔵モジュールの製造方法及び部品内蔵モジュール
JP2007081408A (ja) リジッド−フレキシブルパッケージオンパッケージ(pop)用印刷回路基板及びその製造方法
JP2009135162A (ja) 配線基板及び電子部品装置
JP2009105345A (ja) 板状部品内蔵配線基板
US10002825B2 (en) Method of fabricating package structure with an embedded electronic component
JP2016063130A (ja) プリント配線板および半導体パッケージ
JP2008205123A (ja) 電子部品内蔵型配線基板及びその実装部品
TWI581688B (zh) 內埋式元件封裝結構及其製作方法
JP2015211194A (ja) プリント配線板および半導体パッケージ、ならびにプリント配線板の製造方法
JP5179856B2 (ja) 配線基板内蔵用部品及びその製造方法、配線基板
JP2015225895A (ja) プリント配線板および半導体パッケージ、ならびにプリント配線板の製造方法
KR100816324B1 (ko) 칩 내장형 인쇄회로기판 및 그 제조방법
JP2006237517A (ja) 回路装置およびその製造方法
JP6228851B2 (ja) 配線基板、配線基板の製造方法
KR102356810B1 (ko) 전자부품내장형 인쇄회로기판 및 그 제조방법
US20150156882A1 (en) Printed circuit board, manufacturing method thereof, and semiconductor package
US10897823B2 (en) Circuit board, package structure and method of manufacturing the same
KR100888561B1 (ko) 능동소자 내장형 인쇄회로기판 제조 방법
KR101092945B1 (ko) 패키지 기판, 이를 구비한 전자소자 패키지, 및 패키지 기판 제조 방법
JP2017143096A (ja) 配線基板、半導体装置及び配線基板の製造方法