TW202134489A - 砷化鎵單晶基板及砷化鎵單晶基板之製造方法 - Google Patents

砷化鎵單晶基板及砷化鎵單晶基板之製造方法 Download PDF

Info

Publication number
TW202134489A
TW202134489A TW109130215A TW109130215A TW202134489A TW 202134489 A TW202134489 A TW 202134489A TW 109130215 A TW109130215 A TW 109130215A TW 109130215 A TW109130215 A TW 109130215A TW 202134489 A TW202134489 A TW 202134489A
Authority
TW
Taiwan
Prior art keywords
single crystal
crystal substrate
main surface
gaas single
gallium arsenide
Prior art date
Application number
TW109130215A
Other languages
English (en)
Inventor
上松康二
佐藤一成
中西文毅
Original Assignee
日商住友電氣工業股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日商住友電氣工業股份有限公司 filed Critical 日商住友電氣工業股份有限公司
Publication of TW202134489A publication Critical patent/TW202134489A/zh

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/40—AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C30B29/42—Gallium arsenide
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B33/00—After-treatment of single crystals or homogeneous polycrystalline material with defined structure
    • C30B33/005—Oxydation
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B33/00—After-treatment of single crystals or homogeneous polycrystalline material with defined structure
    • C30B33/02—Heat treatment
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N23/00—Investigating or analysing materials by the use of wave or particle radiation, e.g. X-rays or neutrons, not covered by groups G01N3/00 – G01N17/00, G01N21/00 or G01N22/00
    • G01N23/22—Investigating or analysing materials by the use of wave or particle radiation, e.g. X-rays or neutrons, not covered by groups G01N3/00 – G01N17/00, G01N21/00 or G01N22/00 by measuring secondary emission from the material
    • G01N23/227—Measuring photoelectric effect, e.g. photoelectron emission microscopy [PEEM]
    • G01N23/2273—Measuring photoelectron spectrum, e.g. electron spectroscopy for chemical analysis [ESCA] or X-ray photoelectron spectroscopy [XPS]

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Thermal Sciences (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Analysing Materials By The Use Of Radiation (AREA)

Abstract

一種砷化鎵單晶基板，其具有主面，於藉由X射線光電子光譜法對主面進行測定時，作為三氧化二砷存在之As原子數相對於作為五氧化二砷存在之As原子數之比為2以上，上述X射線光電子光譜法係使用能量為150 eV之X射線且將光電子之提取角度設定為5°。主面之算術平均粗糙度(Ra)為0.3 nm以下。

Description

砷化鎵單晶基板及砷化鎵單晶基板之製造方法
本發明係關於一種砷化鎵單晶基板及砷化鎵單晶基板之製造方法。本申請案主張基於2020年3月2日申請之國際申請案PCT/JP2020/008590之優先權。該申請案記載之所有記載內容藉由參照而引用於本說明書中。
國際公開第2014/124980號(專利文獻1)揭示了一種砷化鎵基板之製造方法。即，上述製造方法包含以下a)至d)步驟： a)準備砷化鎵基板； b)利用紫外線照射及/或臭氧氣體，於乾燥狀態下對砷化鎵基板之至少一表面進行氧化處理； c-1)使砷化鎵基板之上述至少一表面與鹼性水溶液接觸； c-2)其後，使砷化鎵基板之上述至少一表面與水接觸； c-3)其後，使砷化鎵基板之上述至少一表面與酸性水溶液接觸； c-4)其後，進而使砷化鎵基板之上述至少一表面與水接觸； d)對砷化鎵基板進行馬蘭葛尼乾燥。 [先前技術文獻] [專利文獻]
[專利文獻1]國際公開第2014/124980號 [專利文獻2]日本專利特開平10-36199號公報 [專利文獻3]日本專利特開平10-12577號公報 [非專利文獻]
[非專利文獻1]「利用Tpp-2M式之電子之非彈性平均自由程之推定法」、Journal of Surface Analysis、Vol.1、No.2、1995 [非專利文獻2]廣田幸弘等著之「利用超音波-超純水洗淨法形成低缺陷、潔淨之GaAs表面」、表面科學、1991、第12卷第6號、第380頁-第392頁 [非專利文獻3]角田光雄著之「電子材料之洗淨」、油化學、1986、第35卷第10號、第867頁-第872頁
本發明之砷化鎵單晶基板具有主面，於藉由X射線光電子光譜法對上述主面進行測定時，作為三氧化二砷存在之As原子數相對於作為五氧化二砷存在之As原子數之比為2以上，上述X射線光電子光譜法係使用能量為150 eV之X射線且將光電子之提取角度(take-off angle(TOA))設定為5°。主面之算術平均粗糙度Ra為0.3 nm以下。
本發明之砷化鎵單晶基板之製造方法具備以下步驟：一面於100℃以上200℃以下之加熱條件下對砷化鎵單晶基板前驅物進行加熱，一面利用臭氧氣體及紫外線之至少一者於上述砷化鎵單晶基板前驅物之主面形成氧化膜；使上述主面與酸性水溶液接觸，而對上述氧化膜進行蝕刻。
[本發明所欲解決之問題] 可知LPD(Light Point Defect，亮點缺陷)係磊晶膜之表面缺陷之一，其數量增大會導致裝置特性降低。LPD係藉由對磊晶膜之表面照射光而對表面之平滑性(有無階差)進行評價時所用之用語，LPD之個數越多，於磊晶膜之表面便存在越多階差。該階差例如來源於使磊晶膜生長於砷化鎵單晶基板時產生之積層缺陷(疊差(stacking fault))。由於該積層缺陷取決於砷化鎵單晶基板之表面之平滑性，故而要求藉由實現表面之平滑性較高之砷化鎵單晶基板來減少LPD之個數。對於專利文獻1揭示之砷化鎵單晶基板，亦存在要求更進一步減少LPD之個數之情形。
鑒於以上所述，本發明之目的在於，提供一種可形成LPD之個數減少之磊晶膜的砷化鎵單晶基板及砷化鎵單晶基板之製造方法。
[本發明之實施方式之說明] 首先，列出本發明之實施態樣，並進行說明。
[1]本發明之一態樣之砷化鎵單晶基板具有主面，於藉由X射線光電子光譜法對上述主面進行測定時，作為三氧化二砷存在之As原子數相對於作為五氧化二砷存在之As原子數之比為2以上，上述X射線光電子光譜法係使用能量為150 eV之X射線且將光電子之提取角度設定為5°。主面之算術平均粗糙度Ra為0.3 nm以下。具備此種特徵之砷化鎵單晶基板之主面之平滑性提高，詳細機制尚不明確。進而，三氧化二砷相比於五氧化二砷，更易於藉由加熱處理而分解。由此，於形成磊晶膜時之加熱處理中，存在於砷化鎵單晶基板之主面之As氧化物被均一地去除，砷化鎵單晶基板之主面變得更平滑。其結果，於上述主面形成有磊晶膜之情形時，可減少磊晶膜之膜表面之LPD之個數。
[2]於藉由上述X射線光電子光譜法對主面進行測定時，作為三氧化二砷存在之As原子數相對於作為五氧化二砷存在之As原子數之比較佳為5以上。藉此，可更進一步提高砷化鎵單晶基板之主面之平滑性，因此，於上述主面形成有磊晶膜之情形時，可更進一步減少磊晶膜之膜表面之LPD之個數。
[3]上述主面較佳為相對於(100)面具有0.01°以上15°以下之偏離角之面。藉此，上述主面成為電特性及光學特性優異之面。因此，於本發明中，可於砷化鎵單晶基板之電特性及光學特性優異之面形成磊晶膜，於該情形時，可減少磊晶膜之膜表面之LPD之個數。
[4]上述砷化鎵單晶基板較佳為具有75 mm以上300 mm以下之直徑之圓盤狀。如下所述，於本發明中，可應用具有75 mm以上之直徑之大型基板作為砷化鎵單晶基板之形狀。藉此，可於具有75 mm以上之直徑之大型砷化鎵單晶基板之主面之表面形成磊晶膜，於該情形時，可減少磊晶膜之膜表面之LPD之個數。
[5]於上述砷化鎵單晶基板中，藉由X射線光電子光譜法對主面上之9個測定點進行測定時之、作為三氧化二砷存在之As原子數相對於作為五氧化二砷存在之As原子數之比之標準偏差較佳為1以下。將直徑設為Dmm，將通過主面之中心、於主面上相互正交之2軸設為X軸及Y軸，此時，9個測定點之X軸及Y軸之座標(X, Y)為(0, 0)、(D/4, 0)、(0, D/4)、(-D/4, 0)、(0, -D/4)、((D-40)/81/2 , (D-40)/81/2 )、(-(D-40)/81/2 , (D-40)/81/2 )、(-(D-40)/81/2 , -(D-40)/81/2 )及((D-40)/81/2 , -(D-40)/81/2 )。藉此，即便於具有75 mm以上之直徑之大型砷化鎵單晶基板之情形時，亦可均一地減少形成於其主面之表面的磊晶膜之膜表面之LPD之個數。
[6]上述砷化鎵單晶基板之直徑較佳為150 mm以上200 mm以下。如下所述之實施例(試樣1至試樣3、及試樣8)中所示，即便於直徑為150 mm以上200 mm以下之大型GaAs單晶基板之主面，亦可形成磊晶膜，於該情形時，可減少磊晶膜之膜表面之LPD之個數。
[7]本發明之一態樣之砷化鎵單晶基板具有主面。砷化鎵單晶基板係具有75 mm以上300 mm以下之直徑之圓盤狀。藉由X射線光電子光譜法對主面上之9個測定點進行測定時之、作為三氧化二砷存在之As原子數相對於作為五氧化二砷存在之As原子數之比之平均值為2以上，上述比之標準偏差為1以下，上述X射線光電子光譜法係使用能量為150 eV之X射線且將光電子之提取角度設定為5°。將直徑設為Dmm，將通過主面之中心、於主面上相互正交之2軸設為X軸及Y軸，此時，9個測定點之X軸及Y軸之座標(X, Y)為(0, 0)、(D/4, 0)、(0, D/4)、(-D/4, 0)、(0, -D/4)、((D-40)/81/2 , (D-40)/81/2 )、(-(D-40)/81/2 , (D-40)/81/2 )、(-(D-40)/81/2 , -(D-40)/81/2 )及((D-40)/81/2 , -(D-40)/81/2 )。9個測定點之算術平均粗糙度Ra之平均值為0.3 nm以下。即便藉由該構成，於主面形成有磊晶膜之情形時，亦可減少磊晶膜之膜表面之LPD之個數。進而，即便於具有75 mm以上之直徑之大型砷化鎵單晶基板之情形時，亦可均一地減少形成於其主面之表面的磊晶膜之膜表面之LPD之個數。
[8]本發明之一態樣之砷化鎵單晶基板之製造方法具備以下步驟：一面於100℃以上200℃以下之加熱條件下對砷化鎵單晶基板前驅物進行加熱，一面利用臭氧氣體及紫外線之至少一者於上述砷化鎵單晶基板前驅物之主面形成氧化膜；使上述主面與酸性水溶液接觸，而對上述氧化膜進行蝕刻。具備此種特徵之砷化鎵單晶基板之製造方法可獲得於主面形成有磊晶膜之情形時、磊晶膜之膜表面之LPD之個數減少之砷化鎵單晶基板。
[9]上述加熱條件較佳為150℃以上200℃以下。藉此，可獲得於主面形成有磊晶膜之情形時、磊晶膜之膜表面之LPD之個數進一步減少之砷化鎵單晶基板。
[10]上述酸性水溶液較佳為包含氫氟酸之溶液。藉此，可容易地去除形成於砷化鎵單晶基板前驅物之上述主面之上述氧化膜。
[11]上述砷化鎵單晶基板之製造方法較佳為進而具備以下步驟：於上述進行蝕刻之步驟後，藉由X射線光電子光譜法對上述主面進行測定，對作為三氧化二砷存在之As原子數相對於作為五氧化二砷存在之As原子數之比進行分析，上述X射線光電子光譜法係使用能量為150 eV之X射線且將光電子之提取角度設定為5°。藉此，可對上述主面之極薄表面準確地進行分析，因此，可容易地獲得於主面形成有磊晶膜之情形時、磊晶膜之膜表面之LPD之個數減少之砷化鎵單晶基板。
[詳細之本發明之實施方式] 以下，對於本發明之實施方式(以下亦記作「本實施方式」)，參照圖式詳細進行說明。於本說明書中，「A～B」之形式之記法意指範圍之上限下限(即A以上B以下)，於A無單位之記載、僅B有單位之記載之情形時，A之單位與B之單位相同。進而，於本說明書中藉由化學式表示化合物等之情形時，於未特別限定原子比時則包括先前公知之所有原子比，應未必僅限定於化學計量範圍。例如記載為「AlGaAs」之情形時，構成AlGaAs之原子比未限定於Al：Ga：As＝0.5：0.5：1，而是包括先前公知之所有原子比。除「AlGaAs」以外之化合物之記載之情形時，亦同樣如此。
[砷化鎵單晶基板] 本實施方式之砷化鎵單晶基板(以下亦記作「GaAs單晶基板」)係具有主面之GaAs單晶基板。其中，主面係形成有磊晶膜之面。於藉由X射線光電子光譜法對上述主面進行測定時，作為三氧化二砷存在之As原子數相對於作為五氧化二砷存在之As原子數之比為2以上，上述X射線光電子光譜法係使用能量為150 eV之X射線且將光電子之提取角度設定為5°。主面之算術平均粗糙度Ra為0.3 nm以下。具備此種特徵之GaAs單晶基板其主面之平滑性提高。進而，三氧化二砷相比於五氧化二砷，更易於藉由加熱處理而分解。由此，於形成磊晶膜時之加熱處理中，存在於砷化鎵單晶基板之主面之As氧化物被均一地去除，砷化鎵單晶基板之主面變得更平滑。其結果，於上述主面形成有磊晶膜之情形時，可減少磊晶膜之膜表面之LPD之個數。
本發明人等於開發可形成LPD之個數減少之磊晶膜之GaAs單晶基板之過程中，著眼於與先前相比可對GaAs單晶基板之主面之狀態更準確地進行分析之、使用輻射光之X射線光電子光譜法(X-ray Photoelectron Spectroscopy(XPS))。具體而言，嘗試藉由執行X射線光電子光譜法，特定出GaAs單晶基板之主面之平滑性降低之原因且消除上述原因，藉此獲得可形成LPD之個數減少之磊晶膜的GaAs單晶基板。其中，X射線光電子光譜法係指以下分析方法，其係對試樣照射X射線，對自上述試樣發射之光電子之動能之分佈進行測定，藉此獲得有關存在於上述試樣之表面之元素之種類、存在量、化學鍵結狀態等之見解。
先前，於藉由X射線光電子光譜法對GaAs單晶基板之主面進行測定之情形時，上述X射線光電子光譜法係使用能量固定於1.5 keV附近之X射線(硬X射線)而執行。例如，於「廣田幸弘等著之「利用超音波-超純水洗淨法形成低缺陷、潔淨之GaAs表面」、表面科學、1991、第12卷第6號、第380頁-第392頁」(非專利文獻2)及「角田光雄著之「電子材料之洗淨」、油化學、1986、第35卷第10號、第867頁-第872頁」」(非專利文獻3)中，揭示了一種使用1253.6 eV之X射線源之X射線光電子光譜法。於使用固定於1.5 keV附近之X射線之情形時，關於GaAs單晶基板之主面之狀態，可知成為使自GaAs單晶基板之主面至深度5 nm之區域平均化之狀態。上述區域若換算成原子層，則相當於約20個原子層。由此，先前之X射線光電子光譜法難以對GaAs單晶基板之主面之狀態準確地進行分析。
與此相對，於本發明中，藉由使用能量為150 eV之X射線(軟X射線)且將光電子之提取角度設定為5°之條件(以下亦記作「特定條件」)之X射線光電子光譜法，對GaAs單晶基板之主面進行測定。藉由使用低能量之軟X射線，且對提取角度較低之光電子進行檢測，可對GaAs單晶基板之主面之極薄表面進行分析。具體而言，藉由上述特定條件，可對GaAs單晶基板之主面之深度0.15 nm之區域進行分析。上述區域若換算成原子層，則相當於約1個原子層，因此，與先前相比可對GaAs單晶基板之主面之狀態進一步更準確地進行分析。
如下所述之實施例(試樣1至試樣3)中所示，於藉由上述特定條件之X射線光電子光譜法對本實施方式之GaAs單晶基板之主面進行測定時，作為三氧化二砷存在之As原子數相對於作為五氧化二砷存在之As原子數之比為2以上。主面之算術平均粗糙度Ra為0.3 nm以下。作為三氧化二砷存在之As原子數及作為五氧化二砷存在之As原子數如下所述，由藉由利用X射線光電子光譜法之測定所得之As3d光譜而算出。於使磊晶膜生長於此種GaAs單晶基板之主面之情形時，於上述磊晶膜之每1 cm2 膜表面，轉換成等面積圓形時直徑為18 μm以上之LPD之個數未達4。於本說明書中，磊晶膜之「膜表面」係指磊晶膜之砷化鎵單晶基板側之相反側之表面。
與此相對，如下所述之比較例(試樣4至試樣7)中所示，於藉由上述特定條件之X射線光電子光譜法對先前之GaAs單晶基板之主面進行測定時，作為三氧化二砷存在之As原子數相對於作為五氧化二砷存在之As原子數之比未達2。於使磊晶膜生長於此種GaAs單晶基板之主面之情形時，於上述磊晶膜之每1 cm2 膜表面，轉換成等面積圓形時直徑為18 μm以上之LPD之個數超過4。
如此，本發明人等首次發現，形成於GaAs單晶基板之主面上之磊晶膜之膜表面之LPD之個數依存於該主面之極薄表面之、作為三氧化二砷存在之As原子數相對於作為五氧化二砷存在之As原子數之比。以下，將作為三氧化二砷存在之As原子數相對於作為五氧化二砷存在之As原子數之比亦記作「比As(3+)/As(5+)」。
於砷化鎵單晶體中，砷可析出於晶界。析出之砷之尺寸通常為次微米級。於砷化鎵單晶體中，於砷析出之部位易氧化，且更深入地氧化。於此種部位，五氧化二砷之量變多。於由含有析出之砷之砷化鎵單晶體製作GaAs單晶基板之情形時，即便對GaAs單晶基板之主面進行去除氧化膜之蝕刻處理，亦殘存一部分氧化膜。由此，推測於主面之極薄表面之作為五氧化二砷存在之As原子數較多之GaAs單晶基板之情形時，殘存於主面之極薄表面之氧化膜較多，主面之平滑性較低。
另一方面，於本實施方式之GaAs單晶基板之主面之極薄表面之情形時，比As(3+)/As(5+)為2以上。藉此，於本實施方式之GaAs單晶基板之情形時，由析出於晶粒間之砷所導致之氧化膜之殘存較少，主面之平滑性改善，因此，於上述主面形成有磊晶膜之情形時，可減少磊晶膜之膜表面之LPD之個數。
進而，三氧化二砷相比於五氧化二砷，更易於藉由加熱處理而分解。由此，於主面之極薄表面之比As(3+)/As(5+)為2以上之GaAs單晶基板之情形時，於形成磊晶膜時之加熱處理中，存在於主面之氧化砷被均一地去除，砷化鎵單晶基板之主面變得更平滑。其結果，於上述主面形成有磊晶膜之情形時，可減少磊晶膜之膜表面之LPD之個數。
再者，比As(3+)/As(5+)無需於GaAs單晶基板之主面之所有點均為2以上。GaAs單晶基板之主面之複數個點之比As(3+)/As(5+)之平均值為2以上即可。
藉由上述特定條件之X射線光電子光譜法對GaAs單晶基板之主面進行測定時之比As(3+)/As(5+)之上限應並無特別限制，理想而言可為無限大。
本實施方式之GaAs單晶基板例如可藉由執行下述之GaAs單晶基板之製造方法而獲得。
於藉由上述特定條件之X射線光電子光譜法對本實施方式之GaAs單晶基板之主面進行測定時，比As(3+)/As(5+)較佳為5以上。藉此，GaAs單晶基板可更進一步減少磊晶膜之膜表面之LPD之個數。
＜利用X射線光電子光譜法對GaAs單晶基板之主面進行分析＞ (分析系統) 圖1係模式性地表示利用X射線光電子光譜法之分析系統之構成之圖。如圖1所示，分析系統100包含X射線產生設備10、真空容器20及電子分光器30。X射線產生設備10、真空容器20及電子分光器30依序連結。X射線產生設備10、真空容器20及電子分光器30之內部空間維持為超高真空。X射線產生設備10、真空容器20及電子分光器30之內部空間之壓力例如為4×10-7 Pa。
X射線產生設備10產生稱作輻射光之X射線。作為X射線產生設備10，例如可使用佐賀縣立九州同步加速器光研究中心內之光束線「BL17」。
X射線產生設備10產生能量為150 eV之X射線，對設置於真空容器20內之GaAs單晶基板1照射X射線。圖1例示之X射線產生設備10具有X射線源11、狹縫12、14、及光柵13。狹縫12、14分別配置於光柵(分光器)13之上游側及下游側。狹縫12、14例如為四象限狹縫。
X射線源11於圓形加速器內藉由利用偏轉電磁鐵之磁場使高能量電子之行進方向彎曲，藉此，輸出於沿行進方向之切線之方向放射之輻射光(X射線)。
自X射線源11發出之X射線為高亮度。具體而言，自X射線源11發出之、1秒鐘內發出之X射線之光子數為109 photons/s。然而，自X射線源11發出之X射線之亮度(強度)隨時間衰減。例如，啟動X射線源11後過11小時後發出之X射線之亮度為剛啟動時發出之X射線之亮度之1/3。
自X射線源11發出之X射線藉由未圖示之平行鏡等而平行化。經平行化之一部分X射線通過狹縫12。通過狹縫12之X射線藉由光柵13而單色化。狹縫14對經單色化之X射線之範圍進行限制。
自X射線產生設備10照射之X射線之能量係藉由狹縫12、14之狹縫寬及光柵13之刻線密度而確定。例如，將狹縫12、14之狹縫寬設為30 μm，使用中心之刻線密度為400 l/mm之光柵13，對光柵之出射角進行調整，藉此，自X射線產生設備10照射150±0.05 eV之X射線。
當來自X射線產生設備10之X射線照射至設置於真空容器20內之GaAs單晶基板1時，光電子自GaAs單晶基板1發射。
電子分光器30對自GaAs單晶基板1發射之光電子之動能分佈進行測定。電子分光器30具有半球型分析儀及檢測器。半球型分析儀對光電子進行分光。檢測器對各能量之光電子之數量進行計數。
自X射線產生設備10入射至GaAs單晶基板1之X射線之行進方向、與GaAs單晶基板1之主面1m所成之角度θ1 可變。又，自GaAs單晶基板1發射之光電子中之被電子分光器30捕捉之光電子之行進方向、與GaAs單晶基板1之主面1m所成之角度(以下記作「提取角度θ2 」)亦可變。於本實施方式中，提取角度θ2 設定為5°。角度θ1 並無特別限定，例如設定為85°。
作為電子分光器30，例如可使用Scienta Omicron公司製造之高分辨度XPS分析裝置「R3000」。
(作為分析對象之極薄表面之深度) 藉由X射線之照射而於GaAs單晶基板1產生之光電子藉由非彈性散射，容易喪失能量。由此，僅GaAs單晶基板1中產生之光電子中之一部分保持產生時之能量而於真空中脫出並到達電子分光器30。自表面脫出之光電子產生於相當於光電子之非彈性平均自由程(Inelastic Mean Free Path(IMFP))之3倍程度之深度。由此，作為分析對象之表面深度d(nm)藉由以下[數1]表示。於[數1]中，λ(nm)係IMFP值，θ2 係提取角度。
[數1]
Figure 02_image001
如「「利用Tpp-2M式之電子之非彈性平均自由程之推定法」、Journal of Surface Analysis、Vol.1、No.2、1995」(非專利文獻1)所示，λ(Å)藉由以下[數2]表示。
[數2]
Figure 02_image003
於[數2]中，AW 表示原子量或分子量，Nv 表示每1原子或1分子之價電子數，Ep 表示自由電子之電漿子能量(eV)，ρ表示密度(g/cm3 )，Eg 表示帶隙能(eV)。又，E表示光電子之動能(eV)，其係由所照射之X射線之能量(eV)、及電子與原子核之鍵結能(eV)而算出。
利用上述[數1]及[數2]，計算表面深度d(nm)。再者，利用[數2]所計算之λ(Å)換算成單位nm後，代入[數1]。利用上述[數1]及[數2]、與五氧化二砷及三氧化二砷中之As原子之3d電子有關之各種參數值、X射線之能量150 eV所計算之表面深度d為約0.15 nm。即，於藉由上述特定條件之X射線光電子光譜法對GaAs單晶基板1之主面1m進行測定時，對存在於該主面之深度0.15 nm之區域之原子之狀態進行分析。
(作為三氧化二砷存在之As原子數相對於作為五氧化二砷存在之As原子數之比之算出方法) 以下，基於圖2，對於利用X射線光電子光譜法算出GaAs單晶基板之極薄表面之作為三氧化二砷存在之As原子數相對於作為五氧化二砷存在之As原子數之比之方法進行說明，該X射線光電子光譜法係將輻射光作為X射線源。
對於GaAs單晶基板之主面之表面，使用能量為150 eV之X射線，利用上述X射線光電子光譜法進行分析。藉由該分析之執行，獲得自GaAs單晶基板發射之光電子之動能分佈。
自GaAs單晶基板發射之光電子之動能E係利用所照射之X射線之能量hν(eV)、GaAs單晶基板內之電子之鍵結能EB (eV)、功函數
Figure 02_image005
(eV)藉由下式而表示。 E＝hν－EB －
Figure 02_image005
利用上述式，由自GaAs單晶基板發射之光電子之動能分佈，生成表示電子之鍵結能分佈之光譜。於本實施方式中，生成As3d光譜，該As3d光譜表示自存在於GaAs單晶基板之主面之極薄表面之As原子之3d軌道發射之電子之鍵結能分佈。其中，於本說明書中，「As3d光譜」係指表示自As原子(包含於As氧化物及GaAs之As原子)之3d軌道發射之光電子之信號強度之光譜。
進而，於上述利用X射線光電子光譜法之分析中，就準確地測定之觀點而言，較佳為藉由對特定之鍵結能之範圍進行窄掃描(narrow scan)而獲得As3d光譜。具體而言，藉由對鍵結能為37～52 eV之範圍進行窄掃描，可於將上述範圍作為橫軸、將信號強度作為縱軸之曲線圖中表示As3d光譜。
窄掃描係按照將能量間隔設為0.02 eV、將各能量值之累計時間設為100 ms、將累計次數設為50次之條件而執行。又，能量解析力E/ΔE為3480。
於GaAs單晶基板之主面之極薄表面，可存在作為GaAs存在之As原子(亦即與Ga鍵結之As原子)、作為三氧化二砷存在之As原子、及作為五氧化二砷存在之As原子。該等As原子之3d軌道電子之鍵結能相互不同。進而，於作為GaAs存在之As原子之3d軌道上，存在具有與向上旋轉對應之鍵結能之電子、與具有與向下旋轉對應之鍵結能之電子。
作為五氧化二砷存在之As原子之3d軌道電子之鍵結能為約45.8 eV。作為三氧化二砷存在之As原子之3d軌道電子之鍵結能為約44.5 eV。作為GaAs存在之As原子之、旋轉方向相互不同之2個3d軌道電子之鍵結能為約41.8 eV及約41.0 eV。如此，存在於GaAs單晶基板之主面之極薄表面之As原子中，可存在具有相互不同之4個鍵結能之3d軌道電子。
對此，對於As3d光譜，利用Microsoft公司之表計算軟體「Excel」(註冊商標)版本2016執行以下解析。
首先，對於As3d光譜中除41～47 eV之範圍以外之區域，藉由最小平方法求出近似直線，將該近似直線確定為基線。繼而，將As3d光譜與基線之差量確定為基線改正後之As3d光譜。
圖2係表示基線改正後之As3d光譜之一例之曲線圖。於圖2中，表示有與基線改正後之As3d光譜對應之實線L。
如上所述，存在於GaAs單晶基板之主面之極薄表面之As原子中，可存在具有相互不同之4個鍵結能之3d軌道電子。由此，準備以下4個高斯函數Y1、Y2、Y3及Y4。 Y1＝a1＊exp｛(-(X－b1)2 )/c12 ｝ Y2＝a2＊exp｛(-(X－b2)2 )/c22 ｝ Y3＝a3＊exp｛(-(X－b3)2 )/c32 ｝ Y4＝a4＊exp｛(-(X－b4)2 )/c42 ｝ 高斯函數Y1、Y2表示與作為GaAs存在之As原子之、旋轉方向相互不同之2個3d軌道電子對應之峰成分。高斯函數Y3表示與作為三氧化二砷存在之As原子之3d軌道電子對應之峰成分。高斯函數Y4表示與作為五氧化二砷存在之As原子之3d軌道電子對應之峰成分。
利用求解器使變數a1、a2、a3、a4、b1、b2、b3、b4、c1、c2、c3、c4之12個參數最佳化，以使鍵結能為37～52 eV之、修正後之As3d光譜與合計高斯函數Y1、Y2、Y3及Y4而得之擬合函數Y之差量為最小。
再者，可於以下制約條件下執行12個參數之最佳化。 ・變數a1、a2、a3、a4為1以上。 ・40.5≦b1≦41.5 ・41.5≦b2≦42.2 ・44.3≦b3≦44.7 ・45.7≦b4≦45.9 ・0.2≦c1≦0.95 ・0.2≦c2≦0.95 ・0.2≦c3≦0.95 ・0.2≦c4≦1.2
於圖2中，單點鏈線L1、二點鏈線L2、虛線L3、L4分別與最佳化之高斯函數Y1、Y2、Y3及Y4對應。點線L5與擬合函數Y對應。
最佳化之高斯函數Y3與橫軸(X軸)之間之面積s3與自作為三氧化二砷存在之As原子之3d軌道發射之光電子之個數對應。同樣，最佳化之高斯函數Y4與橫軸(X軸)之間之面積s4與自作為五氧化二砷存在之As原子之3d軌道發射之光電子之個數對應。由此，算出s3/s4，作為三氧化二砷存在之As原子數相對於作為五氧化二砷存在之As原子數之比(比As(3+)/As(5+))。
＜GaAs單晶基板之偏離角＞ 本實施方式之GaAs單晶基板之主面較佳為相對於(100)面具有0.01°以上15°以下之偏離角之面。於上述主面係相對於(100)面具有0.01°以上15°以下之偏離角之面之情形時，可於GaAs單晶基板中具有電特性及光學特性優異之方位之面，形成LPD之個數減少之磊晶膜。因此，可將減少LPD個數之效果有效用於提高GaAs單晶基板之裝置特性。GaAs單晶基板之主面更佳為相對於(100)面具有0.2°以上6°以下之偏離角之面。GaAs單晶基板之上述主面最佳為相對於(100)面具有2°±0.2°(1.8～2.2°)之偏離角之面。
對於GaAs單晶基板之主面之相對於(100)面之偏離角，可藉由利用先前公知之單晶方位測定裝置(例如商品名：「X'Pert PRO MRD」，Malvern Panalytical公司製造)進行測定。
＜GaAs單晶基板之形狀＞ 本實施方式之GaAs單晶基板較佳為具有75 mm以上300 mm以下之直徑之圓盤狀之形狀。即，本發明可提供一種具有75 mm以上300 mm以下之直徑之大型GaAs單晶基板。GaAs單晶基板更佳為具有100 mm以上300 mm以下之直徑之圓盤狀之形狀。進而，GaAs單晶基板進而更佳為具有150 mm以上300 mm以下之直徑之圓盤狀之形狀。進而，GaAs單晶基板進而更佳為具有150 mm以上200 mm以下之直徑之圓盤狀之形狀。藉此，於具有75 mm以上之直徑之大型GaAs單晶基板之主面之表面形成磊晶膜之情形時，可減少磊晶膜之膜表面之LPD數。
其中，於本說明書中，「75 mm之直徑」之GaAs單晶基板包含3英吋之GaAs單晶基板。「100 mm之直徑」之GaAs單晶基板包含4英吋之GaAs單晶基板。同樣，「150 mm之直徑」之GaAs單晶基板包含6英吋之GaAs單晶基板。「200 mm之直徑」之GaAs單晶基板包含8英吋之GaAs單晶基板。「300 mm之直徑」之GaAs單晶基板包含12英吋之GaAs單晶基板。
＜GaAs單晶基板之表面粗糙度＞ 進而，GaAs單晶基板之藉由算術平均粗糙度Ra所表示之基板之主面之表面粗糙度較佳為0.3 nm以下。藉此，可進一步提高GaAs單晶基板之主面之表面之平滑性，因此，可形成LPD之個數更進一步減少之磊晶膜。GaAs單晶基板之主面之算術平均粗糙度Ra更佳為0.2 nm以下，進而更佳為0.1 nm以下。
再者，算術平均粗糙度Ra無需於GaAs單晶基板之主面之所有點為0.3 nm以下。GaAs單晶基板之主面之複數個點之算術平均粗糙度Ra之平均值為0.3 nm以下即可。
對於GaAs單晶基板之算術平均粗糙度(Ra)，可藉由利用先前公知之表面粗糙度測定裝置(例如商品名：「Dimension Edge」，Bruker公司製造)進行測定。
＜GaAs單晶基板之主面之缺陷密度＞ 於GaAs單晶基板為半絕緣性之情形時，GaAs單晶基板之主面之缺陷密度較佳為6000個/cm2 以下。半絕緣性之GaAs單晶基板之電阻率(亦稱作比電阻)為8×107 Ω・cm以上。
於GaAs單晶基板為導電性之情形時，GaAs單晶基板之主面之缺陷密度較佳為1000個/cm2 以下。導電性之GaAs單晶基板之電阻率(亦稱作比電阻)為15×10-3 Ω・cm以下。
缺陷密度係位錯缺陷之密度，其係例如於生成腐蝕坑後，利用光學顯微鏡對其表面進行觀察，藉此而測定。腐蝕坑係利用化學藥品對結晶表面進行處理時出現之表面之腐蝕孔。腐蝕孔對應於位錯與結晶表面交叉之點，該位錯係線狀之結晶之晶格缺陷。由此，可藉由算出腐蝕坑之個數，而對缺陷密度進行測定。
對形成於GaAs單晶基板之主面之腐蝕坑之個數之算出方法進行說明。首先，將GaAs單晶基板之表面於500℃之熔融氫氧化鉀中浸漬10分鐘。浸漬之方法可使用先前公知之方法。其次，將GaAs單晶基板自上述熔融氫氧化鉀中取出，利用公知之光學顯微鏡(例如商品名：「ECLIPSE(註冊商標)LV150N」，Nikon股份有限公司製造)以100倍之倍率(1視野為1 mm見方(方形)之尺寸、即1 mm×1 mm之尺寸)對其主面(例如｛100｝just面)上之圓形區域進行觀察，藉此，對1視野內之腐蝕坑之個數進行計數。於該情形時，腐蝕坑之個數係藉由使GaAs單晶基板移動等而以不重複、且無遺漏之方式設定視野，藉而將全部圓形區域作為對象算出。於此，於1視野內出現圓形區域之邊界(內外)之情形時，若該視野內圓形區域之外亦存在腐蝕坑，則亦將其計算在內。
＜GaAs單晶基板之主面之均一性＞ 於本實施方式之GaAs單晶基板之主面，比As(3+)/As(5+)較佳為均一。例如，藉由X射線光電子光譜法對主面上之9個測定點進行測定時之比As(3+)/As(5+)之標準偏差較佳為1以下。
對於GaAs單晶基板之主面之算術平均粗糙度Ra之平均值之算出方法進行說明。算術平均粗糙度Ra之測定係使用原子力顯微鏡(AFM(Atomic Force Microscope))。進行1個測定之區域之形狀為正方形。該正方形之1邊之尺寸為1 μm。主面上之測定點之位置係該正方形之中心、即重心。對於主面上之9個測定點，分別測定算術平均粗糙度Ra。藉由將所測定之9個算術平均粗糙度Ra之值之和除以9，而算出算術平均粗糙度Ra之平均值。算術平均粗糙度Ra之平均值較佳為0.3 nm以下。
9個測定點係以相互之距離儘可能大之方式預先設定。例如，於具有75 mm以上300 mm以下之直徑之GaAs單晶基板之情形時，9個測定點如下設定。
為了評價利用GaAs單晶基板之主面之比As(3+)/As(5+)之均一性之提高而得之磊晶膜之LPD之產生之抑制效果，較佳為計測產生於生長於9個測定點各者之附近區域之磊晶膜的LPD。生長於GaAs單晶基板之主面之磊晶膜之每1 cm2 膜表面之、直徑為18 μm以上之LPD之個數較佳為計測直徑為30 mm以上之區域。由此，於GaAs單晶基板之主面，以相互之距離儘可能大之方式，設定直徑為30 mm之圓形之9個測定區域之位置。繼而，各測定區域之中心設定為測定點。
將GaAs單晶基板之直徑設為Dmm(75≦D≦300)，將通過主面之中心、於主面上相互正交之2軸設為X軸及Y軸，此時，9個測定點中之第1測定點之X軸及Y軸之座標(X、Y)設定為(0，0)。再者，X軸及Y軸係以形成於GaAs單晶基板之凹口位於XY座標平面之第3象限，相對於自原點於X軸之正方向延伸之半直線通過凹口之半直線之任意角為225°之方式設定。
進而，9個測定點中之第2測定點、第3測定點、第4測定點及第5測定點等間隔配置於半徑D/4之圓周上。
即，第n測定點(n係2、3、4、5之任一者)之座標(X, Y)設定為｛(D/4)×cos(90×(n－2), (D/4)×sin(90×(n－2)}。具體而言，第2測定點之座標(X, Y)設定為(D/4, 0)。第3測定點之座標(X, Y)設定為(0, D/4)。第4測定點之座標(X, Y)設定為(-D/4, 0)。第5測定點之座標(X, Y)設定為(0, -D/4)。
一般而言，於圓盤狀GaAs單晶基板之外周附近產生邊緣滾降(edge roll off)。邊緣滾降係製造時之研磨步驟中產生之平坦性之劣化。考慮到邊緣滾降，以與距GaAs單晶基板之外周5 mm之內側之圓周內接之方式，設定分別以剩下之第6測定點、第7測定點、第8測定點及第9測定點為中心之4個測定區域。由於各測定區域之直徑為30 mm，故而第6測定點、第7測定點、第8測定點及第9測定點等間隔配置於半徑(D－10－30)/2之圓周上。然而，通過第6測定點、第7測定點、第8測定點及第9測定點、將原點作為端點之半直線分別相對於通過第2測定點、第3測定點、第4測定點及第5測定點、將原點作為端點之半直線偏移45°。
即，第n測定點(n係6、7、8、9之任一者)之座標(X, Y)設定為[｛(D-40)/2｝×cos｛45＋90×(n－6)｝, ｛(D-40)/2｝×sin｛45＋90×(n－6)｝}。具體而言，第6測定點之座標(X, Y)設定為｛(D-40)/81/2 , (D-40)/81/2 ｝。第7測定點之座標(X, Y)設定為｛-(D-40)/81/2 , (D-40)/81/2 ｝。第8測定點之座標(X, Y)設定為｛-(D-40)/81/2 , -(D-40)/81/2 ｝。第9測定點之座標(X, Y)設定為｛(D-40)/81/2 , -(D-40)/81/2 ｝。
圖5係表示設定於直徑為150 mm之GaAs單晶基板之9個測定點之圖。圖6係表示設定於直徑為200 mm之GaAs單晶基板之9個測定點之圖。
如圖5及圖6所示，以相對於自原點於X軸之正方向延伸之半直線通過凹口50之半直線之任意角為225°之方式，設定X軸及Y軸。繼而，於作為GaAs單晶基板之中心之原點(0, 0)設定第1測定點P1。測定區域R1係以第1測定點P1為中心、直徑為30 mm之圓內之區域。
其次，於半徑D/4之圓周51上設定第2測定點P2、第3測定點P3、第4測定點P4及第5測定點P5。測定區域R1、R2、R3、R4係分別以第2測定點P2、第3測定點P3、第4測定點P4及第5測定點P5為中心、直徑為30 mm之圓內之區域。
於圖5所示之例中，第2測定點P2、第3測定點P3、第4測定點P4及第5測定點P5之座標(X, Y)(X、Y之單位均為mm，以下同樣如此)分別設定為(37.5, 0)、(0, 37.5)、(-37.5, 0)及(0, -37.5)。於圖6所示之例中，第2測定點P2、第3測定點P3、第4測定點P4及第5測定點P5之座標(X, Y)分別設定為(50, 0)、(0, 50)、(-50, 0)及(0, -50)。
其次，將與距外周5 mm之內側之圓周52內接之4個測定區域R6、R7、R8、R9之中心分別設定為第6測定點P6、第7測定點P7、第8測定點P8及第9測定點P9。測定區域R6、R7、R8、R9之直徑為30 mm。由此，第6測定點P6、第7測定點P7、第8測定點P8及第9測定點P9設定於半徑(D－10－30)/2之圓周53上。
於圖5所示之例中，第6測定點P6、第7測定點P7、第8測定點P8及第9測定點P9之座標(X, Y)分別設定為(38, 38)、(-38, 38)、(-38, -38)及(38, -38)。於圖6所示之例中, 第6測定點P6、第7測定點P7、第8測定點P8及第9測定點P9之座標(X, Y)分別設定為(56, 56)、(-56, 56)、(-56, -56)及(56, -56)。
[磊晶基板] 磊晶基板係藉由於上述砷化鎵單晶基板(GaAs單晶基板)之主面形成磊晶膜而製作。磊晶膜係包含Al1-y-z Gay Inz As之化合物膜，上述y為0以上1以下，上述z為0以上1以下，上述y與上述z之和更佳為0以上1以下。即，本發明可應用包含Al1-y-z Gay Inz As(0≦y≦1、0≦z≦1、0≦y＋z≦1)之化合物膜作為形成於GaAs單晶基板之主面之磊晶膜。
磊晶膜例如以具有0.5～10 μm之厚度之方式而形成。於磊晶膜之厚度於上述範圍內之情形時，磊晶基板可應用於廣範圍之用途。磊晶膜更佳為具有1～5 μm之厚度。
[砷化鎵單晶基板之製造方法] 本實施方式之砷化鎵單晶基板(GaAs單晶基板)之製造方法具備以下步驟：一面於100℃以上200℃以下之加熱條件下對砷化鎵單晶基板前驅物進行加熱，一面利用臭氧氣體及紫外線之至少一者於砷化鎵單晶基板前驅物之主面形成氧化膜(以下記作「氧化步驟」)；使上述主面與酸性水溶液接觸，而對氧化膜進行蝕刻(以下記作「蝕刻步驟」)。
GaAs單晶基板之製造方法藉由包含上述氧化步驟及蝕刻步驟，可獲得於GaAs單晶基板之主面形成有磊晶膜之情形時、磊晶膜之膜表面之LPD之個數減少之GaAs單晶基板。
上述加熱條件較佳為150℃以上200℃以下。藉此，可容易地獲得於GaAs單晶基板之主面形成有磊晶膜之情形時、磊晶膜之膜表面之LPD之個數減少之GaAs單晶基板。其中，於本說明書中，「砷化鎵單晶基板前驅物(以下亦記作「GaAs單晶基板前驅物」)」係指藉由GaAs單晶生長裝置所製造之GaAs單晶基板，特別是指作為執行上述氧化步驟及蝕刻步驟之對象物之GaAs單晶基板。
本發明人等基於利用上述特定條件之X射線光電子光譜法之分析，對可獲得主面之極薄表面之比As(3+)/As(5+)為2以上之GaAs單晶基板之製造方法進行銳意研究。其中，有以下見解，即，於由GaAs單晶基板前驅物製造GaAs單晶基板之先前之步驟中，於GaAs單晶基板前驅物中砷析出之部位之氧化易於有進展，該部位之As氧化物無法充分去除。
基於該見解，本發明人等著眼於以下，即，一面對GaAs單晶基板前驅物進行加熱，一面使GaAs單晶基板前驅物之主面氧化，藉此，不僅砷析出之部位氧化，比較不易氧化之部位亦一樣氧化。藉由加熱，鎵被強制氧化。鎵於週期表中位於鋁之下，具有與鋁相似之特性。鋁將大氣中之水分、氧吸附於表面，其表面成為鈍態皮膜。由於形成鈍態皮膜，故而內部之氧化受到抑制。於室溫下使GaAs單晶基板前驅物之主面氧化之情形時，未充分形成此種鈍態皮膜，砷析出之部位之氧化進一步有所進展。其結果，作為五氧化二砷存在之As原子數易於變多。於此相對，一面於100～200℃下加熱一面使GaAs單晶基板前驅物之主面氧化，藉此，鎵被強制氧化，均一地形成鈍態皮膜。藉此，認為GaAs單晶基板前驅物之主面均一地氧化，作為五氧化二砷存在之As原子數變少。再者，認為若加熱溫度超過200℃，則氧化力過強，GaAs單晶基板前驅物之主面無法均一地氧化。
使如上所述主面均一地氧化之GaAs單晶基板前驅物與酸性水溶液接觸，而對氧化膜進行蝕刻，藉此，可獲得主面之極薄表面之比As(3+)/As(5+)為2以上之GaAs單晶基板。
以下，基於圖3，對於本實施方式之GaAs單晶基板之製造方法所含之各步驟進行具體說明。圖3係表示本實施方式之GaAs單晶基板之製造方法之流程圖。
＜GaAs單晶基板前驅物之準備步驟S1＞ GaAs單晶基板之製造方法較佳為首先包含GaAs單晶基板前驅物之準備步驟S1。GaAs單晶基板前驅物之準備步驟S1包含以下記載之加工步驟、研磨步驟、粗洗淨步驟及精密洗淨步驟。然而，該等步驟可視GaAs單晶基板前驅物之狀態而適當省略。
(加工步驟) 加工步驟係將GaAs單晶基板前驅物加工成所需之尺寸(例如直徑為6英吋、厚度為750 μm之圓盤狀)之步驟。作為加工方法，可使用切片加工、倒角加工等先前公知之方法。
(研磨步驟) 研磨步驟係對GaAs單晶基板前驅物之表面進行研磨之步驟。藉由研磨步驟，GaAs單晶基板前驅物之表面鏡面化，主面相對於(100)面之偏離角得到調整。作為研磨方法，可使用先前公知之方法，可使用各種機械研磨、化學研磨等研磨方法。
(粗洗淨步驟) 粗洗淨步驟係去除附著於經研磨之GaAs單晶基板前驅物之研磨劑、研磨液等之步驟。粗洗淨步驟包含利用晶圓洗淨液之洗淨及利用超純水沖洗之洗淨。其中，超純水沖洗所使用之超純水係指電阻率(比電阻)為18 MΩ・cm以上、TOC(Total Organic Carbon，總有機碳)未達10 μg/L(公升)、微粒子數未達100個/L(公升)之水。又，可反覆進行複數次利用晶圓洗淨液之洗淨及利用超純水沖洗之洗淨。其中，晶圓洗淨液並無特別限制，就潔淨效果較佳之觀點而言，較佳為氫氧化四甲基銨水溶液等。
(精密洗淨步驟) 精密洗淨步驟係包含酸洗淨、利用超純水沖洗之洗淨及乾燥之步驟。酸洗淨所使用之洗淨液並無特別限制，就潔淨效果較佳之觀點而言，較佳為硝酸水溶液等。又，超純水沖洗所使用之超純水由於與粗洗淨步驟中之超純水沖洗所使用之超純水相同，故而不再重複說明。又，乾燥方法並無特別限制，就抑制粒子附著於主表面之觀點而言，較佳為旋轉乾燥法、IPA(isopropyl alcohol，異丙醇)蒸氣乾燥法、熱風乾燥法等。
參照圖4，精密洗淨步驟中之洗淨方式較佳為單片方式。圖4係表示採用單片方式之洗淨裝置之圖。特別是，更佳為使作為洗淨對象面之主面1m向下並利用單片方式進行洗淨之面朝下-單片方式。具體而言，利用包含用於保持基板之保持器41、較保持器41位於下側之洗淨液槽43、及腔室45之洗淨裝置40，使作為洗淨對象之主面2m向下而將GaAs單晶基板前驅物2固定於保持器41，藉由保持器41使GaAs單晶基板前驅物2旋轉，且使洗淨液槽43移動，自主面2m之下側向主面2m供給洗淨液C進行洗淨。根據該洗淨方式，主面2m向下後，可防止自上降下之粒子之附著，並且，附著於主面2m之粒子不再藉由重力下落再附著，因此，可顯著減少主面2m上之粒子。根據該洗淨方式，可將GaAs單晶基板前驅物2之主面2m上之粒徑為0.079 μm以上之粒子設為1.0個/cm2 以下，較佳為設為0.6個/cm2 以下。
＜氧化步驟S2＞ 於氧化步驟S2中，一面於100℃以上200℃以下之加熱條件下對GaAs單晶基板前驅物進行加熱，一面利用臭氧氣體及紫外線之至少一者於GaAs單晶基板前驅物之主面形成氧化膜。於利用臭氧氣體氧化之情形時，利用Samco股份有限公司製造之「Ozone Cleaner UV-1」，將平台溫度設定為100℃以上200℃。又，於利用紫外線氧化之情形時，對GaAs單晶基板前驅物之主面照射波長為220～480 nm、輸出為20～40 mW/cm2 之紫外線。
於日本專利特開平10-12577號公報(專利文獻3)中，揭示了利用UV(ultraviolet，紫外線)臭氧對GaAs鏡面晶圓之表面進行強制氧化。又，已知亦對矽晶圓及玻璃基板進行UV臭氧處理。
若對矽晶圓進行UV臭氧處理，則其表面氧化，形成二氧化矽。二氧化矽不會擴散至晶圓內部。利用該特性，製作電子裝置。又，即便對作為氧化物之玻璃基板進行UV臭氧處理，使其表面氧化，亦無變化。因此，於對矽晶圓及玻璃基板進行UV臭氧處理之情形時，即便加熱，亦無需考慮向內部之擴散。
另一方面，於GaAs單晶基板之情形時，表面之氧化膜可向內部擴散。由此，專利文獻3揭示之對GaAs鏡面晶圓之表面之UV臭氧處理係於常溫(不加熱)下進行。
與此相對，本發明人等首次發現，藉由一面加熱一面對GaAs單晶基板進行UV臭氧處理，氧化膜之均一性提高。進而，本發明人等發現，加熱溫度範圍較適宜為100℃以上200℃以下，更佳為150℃以上200℃以下。
＜蝕刻步驟S3＞ 於蝕刻步驟S3中，使GaAs單晶基板前驅物之主面與酸性水溶液接觸，而對氧化膜進行蝕刻。作為酸性水溶液，可使用氫氟酸或鹽酸。對於氧化膜經蝕刻之GaAs單晶基板前驅物，蝕刻步驟S3可包括包含利用超純水沖洗之洗淨及乾燥之步驟。超純水沖洗所使用之超純水由於與粗洗淨步驟中之超純水沖洗所使用之超純水相同，故而不再重複說明。又，乾燥方法並無特別限制，較佳為旋轉乾燥法。
＜分析步驟S4＞ GaAs單晶基板之製造方法較佳為包含分析步驟S4。分析步驟S4係於蝕刻步驟S3後，藉由X射線光電子光譜法對GaAs單晶基板前驅物之主面進行測定，對作為三氧化二砷存在之As原子數相對於作為五氧化二砷存在之As原子數之比進行分析之步驟，上述X射線光電子光譜法係使用能量為150 eV之X射線且將光電子之提取角度設定為5°。分析步驟S4可作為抽樣檢查而實施。藉由執行分析步驟S4，可更確實地製造主面之極薄表面之比As(3+)/As(5+)為2以上之GaAs單晶基板。
關於藉由上述GaAs單晶基板之製造方法而得之GaAs單晶基板，可將主面所具有之方位相對於(100)面具有0.01°以上15°以下之偏離角，GaAs單晶基板可具備具有75 mm以上300 mm以下之直徑之圓盤狀之形狀。關於GaAs單晶基板之主面之由算術平均粗糙度(Ra)所表示之表面粗糙度，亦可設為與上述GaAs單晶基板相同(0.3 nm以下)。
於日本專利特開平10-36199號公報(專利文獻2)中，揭示了將GaAs基板加熱至580℃，使作為自然氧化膜之三氧化二砷昇華。藉由加熱至580℃，五氧化二砷亦可昇華。藉此，於加熱至580℃之GaAs基板之主面，作為三氧化二砷存在之As原子數相對於作為五氧化二砷存在之As原子數之比可增大。
然而，如非專利文獻2所記載，若將GaAs基板加熱至300℃以上，則由於V屬元素之解離，導致表面產生熱劣化。由此，利用專利文獻2記載之技術，無法獲得具有算術平均粗糙度Ra為0.3 nm以下之主面之GaAs單晶基板。於算術平均粗糙度Ra超過0.3 nm之主面形成有磊晶膜之情形時，主面之平滑性不佳，因此，無法抑制磊晶膜之膜表面之LPD之個數。進而，於專利文獻2記載之技術之情形時，由於熱劣化，主面之缺陷密度可增大。
於非專利文獻3中，揭示了一種GaAs基板，該GaAs基板係於利用7：1：1之H2 SO4 ：H2 O2 ：H2 O進行蝕刻後，以約150℃進行加熱處理而製造。藉由利用7：1：1之H2 SO4 ：H2 O2 ：H2 O進行蝕刻，可去除表面之氧化膜。然而，蝕刻時，於表面形成微小之凹凸。進而，蝕刻後暴露於大氣，表面發生氧化，此時，由於表面之凹凸，故而無法形成均一之氧化膜。由此，利用非專利文獻3記載之技術，無法獲得具有算術平均粗糙度Ra為0.3 nm以下、且極薄表面之比As(3+)/As(5+)為2以上之主面之GaAs單晶基板。
＜作用＞ 如上所述，根據GaAs單晶基板之製造方法，GaAs單晶基板之主面之極薄表面之比As(3+)/As(5+)為2以上。於使磊晶膜生長於此種GaAs單晶基板之主面之情形時，於每1 cm2 膜表面，上述磊晶膜之、長徑為18 μm以上之LPD之個數可設為未達4。因此，可獲得可形成LPD之個數減少之磊晶膜之GaAs單晶基板。 [實施例]
以下，列舉實施例對本發明更詳細地進行說明，然而，本發明並未限定於該等。
[試樣1至試樣7之製造] [試樣1] ＜GaAs單晶基板之製造＞ (GaAs單晶基板前驅物之準備：加工步驟) 對藉由垂直布氏(VB)法生長之添加碳(C)原子之半絕緣性之GaAs單晶體進行切片加工及倒角加工，製作複數片直徑為6英吋(150 mm)、厚度為750 μm之GaAs單晶基板前驅物。所製作之GaAs單晶基板前驅物之比電阻為2×108 Ω・cm。比電阻係利用霍爾測定法而測定。
(GaAs單晶基板前驅物之準備：研磨步驟) 對上述經加工之GaAs單晶基板前驅物之主面進行機械研磨及化學機械研磨。藉此，製作具有以下主面之GaAs單晶基板前驅物，該主面之由JIS B0601：2001所規定之算術平均粗糙度Ra為0.3 nm以下，且相對於(100)面具有2°之偏離角。
(GaAs單晶基板前驅物之準備：粗洗淨步驟) 將上述經研磨之GaAs單晶基板前驅物以垂直-分批方式於室溫(25℃)下於0.5體積百分數之氫氧化四甲基銨水溶液中浸漬5分鐘。其後，利用超純水(電阻率(比電阻)為18 MΩ・cm以上，TOC(總有機碳)未達10 μg/公升，且微粒子數未達100個/公升，以下同樣)沖洗GaAs單晶基板前驅物3分鐘。進而，將GaAs單晶基板前驅物於室溫(25℃)下於0.5體積百分數之氫氧化四甲基銨水溶液中浸漬5分鐘，於室溫(25℃)下浸漬於超純水中。
(GaAs單晶基板前驅物之準備：精密洗淨步驟) 對於上述經粗洗淨之GaAs單晶基板前驅物，利用圖4所示之洗淨裝置以面朝下-單片方式進行酸洗淨，利用2次超純水沖洗及旋轉乾燥進行精密洗淨。於酸洗淨中，於室溫(25℃)下對GaAs單晶基板前驅物之主面歷時1分鐘供給1公升pH為5之硝酸水溶液。於超純水沖洗中，於室溫(25℃)下對GaAs單晶基板前驅物之主面歷時1分鐘供給1公升超純水。
(氧化步驟) 利用Samco股份有限公司之「Ozone Cleaner UV-1」使經精密洗淨之GaAs單晶基板前驅物之主面氧化，形成氧化膜。再者，於平台溫度設為150℃、氧流量設為每1分鐘1公升、同時照射紫外線之氧化條件下，使其氧化60分鐘。
(蝕刻步驟) 於用水將大金工業製造之氫氟酸「BHF-110U」稀釋成100倍而得之溶液中，對主面形成有氧化膜之GaAs單晶基板前驅物進行60秒鐘蝕刻，其後，利用室溫(25℃)之超純水實施1分鐘內供給1公升之流水洗淨5分鐘後，使其旋轉乾燥。藉此，製作複數片試樣1之GaAs單晶基板。
＜磊晶基板之製造＞ 對於所製作之複數片GaAs單晶基板中之1片，於其主面上，藉由有機金屬氣相磊晶生長法(MOVPE法)使厚度為5 μm之Al0.5 Ga0.5 As層生長作為磊晶層，藉此，獲得試樣1之磊晶基板。於使磊晶層生長時，將GaAs單晶基板加熱至550℃。
[試樣2] 將「Ozone Cleaner UV-1」之平台溫度變為200℃，除此以外，藉由與試樣1相同之方法，製作複數片試樣2之GaAs單晶基板。
進而，對於試樣2之複數片GaAs單晶基板中之1片，於其主面上，藉由有機金屬氣相磊晶生長法(MOVPE法)使厚度為5 μm之Al0.5 Ga0.5 As層生長作為磊晶層，藉此，獲得試樣2之磊晶基板。於使磊晶層生長時，將GaAs單晶基板加熱至550℃。
[試樣3] 將「Ozone Cleaner UV-1」之平台溫度變為100℃，除此以外，藉由與試樣1相同之方法，製作複數片試樣3之GaAs單晶基板。
進而，對於試樣3之複數片GaAs單晶基板中之1片，於其主面上，藉由有機金屬氣相磊晶生長法(MOVPE法)使厚度為5 μm之Al0.5 Ga0.5 As層生長作為磊晶層，藉此，獲得試樣3之磊晶基板。於使磊晶層生長時，將GaAs單晶基板加熱至550℃。
[試樣4] 將「Ozone Cleaner UV-1」之平台溫度變為50℃，除此以外，藉由與試樣1相同之方法，製作複數片試樣4之GaAs單晶基板。
進而，對於試樣4之複數片GaAs單晶基板中之1片，於其主面上，藉由有機金屬氣相磊晶生長法(MOVPE法)使厚度為5 μm之Al0.5 Ga0.5 As層生長作為磊晶層，藉此，獲得試樣4之磊晶基板。於使磊晶層生長時，將GaAs單晶基板加熱至550℃。
[試樣5] 將「Ozone Cleaner UV-1」之平台溫度變為室溫(25℃)，除此以外，藉由與試樣1相同之方法，製作複數片試樣5之GaAs單晶基板。
進而，對於試樣5之複數片GaAs單晶基板中之1片，於其主面上，藉由有機金屬氣相磊晶生長法(MOVPE法)使厚度為5 μm之Al0.5 Ga0.5 As層生長作為磊晶層，藉此，獲得試樣5之磊晶基板。於使磊晶層生長時，將GaAs單晶基板加熱至550℃。
[試樣6] 不實施上述(氧化步驟)，除此以外，藉由與試樣1相同之方法，製作複數片試樣6之GaAs單晶基板。
進而，對於試樣6之複數片GaAs單晶基板中之1片，於其主面上，藉由有機金屬氣相磊晶生長法(MOVPE法)使厚度為5 μm之Al0.5 Ga0.5 As層生長作為磊晶層，藉此，獲得試樣6之磊晶基板。於使磊晶層生長時，將GaAs單晶基板加熱至550℃。
[試樣7] 不實施上述(氧化步驟)及(蝕刻步驟)，除此以外，藉由與試樣1相同之方法，製作複數片試樣7之GaAs單晶基板。
進而，對於試樣7之複數片GaAs單晶基板中之1片，於其主面上，藉由有機金屬氣相磊晶生長法(MOVPE法)使厚度為5 μm之Al0.5 Ga0.5 As層生長作為磊晶層，藉此，獲得試樣7之磊晶基板。於使磊晶層生長時，將GaAs單晶基板加熱至550℃。
[各種分析] [GaAs單晶基板之主面之算術表面粗糙度Ra] 利用Bruker公司製造之「Dimension Edge」，對試樣1至試樣7之GaAs單晶基板之主面之算術表面粗糙度Ra進行測定。
[GaAs單晶基板之主面之缺陷密度] 將試樣1至試樣7之GaAs單晶基板之表面於500℃之熔融氫氧化鉀中浸漬10分鐘，藉此，生成腐蝕坑。其後，利用光學顯微鏡(商品名：「ECLIPSE(註冊商標)LV150N」，Nikon股份有限公司製造)以100倍之倍率(1視野為1 mm見方(方形)之尺寸、即1 mm×1 mm之尺寸)對自熔融氫氧化鉀中取出之GaAs單晶基板之主面上之圓形區域進行觀察，藉此，對1視野內之腐蝕坑之個數進行計數。由計數之個數，算出GaAs單晶基板之主面之缺陷密度。
[利用X射線光電子光譜法對GaAs單晶基板進行分析] 藉由利用佐賀縣立九州同步加速器光研究中心內之住友電氣工業股份有限公司專用光束線之一即「BL17」，準備能量為150 eV之X射線。分別對試樣1至試樣7之GaAs單晶基板之主面照射該X射線，利用X射線光電子光譜法進行分析。再者，由於無法將試樣1至試樣7之整個GaAs單晶基板設置於試樣台，故而對自試樣1至試樣7之GaAs單晶基板切出之試驗片進行分析。
分析條件如以下所述。 ・入射至GaAs單晶基板之主面之X射線之行進方向與該主面所成之角度θ1 ：85° ・光電子之提取角度θ2 ：5° ・試驗片之尺寸：10 mm×10 mm ・所使用之高分辨度XPS分析裝置：Scienta Omicron公司製造之「R3000」 ・能量解析力E/ΔE：3480 ・鍵結能之繪圖間隔(plot interval)：0.02 eV ・各能量值之累計時間及累計次數：100 ms，50次 ・試驗片周圍之壓力：4×10-7 Pa。
對於藉由上述分析而得之As3d光譜，利用上述算出方法，算出作為三氧化二砷存在之As原子數相對於作為五氧化二砷存在之As原子數之比(比As(3+)/As(5+))。
[直徑為18 μm以上之LPD之個數之計測] 對試樣1至試樣7之磊晶基板上之磊晶膜之膜表面，利用表面檢查裝置(商品名：「Surf Scan 6220」，KLA-Tencor公司製造)進行觀察，藉此，求出磊晶膜之每1 cm2 膜表面之、直徑為18 μm以上之LPD之個數。
具體而言，利用上述表面檢查裝置，對磊晶基板上之磊晶膜之膜表面藉由雷射進行掃描，藉此，求出轉換成等面積圓形時之直徑為18 μm以上之LPD之總數。其次，藉由上述LPD之總數除以上述磊晶膜之膜表面之總面積，而求出上述磊晶膜之每1 cm2 膜表面之LPD之個數。再者，於除自磊晶基板之外緣至內側5 mm之環狀部分以外之範圍內，求出每1 cm2 膜表面之LPD之個數。
[結果] 表1表示試樣1至試樣7之GaAs單晶基板之主面之極薄表面之比As(3+)/As(5+)之分析結果、與試樣1至試樣7之磊晶基板之磊晶膜之每1 cm2 膜表面之LPD之個數之計測結果。試樣1至試樣3係實施例，試樣4至試樣7係比較例。
[表1] 表1
   平台溫度 (℃) 氧化時間 (分) 蝕刻時間 (秒) 算術表面粗糙度Ra (nm) 缺陷密度 (個/cm2 ) 比 As(3+)/As(5+) 直徑為18 μm以上之LPD之個數 (個/cm2 )
試樣1 150 60 60 0.11 10 5.7 0.7
試樣2 200 60 60 0.28 50 6.2 1.2
試樣3 100 60 60 0.08 40 2.4 3.7
試樣4 50 60 60 0.35 120 1.5 4.4
試樣5 25 60 60 0.40 80 1.1 4.7
試樣6 不實施 60 0.31 50 1.4 4.1
試樣7 不實施 0.38 1500 0.8 10.2
[探討] 根據表1，試樣1至試樣3之GaAs單晶基板之主面之算術平均粗糙度Ra為0.3 nm以下，主面之極薄表面之比As(3+)/As(5+)為2以上。於該情形時，形成於上述GaAs單晶基板之主面之磊晶膜之、每1 cm2 膜表面之直徑為18 μm以上之LPD之個數未達4。
進而，試樣1及試樣2之GaAs單晶基板之主面之極薄表面之比As(3+)/As(5+)為5以上。於該情形時，形成於上述GaAs單晶基板之主面之磊晶膜之、每1 cm2 膜表面之直徑為18 μm以上之LPD之個數未達2。
另一方面，試樣4至試樣7之GaAs單晶基板之主面之算術平均粗糙度Ra超過0.3 nm，主面之極薄表面之比As(3+)/As(5+)未達2。於該情形時，形成於上述GaAs單晶基板之主面之磊晶膜之、每1 cm2 膜表面之直徑為18 μm以上之LPD之個數超過4。
於非專利文獻2中，揭示了一種利用低溶氧濃度之超純水進行洗淨之技術。試樣6之GaAs單晶基板係藉由實施上述加工步驟、研磨步驟、粗洗淨步驟、精密洗淨步驟及蝕刻步驟而製造。粗洗淨步驟、精密洗淨步驟及蝕刻步驟中所使用之超純水係藉由利用高純度氮進行吹氣而製作，具有低溶氧濃度。由此，試樣6與利用非專利文獻2揭示之技術所製作之GaAs單晶基板對應。
如表1所示，試樣6之GaAs單晶基板之極薄表面之比As(3+)/As(5+)未達2。又，於試樣6之磊晶基板之情形時，每1 cm2 膜表面之直徑為18 μm以上之LPD之個數超過4。由此，確認無法利用非專利文獻2揭示之技術製造具有比As(3+)/As(5+)為2以上之主面之GaAs單晶基板。進而，確認無法利用非專利文獻2揭示之技術將形成於主面之磊晶膜之每1 cm2 膜表面之直徑為18 μm以上之LPD抑制為4個以下。
[試樣1至試樣7之追加分析] 對於試樣1至試樣7之GaAs單晶基板之主面之比As(3+)/As(5+)之分佈進行分析。對於自試樣1至試樣7之GaAs單晶基板切出之9個試驗片，分別利用與上述[利用X射線光電子光譜法對GaAs單晶基板進行分析]相同之方法，對比As(3+)/As(5+)進行分析。9個試驗片分別包含圖5所示之第1測定點P1、第2測定點P2、第3測定點P3、第4測定點P4、第5測定點P5、第6測定點P6、第7測定點P7、第8測定點P8及第9測定點P9。繼而，以分別對第1測定點P1、第2測定點P2、第3測定點P3、第4測定點P4、第5測定點P5、第6測定點P6、第7測定點P7、第8測定點P8及第9測定點P9照射X射線之方式，將9個試驗片設置於高分辨度XPS分析裝置。
進而，對於試樣1至試樣7之磊晶基板之主面之、每1 cm2 膜表面之直徑為18 μm以上之LPD之個數之分佈，進行分析。對於試樣1至試樣7之磊晶基板之主面上之9個測定區域，分別利用與上述[直徑為18 μm以上之LPD之個數之計測]相同之方法，計測每1 cm2 膜表面之直徑為18 μm以上之LPD之個數。9個測定區域係分別以圖5所示之第1測定點P1、第2測定點P2、第3測定點P3、第4測定點P4、第5測定點P5、第6測定點P6、第7測定點P7、第8測定點P8及第9測定點P9為中心、直徑為30 mm之圓形區域。
[追加分析之結果] 表2至表8分別表示對試樣1至試樣7之GaAs單晶基板及磊晶基板進行追加分析之結果。
[表2] 表2
測定點 座標(X, Y) 比 As(3+)/As(5+) 算術平均粗糙度Ra (nm) 直徑為18 μm以上之LPD之個數 (個/cm2 )
P1 (0, 0) 5.7 0.08 0.7
P2 (37.5, 0) 5.3 0.12 0.6
P3 (0, 37.5) 6.6 0.11 0.6
P4 (-37.5, 0) 5.5 0.08 0.7
P5 (0, -37.5) 5.3 0.12 0.8
P6 (38, 38) 5.3 0.12 0.8
P7 (-38, 38) 5.2 0.13 0.8
P8 (-38, -38) 5.9 0.13 0.7
P9 (38, -38) 6.1 0.14 0.6
平均 標準偏差σ 5.7 0.11 0.7
0.44 0.02 0.12
[表3] 表3
測定點 座標(X, Y) 比 As(3+)/As(5+) 算術平均粗糙度Ra (nm) 直徑為18 μm以上之LPD之個數 (個/cm2 )
P1 (0, 0) 7.1 0.22 0.8
P2 (37.5, 0) 6.2 0.29 1.0
P3 (0, 37.5) 4.5 0.28 1.3
P4 (-37.5, 0) 5.9 0.29 1.1
P5 (0, -37.5) 7.8 0.24 0.8
P6 (38, 38) 6.1 0.28 1.1
P7 (-38, 38) 6.4 0.29 1.3
P8 (-38, -38) 5.7 0.31 1.7
P9 (38, -38) 5.8 0.32 1.6
平均 標準偏差σ 6.2 0.28 1.2
0.87 0.03 0.28
[表4] 表4
測定點 座標(X, Y) 比 As(3+)/As(5+) 算術平均粗糙度Ra (nm) 直徑為18 μm以上之LPD之個數 (個/cm2 )
P1 (0, 0) 2.1 0.04 3.7
P2 (37.5, 0) 1.8 0.06 3.8
P3 (0, 37.5) 3.2 0.05 1.1
P4 (-37.5, 0) 1.9 0.08 3.5
P5 (0, -37.5) 4.2 0.11 1.6
P6 (38, 38) 3.6 0.13 2.3
P7 (-38, 38) 2.4 0.11 5.1
P8 (-38, -38) 1.1 0.11 6.8
P9 (38, -38) 1.4 0.07 5.5
平均 標準偏差σ 2.4 0.08 3.7
0.98 0.03 1.77
[表5] 表5
測定點 座標(X, Y) 比 As(3+)/As(5+) 算術平均粗糙度Ra (nm) 直徑為18 μm以上之LPD之個數 (個/cm2 )
P1 (0, 0) 0.6 0.36 5.8
P2 (37.5, 0) 1.1 0.34 4.7
P3 (0, 37.5) 1.6 0.32 4.1
P4 (-37.5, 0) 0.5 0.41 6.4
P5 (0, -37.5) 0.7 0.42 7.2
P6 (38, 38) 0.8 0.35 3.5
P7 (-38, 38) 5.2 0.28 0.8
P8 (-38, -38) 2.8 0.32 1.6
P9 (38, -38) 0.5 0.38 5.8
平均 標準偏差σ 1.5 0.35 4.4
1.47 0.04 2.00
[表6] 表6
測定點 座標(X, Y) 比 As(3+)/As(5+) 算術平均粗糙度Ra (nm) 直徑為18 μm以上之LPD之個數 (個/cm2 )
P1 (0, 0) 1.0 0.34 3.8
P2 (37.5, 0) 0.5 0.47 8.9
P3 (0, 37.5) 0.7 0.48 7.2
P4 (-37.5, 0) 4.4 0.32 2.3
P5 (0, -37.5) 1.2 0.32 3.5
P6 (38, 38) 2.9 0.40 3.3
P7 (-38, 38) 0.7 0.40 3.1
P8 (-38, -38) 0.5 0.42 5.0
P9 (38, -38) 0.6 0.44 5.2
平均 標準偏差σ 1.1 0.40 4.7
1.27 0.06 2.03
[表7] 表7
測定點 座標(X, Y) 比 As(3+)/As(5+) 算術平均粗糙度Ra (nm) 直徑為18 μm以上之LPD之個數 (個/cm2 )
P1 (0, 0) 0.8 0.35 4.1
P2 (37.5, 0) 0.6 0.37 6.5
P3 (0, 37.5) 0.6 0.37 5.2
P4 (-37.5, 0) 3.9 0.19 1.1
P5 (0, -37.5) 1.2 0.37 6.2
P6 (38, 38) 1.1 0.35 3.3
P7 (-38, 38) 0.6 0.39 5.2
P8 (-38, -38) 2.8 0.19 2.1
P9 (38, -38) 1.4 0.25 2.8
平均 標準偏差σ 1.4 0.31 4.1
1.09 0.08 1.76
[表8] 表8
測定點 座標(X, Y) 比 As(3+)/As(5+) 算術平均粗糙度Ra (nm) 直徑為18 μm以上之LPD之個數 (個/cm2 )
P1 (0, 0) 0.6 0.57 12.2
P2 (37.5, 0) 0.5 0.28 9.6
P3 (0, 37.5) 1.7 0.22 5.4
P4 (-37.5, 0) 0.6 0.48 12.2
P5 (0, -37.5) 1.3 0.25 4.2
P6 (38, 38) 1.1 0.28 6.1
P7 (-38, 38) 0.7 0.48 12.3
P8 (-38, -38) 0.6 0.52 15.3
P9 (38, -38) 0.5 0.38 14.9
平均 標準偏差σ 0.8 0.38 10.2
0.40 0.12 3.88
根據表2至表4，於試樣1至試樣3之GaAs單晶基板各者中，第1測定點P1至第9測定點P9之比As(3+)/As(5+)之平均值為2以上，標準偏差為1以下。形成於包含第1測定點P1至第9測定點P9之測定區域之磊晶膜之、每1 cm2 膜表面之LPD之個數之平均值未達4，標準偏差未達2。如此，藉由抑制GaAs單晶基板之主面之比As(3+)/As(5+)之差異，每1 cm2 膜表面之LPD之個數之差異亦受到抑制。
另一方面，根據表5至表8，於試樣4至試樣7之GaAs單晶基板各者中，第1測定點P1至第9測定點P9之比As(3+)/As(5+)之平均值未達2。由此，形成於包含第1測定點P1至第9測定點P9之測定區域之磊晶膜之、每1 cm2 膜表面之LPD之個數之平均值及標準偏差增大。
[試樣8至試樣10之製作] [試樣8] 利用直徑為8英吋(200 mm)、厚度為750 μm之複數片GaAs單晶基板前驅物，除此以外，藉由與試樣1相同之方法，製作複數片試樣8之GaAs單晶基板。GaAs單晶基板前驅物係與試樣1同樣地，對藉由垂直布氏(VB)法生長之添加碳(C)原子之半絕緣性之GaAs單晶體進行切片加工及倒角加工而製作。
進而，對於試樣8之複數片GaAs單晶基板中之1片，於其主面上，藉由有機金屬氣相磊晶生長法(MOVPE法)使厚度為5 μm之Al0.5 Ga0.5 As層生長作為磊晶層，藉此，獲得試樣8之磊晶基板。於使磊晶層生長時，將GaAs單晶基板加熱至550℃。
[試樣9] 利用直徑為8英吋(200 mm)、厚度為750 μm之複數片GaAs單晶基板前驅物，除此以外，藉由與試樣6相同之方法，製作複數片試樣9之GaAs單晶基板。GaAs單晶基板前驅物係與試樣1同樣地，對藉由垂直布氏(VB)法生長之添加碳(C)原子之半絕緣性之GaAs單晶體進行切片加工及倒角加工而製作。
進而，對於試樣9之複數片GaAs單晶基板中之1片，於其主面上，藉由有機金屬氣相磊晶生長法(MOVPE法)使厚度為5 μm之Al0.5 Ga0.5 As層生長作為磊晶層，藉此，獲得試樣9之磊晶基板。於使磊晶層生長時，將GaAs單晶基板加熱至550℃。
[試樣10] 利用直徑為8英吋(200 mm)、厚度為750 μm之複數片GaAs單晶基板前驅物，除此以外，藉由與試樣7相同之方法，製作複數片試樣10之GaAs單晶基板。GaAs單晶基板前驅物係與試樣1同樣地，對藉由垂直布氏(VB)法生長之添加碳(C)原子之半絕緣性之GaAs單晶體進行切片加工及倒角加工而製作。
進而，對於試樣10之複數片GaAs單晶基板中之1片，於其主面上，藉由有機金屬氣相磊晶生長法(MOVPE法)使厚度為5 μm之Al0.5 Ga0.5 As層生長作為磊晶層，藉此，獲得試樣10之磊晶基板。於使磊晶層生長時，將GaAs單晶基板加熱至550℃。
[試樣8至試樣10之分析] 對於試樣8至試樣10之GaAs單晶基板之主面之比As(3+)/As(5+)之分佈進行分析。對於自試樣8至試樣10之GaAs單晶基板切出之9個試驗片，分別利用與上述[利用X射線光電子光譜法對GaAs單晶基板進行分析]相同之方法，對比As(3+)/As(5+)進行分析。9個試驗片分別包含圖6所示之第1測定點P1、第2測定點P2、第3測定點P3、第4測定點P4、第5測定點P5、第6測定點P6、第7測定點P7、第8測定點P8及第9測定點P9。繼而，以分別對第1測定點P1、第2測定點P2、第3測定點P3、第4測定點P4、第5測定點P5、第6測定點P6、第7測定點P7、第8測定點P8及第9測定點P9照射X射線之方式，將9個試驗片設置於高分辨度XPS分析裝置。
對於試樣8至試樣10之GaAs單晶基板，對第1測定點P1、第2測定點P2、第3測定點P3、第4測定點P4、第5測定點P5、第6測定點P6、第7測定點P7、第8測定點P8及第9測定點P9之算術平均粗糙度Ra之平均值進行測定。各測定點之算術表面粗糙度Ra係利用Bruker公司製造之「Dimension Edge」而測定。
進而，對於試樣8至試樣10之磊晶基板之主面之、每1 cm2 膜表面之直徑為18 μm以上之LPD之個數之分佈，進行分析。對於試樣1至試樣7之磊晶基板之主面上之9個測定區域，分別利用與上述[直徑為18 μm以上之LPD之個數之計測]相同之方法，計測每1 cm2 膜表面之LPD之個數。9個測定區域係分別以圖6所示之第1測定點P1、第2測定點P2、第3測定點P3、第4測定點P4、第5測定點P5、第6測定點P6、第7測定點P7、第8測定點P8及第9測定點P9為中心、直徑為30 mm之圓形區域。
[試樣8至試樣10之分析之結果] 表9至表11分別表示對試樣8至試樣10之GaAs單晶基板及磊晶基板進行追加分析之結果。試樣8係實施例，試樣9及試樣10係比較例。
[表9] 表9
測定點 座標(X, Y) 比 As(3+)/As(5+) 算術平均粗糙度Ra (nm) 直徑為18 μm以上之LPD之個數 (個/cm2 )
P1 (0, 0) 5.8 0.09 0.8
P2 (50, 0) 5.2 0.20 1.0
P3 (0, 50) 6.6 0.11 0.6
P4 (-50, 0) 5.4 0.13 0.8
P5 (0, -50) 5.2 0.08 0.8
P6 (56, 56) 5.6 0.09 0.8
P7 (-56, 56) 4.4 0.22 1.1
P8 (-56, -56) 4.8 0.08 0.8
P9 (56, -56) 5.2 0.15 0.7
平均 標準偏差σ 5.3 0.13 0.9
0.59 0.05 0.14
[表10] 表10
測定點 座標(X, Y) 比 As(3+)/As(5+) 算術平均粗糙度Ra (nm) 直徑為18 μm以上之LPD之個數 (個/cm2 )
P1 (0, 0) 1.1 0.38 4.1
P2 (50, 0) 0.5 0.55 12.3
P3 (0, 50) 0.7 0.38 8.2
P4 (-50, 0) 4.5 0.22 1.1
P5 (0, -50) 1.8 0.38 3.8
P6 (56, 56) 0.9 0.33 5.7
P7 (-56, 56) 2.2 0.44 5.2
P8 (-56, -56) 1.9 0.38 3.8
P9 (56, -56) 2.9 0.32 2.5
平均 標準偏差σ 1.8 0.38 5.2
1.20 0.08 3.13
[表11] 表11
測定點 座標(X, Y) 比 As(3+)/As(5+) 算術平均粗糙度Ra (nm) 直徑為18 μm以上之LPD之個數 (個/cm2 )
P1 (0, 0) 0.5 0.48 12.7
P2 (50, 0) 0.6 0.42 10.0
P3 (0, 50) 1.7 0.36 5.9
P4 (-50, 0) 0.6 0.42 12.7
P5 (0, -50) 1.6 0.28 4.7
P6 (56, 56) 1.1 0.48 9.3
P7 (-56, 56) 0.6 0.42 8.6
P8 (-56, -56) 0.8 0.42 15.3
P9 (56, -56) 0.7 0.52 18.5
平均 標準偏差σ 0.9 0.42 10.9
0.43 0.07 4.18
根據表9，於試樣8之GaAs單晶基板中，第1測定點P1至第9測定點P9之比As(3+)/As(5+)之平均值為5以上，標準偏差為1以下。又，第1測定點P1至第9測定點P9之算術平均粗糙度Ra之平均值為0.3 nm以下。形成於包含第1測定點P1至第9測定點P9之測定區域之磊晶膜之、每1 cm2 膜表面之LPD之個數之平均值未達1，標準偏差未達1。如此，即便於直徑為8英吋(200 mm)之大型GaAs單晶基板之主面上，比As(3+)/As(5+)之差異亦受到抑制，每1 cm2 膜表面之LPD之個數之差異亦受到抑制。
另一方面，根據表10及表11，於試樣9及試樣10之GaAs單晶基板各者中，第1測定點P1至第9測定點P9之比As(3+)/As(5+)之平均值未達2。由此，形成於包含第1測定點P1至第9測定點P9之測定區域之磊晶膜之、每1 cm2 膜表面之LPD之個數之平均值及標準偏差增大。
如以上所述，對本發明之實施方式及實施例進行了說明，然而，最初便預先規定了亦可適當組合上述各實施方式及實施例之構成。
本次揭示之實施方式及實施例於各方面均為例示性，不應理解為限制性。本發明之範圍並非由上述實施方式及實施例所表示，而是由申請專利範圍所表示，意欲包含與申請專利範圍均等之意義、及範圍內之所有變更。
1:GaAs單晶基板 1m, 2m:主面 2:GaAs單晶基板前驅物 10:X射線產生設備 11:X射線源 12, 14:狹縫 13:光柵 20:真空容器 30:電子分光器 40:洗淨裝置 41:保持器 43:洗淨液槽 45:腔室 50:凹口 51, 52, 53:圓周 100:分析系統 C:洗淨液 L:實線 L1:單點鏈線 L2:二點鏈線 L3, L4:虛線 L5:點線 P1:第1測定點 P2:第2測定點 P3:第3測定點 P4:第4測定點 P5:第5測定點 P6:第6測定點 P7:第7測定點 P8:第8測定點 P9:第9測定點 R1, R2, R3, R4:測定區域 R6, R7, R8, R9:測定區域 S1:GaAs單晶基板前驅物之準備步驟 S2:氧化步驟 S3:蝕刻步驟 S4:分析步驟 θ1 :角度 θ2 :提取角度
圖1係模式性地表示利用X射線光電子光譜法之分析系統之構成之圖。 圖2係表示基線改正後之As3d光譜之一例之曲線圖。 圖3係表示本實施方式之GaAs單晶基板之製造方法之流程圖。 圖4係表示採用單片方式之洗淨裝置之圖。 圖5係表示設定於直徑為150 mm之GaAs單晶基板之9個測定點之圖。 圖6係表示設定於直徑為200 mm之GaAs單晶基板之9個測定點之圖。
S1:GaAs單晶基板前驅物之準備步驟
S2:氧化步驟
S3:蝕刻步驟
S4:分析步驟

Claims (11)

  1. 一種砷化鎵單晶基板，其具有主面， 於藉由X射線光電子光譜法對上述主面進行測定時，作為三氧化二砷存在之As原子數相對於作為五氧化二砷存在之As原子數之比為2以上，上述X射線光電子光譜法係使用能量為150 eV之X射線且將光電子之提取角度設定為5°， 上述主面之算術平均粗糙度Ra為0.3 nm以下。
  2. 如請求項1之砷化鎵單晶基板，其中於藉由上述X射線光電子光譜法對上述主面進行測定時，作為三氧化二砷存在之As原子數相對於作為五氧化二砷存在之As原子數之比為5以上。
  3. 如請求項1之砷化鎵單晶基板，其中上述主面係相對於(100)面具有0.01°以上15°以下之偏離角之面。
  4. 如請求項1或3之砷化鎵單晶基板，其中上述砷化鎵單晶基板係具有75 mm以上300 mm以下之直徑之圓盤狀。
  5. 如請求項4之砷化鎵單晶基板，其中藉由上述X射線光電子光譜法對上述主面上之9個測定點進行測定時之、作為三氧化二砷存在之As原子數相對於作為五氧化二砷存在之As原子數之比之標準偏差為1以下， 將上述直徑設為Dmm，將通過上述主面之中心、於上述主面上相互正交之2軸設為X軸及Y軸時，上述9個測定點之X軸及Y軸之座標(X, Y)為(0, 0)、(D/4, 0)、(0, D/4)、(-D/4, 0)、(0, -D/4)、((D-40)/81/2 , (D-40)/81/2 )、(-(D-40)/81/2 , (D-40)/81/2 )、(-(D-40)/81/2 , -(D-40)/81/2 )及((D-40)/81/2 , -(D-40)/81/2 )。
  6. 如請求項5之砷化鎵單晶基板，其中上述砷化鎵單晶基板之直徑為150 mm以上200 mm以下。
  7. 一種砷化鎵單晶基板，其具有主面， 上述砷化鎵單晶基板係具有75 mm以上300 mm以下之直徑之圓盤狀， 藉由X射線光電子光譜法對上述主面上之9個測定點進行測定時之、作為三氧化二砷存在之As原子數相對於作為五氧化二砷存在之As原子數之比之平均值為2以上，上述比之標準偏差為1以下，上述X射線光電子光譜法係使用能量為150 eV之X射線且將光電子之提取角度設定為5°， 將上述直徑設為Dmm，將通過上述主面之中心、於上述主面上相互正交之2軸設為X軸及Y軸時，上述9個測定點之X軸及Y軸之座標(X, Y)為(0, 0)、(D/4, 0)、(0, D/4)、(-D/4, 0)、(0, -D/4)、((D-40)/81/2 , (D-40)/81/2 )、(-(D-40)/81/2 , (D-40)/81/2 )、(-(D-40)/81/2 , -(D-40)/81/2 )及((D-40)/81/2 , -(D-40)/81/2 )， 上述9個測定點之算術平均粗糙度Ra之平均值為0.3 nm以下。
  8. 一種砷化鎵單晶基板之製造方法，其具備以下步驟： 一面於100℃以上200℃以下之加熱條件下對砷化鎵單晶基板前驅物進行加熱，一面利用臭氧氣體及紫外線之至少一者於上述砷化鎵單晶基板前驅物之主面形成氧化膜； 使上述主面與酸性水溶液接觸，而對上述氧化膜進行蝕刻。
  9. 如請求項8之砷化鎵單晶基板之製造方法，其中上述加熱條件係150℃以上200℃以下。
  10. 如請求項8或9之砷化鎵單晶基板之製造方法，其中上述酸性水溶液係包含氫氟酸之溶液。
  11. 如請求項8或9之砷化鎵單晶基板之製造方法，其進而具備以下步驟：於上述蝕刻之步驟後，藉由X射線光電子光譜法對上述主面進行測定，對作為三氧化二砷存在之As原子數相對於作為五氧化二砷存在之As原子數之比進行分析，上述X射線光電子光譜法係使用能量為150 eV之X射線且將光電子之提取角度設定為5°。
TW109130215A 2020-03-02 2020-09-03 砷化鎵單晶基板及砷化鎵單晶基板之製造方法 TW202134489A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
WOPCT/JP2020/008590 2020-03-02
JP2020008590 2020-03-02

Publications (1)

Publication Number Publication Date
TW202134489A true TW202134489A (zh) 2021-09-16

Family

ID=77614197

Family Applications (1)

Application Number Title Priority Date Filing Date
TW109130215A TW202134489A (zh) 2020-03-02 2020-09-03 砷化鎵單晶基板及砷化鎵單晶基板之製造方法

Country Status (6)

Country Link
US (1) US11891720B2 (zh)
EP (1) EP4116468B1 (zh)
JP (1) JPWO2021176750A1 (zh)
CN (1) CN115087767B (zh)
TW (1) TW202134489A (zh)
WO (1) WO2021176750A1 (zh)

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2662453B2 (ja) * 1990-08-07 1997-10-15 住友電気工業株式会社 ＧａＡｓウェハおよびその製造方法ならびにＧａＡｓウェハへのイオン注入方法
JP3232833B2 (ja) 1993-12-13 2001-11-26 日立電線株式会社 ＧａＡｓ単結晶ウェハの製造方法
JPH1012577A (ja) 1996-06-25 1998-01-16 Hitachi Cable Ltd ＧａＡｓ鏡面ウェハの処理方法
JPH1036199A (ja) 1996-07-25 1998-02-10 Tdk Corp 化合物基板および化合物半導体ならびにそれらの製造方法
JP4384774B2 (ja) * 2000-02-07 2009-12-16 Ｄｏｗａホールディングス株式会社 ＧａＡｓ結晶の製造用原料
JP4165173B2 (ja) * 2002-10-15 2008-10-15 株式会社デンソー 有機ｅｌ素子の製造方法
JP3888374B2 (ja) 2004-03-17 2007-02-28 住友電気工業株式会社 ＧａＮ単結晶基板の製造方法
JP5276281B2 (ja) * 2007-06-01 2013-08-28 住友電気工業株式会社 ＧａＡｓ半導体基板およびその製造方法
US8269257B2 (en) 2009-07-29 2012-09-18 Massachusetts Institute Of Technology Nanowire synthesis
CN102064090B (zh) * 2010-10-15 2013-01-09 北京通美晶体技术有限公司 化合物半导体晶片清洗方法
JP2014082169A (ja) 2012-10-18 2014-05-08 Canon Inc 有機ｅｌ素子、発光装置、画像形成装置、表示装置、撮像装置及び有機ｅｌ素子の製造方法
DE102013002637A1 (de) 2013-02-15 2014-08-21 Freiberger Compound Materials Gmbh Verfahren zur Herstellung eines Galliumarsenidsubstrats, Galliumarsenidsubstrat und Verwendung desselben
CN106531622A (zh) * 2016-12-29 2017-03-22 中国科学院微电子研究所 一种砷化镓基mosfet栅介质的制备方法
WO2018216203A1 (ja) 2017-05-26 2018-11-29 住友電気工業株式会社 ＧａＡｓ基板およびその製造方法

Also Published As

Publication number Publication date
CN115087767B (zh) 2024-02-20
US20230002931A1 (en) 2023-01-05
WO2021176750A1 (ja) 2021-09-10
EP4116468B1 (en) 2024-03-06
CN115087767A (zh) 2022-09-20
EP4116468A4 (en) 2023-08-09
US11891720B2 (en) 2024-02-06
JPWO2021176750A1 (zh) 2021-09-10
EP4116468A1 (en) 2023-01-11

Similar Documents

Publication Publication Date Title
JP5276281B2 (ja) ＧａＡｓ半導体基板およびその製造方法
US20220028682A1 (en) Gallium arsenide substrate comprising a surface oxide layer with improved surface homogeneity
JP2017152748A (ja) 化合物半導体基板
Schulze et al. Non-destructive characterization of extended crystalline defects in confined semiconductor device structures
Mehrtens et al. Optimization of the preparation of GaN-based specimens with low-energy ion milling for (S) TEM
JP2680482B2 (ja) 半導体基板、半導体基板と半導体装置の製造方法、並びに半導体基板の検査・評価方法
TW202134489A (zh) 砷化鎵單晶基板及砷化鎵單晶基板之製造方法
JP5090683B2 (ja) 絶縁薄膜上にナノ構造体を含むヘイズノイズ標準の製造方法
Kirby et al. Electron beam induced effects on gas adsorption utilizing auger electron spectroscopy: Co and O2 on Si: II. Structural effects
US5443684A (en) Method for measuring thin film thickness
JP7327714B1 (ja) ヒ化ガリウム単結晶基板およびその製造方法
JP7268461B2 (ja) ヒ化ガリウム基板、エピタキシャル基板、ヒ化ガリウム基板の製造方法およびエピタキシャル基板の製造方法
Allen et al. Manufacturing of 100mm diameter GaSb substrates for advanced space based applications
Gutiérrez et al. Analysis by HR-STEM of the Strain Generation in InP after SiN x Deposition and ICP Etching
Henksmeier Remote Heteroepitaxy of InxGa1− xAs on graphene covered GaAs-(001) substrates
Hafez et al. Atomic hydrogen cleaning of InP (100): Electron yield and surface morphology of negative electron affinity activated surfaces
Soo et al. Protocol for scalable top-down fabrication of InP nanopillars using a self-assembled random mask technique
Choi et al. Evaluation of mechanical damage by high resolution x-ray diffraction and minority carrier recombination lifetime in silicon wafer
JP2021180271A (ja) エピタキシャル成長前処理条件の評価方法
KR100901925B1 (ko) 웨이퍼의 게터링 평가 방법
JP2013093632A (ja) ＧａＡｓ半導体基板およびその製造方法
Kao et al. Nondestructive Characterization of Nanostructure in Layered Materials Using Synchrotron Radiation
South et al. Surface Modification and Analysis
Dorsten Spectroscopic characterization of the near-surface electronic structure of surface-modified III-V semiconductors
JPH06291105A (ja) 化合物半導体単結晶基板の洗浄、乾燥方法