TW202104676A - 形成具有多孔區域和橫向囊封物的產品結構的方法 - Google Patents

形成具有多孔區域和橫向囊封物的產品結構的方法 Download PDF

Info

Publication number
TW202104676A
TW202104676A TW109100586A TW109100586A TW202104676A TW 202104676 A TW202104676 A TW 202104676A TW 109100586 A TW109100586 A TW 109100586A TW 109100586 A TW109100586 A TW 109100586A TW 202104676 A TW202104676 A TW 202104676A
Authority
TW
Taiwan
Prior art keywords
metal
insulating layer
metal layer
layer
porous region
Prior art date
Application number
TW109100586A
Other languages
English (en)
Other versions
TWI839434B (zh
Inventor
福瑞迪瑞克 維諾恩
布里吉特 索利爾
蓋 派瑞特
Original Assignee
日商村田製作所股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日商村田製作所股份有限公司 filed Critical 日商村田製作所股份有限公司
Publication of TW202104676A publication Critical patent/TW202104676A/zh
Application granted granted Critical
Publication of TWI839434B publication Critical patent/TWI839434B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
    • H01L23/5223—Capacitor integral with wiring layers
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D11/00—Electrolytic coating by surface reaction, i.e. forming conversion layers
    • C25D11/02—Anodisation
    • C25D11/022—Anodisation on selected surface areas
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D11/00—Electrolytic coating by surface reaction, i.e. forming conversion layers
    • C25D11/02—Anodisation
    • C25D11/04—Anodisation of aluminium or alloys based thereon
    • C25D11/045—Anodisation of aluminium or alloys based thereon for forming AAO templates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/06—Solid dielectrics
    • H01G4/08—Inorganic dielectrics
    • H01G4/10—Metal-oxide dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/33—Thin- or thick-film capacitors 
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/642—Capacitive arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/75—Electrodes comprising two or more layers, e.g. comprising a barrier layer and a metal layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
    • H01L28/90—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions
    • H01L28/91—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions made by depositing layers, e.g. by depositing alternating conductive and insulating layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Computer Hardware Design (AREA)
  • Materials Engineering (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • Electrochemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Inorganic Chemistry (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Element Separation (AREA)

Abstract

一種用於製造結構之方法，該結構包含： -絕緣層（201）， -第一金屬層（203），其在該絕緣層之第一部分上方， -陽極氧化物之第一多孔區域，其在該第一金屬層上方且與該第一金屬層接觸，以及 -陽極氧化物之第二多孔區域，其包圍該第一多孔區域，與鄰接於該絕緣層之該第一部分的該絕緣層之第二部分接觸且與該第一金屬層接觸，該第二多孔區域形成絕緣區域。

Description

形成具有多孔區域和橫向囊封物的產品結構的方法
本發明係關於積體之領域，且更特定言之係關於電子產品、相關半導體產品及其製造方法。
本發明更精確而言係關於包含多孔區域之電子組件。
矽被動式整合技術（silicon passive integration technology）現今對於工業設計為可達成的。舉例而言，藉由Murata Integrated Passive Solutions開發之PICS技術允許將高密度電容式組件整合於矽基板中。根據此技術，數十或甚至數百個被動式組件可有效地整合於矽晶粒中。
在題為「Nanotubular metal-insulator-metal capacitor arrays for energy storage」的研究（2009年5月在Natural technology發表）中，P. Banerjee等人描述一種例如形成於諸如多孔陽極氧化鋁（porous anodic alumina；PAA）之多孔陽極材料中的金屬-絕緣體-金屬（metal-insulator-metal；MIM）結構。金屬、絕緣體且接著金屬之連續層遵循多孔材料之輪廓，從而使得MIM結構嵌入於多孔材料之孔內部。然而，Banerjee之PAA嵌入結構歸因於可藉由原子層沉積（Atomic Layer Deposition；ALD）所沉積之PAA厚度而受到高等效串聯電阻（Equivalent Series Resistance；ESR）及受限電容密度影響。
F. Voiron等人之改良Banerjee之ESR及電容的結構描述於國際申請公開案WO 2015/063420 A1中。Voiron之結構產生可用於多種應用中的高度整合電容。在此結構中，孔之底部敞開，且MIM結構之下部金屬層接觸下伏於多孔區域的導電層，從而提供電性接觸且減小ESR。
一般而言，如上文所述之PAA嵌入結構由在諸如矽晶圓之基板上方的多孔區域內部嵌入結構（例如MIM電容式堆疊）產生。典型地，多孔區域由陽極化沉積於基板上方之金屬（諸如鋁）薄層產生。陽極化將鋁層轉化成多孔陽極氧化鋁。典型地，多孔區域經形成為具有任何形狀（如自頂部觀察），且在垂直於晶圓表面之方向上跨氧化鋁層延伸。
存在對包括各自具有特定特性之多個電容器的組件之需求。更精確而言，需要具有配置於相同基板上之電絕緣鄰接電容器，這些電容器可具有不同電容值使得其可用於不同應用。舉例而言，包含多個不同電容器之電容式陣列可用於解耦各種電壓域。為實現此，有必要使鄰接電容器之頂部電極與底部電極電絕緣。
文件WO 2015/063420 A1揭示一種用於在相同基板上產生複數個不同電容器（至少就電容而言）之解決方案。圖1中示出此解決方案，該圖1為實例結構100之橫截面圖。結構100包含使用WO 2015/063420 A1中所描述之製程製造的電容器101、102、103及104。換言之，在藉由陽極化（或陽極氧化）金屬層105（圖中未示）獲得的多孔結構內製造電容器101、102、103及104。形成此等電容器意指經由金屬-絕緣體-金屬（MIM）結構填充多孔區域之孔。
電容器101、102、103及104形成於基板106上方，在該基板106上形成絕緣區域107。形成障壁層108之導電電極沉積於絕緣區域107之一部分上，且電容器101及104在金屬層105中延伸，直至到達障壁層108為止。電容器102及103不與金屬層105接觸，此係因為絕緣區域107之部分107a延伸超過電容器102及103下方之金屬層。此外，絕緣區域107包含配置於形成於障壁層108中之開口中的溝槽107b。應注意，為了提供橫向絕緣，電容器由並未填充有金屬-絕緣體-金屬且因此不導電的多孔區域109（典型地，其為多孔陽極氧化物）包圍。
絕緣區域之部分107a及107b防止包含導電材料之障壁層使電容器101至104之所有底部電極同時短路。
因此，為了形成並未全部電連接在一起（經由其底部電極）之電容器，有必要執行第一光微影步驟以圖案化障壁層108來形成用於部分107b之開口且執行第二光微影步驟以圖案化部分107b。
就所需步驟的數目而言，此解決方案並不令人滿意。
此外，文件WO 2015/063420 A1之上述解決方案阻止將電容器連接至置放於基板106內之組件：由上可知，若不存在絕緣區域，則所有電容器之底部電極將電連接在一起。此解決方案並不允許解耦單獨電壓域。
已鑒於以上問題製造本發明。
本發明提供一種結構，其包含： -基板，及 -絕緣層，其在該基板上方， -第一金屬層，其在該絕緣層之第一部分上方， -陽極氧化物之第一多孔區域，其在該第一金屬層上方且與該第一金屬層接觸，以及 -陽極氧化物之第二多孔區域，其包圍該第一多孔區域，與鄰接於該絕緣層之該第一部分的該絕緣層之第二部分接觸且與該第一金屬層接觸，該第二多孔區域形成絕緣區域。
此結構允許在該第一多孔區域內形成電容器，例如金屬-絕緣體-金屬電容器，其將藉由該第一多孔區域且視需要藉由該絕緣層在底部上橫向絕緣。
本發明之發明人已觀測到：若該第一多孔區域下方之該金屬層在該絕緣層之該第二部分上方敞開，則例如當該絕緣層形成時，該第二多孔區域可與該絕緣層接觸。此藉由該第二多孔區域產生該第一金屬層之橫向囊封物。
因此提供允許形成單獨電容器（亦即，這些單獨電容器並不經由其底部電極電耦合在一起）的簡單結構。
該第一多孔區域及第二多孔區域可藉由陽極化一金屬層使得複數個孔形成於各區域中來形成。這些孔周圍之材料可為此金屬層之氧化物，例如非導電氧化物。因此，較佳地，該第二多孔區域不導電。
同樣，該第一金屬層可為在此陽極化製程期間使用的障壁層。
該基板可為矽基板或包含矽區域、電性組件及互連件之基板。
這些孔可為直線形的，最終全部具有相同方向，例如垂直方向。
此外，根據一實例，包圍可意謂橫向包圍。
根據一特定具體實例，該絕緣層包含第三部分及鄰接於該第三部分之第四部分，該絕緣層之該第三部分及該第四部分與該第一部分及該第二部分隔開， 該第一金屬層包含在該絕緣層之該第一部分上方的第一部分及在該絕緣層之該第四部分上方的第二部分， 該結構進一步包含： -陽極氧化物之第三多孔區域，其在該第一金屬層之該第二部分上方且與該第一金屬層之該第二部分接觸， -陽極氧化物之第四多孔區域，其包圍該第三多孔區域，與該絕緣層之該第三部分接觸且與該第一金屬層之該第二部分接觸，該第四多孔區域形成絕緣區域。
此特定具體實例允許在該絕緣層之該開口的每一側上形成兩個電容器。即使金屬填充該開口，此等電容器亦可為電性獨立：該第二多孔區域及該第四多孔區域，另外以及該絕緣層之該第二部分及第三部分確保電容器形成於該第一多孔區域及第三多孔區域內，此等電容器為電性獨立。
根據一特定具體實例，該結構包含鄰接於該第二多孔區域或在該第二多孔區域與該第四多孔區域之間的金屬區域。
此金屬區域可在一金屬層沉積於該第一金屬層上方，使得多孔區域形成於此金屬層中時形成。一種圖案化方法可用於獲得這些多孔區域及這些金屬區域兩者。
本發明之發明人已觀察到可將此金屬區域用作電連接件。舉例而言，此金屬區域可經連接至電性組件。
根據一特定具體實例，該結構包含於該金屬區域上方之第一硬式光罩，該第一硬式光罩至少部分地重疊該絕緣層之該第二部分。
該第一硬式光罩可包含絕緣材料，諸如二氧化矽、或氮化物、或聚合物。較佳地，該第一硬式光罩之該材料未經陽極化。同樣，此硬式光罩允許圖案化經沉積金屬層以獲得該金屬區域及這些多孔區域。此硬式光罩充當用於陽極化製程之光罩。
應注意，「部分地重疊」意謂存在置放於該硬式光罩下方之該絕緣層之該第二部分的第一子部分，但該絕緣層之該第二部分的第二子部分並未置放於該硬式光罩下方。此第二子部分可鄰接於該絕緣層之該第一部分。
應注意，製造該第一硬式光罩可根據2018年4月20日申請的歐洲專利申請案18305492.3中所描述之方法來執行，該申請案之內容以引用的方式併入本申請案中。
根據一特定具體實例，該絕緣層包含鄰接於該絕緣層之該第二部分或在該絕緣層之該第二部分與該絕緣層之該第三部分之間的開口。
可形成該絕緣層之此開口，此係因為該第一金屬層由該第二多孔區域橫向囊封。
同樣，該開口可填充有例如來自該金屬區域或來自該第一金屬層之另一部分（未連接至該第一多孔區域下方之該部分）之導電材料，以便與置放於該絕緣層下方之元件形成電連接件。
根據一特定具體實例，該結構包含在該第一多孔區域上方具有開口之第二硬式光罩，該第二硬式光罩包圍該第一硬式光罩且在該第一硬式光罩上方。
此第二硬式光罩可用於定界必須保持不導電之這些多孔區域及可容納電容器（例如金屬-絕緣體-金屬電容器）之這些多孔區域。
因此，該第二硬式光罩參與圍繞該第一多孔區域獲得該電絕緣，此係因為其參與限定此區域之形狀。
應注意，製造該第二硬式光罩可根據2018年5月11日申請的歐洲專利申請案18035582.1中所描述之方法執行，該申請案之內容以引用的方式併入本申請案中。
根據一特定具體實例，該結構包含經配置穿過該第一絕緣層之該第一部分、該第一金屬層及該第一多孔區域之導電通孔。
在此具體實例中，該導電通孔經過該第一絕緣層之該第一部分、該第一金屬層及該第一多孔區域。該第一金屬層可能未電連接至此導電通孔，例如此係因為其與此通孔絕緣，因為其經圖案化為相對於該通孔而凹進，並且因為不導電多孔區域橫向囊封該第一多孔區域（其可包含金屬-絕緣體-金屬結構）之間的該第一金屬層。
換言之，該第一多孔區域可具有圍繞該導電通孔之環狀形狀，其可具有類似於上述金屬區域之結構。
舉例而言，該導電通孔可包含如上文所定義之金屬區域。
根據一特定具體實例，該第一多孔區域在其孔內部包含金屬-絕緣體-金屬結構。
製造此金屬-絕緣體-金屬結構可根據文件WO 2015/063420 A1中所揭示之方法執行。
隨後可獲得與此第一多孔區域相關聯之電容器。
根據一特定具體實例，該金屬-絕緣體-金屬結構包含與該第一金屬層接觸之底部金屬層。
根據一特定具體實例，該絕緣層包含該第一多孔區域下方之額外開口，該額外開口填充有該第一金屬層之金屬。
舉例而言，若該第一多孔區域在其孔內部包含具有與該第一金屬層接觸之底部層之金屬-絕緣體-金屬結構，則此額外開口可為此底部層（其為電容器的電極）與置放於該絕緣層下方之電性組件之間的電連接件。
根據一特定具體實例，該基板包含經由該絕緣層之額外開口電連接至該第一金屬層或經由該絕緣層之開口電連接至金屬區域的至少一個組件。
此組件可為在形成這些多孔區域之前形成於該基板中之被動電性組件（電阻器等）或主動電性組件（電晶體等）。
根據一特定具體實例，經由互連網路及墊將該至少一個組件連接至該第一金屬層或連接至該金屬區域。
此互連網路可形成熟習此項技術者已知為「後段製程（Back End Of Line；BEOL）」部分之積體電路的部分。
該墊可為該互連網路之金屬化層之一部分。
本發明亦提供一種製造結構之方法，其包含： -在基板上方形成絕緣層， -將第一金屬層沉積於該絕緣層之第一部分上方， -形成陽極氧化物之第一多孔區域，其在該第一金屬層上方且與該第一金屬層接觸，且 -形成陽極氧化物之第二多孔區域，其包圍該第一多孔區域，與鄰接於該絕緣層之該第一部分的該絕緣層之第二部分接觸且與該第一金屬層接觸，該第二多孔區域形成絕緣區域。
此方法可用於製造如上文所定義之該結構的每一具體實例。
根據一特定具體實例，該方法包含將第二金屬層沉積於該第一金屬層上方且陽極化該第二金屬層以獲得該第一多孔區域及第二多孔區域。
根據一特定具體實例，該方法包含在陽極化該第二金屬層之前將第一硬式光罩沉積於該第二金屬層上方以獲得鄰接於該第二多孔區域之金屬區域，該第一硬式光罩至少部分地重疊該絕緣層之該第二部分。
根據一特定具體實例，該方法包含將具有開口之第二硬式光罩沉積於該第一硬式光罩上方且包圍該第一硬式光罩，該第二硬式光罩具有在該第一多孔區域上方之開口。
應注意，上文所定義之電子產品可使用如上文所定義之方法之任何特定具體實例產生。
下文中將描述用於製造根據一具體實例之其中形成電容器之結構的步驟。
此具體實例解決先前技術關於在多孔區域中形成並未電耦合在一起之兩個電容器之複雜度的現有缺陷。
圖2為包含半導體基板200之結構之側視圖。此半導體基板可包含其上已形成諸如電晶體、二極體及電阻器之電性組件的矽部分。互連網路已形成於此等組件上方，且此互連網路包含使用通孔以本身已知之方式連接到一起之複數個金屬化層。半導體基板之頂部部分可包含基板之頂部金屬化層及墊（電連接墊）以與置放於基板上方之組件形成接觸。舉例而言，墊可為包含鋁或銅之金屬區域，視情況，包含鈦或氮化鈦之障壁層及可焊金屬（例如鎳）層可形成於此等金屬區域上。
舉例而言，基板200可為晶圓。
已藉由將絕緣材料沉積於基板200上方形成絕緣層201。例如藉由光微影來圖案化絕緣層。藉由圖案化此層，形成開口202a、202b及202c且此等開口為通向基板200且較佳地至基板或金屬區域（例如金屬化層）之墊上的穿孔。開口202a至202c可呈溝槽或孔洞（例如圓形孔洞）的形狀或任何適合之形狀（典型地為圓形或矩形）。
將第一金屬層203沉積於絕緣層201上方及開口202a至202c中。以保形方式沉積此金屬層以填充開口202a至202c。此金屬層之導電材料可經選擇使得該金屬層充當用於陽極化製程之障壁層。此意謂在後續陽極化步驟期間，減緩在第一金屬層中形成陽極氧化物，且更精確而言減緩在隨後沉積之第二金屬層中形成陽極氧化物。此可由在第一金屬層接觸在陽極化期間使用的電解質時形成障壁氧化物產生，當到達用於給定電壓之給定厚度時，此氧化物將阻斷陽極電化學反應。
此外，第一金屬層之材料與絕緣層之材料之間的良好蝕刻選擇率為較佳的：此意指第一金屬層203之溶解比隨後形成之陽極氧化物（諸如氧化鋁）之溶解更慢。
舉例而言，第一金屬層203可包含鈦或鎢或鉬。
如圖3示出，經由光微影步驟圖案化第一金屬層203。在此光微影步驟後，曝光基板200（或墊或金屬化層）之部分及絕緣層之部分。
更精確而言，在開口202a及202c周圍存在第一絕緣層之未經第一金屬層覆蓋之部分。同樣，保留第一絕緣層之經第一金屬層覆蓋的部分。在圖式上，第一絕緣層之第一部分201a經第一金屬層覆蓋，第一絕緣層之第二部分201b未經第一金屬層覆蓋。第一部分及第二部分鄰接且與第一絕緣層之未經第一金屬層覆蓋之第三部分201c隔開，第三部分201c鄰接於第一絕緣層之經第一金屬層覆蓋的第四部分。
較佳地，第一絕緣層之未經第一金屬層覆蓋的部分具有寬度Ov1，該寬度Ov1大於值包含於1至30微米內之距離臨限值。
在所說明之實例中，絕緣層之開口202b填充有第一金屬層的金屬以便隨後形成電連接件。
圖4示出第二金屬層204之形成。此第二金屬層可包含可經陽極化以形成多孔區域的材料。較佳地，第二金屬層204包含鋁且具有大於一微米，例如包含於4與8微米之間的厚度。然而，本發明不限於將鋁用於第二金屬層且亦可使用其他材料，類似於例如鎂或鉭，這些材料允許形成常規多孔區域（例如皆具有相同尺寸之直線形孔）。
在圖5上，在將第一硬式光罩205形成於第二金屬層204上方之步驟後，已示出圖4之結構。例如使用光微影步驟圖案化此第一硬式光罩，以便覆蓋不應在後續步驟中經陽極化的第二金屬層204之區域。必然地，第一硬式光罩205可包含未經陽極化之材料且可包含選自二氧化矽、氮化物或聚合物之材料。
在所說明之實例中，第一硬式光罩205經圖案化，使得在後續陽極化步驟後，金屬存在於此硬式光罩下方以與置放於基板200中之組件形成電連接件。此外，第一硬式光罩205經圖案化以便允許形成多孔區域，其將形成圍繞將隨後形成之電容器的絕緣區域：換言之，稍後形成之多孔區域應能夠橫向囊封需要的第一金屬。此可藉由圖案化第一硬式光罩使得第一硬式光罩部分地重疊絕緣層之未經第一金屬層覆蓋的部分來獲得。開口202a及202c在第一硬式光罩205下方。
此處，第一硬式光罩205重疊具有寬度Ov3之絕緣層的一部分，而寬度Ov2之一部分（鄰接於第一金屬層203下方之絕緣層的部分）並未由第一硬式光罩205重疊。較佳地，寬度Ov2及Ov3均精確地大於零。亦應注意，Ov1等於Ov2與Ov3之總和。
隨後執行陽極化步驟且所獲得結構示出於圖6上。在已執行陽極化後獲得多孔區域206，且實質上金屬區域207保留在第一硬式光罩205下方。經由第一硬式光罩205之開口執行陽極化。
較佳地，執行此陽極化，直至形成於第二金屬層中之孔到達第一金屬層為止。此可藉由偵測用於陽極化製程之陽極化電流之強度的下降來控制：此下降可在孔到達第一金屬層時偵測到。
在此階段，多孔區域206不導電。此等多孔區域橫向囊封第一金屬層203。因此，多孔區域（或更精確而言，其孔）亦到達第一絕緣層。此可尤其經由圖案化第一硬式光罩205且使寬度Ov2及Ov3兩者精確地大於零而獲得，如參考圖5所解釋。
在所說明之實例中，金屬區域207仍到達開口202a及202b中的基板200。
圖7示出在形成第二硬式光罩208後之圖6之結構。第二硬式光罩208設置有在多孔區域上方之開口，電容器將隨後形成於這些多孔區域中。為此目的，第二硬式光罩208經圖案化以便包含多孔區域上方之開口，此等開口經組態以使得第一金屬層之邊緣（圍繞開口202a及202c）在第二硬式光罩208下方。
第二硬式光罩208之開口的尺寸可經選擇以便確保獲得填充有電容器之多孔區域的橫向絕緣。所獲得橫向絕緣在寬度Ov4上方延伸，該寬度Ov4係自第二硬式光罩之一部分之邊緣量測至多孔區域206、金屬區域207與絕緣層201之間的最近界面INF。陽極化可經調諧以獲得橫向絕緣。舉例而言，陽極化可包含觀測陽極化電流之變化，其指示多孔區域已到達第一金屬層203。實行持續約10至30分鐘的持續時間之陽極化允許形成用於在多孔區域206與第一金屬層203之間的界面處之陽極化的障壁：此阻止多孔區域向下穿透第一金屬層203。在此時間期間，已觀察到，多孔區域206在第一金屬層之邊緣處橫向延伸，直至到達界面INF層級處之絕緣層201為止。舉例而言，對於厚度約300奈米之第一金屬層，可藉由進一步實行持續約20至30分鐘之持續時間的陽極化來獲得橫向絕緣。
此允許控制鄰接的隨後形成之電容器之間的電絕緣。
應注意，第二硬式光罩208可包含任何氧化矽、氮化物、或鎢或鈦。
圖8示出形成金屬-絕緣體-金屬結構MIMS，其包含底部金屬層209、中部絕緣層210及頂部金屬層211以便形成電容器。MIMS結構之形成可包含使用第二硬式光罩208進行連續保形沉積以定界填充有結構MIMS之多孔區域。應注意，在圖8上，為簡單起見，該結構已經展現為對於每一隨後形成的電容器而言如同都存在2至3個孔一般，而實際結構可包含更大數目的孔（在此階段，電容器全部經連接以形成單一電容器，這些電容器尚未分離）。
同樣，因為使用第二硬式光罩208，所以目前存在兩種類型之多孔區域：填充有結構MIMS之第一多孔區域212及不導電多孔區域213。應注意，不導電多孔區域213之部分與參考圖3描述之第一絕緣層之第二部分201b及第一絕緣層之第三部分201c接觸。
應注意，填充有結構MIMS之第一多孔區域212經由底部金屬層209到達第一金屬層203。在此階段，可注意，填充有來自第一金屬層203之金屬的開口202b在底部金屬層209與基板200之間（或與墊或金屬化層）形成電連接件。
為了形成獨立電容器，執行以下導電層之圖案化：結構MIMS、第一硬式光罩205、第二硬式光罩208（圖9）。獲得三個電容器C1、C2及C3，且此等電容器彼此橫向電絕緣。開口214形成於金屬區域207上方。
在圖10上，圖9之結構已藉由形成圖案化金屬化層以便獲得電性墊215a、215b、215c、215d及215e來展現。
將電性墊215a、215c及215e連接至結構MIMS之頂部電極211。對於電容器C2，因為絕緣層201包含開口202b，所以將此電容器連接於基板200中之組件與結構之頂部之間。
將電性墊215b及215d連接至金屬區域207。額外橫向絕緣216形成於電性墊215b及215d之側邊上以便避免將電性墊215b及215d連接至結構MIMS之金屬層。應注意，金屬區域207以及電性墊215b及215d形成可將基板中之組件連接至結構之頂部的通孔。此等通孔藉由多孔區域橫向絕緣。
舉例而言，有可能形成包圍通孔之環狀電容器，該通孔類似於藉由金屬區域207及墊215b形成的通孔。此結構之側視圖可具有類似於圍繞金屬區域207及墊215b之電容器C1及C2的外觀。不同配置亦有可能產生不具有墊（諸如墊215b）之環形結構：第二硬式光罩208在不導電多孔區域206上方，但其未經蝕刻來容納墊且不形成通孔。
圖11A為例如在已實施關於圖2至7所描述的步驟後獲得之結構之俯視圖。一實例佈局示出於圖式上，其中虛線區包含第二硬式光罩208且白色區包含多孔區域206。
如在圖式上可見，將有可能在隨後將形成的電容器之中部中形成通孔217的矩陣或單一通孔217。如上文所闡述，此等通孔將與電容器之導電層電絕緣。
同樣，應注意，多孔區域形成可具有任何形狀之絕緣井（insulated well）。可經由絕緣層中之開口將電容器之底部電極中之一些或所有連接至置放於下伏基板中之組件。
圖11B示出其中切割線DL經示出為將結構之不同部分分離的另一可能的俯視圖。舉例而言，可在後續步驟中沿此等線切割該結構。
在所說明之實例中，切割線包含藉由導電部分SP分離的多孔區域206之非連續不導電部分LP，這些導電部分SP包含來自第二金屬層204之金屬區域。非連續SP可用於允許均一電位v在陽極化期間自晶圓之導電邊緣傳播至所有多孔結構（陽極氧化物）。因此，部分SP促進電壓之均一性且因此產生更佳陽極化結果。額外變化形式
儘管上文已參看某些特定具體實例描述了本發明，但應理解，本發明不受特定具體實例之特定細節限制。在隨附申請專利範圍之範疇內的上述具體實例中可進行諸多變化、修改及開發。
100:結構 101:電容器 102:電容器 103:電容器 104:電容器 105:金屬層 106:基板 107:絕緣區域 107a:部分 107b:溝槽 108:障壁層 109:多孔區域 200:半導體基板 201:絕緣層 201a:第一部分 201b:第二部分 201c:第三部分 201d:第四部分 202a:開口 202b:開口 202c:開口 203:第一金屬層 204:第二金屬層 205:第一硬式光罩 206:多孔區域 207:金屬區域 208:第二硬式光罩 209:底部金屬層 210:中部絕緣層 211:頂部金屬層 212:第一多孔區域 213:不導電多孔區域 214:開口 215a:電性墊 215b:電性墊 215c:電性墊 215d:電性墊 215e:電性墊 216:橫向絕緣 217:通孔 C1:電容器 C2:電容器 C3:電容器 DL:切割線 INF:界面 LP:不導電部分 MIMS:金屬-絕緣體-金屬結構 Ov1:寬度 Ov2:寬度 Ov3:寬度 Ov4:寬度 SP:導電部分
本發明之其他特徵及優點將僅藉助於說明（並非限制）參考隨附圖式而自本發明之某些具體實例的以下描述變得顯而易見，在隨附圖式中： -已描述之[圖1]示出根據先前技術之結構之截面， -[圖2至10]示出根據一實例之用於製造包含電容器的結構之方法的步驟， -[圖11A及11B]示出根據一實例之佈局的兩個實例。
200:半導體基板
201:絕緣層
202b:開口
205:第一硬式光罩
207:金屬區域
208:第二硬式光罩
211:頂部金屬層
215a:電性墊
215b:電性墊
215c:電性墊
215d:電性墊
215e:電性墊
216:橫向絕緣
C1:電容器
C2:電容器
C3:電容器
MIMS:金屬-絕緣體-金屬結構

Claims (16)

  1. 一種結構，其包含： 基板（200）， 絕緣層（201），其在該基板上方； 第一金屬層（203），其在該絕緣層之第一部分（201a）上方， 陽極氧化物之第一多孔區域（212），其在該第一金屬層上方且與該第一金屬層接觸，以及 陽極氧化物之第二多孔區域（213），其包圍該第一多孔區域，與鄰接於該絕緣層之該第一部分的該絕緣層之第二部分（201b）接觸且與該第一金屬層接觸，該第二多孔區域形成絕緣區域。
  2. 如請求項1之結構，其中該絕緣層包含第三部分（201c）及鄰接於該第三部分之第四部分（201d），該絕緣層之該第三部分及該第四部分與該第一部分及該第二部分隔開， 該第一金屬層包含在該絕緣層之該第一部分上方的第一部分及在該絕緣層之該第四部分上方的第二部分， 該結構進一步包含： 陽極氧化物之第三多孔區域，其在該第一金屬層之該第二部分上方且與該第一金屬層之該第二部分接觸， 陽極氧化物之第四多孔區域，其包圍該第三多孔區域，與該絕緣層之該第三部分接觸且與該第一金屬層之該第二部分接觸，該第四多孔區域形成絕緣區域。
  3. 如請求項1或2之結構，其包含鄰接於該第二多孔區域或在該第二多孔區域與該第四多孔區域之間的金屬區域（207）。
  4. 如請求項3之結構，其包含第一硬式光罩（205），該第一硬式光罩（205）在至少部分地重疊該絕緣層之該第二部分的該金屬區域上方。
  5. 如請求項1至4中任一項之結構，其中該絕緣層包含鄰接於該絕緣層之該第二部分或在該絕緣層之該第二部分與該絕緣層之該第三部分之間的開口（202a、202c）。
  6. 如請求項1至5中任一項之結構，其包含在該第一多孔區域上方具有開口之第二硬式光罩（208），該第二硬式光罩（208）包圍該第一硬式光罩且在該第一硬式光罩上方。
  7. 如請求項1至6中任一項之結構，其包含經配置穿過該第一絕緣層之該第一部分、該第一金屬層及該第一多孔區域的導電通孔（217）。
  8. 如請求項1至7中任一項之結構，其中該第一多孔區域包含在該第一多孔區域的孔內部之金屬-絕緣體-金屬結構（MIMS）。
  9. 如請求項8之結構，其中該金屬-絕緣體-金屬結構包含與該第一金屬層接觸之底部金屬層（209）。
  10. 如請求項1至9中任一項之結構，其中該絕緣層包含在該第一多孔區域下方之額外開口（202b），該額外開口填充有該第一金屬層的金屬。
  11. 如請求項1至10中任一項之結構，其中該基板包含經由該絕緣層之額外開口電連接至該第一金屬層或經由該絕緣層之開口電連接至金屬區域的至少一個組件。
  12. 如請求項11之結構，其中經由互連網路及墊將該至少一個組件連接至該第一金屬層或連接至該金屬區域。
  13. 一種製造結構之方法，其包含： 在基板上方形成絕緣層（201）； 將第一金屬層（203）沉積於該絕緣層之第一部分（201a）上方， 形成陽極氧化物之第一多孔區域（212），其在該第一金屬層上方且與該第一金屬層接觸，且 形成陽極氧化物之第二多孔區域（213），其包圍該第一多孔區域，與鄰接於該絕緣層之該第一部分的該絕緣層之第二部分（201b）接觸且與該第一金屬層接觸，該第二多孔區域形成絕緣區域。
  14. 如請求項13之方法，其包含將第二金屬層（204）沉積於該第一金屬層上方且陽極化該第二金屬層以獲得該第一多孔區域及第二多孔區域。
  15. 如請求項14之方法，其包含在陽極化該第二金屬層之前將第一硬式光罩（205）沉積於該第二金屬層上方，以獲得鄰接於該第二多孔區域之金屬區域（207），該第一硬式光罩至少部分地重疊該絕緣層之該第二部分。
  16. 如請求項15之方法，其包含將具有開口之第二硬式光罩（208）沉積於該第一硬式光罩上方且包圍該第一硬式光罩，該第二硬式光罩具有在該第一多孔區域上方的開口。
TW109100586A 2019-01-08 2020-01-08 形成具有多孔區域和橫向囊封物的產品結構的方法 TWI839434B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
EP19305021.8A EP3680931B1 (en) 2019-01-08 2019-01-08 Method for forming product structure having porous regions and lateral encapsulation
EP19305021.8 2019-01-08

Publications (2)

Publication Number Publication Date
TW202104676A true TW202104676A (zh) 2021-02-01
TWI839434B TWI839434B (zh) 2024-04-21

Family

ID=

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI815530B (zh) * 2021-07-09 2023-09-11 新加坡商聯發科技（新加坡）私人有限公司 半導體封裝結構

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI815530B (zh) * 2021-07-09 2023-09-11 新加坡商聯發科技（新加坡）私人有限公司 半導體封裝結構

Also Published As

Publication number Publication date
CN113272952A (zh) 2021-08-17
EP3680931B1 (en) 2022-11-16
WO2020144223A2 (en) 2020-07-16
US20210332492A1 (en) 2021-10-28
WO2020144223A3 (en) 2020-09-17
CN113272952B (zh) 2024-06-07
EP3680931A1 (en) 2020-07-15
KR20210113210A (ko) 2021-09-15

Similar Documents

Publication Publication Date Title
CN113272952B (zh) 用于形成具有多孔区域和横向包封的产品结构的方法
US8841749B2 (en) Semiconductor device comprising a capacitor and an electrical connection via, and fabrication method
JP6543622B2 (ja) 改良型コンデンサを有する構造
JP5568494B2 (ja) 集積回路キャパシタ構造
KR20170121228A (ko) 기판을 관통하는 관통-구멍으로부터 돌출되는 전도성 비아의 돌출부를 둘러싸는 특징부를 가진 마이크로전자 구성요소
KR20010006086A (ko) 집적 회로의 커패시터
JP2005286255A (ja) 半導体装置およびその製造方法
TWI819150B (zh) 增強堆疊沉積的奈米線結構以及製造包含其之電子產品的方法
CN114424309B (zh) 基于纳米线的结构的制造方法及包括该结构的电容器阵列组件
KR20060076400A (ko) 커패시터 구조 및 그 제조방법
KR101380309B1 (ko) 커패시터 및 그 형성 방법
US20220190101A1 (en) Electrical device comprising a 3d capacitor and a region surrounded by a through opening
JP4647194B2 (ja) キャパシタ装置及びその製造方法
US10903003B2 (en) Capacitor component
JP2017195322A (ja) チップコンデンサ
TWI839434B (zh) 形成具有多孔區域和橫向囊封物的產品結構的方法
JP5980554B2 (ja) 電気的接続部材、検査方法及び電気的接続部材の製造方法
JP2010141097A (ja) 半導体装置及びその製造方法
JP3987703B2 (ja) 容量素子及びその製造方法
US20230138497A1 (en) Nanowire array structures for integration, products incorporating the structures, and methods of manufacture thereof
US20230307185A1 (en) Capacitor structure with via embedded in porous medium
TWI578346B (zh) 電容結構與其形成方法
WO2024116445A1 (ja) キャパシタ内蔵シート、インターポーザー及び半導体素子
CN116601729A (zh) 具有嵌入多孔介质中的通孔的电容器结构
CN117337487A (zh) 包括多部件通孔层电感器元件的集成电感器