CN113272952A - 用于形成具有多孔区域和横向包封的产品结构的方法 - Google Patents
用于形成具有多孔区域和横向包封的产品结构的方法 Download PDFInfo
- Publication number
- CN113272952A CN113272952A CN202080008200.5A CN202080008200A CN113272952A CN 113272952 A CN113272952 A CN 113272952A CN 202080008200 A CN202080008200 A CN 202080008200A CN 113272952 A CN113272952 A CN 113272952A
- Authority
- CN
- China
- Prior art keywords
- metal
- porous region
- insulating layer
- metal layer
- region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 24
- 229910052751 metal Inorganic materials 0.000 claims abstract description 166
- 239000002184 metal Substances 0.000 claims abstract description 166
- 239000010407 anodic oxide Substances 0.000 claims abstract description 20
- 239000000758 substrate Substances 0.000 claims description 36
- 238000000151 deposition Methods 0.000 claims description 10
- 239000011148 porous material Substances 0.000 claims description 10
- 238000004519 manufacturing process Methods 0.000 claims description 9
- 238000007743 anodising Methods 0.000 claims description 6
- 239000003990 capacitor Substances 0.000 description 67
- 238000002048 anodisation reaction Methods 0.000 description 22
- 230000004888 barrier function Effects 0.000 description 10
- 230000015572 biosynthetic process Effects 0.000 description 10
- 239000000463 material Substances 0.000 description 8
- 238000000865 membrane-inlet mass spectrometry Methods 0.000 description 8
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 7
- 238000001465 metallisation Methods 0.000 description 7
- 229910052710 silicon Inorganic materials 0.000 description 7
- 239000010703 silicon Substances 0.000 description 7
- 229910052782 aluminium Inorganic materials 0.000 description 6
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 6
- 238000000059 patterning Methods 0.000 description 6
- 238000000206 photolithography Methods 0.000 description 6
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 5
- 230000008569 process Effects 0.000 description 5
- 238000009413 insulation Methods 0.000 description 4
- 239000004065 semiconductor Substances 0.000 description 4
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 3
- 239000004020 conductor Substances 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 230000010354 integration Effects 0.000 description 3
- 238000002955 isolation Methods 0.000 description 3
- 239000010936 titanium Substances 0.000 description 3
- 229910052719 titanium Inorganic materials 0.000 description 3
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- 238000000231 atomic layer deposition Methods 0.000 description 2
- 230000008901 benefit Effects 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 239000011810 insulating material Substances 0.000 description 2
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 2
- 229920000642 polymer Polymers 0.000 description 2
- 235000012239 silicon dioxide Nutrition 0.000 description 2
- 239000000377 silicon dioxide Substances 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 2
- 229910052721 tungsten Inorganic materials 0.000 description 2
- 239000010937 tungsten Substances 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- FYYHWMGAXLPEAU-UHFFFAOYSA-N Magnesium Chemical compound [Mg] FYYHWMGAXLPEAU-UHFFFAOYSA-N 0.000 description 1
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 1
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 1
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 1
- 239000010405 anode material Substances 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- 230000007812 deficiency Effects 0.000 description 1
- 238000010292 electrical insulation Methods 0.000 description 1
- 238000003487 electrochemical reaction Methods 0.000 description 1
- 239000003792 electrolyte Substances 0.000 description 1
- 238000004146 energy storage Methods 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 229910052749 magnesium Inorganic materials 0.000 description 1
- 239000011777 magnesium Substances 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- 239000011733 molybdenum Substances 0.000 description 1
- 239000002071 nanotube Substances 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 229910052715 tantalum Inorganic materials 0.000 description 1
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
- H01L23/5223—Capacitor integral with wiring layers
-
- C—CHEMISTRY; METALLURGY
- C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
- C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
- C25D11/00—Electrolytic coating by surface reaction, i.e. forming conversion layers
- C25D11/02—Anodisation
- C25D11/022—Anodisation on selected surface areas
-
- C—CHEMISTRY; METALLURGY
- C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
- C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
- C25D11/00—Electrolytic coating by surface reaction, i.e. forming conversion layers
- C25D11/02—Anodisation
- C25D11/04—Anodisation of aluminium or alloys based thereon
- C25D11/045—Anodisation of aluminium or alloys based thereon for forming AAO templates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/002—Details
- H01G4/018—Dielectrics
- H01G4/06—Solid dielectrics
- H01G4/08—Inorganic dielectrics
- H01G4/10—Metal-oxide dielectrics
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/33—Thin- or thick-film capacitors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
- H01L23/64—Impedance arrangements
- H01L23/642—Capacitive arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
- H01L28/75—Electrodes comprising two or more layers, e.g. comprising a barrier layer and a metal layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
- H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
- H01L28/90—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions
- H01L28/91—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions made by depositing layers, e.g. by depositing alternating conductive and insulating layers
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Chemical & Material Sciences (AREA)
- Computer Hardware Design (AREA)
- Materials Engineering (AREA)
- Organic Chemistry (AREA)
- Metallurgy (AREA)
- Electrochemistry (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Inorganic Chemistry (AREA)
- Semiconductor Integrated Circuits (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Element Separation (AREA)
Abstract
一种用于形成具有多孔区域和横向包封的产品结构的方法、一种用于制造结构的方法，该结构包括：绝缘层(201)；第一金属层(203)，该第一金属层在绝缘层的第一部分上方；阳极氧化物的第一多孔区域，该第一多孔区域在第一金属层上方并与第一金属层接触；以及阳极氧化物的第二多孔区域，其包围第一多孔区域，该第二多孔区域与同绝缘层的第一部分相邻的绝缘层的第二部分接触并且与第一金属层接触，第二多孔区域形成绝缘区域。
Description
技术领域
本发明涉及集成领域，并且特别地涉及电子产品、相关半导体产品及其制造方法。
本发明更准确地涉及包括多孔区域的电子部件。
背景技术
如今，硅无源集成技术可用于工业设计。例如，由村田集成无源解决方案(MurataIntegrated Passive Solutions)开发的PICS技术允许将高密度电容性部件集成到硅基板中。根据该技术，可以将数十甚至数百个无源部件有效地集成至硅芯片中。
例如，在P.Banerjee等人的题为“Nanotubular metal-insulator-metalcapacitor arrays for energy storage(用于能量存储的纳米管金属-绝缘体-金属电容器阵列)”(2009年5月在Natural technology(自然技术)中发表)的研究中，描述了在例如多孔阳极氧化铝(PAA)的多孔阳极材料中形成的金属-绝缘体-金属(MIM)结构。金属的连续层、绝缘体以及金属遵循多孔材料的轮廓，使得MIM结构被嵌入到多孔材料的孔内部。然而，由于可以通过原子层沉积(ALD)沉积的PAA厚度，Banerjee的PAA嵌入结构经受高的等效串联电阻(ESR)和有限的电容密度。
在国际申请公开WO 2015/063420 A1中描述了F.Voiron等人的改进了Banerjee的ESR和电容的结构。Voiron的结构产生了可以用于各种应用的高度集成的电容。在这种结构中，孔的底部被开口，并且MIM结构的下金属层与位于多孔区域之下的导电层接触，提供了电接触并且降低了ESR。
一般地，如上所述的PAA嵌入结构由在基板(例如，硅晶片)上方的多孔区域内部嵌入结构(例如，MIM电容性堆叠)而产生。通常，多孔区域由对沉积在基板上方的金属(例如，铝)的薄层进行阳极化处理而产生。阳极化将铝层转化为多孔阳极氧化铝。通常，多孔区域形成为任何形状(当从顶部观看时)并且沿垂直于晶片表面的方向跨氧化铝层延伸。
需要包括各自具有特定特性的多个电容器的部件。更准确地说，期望在同一基板上布置可以具有不同电容值的电绝缘的相邻电容器，使得它们可以用于不同的应用。作为示例，包括多个不同电容器的电容阵列可以用于对各种电压域进行去耦。为了实现这一点，必须对相邻电容器的顶部电极和底部电极进行电绝缘。
文献WO 2015/063420 A1公开了一种用于在同一基板上生产多个不同电容器(至少在电容方面)的解决方案。该解决方案在图1中示出，图1是示例结构100的截面图。结构100包括使用WO 2015/063420 A1中描述的工艺制造的电容器101、电容器102、电容器103和电容器104。换言之，电容器101、电容器102、电容器103和电容器103制造在通过金属层105(未示出)的阳极化(或阳极氧化)获得的多孔结构内。形成这些电容器意味着用金属-绝缘体-金属(MIM)结构填充多孔区域的孔。
电容器101、电容器102、电容器103和电容器104形成在基板106上方，在该基板106上形成有绝缘区域107。形成阻挡层108的导电电极沉积在绝缘区域107的一部分上，并且电容器101和电容器104在金属层105中延伸直到到达阻挡层108。电容器102和电容器103不与金属层105接触，因为绝缘区域107的部分107a延伸到电容器102和电容器103下方的金属层上方。此外，绝缘区域107包括沟槽107b，该沟槽107b布置在形成于阻挡层108中的开口中。应当注意，为了提供横向绝缘，电容器被多孔区域109包围，该多孔区域109未填充有金属-绝缘体-金属并且因此不导电(通常，其为多孔阳极氧化物)。
绝缘区域的部分107a和部分107b防止包括导电材料的阻挡层将电容器101至电容器104的所有底部电极短路在一起。
因此，为了形成并非全部(通过它们的底部电极)电连接在一起的电容器，需要执行使阻挡层108图案化以形成用于部分107b的开口的第一光刻步骤以及使部分107b图案化的第二光刻步骤。
该解决方案在所需步骤的数目方面并不令人满意。
另外，文献WO 2015/063420 A1的上述解决方案防止将电容器连接至放置在基板106内的部件：由以上可知，如果不存在绝缘区域，则所有电容器的底部电极将电连接在一起。该解决方案不允许对独立的电压域进行去耦。
鉴于上述问题做出了本发明。
发明内容
本发明提供一种结构，包括：
-基板，
-绝缘层，其在基板上方，
-第一金属层，其在绝缘层的第一部分上方，
-阳极氧化物的第一多孔区域，其在第一金属层上方并与第一金属层接触，以及
-阳极氧化物的第二多孔区域，其包围第一多孔区域，第二多孔区域与同绝缘层的第一部分相邻的绝缘层的第二部分接触并且与第一金属层接触，第二多孔区形成绝缘区域。
这种结构允许在第一多孔区域内形成电容器例如金属-绝缘体-金属电容器，该电容器将通过第一多孔区域被横向绝缘，并且(如果需要)在底部通过绝缘层绝缘。
本发明的发明人已经观察到，如果第一多孔区域下方的金属层在绝缘层的第二部分上方开口，则第二多孔区域例如在其形成时可以与绝缘层进行接触。这使得第一金属层被第二多孔区域横向包封。
因此，提供了允许形成独立电容器(即，电容器不通过它们的底部电极电耦接在一起)的简单结构。
第一多孔区域和第二多孔区域可以通过金属层的阳极化形成，使得在每个区域中形成多个孔。孔周围的材料可以是该金属层的氧化物，例如非导电氧化物。因此，优选地，第二多孔区域是不导电的。
此外，第一金属层可以是在该阳极化过程期间使用的阻挡层。
基板可以是硅基板或包括硅区域、电部件和互连的基板。
孔可以是直的，最终都具有相同的方向(例如，竖直方向)。
此外并且根据示例，包围可以意味着横向包围。
根据特定实施方式，绝缘层包括第三部分和与第三部分相邻的第四部分，第三部分和第四部分与绝缘层的第一部分和第二部分间隔开，
第一金属层包括：在绝缘层的第一部分上方的第一部分和在绝缘层的第四部分上方的第二部分，
该结构还包括：
-阳极氧化物的第三多孔区域，其在第一金属层的第二部分上方并且与第一金属层的第二部分接触，
-阳极氧化物的第四多孔区域，包围第三多孔区域，第四多孔区域与绝缘层的第三部分接触并且与第一金属层的第二部分接触，第四多孔区域形成绝缘区域。
该特定实施方式允许在绝缘层的开口的每一侧形成两个电容器。即使金属填充开口，这些电容器也可以是电独立的：除了绝缘层的第二部分和第三部分之外，第二多孔区域和第四多孔区域确保电容器形成在第一多孔区域和第三多孔区域内，这些电容器是电独立的。
根据特定实施方式，该结构包括金属区域，该金属区域与第二多孔区域相邻或者在第二多孔区域与第四多孔区域之间。
当在第一金属层上方沉积金属层时，可以形成该金属区域，使得在该金属层中形成多孔区域。可以使用图案化方法来获得多孔区域和金属区域两者。
本发明的发明人已经观察到该金属区域可以用作电连接。例如，该金属区域可以连接至电部件。
根据特定实施方式，该结构包括在金属区域上方的第一硬掩模，该第一硬掩模与绝缘层的至少第二部分部分地交叠。
该第一硬掩模可以包括诸如二氧化硅或氮化物或聚合物的绝缘材料。优选地，不对第一硬掩模的材料进行阳极化。此外，该硬掩模允许对沉积的金属层进行图案化以获得金属区域和多孔区域。该硬掩模用作用于阳极化过程的掩模。
应当注意，“部分地交叠”是指存在放置在硬掩模下方的绝缘层的第二部分的第一子部分，而绝缘层的第二部分的第二子部分不放置在硬掩模下方。该第二子部分可以与绝缘层的第一部分相邻。
应当注意，制作第一硬掩模可以根据2018年4月20日提交的欧洲专利申请18305492.3中描述的方法来进行，该欧洲专利申请的内容通过引用并入本申请中。
根据特定实施方式，绝缘层包括开口，该开口与绝缘层的第二部分相邻或者在绝缘层的第二部分与绝缘层的第三部分之间。
由于第一金属层被第二多孔区域横向包封，因此可以形成绝缘层的该开口。
此外，开口可以填充有例如来自金属区域或来自第一金属层的另一部分(未连接至第一多孔区域下方的部分)的导电材料，以形成与放置在绝缘层下方的元件的电连接。
根据特定实施方式，该结构包括在第一多孔区域上方具有开口的第二硬掩模，第二硬掩模包围第一硬掩模并在第一硬掩模上方。
该第二硬掩模可以用于对必须保持不导电的多孔区域和可以容纳电容器(例如，金属-绝缘体-金属电容器)的多孔区域进行划界。
因此，第二硬掩模参与获得围绕第一多孔区域的电绝缘，因为它参与限定该区域的形状。
应当注意，制造第二硬掩模可以根据2018年5月11日提交的欧洲专利申请18035582.1中描述的方法来进行，该欧洲专利申请的内容通过引用并入本申请中。
根据特定实施方式，该结构包括导电通孔，该导电通孔被布置成穿过第一绝缘层的第一部分、第一金属层和第一多孔区域。
在本实施方式中，导电通孔穿过第一绝缘层的第一部分、第一金属层和第一多孔区域。例如由于第一金属层与该通孔绝缘，由于第一金属层被图案化为相对于通孔处于凹处，以及由于非导电多孔区域横向包封第一多孔区域(其可以包括金属-绝缘体-金属结构)之间的第一金属层，因此第一金属层可以不与该导电通孔电连接。
换言之，第一多孔区域可以具有围绕导电通孔的环形形状，其可以具有与以上提及的金属区域类似的结构。
例如，导电通孔可以包括如上限定的金属区域。
根据特定实施方式，第一多孔区域在其孔内部包括金属-绝缘体-金属结构。
该金属-绝缘体-金属结构的制造可以根据文献WO 2015/063420 A1中公开的方法进行。
然后可以获得与该第一多孔区域相关联的电容器。
根据特定实施方式，金属-绝缘体-金属结构包括与第一金属层接触的底部金属层。
根据特定实施方式，绝缘层包括在第一多孔区域下方的附加开口，该附加开口填充有第一金属层的金属。
例如，如果第一多孔区域在其孔内部包括具有与第一金属层接触的底部层的金属-绝缘体-金属结构，则该附加开口可以是该底部层(其是电容器的电极)与放置在绝缘层下方的电部件之间的电连接。
根据特定实施方式，基板包括至少一个部件，该至少一个部件通过绝缘层的附加开口电连接至第一金属层或者通过绝缘层的开口电连接至金属区域。
该部件可以是在形成多孔区域之前形成在基板中的无源电部件(电阻器等)或有源电部件(晶体管等)。
根据特定实施方式，至少一个部件通过互连网络和焊盘连接至所述第一金属层或连接至所述金属区域。
该互连网络可以形成技术人员称为“线路后端(BEOL)”部分的集成电路的部分。
焊盘可以是互连网络的金属化的层的一部分。
本发明还提供一种制造结构的方法，包括：
-在基板上方形成绝缘层，
-在绝缘层的第一部分上方沉积第一金属层，
-形成阳极氧化物的第一多孔区域，该第一多孔区域在第一金属层上方并与第一金属层接触，以及
-形成阳极氧化物的第二多孔区域，其包围第一多孔区域，该第二多孔区域与同绝缘层的第一部分相邻的绝缘层的第二部分接触并且与第一金属层接触，第二多孔区域形成绝缘区域。
该方法可以用于制造如以上限定的结构的每个实施方式。
根据特定实施方式，该方法包括在第一金属层上方沉积第二金属层并且对第二金属层进行阳极化处理以获得第一多孔区域和第二多孔区域。
根据特定实施方式，该方法包括在对第二金属层进行阳极化处理之前在第二金属层上方沉积第一硬掩模，以获得与第二多孔区域相邻的金属区域，第一硬掩模与绝缘层的至少第二部分部分地交叠。
根据特定实施方式，该方法包括沉积具有开口的第二硬掩模，该第二硬掩模在第一硬掩模上方并包围第一硬掩模，第二硬掩模在第一多孔区域上方具有开口。
应当注意，可以使用如上限定的方法的任何特定实施方式来生产以上限定的电产品。
附图说明
根据参照附图仅通过说明而非限制的方式给出的对本发明的某些实施方式的以下描述，本发明的其他特征和优点将变得明显，在附图中：
-图1(已经描述过)示出了根据现有技术的结构的截面，
-图2至图10示出了根据示例用于制造包括电容器的结构的方法的步骤，
-图11A和图11B示出了根据示例的布局的两个示例。
具体实施方式
在下文中，将描述根据实施方式的用于制造其中形成电容器的结构的步骤。
该实施方式解决了现有技术的与在多孔区域中形成未电耦接在一起的两个电容器的复杂性有关的现有缺陷。
图2是包括半导体基板200的结构的侧视图。该半导体基板可以包括硅部分，在该硅部分上已经形成了诸如晶体管、二极管和电阻器的电部件。在这些部件上方，已经形成互连网络，并且该互连网络包括使用通孔以本身已知的方式连接在一起的多个金属化层。半导体基板的顶部可以包括用于与放置在基板上方的部件形成接触的焊盘(电连接焊盘)和基板的顶部金属化层。作为示例，焊盘可以是包括铝或铜的金属区域，可选地，包括钛或氮化钛的阻挡层，并且可以在这些金属区域上形成可焊金属(例如，镍)的层。
例如，基板200可以是晶片。
在基板200上方，通过绝缘材料的沉积形成绝缘层201。例如通过光刻对绝缘层进行图案化。通过使该层图案化，形成开口202a、开口202b和开口202c并且这些开口是通向基板200并且优选地到达基板的焊盘或(例如，金属化层的)金属区域上的过孔。开口202a至开口202c可以呈沟槽或孔(例如，圆孔)或者任何合适的形状(通常为圆形或矩形)的形状。
在绝缘层201上方以及在开口202a至开口202c中，沉积第一金属层203。该金属层以共形方式沉积以填充开口202a至开口202c。可以选择该金属层的导电材料，使得金属层充当用于阳极化过程的阻挡层。这意味着在随后的阳极化步骤期间，第一金属层中阳极氧化物的形成是缓慢的，并且更准确地说，第一金属层中阳极氧化物的形成比随后沉积的第二金属层中阳极氧化物的形成慢。这可能是由于当第一金属层与阳极化期间使用的电解质接触时形成阻挡氧化物，该氧化物在达到用于给定电压的给定厚度时将阻止阳极电化学反应。
此外，第一金属层的材料与绝缘层的材料之间的良好蚀刻选择性是优选的：这意味着第一金属层203的溶解比随后形成的诸如氧化铝的阳极氧化物的溶解慢。
作为示例，第一金属层203可以包括钛或钨或钼。
如图3所示，通过光刻步骤使第一金属层203图案化。在该光刻步骤之后，露出基板200(或焊盘或金属化层)的部分和绝缘层的部分。
更准确地说，在开口202a和开口202c周围，存在第一绝缘层的未被第一金属层覆盖的部分。此外，仍然存在第一绝缘层的被第一金属层覆盖的部分。在该图中，第一绝缘层的第一部分201a被第一金属层覆盖，第一绝缘层的第二部分201b未被第一金属层覆盖。第一部分和第二部分相邻并且第一部分和第二部分与第一绝缘层的未被第一金属层覆盖的第三部分201c间隔开，第三部分201c与第一绝缘层的被第一金属层覆盖的第四部分相邻。
优选地，第一绝缘层的未被第一金属层覆盖的部分具有大于距离阈值的宽度Ov1，该距离阈值具有包括在1微米至30微米内的值。
在图示的示例中，绝缘层的开口202b填充有第一金属层的金属，以便随后形成电连接。
图4示出了第二金属层204的形成。该第二金属层可以包括能够被阳极化以形成多孔区域的材料。优选地，第二金属层204包括铝并且具有优于一微米(例如，包括在4微米与8微米之间)的厚度。然而，本发明不限于将铝用于第二金属层，并且还可以使用允许形成规则的多孔区域(例如，均具有相同尺寸的直孔)的其他材料例如镁或钽。
在图5中，示出了图4的在第二金属层204上方形成第一硬掩模205的步骤之后的结构。例如使用光刻步骤对该第一硬掩模进行图案化，以覆盖第二金属层204的在后续步骤中不应被阳极化的区域。因此，第一硬掩模205可以包括不被阳极化的材料，并且可以包括选自二氧化硅、氮化物或聚合物的材料。
在图示的示例中，对第一硬掩模205进行图案化，使得在随后的阳极化步骤之后，金属存在于该硬掩模下方以形成与放置在基板200中的部件的电连接。另外，对第一硬掩模205进行图案化以允许形成在随后将形成的电容器周围将形成绝缘区域的多孔区域：换言之，稍后形成的多孔区域应当能够在需要的地方横向包封第一金属。这可以通过对第一硬掩模进行图案化使得第一硬掩模与绝缘层的未被第一金属层覆盖的部分部分地交叠来获得。开口202a和开口202c在第一硬掩模205下方。
此处，第一硬掩模205与绝缘层的具有宽度Ov3的部分交叠，而具有宽度Ov2的部分(与绝缘层的在第一金属层203下方的部分相邻)不与第一硬掩模205交叠。优选地，宽度Ov2和宽度Ov3都严格优于零。还应当注意，Ov1等于Ov2和Ov3的总和。
然后执行阳极化步骤并且图6示出了所获得的结构。在执行阳极化之后获得多孔区域206，并且多孔区域206基本上在第一硬掩模205下方，保留金属区域207。通过第一硬掩模205的开口执行阳极化。
优选地，执行该阳极化直到形成在第二金属层中的孔到达第一金属层。这可以通过检测用于阳极化过程的阳极化电流的强度的下降来控制：当孔到达第一金属层时可以检测到这种下降。
在这个阶段，多孔区域206是不导电的。这些多孔区域横向包封第一金属层203。因此，多孔区域(或更准确地说它们的孔)也到达第一绝缘层。这可以显著地通过第一硬掩模205的图案化以及宽度Ov2和宽度Ov3均严格优于零来获得，如参照图5所说明的。
在图示的示例中，金属区域207在开口202a和开口202b中同样到达基板200。
图7示出了图6的在形成第二硬掩模208之后的结构。第二硬掩模208在随后将在其中形成电容器的多孔区域上方设置有开口。为此，对第二硬掩模208进行图案化以包括在多孔区域上方的开口，这些开口被配置成使得第一金属层的边缘(在开口202a和开口202c周围)在第二硬掩模208下方。
可以对第二硬掩模208的开口的尺寸进行选择以确保获得填充有电容器的多孔区域的横向绝缘。所获得的横向绝缘延伸遍及从第二硬掩模的一部分的边缘到多孔区域206、金属区域207与绝缘层201之间的最近界面INF测量的宽度Ov4。可以调整阳极化以获得横向绝缘。例如，阳极化可以包括对指示多孔区域已经到达第一金属层203的阳极化电流的变化的观察。进行阳极化达约10分钟至30分钟的持续时间允许在多孔区域206与第一金属层203之间的界面处形成用于阳极化的阻挡：这防止多孔区域向下穿透第一金属层203。在此期间，已经观察到多孔区域206在第一金属层的边缘处横向延伸直到在界面INF的水平处到达绝缘层201。作为示例，对于厚度为约300纳米的第一金属层，可以通过进一步进行阳极化达约20分钟至30分钟的持续时间来获得横向绝缘。
这允许控制相邻的随后形成的电容器之间的电绝缘。
应当注意，第二硬掩模208可以包括任何氧化硅、氮化物或钨或钛。
图8示出了包括底部金属层209、中间绝缘层210和顶部金属层211以形成电容器的金属-绝缘体-金属结构MIMS的形成。MIMS结构的形成可以包括使用第二硬掩模208的连续的共形沉积以对填充有结构MIMS的多孔区域进行划界。应当注意，在图8中，为了简单起见，该结构被表示为针对每个后续形成的电容器似乎存在2至3个孔，而实际结构可能包括更多数目的孔(在该阶段，电容器全部都是连接的以形成单个电容器，电容器尚未分离)。
此外，由于使用了第二硬掩模208，因此现在存在两种类型的多孔区域：填充有结构MIMS的第一多孔区域212和非导电多孔区域213。应当注意，非导电多孔区域213的一部分与参照图3描述的第一绝缘层的第二部分201b和第一绝缘层的第三部分201c接触。
应当注意，填充有结构MIMS的第一多孔区域212经由底部金属层209到达第一金属层203。在该阶段，可以注意到，填充有来自第一金属层203的金属的开口202b形成底部金属层209与基板200(或者与焊盘或金属化层)之间的电连接。
为了形成不同的电容器，执行以下导电层的图案化：结构MIMS、第一硬掩模205、第二硬掩模208(图9)。获得三个电容器C1、C2和C3，并且这些电容器彼此横向电绝缘。在金属区域207上方形成有开口214。
在图10中，表示出图9的其中形成图案化金属化层以获得电焊盘215a、电焊盘215b、电焊盘215c、电焊盘215d和电焊盘215e的结构。
电焊盘215a、电焊盘215c和电焊盘215e连接至结构MIMS的顶部电极211。对于电容器C2，由于绝缘层201包括开口202b，因此该电容器连接在基板200中的部件与该结构的顶部之间。
电焊盘215b和电焊盘215d连接至金属区域207。在电焊盘215b和电焊盘215d的侧面形成附加的横向绝缘216，以避免将电焊盘215b和电焊盘215d连接至结构MIMS的金属层。应当注意，金属区域207与电焊盘215b和电焊盘215d形成可以将基板中的部件连接至结构的顶部的通孔。这些通孔被多孔区域横向绝缘。
作为示例，可以形成围绕与由金属区域207和焊盘215b形成的通孔类似的通孔的环形电容器。这种结构的侧视图可以具有与金属区域207和焊盘215b周围的电容器C1和电容器C2类似的外观。也可以进行不同的布置以产生没有焊盘(例如焊盘215b)的环形结构：第二硬掩模208在非导电多孔区域206上方，但是第二硬掩模208不被蚀刻以容纳焊盘并且不形成通孔。
图11A是例如在实现了关于图2至图7描述的步骤之后获得的结构的俯视图。该图示出了示例布局，其中斑点区域包括第二硬掩模208，并且白色区域包括多孔区域206。
从图中可以看出，将可以在将随后形成的电容器的中间形成通孔217的矩阵或单个通孔217。如上所说明的，这些通孔将与电容器的导电层电绝缘。
此外，应当注意，多孔区域形成可以是任何形状的绝缘井。电容器的一些或所有底部电极可以通过绝缘层中的开口连接至放置在下方基板中的部件。
图11B示出了另一种可能的俯视图，其中示出了将结构的不同部分隔开的切割线DL。例如，在后续步骤中可以沿着这些线切割结构。
在图示的示例中，切割线包括由导电部分SP隔开的多孔区域206的不连续非导电部分LP，导电部分SP包括来自第二金属层204的金属区域。不连续性SP可以用于允许均匀电位v在阳极化期间从晶片的导电边缘向所有多孔结构(阳极氧化物)传播。因此，部分SP有利于电压的均匀性，从而产生更好的阳极化结果。
其他变型
虽然以上已经参考某些具体实施方式描述了本发明，但是将理解，本发明不受具体实施方式的特殊性限制。在所附权利要求的范围内，可以在上述实施方式中进行许多变化、修改和改进。
Claims (16)
1.一种结构，包括：
-基板(200)，
-绝缘层(201)，所述绝缘层在所述基板上方，
-第一金属层(203)，所述第一金属层在所述绝缘层的第一部分(201a)上方，
-阳极氧化物的第一多孔区域(212)，所述第一多孔区域在所述第一金属层上方并与所述第一金属层接触，以及
-阳极氧化物的第二多孔区域(213)，包围所述第一多孔区域，所述第二多孔区域与同所述绝缘层的第一部分相邻的所述绝缘层的第二部分(201b)接触并且与所述第一金属层接触，所述第二多孔区域形成绝缘区域。
2.根据权利要求1所述的结构，其中，所述绝缘层包括第三部分(201c)和与所述第三部分相邻的第四部分(201d)，所述第三部分和所述第四部分与所述绝缘层的第一部分和第二部分间隔开，
所述第一金属层包括：在所述绝缘层的第一部分上方的第一部分和在所述绝缘层的第四部分上方的第二部分，
所述结构还包括：
-阳极氧化物的第三多孔区域，所述第三多孔区域在所述第一金属层的第二部分上方并且与所述第一金属层的第二部分接触，
-阳极氧化物的第四多孔区域，包围所述第三多孔区域，所述第四多孔区域与所述绝缘层的第三部分接触并且与所述第一金属层的第二部分接触，所述第四多孔区域形成绝缘区域。
3.根据权利要求1或2所述的结构，包括金属区域(207)，所述金属区域与所述第二多孔区域相邻或者在所述第二多孔区域与所述第四多孔区域之间。
4.根据权利要求3所述的结构，包括在所述金属区域上方的第一硬掩模(205)，所述第一硬掩模与所述绝缘层的至少第二部分部分地交叠。
5.根据权利要求1至4中任一项所述的结构，其中，所述绝缘层包括开口(202a,202c)，所述开口与所述绝缘层的第二部分相邻或者在所述绝缘层的第二部分与所述绝缘层的第三部分之间。
6.根据权利要求1至5中任一项所述的结构，包括第二硬掩模(208)，所述第二硬掩模在所述第一多孔区域上方具有开口，所述第二硬掩模包围所述第一硬掩模并在所述第一硬掩模上方。
7.根据权利要求1至6中任一项所述的结构，包括导电通孔(217)，所述导电通孔被布置成穿过所述第一绝缘层的第一部分、所述第一金属层和所述第一多孔区域。
8.根据权利要求1至7中任一项所述的结构，其中，所述第一多孔区域在所述第一多孔区域的孔内部包括金属-绝缘体-金属结构(MIMS)。
9.根据权利要求8所述的结构，其中，所述金属-绝缘体-金属结构包括与所述第一金属层接触的底部金属层(209)。
10.根据权利要求1至9中任一项所述的结构，其中，所述绝缘层包括在所述第一多孔区域下方的附加开口(202b)，所述附加开口填充有所述第一金属层的金属。
11.根据权利要求1至10中任一项所述的结构，其中，所述基板包括至少一个部件，所述至少一个部件通过所述绝缘层的附加开口电连接至所述第一金属层或者通过所述绝缘层的开口电连接至金属区域。
12.根据权利要求11所述的结构，其中，所述至少一个部件通过互连网络和焊盘连接至所述第一金属层或连接至所述金属区域。
13.一种制造结构的方法，包括：
-在基板上方形成绝缘层(201)，
-在所述绝缘层的第一部分(201a)上方沉积第一金属层(203)，
-形成阳极氧化物的第一多孔区域(212)，所述第一多孔区域在所述第一金属层上方并与所述第一金属层接触，以及
-形成阳极氧化物的第二多孔区域(213)，所述第二多孔区域包围所述第一多孔区域，所述第二多孔区域与同所述绝缘层的第一部分相邻的所述绝缘层的第二部分(201b)接触并且与所述第一金属层接触，所述第二多孔区域形成绝缘区域。
14.根据权利要求13所述的方法，包括在所述第一金属层上方沉积第二金属层(204)并且对所述第二金属层进行阳极化处理以获得所述第一多孔区域和所述第二多孔区域。
15.根据权利要求14所述的方法，包括在对所述第二金属层进行阳极化处理之前在所述第二金属层上方沉积第一硬掩模(205)，以获得与所述第二多孔区域相邻的金属区域(207)，所述第一硬掩模与所述绝缘层的至少第二部分部分地交叠。
16.根据权利要求15所述的方法，包括沉积具有开口的第二硬掩模(208)，所述第二硬掩模在所述第一硬掩模上方并包围所述第一硬掩模，所述第二硬掩模在所述第一多孔区域上方具有开口。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| EP19305021.8A EP3680931B1 (en) | 2019-01-08 | 2019-01-08 | Method for forming product structure having porous regions and lateral encapsulation |
| EP19305021.8 | 2019-01-08 | ||
| PCT/EP2020/050295 WO2020144223A2 (en) | 2019-01-08 | 2020-01-08 | Method for forming product structure having porous regions and lateral encapsulation |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN113272952A true CN113272952A (zh) | 2021-08-17 |
| CN113272952B CN113272952B (zh) | 2024-06-07 |
Family
ID=65228480
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202080008200.5A Active CN113272952B (zh) | 2019-01-08 | 2020-01-08 | 用于形成具有多孔区域和横向包封的产品结构的方法 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US20210332492A1 (zh) |
| EP (1) | EP3680931B1 (zh) |
| KR (1) | KR20210113210A (zh) |
| CN (1) | CN113272952B (zh) |
| WO (1) | WO2020144223A2 (zh) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP3799084B1 (en) | 2019-09-30 | 2023-05-03 | Murata Manufacturing Co., Ltd. | Nanomagnetic inductor cores, inductors and devices incorporating such cores, and associated manufacturing methods |
| EP4009340B1 (en) * | 2020-12-02 | 2023-06-28 | Murata Manufacturing Co., Ltd. | Capacitor structure with via embedded in porous medium |
| EP4016566B1 (en) | 2020-12-15 | 2023-08-02 | Murata Manufacturing Co., Ltd. | An electrical device comprising a 3d capacitor and a region surrounded by a through opening |
| FR3120982A1 (fr) * | 2021-03-18 | 2022-09-23 | Commissariat A L'energie Atomique Et Aux Energies Alternatives | Dispositif capacitif a haute densite et procede de fabrication d’un tel dispositif |
| FR3142602A1 (fr) | 2022-11-30 | 2024-05-31 | Commissariat A L'energie Atomique Et Aux Energies Alternatives | Dispositif électronique |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3864217A (en) * | 1974-01-21 | 1975-02-04 | Nippon Electric Co | Method of fabricating a semiconductor device |
| US20020105086A1 (en) * | 2001-02-02 | 2002-08-08 | Toru Yoshie | Semiconductor device and method for manufacturing the same |
| US20030010971A1 (en) * | 2001-06-25 | 2003-01-16 | Zhibo Zhang | Methods of forming nano-scale electronic and optoelectronic devices using non-photolithographically defined nano-channel templates and devices formed thereby |
| US20080153244A1 (en) * | 2006-12-22 | 2008-06-26 | Hung-Lin Shih | Method for manufacturing passive components |
| US20150270069A1 (en) * | 2013-03-12 | 2015-09-24 | Invensas Corporation | Capacitors using porous alumina structures |
| CN105706234A (zh) * | 2013-10-29 | 2016-06-22 | Ipdia公司 | 具有改进型电容器的结构 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8901711B1 (en) * | 2013-08-07 | 2014-12-02 | International Business Machines Corporation | Horizontal metal-insulator-metal capacitor |
-
2019
- 2019-01-08 EP EP19305021.8A patent/EP3680931B1/en active Active
-
2020
- 2020-01-08 KR KR1020217020978A patent/KR20210113210A/ko unknown
- 2020-01-08 CN CN202080008200.5A patent/CN113272952B/zh active Active
- 2020-01-08 WO PCT/EP2020/050295 patent/WO2020144223A2/en active Application Filing
-
2021
- 2021-07-08 US US17/370,246 patent/US20210332492A1/en active Pending
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3864217A (en) * | 1974-01-21 | 1975-02-04 | Nippon Electric Co | Method of fabricating a semiconductor device |
| US20020105086A1 (en) * | 2001-02-02 | 2002-08-08 | Toru Yoshie | Semiconductor device and method for manufacturing the same |
| US20030010971A1 (en) * | 2001-06-25 | 2003-01-16 | Zhibo Zhang | Methods of forming nano-scale electronic and optoelectronic devices using non-photolithographically defined nano-channel templates and devices formed thereby |
| US20080153244A1 (en) * | 2006-12-22 | 2008-06-26 | Hung-Lin Shih | Method for manufacturing passive components |
| US20150270069A1 (en) * | 2013-03-12 | 2015-09-24 | Invensas Corporation | Capacitors using porous alumina structures |
| CN105706234A (zh) * | 2013-10-29 | 2016-06-22 | Ipdia公司 | 具有改进型电容器的结构 |
Also Published As
| Publication number | Publication date |
|---|---|
| EP3680931B1 (en) | 2022-11-16 |
| TW202104676A (zh) | 2021-02-01 |
| WO2020144223A2 (en) | 2020-07-16 |
| US20210332492A1 (en) | 2021-10-28 |
| WO2020144223A3 (en) | 2020-09-17 |
| CN113272952B (zh) | 2024-06-07 |
| EP3680931A1 (en) | 2020-07-15 |
| KR20210113210A (ko) | 2021-09-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN113272952B (zh) | 用于形成具有多孔区域和横向包封的产品结构的方法 | |
| US8841749B2 (en) | Semiconductor device comprising a capacitor and an electrical connection via, and fabrication method | |
| KR100801077B1 (ko) | 웨이퍼 표면 상에 균일한 도금을 제공하기 위한 임베디드전기도금 전류 경로를 갖는 반도체 웨이퍼 | |
| JP2002009248A (ja) | キャパシタおよびその製造方法 | |
| TWI819150B (zh) | 增強堆疊沉積的奈米線結構以及製造包含其之電子產品的方法 | |
| US20220208968A1 (en) | Manufacturing method of a nanowire-based structure and capacitor array component including the structure | |
| KR101380309B1 (ko) | 커패시터 및 그 형성 방법 | |
| CN110098054B (zh) | 电容器组件 | |
| US20220190101A1 (en) | Electrical device comprising a 3d capacitor and a region surrounded by a through opening | |
| JP4647194B2 (ja) | キャパシタ装置及びその製造方法 | |
| US20210265263A1 (en) | Metal-insulator-metal (mim) capacitor | |
| US20110018140A1 (en) | Electric via comprising lateral outgrowths | |
| TWI839434B (zh) | 形成具有多孔區域和橫向囊封物的產品結構的方法 | |
| CN111001084A (zh) | 可实施半导体器件及用于制造该可实施半导体器件的方法 | |
| US20240203654A1 (en) | Capacitor | |
| CN112259522B (zh) | 包含mim电容的后端结构及其制作方法 | |
| JP2010141097A (ja) | 半導体装置及びその製造方法 | |
| CN110767633A (zh) | 一种不同深度的电容结构及制作方法 | |
| US20230307185A1 (en) | Capacitor structure with via embedded in porous medium | |
| US20230138497A1 (en) | Nanowire array structures for integration, products incorporating the structures, and methods of manufacture thereof | |
| US20220301784A1 (en) | High-density capacitive device and method for manufacturing such a device | |
| CN116601729A (zh) | 具有嵌入多孔介质中的通孔的电容器结构 | |
| CN117337487A (zh) | 包括多部件通孔层电感器元件的集成电感器 | |
| KR20070056869A (ko) | 반도체 소자의 ｍｉｍ 캐패시터 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant |