TW202036862A - 半導體記憶體裝置 - Google Patents

半導體記憶體裝置 Download PDF

Info

Publication number
TW202036862A
TW202036862A TW108125010A TW108125010A TW202036862A TW 202036862 A TW202036862 A TW 202036862A TW 108125010 A TW108125010 A TW 108125010A TW 108125010 A TW108125010 A TW 108125010A TW 202036862 A TW202036862 A TW 202036862A
Authority
TW
Taiwan
Prior art keywords
insulating
insulating layer
conductive layer
memory
layer
Prior art date
Application number
TW108125010A
Other languages
English (en)
Other versions
TWI704681B (zh
Inventor
中圭祐
Original Assignee
日商東芝記憶體股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日商東芝記憶體股份有限公司 filed Critical 日商東芝記憶體股份有限公司
Application granted granted Critical
Publication of TWI704681B publication Critical patent/TWI704681B/zh
Publication of TW202036862A publication Critical patent/TW202036862A/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/10—EEPROM devices comprising charge-trapping gate insulators characterised by the top-view layout
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
    • H10B41/35—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region with a cell select transistor, e.g. NAND
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/20—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B41/23—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B41/27—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/20—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B43/23—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B43/27—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B53/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
    • H10B53/20—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors characterised by the three-dimensional arrangements, e.g. with cells on different height levels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B99/00—Subject matter not provided for in other groups of this subclass
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0483—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells having several storage transistors connected in series
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/50—EEPROM devices comprising charge-trapping gate insulators characterised by the boundary region between the core and peripheral circuit regions

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Geometry (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本發明實施例提供允許記憶體胞高密度配置之半導體記憶體裝置。 一種半導體記憶體裝置包含：第一導電層，被堆疊在基板上；第二導電層，被堆疊在該基板上且與該第一導電層在一方向上隔開；第三導電層，被堆疊在該基板上且電連接至該第一及第二導電層；第一絕緣層，被配置於該方向以將該第一導電層夾在之間；第二絕緣層，被配置在該方向以將該第二導電層夾在之間；狹縫區域，將該第三導電層夾在之間；及記憶體柱體，被安置在該第一及第二絕緣層上。該狹縫區域被安置在該第一絕緣層中之一者之端部與該第二絕緣層中之一者之端部之間。

Description

半導體記憶體裝置
本文中所描述之實施例整體而言係關於半導體記憶體裝置。 相關申請案之相互參考 本申請案係基於且主張2019年3月20日申請之日本專利申請案第2019-052475號之優先權的權益，該案之全部內容在此併入援引為參考。
存在一種半導體記憶體裝置，其中，記憶體胞係三維配置的。
實施例提供允許記憶體胞高密度配置之半導體記憶體裝置。
大體而言，依照一實施例係提供一種半導體記憶體裝置。該半導體記憶體裝置包含：複數個第一導電層，在第一方向上被堆疊在基板上且延伸於與該第一方向相交之第二方向上；複數個第二導電層，在第一方向上被堆疊在基板上且延伸於第二方向，該第二導電層在與該第二方向相交之第三方向上與該複數個第一導電層隔開；複數個第三導電層，在第一方向上被堆疊在基板上且被電連接至該第一導電層及該第二導電層；第一絕緣層及第二絕緣層，延伸於該第一方向及該第二方向，且被配置在第三方向上以將該第一導電層夾在之間；第三絕緣層及第四絕緣層，延伸於該第一方向及該第二方向，且被配置在第三方向上以將該第二導電層夾在之間；第一絕緣區域及第二絕緣區域，延伸於第一方向且將該第三導電層夾在之間；及複數個柱體，被安置成穿過該第一絕緣層、該第二絕緣層、該第三絕緣層及該第四絕緣層，且延伸於該第一方向。
該第一絕緣區域被安置在該第一絕緣層之端部與該第三絕緣層之端部之間。該第二絕緣區域被安置在該第二絕緣層之端部及該第四絕緣層之端部之間。
在下文中，將參考圖式來描述實施例。在以下描述中，具有相同功能及組態之組件係以相同元件符號來標注。欲在下文所描述之實施例描述一種裝置及方法，該裝置及方法體現實施例之技術概念，但並未規定如下之組件的材料、形狀、結構、配置等等。
每一功能方塊可藉由硬體及電腦軟體之一者或其組合來達成。並不一定需要如在以下實例中所描述般將每個功能方塊分開。例如，某些功能可藉由不同於例示性功能方塊之其他功能方塊來實施。一例示性功能方塊可被進一步細分為較小的功能子方塊。在此，三維堆疊NAND快閃記憶體(其中，記憶體胞電晶體被堆疊在半導體基板上方)被描述為半導體記憶體裝置之一實例。在本發明之實施例中，記憶體胞電晶體可被稱之為記憶體胞。
1. 第一實施例 依照第一實施例之半導體記憶體裝置將在下文描述。
1.1 半導體儲存裝置之電路方塊組態 首先，將描述依照第一實施例之半導體記憶體裝置之電路方塊組態。依照第一實施例之半導體記憶體裝置係NAND快閃記憶體，其能以非揮發性方式來儲存資料。
圖1係方塊圖，繪示依照第一實施例之半導體記憶體裝置之電路組態。半導體記憶體裝置1包含記憶體胞陣列10、列解碼器11、驅動器12、感測放大器13、位址暫存器14、命令暫存器15、輸入及輸出電路16及定序器17。舉例來說，外部裝置(例如，主機裝置或控制器)(未繪示)經由NAND匯流排而外部地連接至半導體記憶體裝置1。
1.1.1 方塊之組態 記憶體胞陣列10包含複數個方塊，諸如BLK0、BLK1、BLK2…及BLKn(n是大於或等於0之整數)。複數個方塊BLK0至BLKn之各者包含對應於列及行之複數個記憶體胞電晶體。記憶體胞電晶體之各者可以非揮發性方式來儲存資料，且可電重寫該資料。為了控制施加至記憶體胞電晶體之電壓，複數個字線、複數個位元線及源極線被安置在記憶體胞陣列10中。在下文中，方塊BLK0至BLKn可被統稱為方塊BLK。記憶體胞陣列10及方塊BLK之細節將在下文描述。
列解碼器11從位址暫存器14接收列位址且解碼該列位址。列解碼器11基於解碼該列位址之結果來選擇該方塊BLK中之一者且在該選定方塊BLK中選擇字線。列解碼器11轉移複數個電壓至記憶體胞陣列10，這些電壓係用於寫入操作、讀取操作及擦除操作所需要的。
驅動器12經由列解碼器11供應複數個電壓至該選定方塊BLK。
當資料在被讀取時，感測放大器13偵測及放大從記憶體胞電晶體讀取至位元線的資料。當資料在被寫入時，該感測放大器13將該寫入資料DAT轉移至位元線。
例如，位址暫存器14儲存從外部裝置所接收的位址ADD。位址ADD包含指定待***作之方塊BLK的方塊位址，及指定在該指定的方塊中待***作之字線的頁面位址。命令暫存器15儲存從外部裝置接收之命令CMD。命令CMD例如包含指示定序器17執行寫入操作之寫入命令，及指示定序器17執行讀取操作之讀取命令。
輸入及輸出電路16經由複數個輸入及輸出線(DQ線)而連接至外部裝置。輸入及輸出電路16從外部裝置接收命令CMD及位址ADD。輸入及輸出電路16將所接收之命令CMD傳送至命令暫存器15，且將所接收之位址ADD傳送至位址暫存器14。輸入及輸出電路16將資料DAT傳送至外部裝置且從外部裝置接收資料DAT。
定序器17從外部裝置接收控制信號CNT。控制信號CNT包含晶片啟用信號CEn、命令鎖存啟用信號CLE、位址鎖存啟用信號ALE、寫入啟用信號WEn及讀取啟用信號REn等等。在此，附加至信號名稱的“n”係指示該信號為低態有效(low active)。
定序器17基於儲存在命令暫存器15中之命令CMD及控制信號CNT來控制半導體記憶體裝置1之操作。詳言之，基於從命令暫存器15所接收之寫入命令，定序器17控制列解碼器11、驅動器12、感測放大器13以寫入由該位址ADD所指定的複數個記憶體胞電晶體中的資料。基於從命令暫存器15所接收之讀取命令，定序器17控制列解碼器11、驅動器12及感測放大器13以從由位址ADD所指定之複數個記憶體胞電晶體讀取資料。
1.1.2 記憶體胞陣列10之電路組態 接下來，將描述記憶體胞陣列10之電路組態。如上所述，記憶體胞陣列10包含複數個方塊BLK0至BLKn。在此，將描述一個方塊BLK之電路組態。應注意，其他方塊之電路組態亦相同。
圖2係在記憶體胞陣列10中之一個方塊BLK的電路圖。該方塊BLK包含複數個字串單元。在此，在其中方塊BLK包含字串單元SU0、SU1、SU2…及SU7的例子將作為實例來描述。字串單元SU0至SU7之各者對應於例如作為寫入單元之一個頁面。圖2展示字串單元SU0至SU3。在方塊BLK中之字串單元的數目可視需要來設定。在下文中，字串單元SU0至SU7可統稱為字串單元SU。
字串單元SU0至SU7包含偶數編號的字串單元SU0、SU2、SU4及SU6，以及奇數編號的字串單元SU1、SU3、SU5及SU7。在下文中，偶數編號的字串單元SU0、SU2、SU4及SU6可被統稱為SUe，而奇數編號的字串單元SU1、SU3、SU5及SU7可被統稱為SUo。
偶數編號的字串單元SUe包含複數個NAND字串NSe。奇數編號的字串單元SUo包含複數個NAND字串NSo。該NAND字串NSe及NAND字串NSo未作區分，且可被統稱為NAND字串NS。
舉例來說，NAND字串NS包含八個記憶體胞電晶體MT0、MT1、MT2…及MT7及選擇電晶體ST1及ST2。在此，在其中該NAND字串NS包含八個記憶體胞電晶體的例子係作為實例來展示。然而，在NAND字串NS中之記憶體胞電晶體之數目可視需要來設定。
記憶體胞電晶體MT0至MT7之各者包含控制閘極及電荷儲存層且以非揮發性方式儲存資料。記憶體胞電晶體MT0至MT7串聯連接於選擇電晶體ST1之源極與選擇電晶體ST2之汲極之間。記憶體胞電晶體MT可以是使用絕緣薄膜作為電荷儲存層之金屬-氧化物-氮化物-氧化物-矽(MONOS)類型，且可以是使用導電層作為電荷儲存層之浮動閘極(FG)類型。在下文中，記憶體胞電晶體MT0至MT7可被統稱為記憶體胞電晶體MT。
在字串單元SU0至SU7中之選擇電晶體ST1之閘極被分別地連接至選擇閘極線SGD0、SGD1、SGD2…及SGD7。選擇閘極線SGD0至SGD7之各者由列解碼器11獨立地控制。
在偶數編號的字串單元SU0、SU2、…及SU6之各者中的選擇電晶體ST2之閘極被連接至(例如)選擇閘極線SGSe。在奇數編號的字串單元SU1、SU3、…及SU7之各者中的選擇電晶體ST2之閘極被連接至(例如)選擇閘極線SGSo。選擇閘極線SGSe及SGSo例如可被連接為一個佈線或分離的佈線。
在同一方塊BLK中之字串單元SUe中的記憶體胞電晶體MT0至MT7之控制閘極被分別連接至字線WLe0、WLe1、WLe2…及WLe7。另一方面，在字串單元Suo中之記憶體胞電晶體MT0至MT7的控制閘極被分別連接至字線WLo0、WLo1、WLo2…及WLo7。字線WLe0至WLe7之各者及字線WLo0至WLo7之各者由列解碼器11獨立地控制。
方塊BLK例如係資料之擦除單元。意即，儲存在同一方塊BLK中之記憶體胞電晶體MT中的資料係被共同地擦除。該資料在字串單元SU之單元中可被擦除，或可在小於該字串單元SU之單元中被擦除。
在記憶體胞陣列10中之同一行中的NAND字串NS之選擇電晶體ST1的汲極被分別地連接至位元線BL0至BL(m-1)，其中，m係大於或等於1的自然數。意即，位元線BL0至BL(m-1)在複數個字串單元SU當中係共同連接NAND字串NS。複數個選擇電晶體ST2之源極被連接至源極線SL。
意即，字串單元SU包含複數個NAND字串NS。複數個NAND字串NS被連接至不同的位元線BL且連接至相同的選擇閘極線SGD。方塊BLK包含共用字線WLe之複數個字串單元SUe及共用字線WLo之複數個字串單元SUo。記憶體胞陣列10包含共用位元線BL之複數個方塊BLK。
在記憶體胞陣列10中，選擇閘極線SGS、字線WL及選擇閘極線SGD係依序堆疊在半導體基板上方，藉此形成記憶體胞陣列10，其中，選擇電晶體ST2、記憶體胞電晶體MT及選擇電晶體ST1係三維堆疊的。
記憶體胞陣列10可具有其他組態。意即，記憶體胞陣列10之組態係例如被描述在2009年3月19日申請之美國專利申請案12/407,403號「THREE DIMENSIONAL STACKED NONVOLATILE SEMICONDUCTOR MEMORY」中。該組態亦被描述在2009年3月18日申請之美國專利申請案12/406,524號「THREE DIMENSIONAL STACKED NONVOLATILE SEMICONDUCTOR MEMORY」中、在2010年3月25日申請之美國專利申請案12/679,991號「NON-VOLATILE SEMICONDUCTOR STORAGE DEVICE AND METHOD OF MANUFACTURING THE SAME」中及在2009年3月23日申請之美國專利申請案12/532,030號「SEMICONDUCTOR MEMORY AND METHOD FOR MANUFACTURING SAME」中。這些專利申請案之全部內容在此併入援引為本案之參考。
1.2 半導體儲存裝置之佈局及結構 接下來，將描述依照第一實施例之半導體記憶體裝置之佈局及結構。
1.2.1 半導體儲存裝置之總體佈局 圖3繪示依照第一實施例之半導體記憶體裝置的佈局。在包含圖3之後續圖式中，平行於半導體基板表面且彼此正交之兩個方向係分別設定為X方向及Y方向；正交於包含X方向及Y方向之平面(XY平面)的方向被設定為Z方向(堆疊方向)。
半導體記憶體裝置1包含記憶體陣列區域100及掛接區域200e及200o。掛接區域200e及200o被安置在X方向上的記憶體陣列區域100之兩端以在X方向上將該記憶體陣列區域100夾在之間。意即，掛接區域200e在X方向上被安置在記憶體陣列區域100的一端上而掛接區域200o在X方向上被安置在記憶體陣列區域100之另一端上。
記憶體陣列區域100包含複數個方塊BLK，且在此僅繪示方塊BLK0至BLK3。方塊BLK0至BLK3依序被配置在Y方向上。
1.2.1.1 記憶體陣列區域及掛接區域之佈局 接下來，將描述被提供在半導體記憶體裝置1中之記憶體陣列區域100之一部分、掛接區域200e及200o。
圖4描述圖3中之方塊BLK之輪廓，且繪示記憶體陣列區域100之一部分與掛接區域200e及200o。在圖4中，為了描述佈局之輪廓，省略了被提供在記憶體陣列區域100中之狹縫區域，且記憶體溝槽MST及選擇閘極線SGD(或字線WL)之佈局僅以直線形狀繪示。將在下文參考圖10來描述其詳細佈局。
如在圖4中所繪示，提供記憶體陣列區域100，且掛接區域200e及200o分別被提供在記憶體陣列區域100之一端及記憶體陣列區域100之另一端。在圖4中，分別繪示在字線WLe0至WLe7中之字線WLe7及在字線WLo0至WLo7中之字線WLo7作為實例。
如上所述，方塊BLK包含字串單元SU0至SU7。字串單元SUe之字串單元SU0、SU2、SU4及SU6之選擇閘極線SGD0、SGD2、SGD4及SGD6及字線WLe7被拉出在掛接區域200e中。接觸插塞CP1e分別連接選擇閘極線SGD0、SGD2、SGD4及SGD6至上層佈線(未繪示)。字線WLe7被提供在選擇閘極線SGD0、SGD2、SGD4及SGD6下方。
字串單元SUo之字串單元SU1、SU3、SU5及SU7之選擇閘極線選擇閘極線SGD1、SGD3、SGD5及SGD7及字線WLo7被拉出在掛接區域200o中。接觸插塞CP1o分別地連接選擇閘極線SGD1、SGD3、SGD5及SGD7至上層佈線(未繪示)。字線WLo7被提供在選擇閘極線SGD1、SGD3、SGD5及SGD7下方。
方塊BLK包含複數個記憶體溝槽MST、複數個記憶體柱體MP、複數個選擇閘極線SGD及複數個字線WL(未繪示)。該複數個記憶體溝槽MST在Y方向上以預定間隔配置。記憶體溝槽MST是絕緣區域，且包含例如氧化矽層。
複數個記憶體柱體MP在X方向上以預定間隔被安置在記憶體溝槽MST上。在Y方向上相鄰的三個記憶體溝槽MST被分別地設定為第一記憶體溝槽、第二記憶體溝槽及第三記憶體溝槽。被安置在第一記憶體溝槽上之記憶體柱體MP被設定為第一記憶體柱體MP，被安置在第二記憶體溝槽上的記憶體柱體MP被設定為第二記憶體柱體MP，且被安置在第三記憶體溝槽上之記憶體柱體MP被設定為第三記憶體柱體MP。第一記憶體柱體MP及第三記憶體柱體MP在Y方向上被提供在相同的位置處。第二記憶體柱體MP在Y方向上被定位在第一記憶體柱體MP及第三記憶體柱體MP之間，且在X方向上被安置在不同於第一記憶體柱體MP及第三記憶體柱體MP的位置處。換言之，複數個記憶體柱體MP在X方向與Y方向上以交錯方式被安置在記憶體溝槽MST上。
導電層20被提供在相鄰記憶體溝槽MST之間。導電層20包含將在下文描述的導電層20-0至20-15。導電層20由掛接區域200e或200o所連接，且對應至選擇閘極線SGD。字線WLe7及WLo7被提供在選擇閘極線SGD下方。
掛接區域200e、200o在記憶體溝槽MST上提供有狹縫區域STH1。狹縫區域STH1交替地配置在被配置在Y方向上的記憶體溝槽MST上。狹縫區域STH1是於其中在導電層(字線及選擇閘極線)之取代步驟中所使用之絕緣材料被埋在內孔中的區域，該導電層取代步驟將在下文描述。狹縫區域STH1是絕緣層且包含例如氧化矽層。
狹縫區域STH2被提供在掛接區域200e及200o中之記憶體溝槽MST及導電層20上。狹縫區域STH2在Y方向上以交錯方式配置。狹縫區域STH2是於其中在導電層取代步驟中所使用之絕緣材料被埋在內孔中的區域，該導電層取代步驟將在下文描述，且是於其中每隔一個導電層20被絕緣且分離成選擇閘極線SGDe及SGDo的區域。在該取代步驟中，舉例來說，存在於欲作為字線WL及選擇閘極線SGD之區域中的犧牲層(例如，絕緣層)被移除，且該移除的區域由導電層所取代。狹縫區域STH2是絕緣層且包含例如氧化矽層。
掛接區域200e及200o提供有分別連接至複數個堆疊字線的接觸插塞。然而，接觸插塞在此予以省略。
1.2.1.2 記憶體胞陣列之截面結構 接下來將描述記憶體胞陣列10中之方塊BLK的截面結構。圖5是方塊BLK沿著Y方向的截面圖。在導電層之間的絕緣層與在導電層上之絕緣層係予以省略。
如在圖5中所繪示，導電層22被提供在半導體基板(例如，p型井區域)23上方。導電層22用作為選擇閘極線SGSe及SGSo。八個導電層21沿著Z方向堆疊在導電層22上方。導電層21之各者包含導電層21-0至21-15，且用作為字線WLe0至WLe7或WLo0至WLo7。
導電層20被提供在導電層21上方。導電層20包含導電層20-0至20-15且用作為選擇閘極線SGD0至SGD7。
記憶體溝槽MST及記憶體柱體MP被交替地提供在Y方向上而從導電層20到達半導體基板23。如上所述，記憶體溝槽MST是絕緣層。用於施加電壓至被提供在半導體基板23中之區域的接觸插塞可被提供在記憶體溝槽MST中。例如，可提供用於將選擇電晶體ST2之源極連接至上層佈線(未繪示)之接觸插塞。
導電層22被安置成橫跨記憶體溝槽MST或記憶體柱體MP，且交替地用作為選擇閘極線SGSe或SGSo。類似地，導電層21被安置成橫跨記憶體溝槽MST或記憶體柱體MP，且交替地用作為字線WLe或WLo。
記憶體溝槽MST亦在Y方向上被提供在相鄰方塊BLK之間。用於施加電壓至被提供在半導體基板23中之區域的接觸插塞可被提供在記憶體溝槽MST中。
接觸插塞24被提供在記憶體柱體MP上。導電層25沿Y方向被提供在接觸插塞24上。導電層25用作為位元線BL。
沿著X方向所取之方塊BLK的截面將在下文描述。
圖6係沿著X方向所取之方塊BLK之截面圖，且繪示沿著圖4中之選擇閘極線SGD0通過記憶體柱體MP之區域的截面結構作為實例。在導電層之間的絕緣層與在導電層上之絕緣層係予以省略。
如參考圖5所描述，導電層22、21、及20係依序被提供在半導體基板23上方。記憶體陣列區域100係參考圖5來描述。
如圖6所示，在掛接區域200e中，導電層20至22係例如以階狀方式被拉出。意即，當在XY平面中觀看時，在掛接區域200e中，導電層20至22之各者具有未與上方導電層重疊之梯狀部分。接觸插塞26被提供在梯狀部分上。接觸插塞26被連接至導電層27。接觸插塞26及導電層27含有(例如)金屬，諸如鎢(W)。
用作為偶數編號的選擇閘極線SGD0、SGD2、SGD4及SGD6、偶數編號的字線WLe及偶數編號的選擇閘極線SGSe之導電層20至22藉由複數個導電層27而分別地電連接至列解碼器11。
另一方面，在掛接區域200o中，導電層20至22係同樣地例如以階狀方式被拉出。意即，當在XY平面中觀看時，在掛接區域200o中，導電層20至22之各者具有未與上方導電層重疊之梯狀部分。接觸插塞28被提供在梯狀部分上。接觸插塞28被連接至導電層29。接觸插塞28及導電層29含有(例如)金屬，諸如鎢(W)。
用作為奇數編號的選擇閘極線SGD1、SGD3、SGD5及SGD7、奇數編號的字線WLo及奇數編號的選擇閘極線SGSo之導電層20至22藉由複數個導電層29而分別地電連接至列解碼器11。
1.2.1.3 記憶體柱體MP之截面結構 接下來，將描述記憶體柱體MP及記憶體胞電晶體MT之結構及等效電路。圖7係沿著XY平面所取之記憶體柱體MP的截面圖。圖8係沿著YZ平面所取之記憶體柱體MP的截面圖。圖7及8各特別地繪示於其中提供有兩個記憶體胞電晶體MT之區域。
如圖7及8所示，記憶體柱體MP包含絕緣層30、半導體層31及絕緣層32至34。字線WLe或WLo包含導電層21。
絕緣層30、半導體層31及絕緣層32至34之各者沿著Z方向延伸。絕緣層30是(例如)氧化矽層。半導體層31圍繞絕緣層30之側邊表面。半導體層31用作為於其中形成記憶體胞電晶體MT之通道的區域。半導體層31是(例如)多晶矽層。
絕緣層32圍繞半導體層31之側邊表面。絕緣層32用作為記憶體胞電晶體MT之閘極絕緣薄膜。絕緣層32包含(例如)氧化矽層及氮化矽層之堆疊結構。絕緣層33圍繞絕緣層32之側邊表面。絕緣層33用作為記憶體胞電晶體MT之電荷儲存層。絕緣層33是(例如)氮化矽層。絕緣層34圍繞絕緣層33之側邊表面。絕緣層34用作為記憶體胞電晶體MT之方塊絕緣薄膜。絕緣層34是(例如)氧化矽層。在除了記憶體柱體MP之記憶體溝槽MST中，舉例來說，埋設有諸如氧化矽層之絕緣層。
就上述組態而言，在導電層21之各者中，兩個記憶體胞電晶體MT沿著Y方向被提供在一記憶體柱體MP中。選擇電晶體ST1及ST2具有相同的組態。
將在下文描述記憶體柱體MP之等效電路。圖9是記憶體柱體MP之等效電路圖。如圖所示，兩個NAND字串NSe、NSo形成在一個記憶體柱體MP中。意即，被提供在一個記憶體柱體MP中之兩個選擇電晶體ST1分別被連接至不同的選擇閘極線，例如SGD0及SGD1。記憶體胞電晶體MTe0至MTe7及MTo0至MTo7分別地連接至不同的字線WLo及WLe。選擇電晶體ST2亦分別地連接至不同的選擇閘極線SGSe及SGSo。
在記憶體柱體MP中之兩個NAND字串NSe及NSo的一端被連接至同一位元線BL，而其另一端被連接至同一源極線SL。兩個NAND字串NSe及NSo共用一背閘極(半導體層31)。
1.2.1.4 記憶體陣列區域之詳細組態 接下來，將描述在依照第一實施例之記憶體陣列區域100中的記憶體溝槽MST、記憶體柱體MP、選擇閘極線SGDe及SGDo、字線WLe及WLo及狹縫區域的佈局組態。
如上所述，字串單元SU0至SU7被提供在方塊BLK中。字串單元SU1至SU7具有相同的佈局組態。在記憶體陣列區域100中，選擇閘極線SGDe及SGDo以及字線WLe0及WLo0至WLe7及WLo7各自具有相同的佈局組態。因此，在包含本實施例的以下實施例中，在字串單元SU0中之字線WLe7及WLo7是作為實例來描述。第一實施例描述其中記憶體溝槽MST之延伸方向是平行於X方向的實例。
a. 第一實例 圖10是在第一實例之記憶體陣列區域100中的記憶體溝槽MST、記憶體柱體MP、字線WLe7及WLo7與狹縫區域STHa及STHb之平面佈局。
如圖10所示，延伸在X方向上的導電層20-0至20-3是沿著Y方向配置。導電層20-0及20-2是在X方向上彼此電連接於一端，且用作為字線WLe7之部分。導電層20-1及20-3是在X方向上彼此電連接於另一端，且用作為字線WLo7之部分。字線WLe7及WLo7經由掛接區域200e及200o中之接觸插塞而分別地連接至上層佈線(未繪示)，且被進一步連接至列解碼器11。
在Y方向上彼此相鄰之導電層20是由記憶體溝槽MST所分離。記憶體溝槽MST是(例如)由絕緣材料填充的區域。該區域可從半導體基板表面延伸至其中提供該導電層20的一層。
複數個記憶體柱體MP在X方向與Y方向上以交錯方式被配置在記憶體溝槽MST中。詳言之，複數個記憶體柱體MP在X方向上以預定間隔配置在記憶體溝槽MST上，該記憶體溝槽MST是在Y方向相鄰之導電層20之間。記憶體柱體MP之各者被安置在位於兩個導電層20之間的記憶體溝槽MST上。換言之，記憶體柱體MP之各者是跨越將記憶體溝槽MST夾在之間的兩個導電層20。
記憶體柱體MP之各者貫穿記憶體溝槽MST及導電層20，且沿著Z方向延伸。記憶體柱體MP是包含記憶體胞電晶體MT及選擇電晶體ST1與ST2之柱狀體。記憶體柱體MP之細節將在下文描述。
如圖10所示，從記憶體陣列區域100之一端至另一端，導電層20-0包含由狹縫區域STHa及STHb分割之複數個直線導電層20-0a、20-0b及20-0c，且包含連接這些直線導電層的導電層20Ma及20Mb。在此，繪示三個導電層20-0a至20-0c。然而，可存在對應於狹縫區域及連接這些直線導電層之導電層之數量的任何數量的直線導電層。在下文中，狹縫區域STHa及STHb可被統稱為狹縫區域STH。
導電層20-0a是從記憶體陣列區域100之一端至狹縫區域STHa之直線部分。導電層20-0b是從狹縫區域STHa至狹縫區域STHb的直線部分。導電層20-0c是從狹縫區域STHb至記憶體陣列區域100之另一端的直線部分。
導電層20-0a及20-0b是由被提供在導電層20-0a與導電層20-0b之間的導電層20Ma電連接。導電層20-0b及20-0c是由被提供在導電層20-0b與導電層20-0c之間之導電層20Mb電連接。該整體形成的導電層20-0包含導電層20-0a、20Ma、20-0b、20Mb及20-0c。
換言之，導電層20-0a之邊緣部分在狹縫區域STHa處在Y方向上彎曲且經由導電層20Ma被連接至導電層20-0b。導電層20-0b之邊緣部分在狹縫區域STHb處在Y方向上彎曲且經由導電層20Mb被連接至導電層20-0c。
如上所述，從記憶體陣列區域100之一端至另一端，導電層20-1包含由狹縫區域STHa及STHb分割之複數個直線導電層20-1a、20-1b及20-1c，且包含連接這些直線導電層的導電層20Ma及20Mb。導電層20-1a之邊緣部分在狹縫區域STHa處在Y方向上彎曲且經由導電層20Ma被連接至導電層20-1b。導電層20-1b之邊緣部分在狹縫區域STHb處在Y方向上彎曲且經由導電層20Mb被連接至導電層20-1c。
如上所述，從記憶體陣列區域100之一端至另一端，導電層20-2亦包含由狹縫區域STHa及STHb分割之複數個直線導電層20-2a、20-2b及20-2c，且包含連接這些直線導電層的導電層20Ma及20Mb。導電層20-2a之邊緣部分在狹縫區域STHa處在Y方向上彎曲且經由導電層20Ma被連接至導電層20-2b。導電層20-2b之邊緣部分在狹縫區域STHb處在Y方向上彎曲且經由導電層20Mb被連接至導電層20-2c。
如上所述，從記憶體陣列區域100之一端至另一端，導電層20-3亦包含由狹縫區域STHa及STHb分割之複數個直線導電層20-3a、20-3b及20-3c，且包含連接這些直線導電層的導電層20Ma及20Mb。導電層20-3a之邊緣部分在狹縫區域STHa處在Y方向上彎曲且經由導電層20Ma被連接至導電層20-3b。導電層20-3b之邊緣部分在狹縫區域STHb處在Y方向上彎曲且經由導電層20Mb被連接至導電層20-3c。
換言之，導電層20-0至20-3之各者以預定長度延伸在X方向上，且以階狀方式在Y方向上彎曲各預定長度。狹縫區域STHa或STHb被安置在彼此在Y方向上相鄰之兩個記憶體溝槽MST之端部之間。
狹縫區域STH例如具有卵形形狀(或橢圓形狀)。狹縫區域STH之長軸方向(或長軸線方向)是Y方向，意即，大致上正交於在第一實例中之記憶體溝槽MST之延伸方向的方向。
在狹縫區域STH中，如上所述，在字線WL及選擇閘極線SGD之取代步驟中使用的內孔用絕緣材料予以填充。在該取代步驟中，形成於欲被形成字線WL及選擇閘極線SGD之區域中的犧牲層被移除，且由導電層所取代。因此，在記憶體陣列區域100之一端與另一端之間提供有用於取代步驟之所需數量的狹縫區域STH。在此繪示兩個狹縫區域STHa及STHb。應注意，被提供在記憶體陣列區域100中之狹縫區域STH的數量是在設計中被設定為預定數量。
在圖10中繪示之第一實例的組態可被表示如下。
第一實例之半導體記憶體裝置1包含：半導體基板23；第一記憶體溝槽MST，延伸在垂直於該半導體基板23之表面的Z方向及與該方向相交之X方向上；第二記憶體溝槽MST，延伸在Z方向及X方向且被安置成與該第一記憶體溝槽MST在與該Z方向及X方向相交的Y方向上隔開；第三記憶體溝槽MST，延伸在Z方向及X方向且被安置成與該第一記憶體溝槽MST在Y方向上隔開；第四記憶體溝槽MST，延伸在Z方向與X方向且被安置成與該第三記憶體溝槽MST在Y方向上隔開，該第四記憶體溝槽MST在Y方向上位在與該第一記憶體溝槽MST相同的位置處；第一導電層20-0a，被提供在第一記憶體溝槽MST與第二記憶體溝槽MST之間且被堆疊在Z方向；第一導電層20-0a，延伸在X方向上；第二導電層20-0b，被提供在第三記憶體溝槽MST與第四記憶體溝槽MST之間且被堆疊在Z方向，該第二導電層20-0b延伸在X方向；第三導電層20Ma，電連接至第一導電層20-0a及第二導電層20-0b；第一狹縫區域STHa，被連接至第一記憶體溝槽MST之一端及第三記憶體溝槽MST之一端；第二狹縫區域STHa，被連接至第二記憶體溝槽MST之一端及第四記憶體溝槽MST之一端；複數個信號線(記憶體柱體MP)，沿著X方向被安置在第一記憶體溝槽MST上且延伸在Z方向；及記憶體胞，其將第一資訊儲存在第一導電層20-0a與複數個信號線之各者之間。
第二記憶體溝槽MST之一端在X方向上從提供該第一狹縫區域STHa的位置突出。
b. 第二實例 圖11是在第二實例之記憶體陣列區域100中的記憶體溝槽MST、記憶體柱體MP、字線WLe7及WLo7及狹縫區域STH之平面佈局。
在上述第一實例中，狹縫區域STH之長軸方向(或長軸線方向)被安置在大致上正交於記憶體溝槽MST之延伸方向的方向(意即，Y方向)。然而，在第二實例中，狹縫區域STH之長軸方向被安置成斜向於記憶體溝槽MST之延伸方向。換言之，狹縫區域STH之長軸方向與Z方向相交且不同於X方向與Y方向。由狹縫區域STH之長軸方向與記憶體溝槽MST(例如，相鄰於導電層20-0a之記憶體溝槽MST)形成之角度係大於90度。例如，狹縫區域STH之長軸方向是從Y方向順時針旋轉45度所達成。其他組態則與第一實例的組態相同。
繪示在圖11中之第二實例之組態可表示如下。
第一狹縫區域STHa與第二狹縫區域STHa之寬度在Y方向上係大於X方向。
第一狹縫區域STHa及第二狹縫區域STHa從X方向延伸朝向Y方向。
c. 第三實例 圖12是在第三實例之記憶體陣列區域100中的記憶體溝槽MST、記憶體柱體MP、字線WLe7及WLo7及狹縫區域STH之平面佈局。
在上述第一及第二實例中，狹縫區域STH之形狀是卵形。然而，在第三實例中，狹縫區域STH之形狀是接近於正圓形。其他組態則與第一實例的組態相同。
1.3 第一實施例之功效 依照第一實施例，可提供可使記憶體胞高密度配置之半導體記憶體裝置。
在下文中，將描述在作為對照實例之半導體記憶體裝置中之記憶體溝槽MST及狹縫區域STH的問題。在對照實例中之複數個記憶體溝槽MST之各者延伸於X方向且被配置在Y方向中。卵形狹縫區域STH被安置成其長軸方向沿著X方向。在此一組態中，記憶體溝槽MST被配置在Y方向上的間距是由狹縫區域STH在短軸方向上的寬度所限制。因此，存在一個問題，即無法縮減相鄰記憶體溝槽MST之間的距離，且無法增加可被提供在記憶體胞陣列中之記憶體溝槽MST(或記憶體柱體MP)之數量，意即，無法增加記憶體胞之數量。
因此，在依照第一實施例之第一實例中，配置在Y方向上的複數個記憶體溝槽MST是分別提供有卵形狹縫區域STH以連接兩個記憶體溝槽MST之端部，且狹縫區域之長軸方向是大致上正交於記憶體溝槽MST之延伸方向(或X方向)。在第三實例中，分別提供圓形狹縫區域STH以連接兩個記憶體溝槽MST之端部。
因此，可以縮減被配置在Y方向上的記憶體溝槽MST的間距。意即，可縮減相鄰記憶體溝槽MST之間的距離。因此，可增加可被提供在記憶體胞陣列中之記憶體溝槽MST(或記憶體柱體MP)之數量，能以高密度安置記憶體胞，或可增加記憶體胞陣列之儲存容量。
在第二實例中，狹縫區域STH之長軸方向是斜向於記憶體溝槽MST之延伸方向。因此，可進一步縮減記憶體溝槽MST被配置在Y方向上的間距，在狹縫區域STH之間的距離變長，且可增加狹縫區域STH在短軸方向上的寬度。因此，可增加可被提供在記憶體胞陣列中之記憶體溝槽MST(或記憶體柱體MP)之數量，能以高密度安置記憶體胞，且可增進被提供在記憶體胞陣列中的記憶體胞之可靠度。
2. 第二實施例 接下來將描述依照第二實施例之半導體記憶體裝置。第二實施例是其中記憶體溝槽MST之延伸方向斜向於X方向的實例。在第二實施例中，將主要描述與第一實施例的不同處。其他未描述的組態與第一實例的組態相同。
2.1 記憶體陣列區域之詳細組態 a. 第一實例 圖13是在第一實例之記憶體陣列區域100中的記憶體溝槽MST、記憶體柱體MP、字線WLe7及WLo7及狹縫區域STH之平面佈局。
在上述的第一實施例中，記憶體溝槽MST之延伸方向係平行於X方向。然而，在依照第二實施例之第一實例中，記憶體溝槽MST之延伸方向係斜向於X方向。意即，記憶體溝槽MST之延伸方向係相對於X方向具有一預定角度的方向(以下稱之為X1方向)。
在導電層20-0中之導電層20-0a，20-0b，及20-0c的延伸方向係斜向於X方向，意即，在X1方向上，其係相同於記憶體溝槽MST之延伸方向。在導電層20-1中之導電層20-1a，20-1b，及20-1c的延伸方向、在導電層20-2中之導電層20-2a，20-2b，及20-2c的延伸方向、以及在導電層20-3中之導電層20-3a，20-3b，及20-3c的延伸方向亦是斜向於X方向，意即，在X1方向上。
狹縫區域STHa及STHb之長軸方向(或長軸方向)大致上正交於記憶體溝槽MST之延伸方向。
掛接區域200e提供有字線WLe7。字線WLe7被分別地連接至導電層20-0中之層20-0a及連接至導電層20-2中之層20-2a。如上所述，記憶體溝槽MST之延伸方向係斜向於X方向。因此，字線WLe7係平行於X方向，意即，沿著X方向延伸。
掛接區域200o提供有字線WLo7。字線WLo7被連接至導電層20-1中之層20-1c且連接至導電層20-3中之層20-3c。記憶體溝槽MST之延伸方向係斜向於X方向。因此，字線WLo7係平行於X方向，意即，沿著X方向延伸。
b. 第二實例 圖14是在第二實例之記憶體陣列區域100中的記憶體溝槽MST、記憶體柱體MP、字線WLe7及WLo7及狹縫區域STH之平面佈局。
在上述第一實例中，狹縫區域STH之長軸方向被安置在大致上正交於記憶體溝槽MST之延伸方向的方向。然而，在第二實例中，狹縫區域STH之長軸方向被安置成斜向於記憶體溝槽MST之延伸方向。意即，狹縫區域STH之長軸方向係在與記憶體溝槽MST之延伸方向具有一預定角度之方向。由狹縫區域STH之長軸方向與記憶體溝槽MST(例如，相鄰於導電層20-0a之記憶體溝槽MST)形成之角度係大於90度。其他組態與依照第二實施例之第一實例的組態相同。
c. 第三實例 圖15是在第三實例之記憶體陣列區域100中的記憶體溝槽MST、記憶體柱體MP、字線WLe7及WLo7及狹縫區域STH之平面佈局。
在上述第一及第二實例中，狹縫區域STH之形狀是卵形。然而，在第三實例中，狹縫區域STH之形狀是接近於正圓形。其他組態則與上述第一實例的組態相同。
2.3 第二實施例的功效 依照第二實施例，可提供可使記憶體胞高密度配置之半導體記憶體裝置，其類似於第一實施例。
在第二實施例中，記憶體溝槽MST之延伸方向係斜向於X方向。因此，藉由導電層20Ma及20Mb可防止記憶體溝槽MST之間的導電層20在Y方向上移動。其他組態則與上述第一實施例的組態相同。
3. 第三實施例 接下來將描述依照第三實施例之半導體記憶體裝置。第三實施例是其中記憶體溝槽MST之延伸方向平行於X方向之實例，且狹縫區域STH及記憶體溝槽之部分被交替地安置在記憶體溝槽MST之端部之間。在第三實施例中，將主要描述與第一實施例的不同處。其他未描述的組態與第一實例的組態相同。
3.1 記憶體陣列區域之詳細組態 a. 第一實例 圖16是在第一實例之記憶體陣列區域100中的記憶體溝槽MST、記憶體柱體MP、字線WLe7及WLo7及狹縫區域STH之平面佈局。
在依照第三實施例之第一實例中，記憶體溝槽MST之延伸方向係平行於X方向，相同於第一實施例。複數個記憶體溝槽MST被配置在Y方向。狹縫區域STH及記憶體溝槽MSTa(或MSTb)被交替地安置以連接兩個記憶體溝槽MST之端部。狹縫區域STH之長軸方向與記憶體溝槽MSTa之縱向方向係斜向於記憶體溝槽MST之延伸方向。
換言之，在圖11中所繪示的佈局中，被安置在記憶體溝槽MST之端部之間的狹縫區域STH係由記憶體溝槽MSTa(或MSTb)交替地替代。
狹縫區域STH(STHa或STHb)及記憶體溝槽MSTa(或MSTb)係以交錯方式分別地配置在複數個相鄰Y方向斜向配置中。例如，當將導電層20-0夾在之間的兩個記憶體溝槽MST被分別地設定為第一記憶體溝槽及第二記憶體溝槽時，記憶體溝槽MSTa及狹縫區域STHb被依序安置在第一記憶體溝槽中。另一方面，狹縫區域STHa及記憶體溝槽MSTb被依序安置在第二記憶體溝槽中。
其他組態與依照上述第一實施例之第二實例的組態相同。
b. 第二實例 圖17是在第二實例之記憶體陣列區域100中的記憶體溝槽MST、記憶體柱體MP、字線WLe7及WLo7及狹縫區域STH之平面佈局。
在第二實例中，記憶體溝槽MST之延伸方向係斜向於X方向，相同於第二實施例。狹縫區域STH及記憶體溝槽MSTa(或MSTb)被交替地安置以連接記憶體溝槽MST之端部。狹縫區域STH之長軸方向與記憶體溝槽MSTa之縱向方向係斜向於記憶體溝槽MST之延伸方向。
換言之，在圖14中所繪示的佈局中，被安置在記憶體溝槽MST之端部之間的狹縫區域STH係由記憶體溝槽MSTa(或MSTb)交替地替代。
狹縫區域STH(STHa或STHb)及記憶體溝槽MSTa(或MSTb)係以交錯方式分別地配置在複數個相鄰Y方向斜向配置中。例如，當將導電層20-0夾在之間的兩個記憶體溝槽MST被分別地設定為第一記憶體溝槽及第二記憶體溝槽時，記憶體溝槽MSTa及狹縫區域STHb被依序安置在第一記憶體溝槽中。另一方面，狹縫區域STHa及記憶體溝槽MSTb被依序安置在第二記憶體溝槽中。
其他組態與依照上述第二實施例之第二實例的組態相同。
3.2 第三實施例之功效 依照第三實施例，可提供可使記憶體胞高密度配置之半導體記憶體裝置，其類似於第一實施例。
在第三實施例中狹縫區域STH及記憶體溝槽MSTa(或MSTb)被交替地安置在連接兩個記憶體溝槽MST之端部的絕緣區域中。因此，可進一步縮減記憶體溝槽MST在Y方向上的配置間距，可增加狹縫區域STH及記憶體溝槽MSTa之間的距離，且可增加狹縫區域STH之短軸的寬度。因此，可增加可被安置在記憶體胞陣列中之記憶體溝槽MST(或記憶體柱體MP)之數量，能以高密度安置記憶體胞，且可增進被提供在記憶體胞陣列中的記憶體胞之可靠度。
4. 其他修飾例 在上述實施例中，NAND快閃記憶體被描述作為半導體記憶體裝置之實例。然而，本發明之實施例並未侷限於此。本發明之實施例一般可被應用於其他半導體記憶體，且可被應用於不同於半導體記憶體之各種記憶體裝置。
儘管已描述某些實施例，這些實施例僅藉由實例方式來呈現，且非意欲限制本發明之範疇。實際上，本文中描述之新穎實施例能以各種不同的其他形式來具體實施；再者，能以本文中描述之實施例的形式來實行各種不同的省略、替代及變更，而不會背離本發明之精神。隨附申請專利範圍及其等效物意欲涵蓋此等形式或修改，如同落在本發明之範疇及精神內。
1:半導體記憶體裝置 10:記憶體胞陣列 11:列解碼器 12:驅動器 13:感測放大器 14:位址暫存器 15:命令暫存器 16:輸入及輸出電路 17:定序器 20，20-0～20-15:導電層 20-0a～20-0c:導電層 20-1a～20-1c:導電層 20-2a～20-2c:導電層 20-3a～20-3c:導電層 20Ma，20Mb:導電層 21，21-0～21-15:導電層 22:導電層 23:半導體基板 24:接觸插塞 25:導電層 26:接觸插塞 27:導電層 28:接觸插塞 29:導電層 30:絕緣層 31:半導體層 32～34:絕緣層 100:記憶體陣列區域 200e，200o:掛接區域 BL，BL0～BL(m-1):位元線 BLK，BLK0～BLKn:方塊 MP:記憶體柱體 MST:記憶體溝槽 MT，MTe0～MTe7，MTo0～MTo7:記憶體胞電晶體 SGD，SGD0～SGD7:選擇閘極線 SGS，SGSe，SGSo:選擇閘極線 SL:源極線 ST1，ST2:選擇電晶體 STH，STH1，STH2，STHa，STHb:狹縫區域 SU，SU0～SU7:字串單元 WL，WLe0～WLe7，WLo0～WLo7:字線
圖1係方塊圖，繪示根據一實施例之半導體記憶體裝置之電路組態； 圖2係在該實施例中之記憶體胞陣列中之方塊的電路圖； 圖3描繪依照該實施例之半導體記憶體裝置的佈局之輪廓； 圖4係平面圖，繪示在該實施例中之記憶體陣列區域之部分及掛接區域； 圖5係在該實施例中沿著Y方向所取之該方塊的截面圖； 圖6係在該實施例中沿著X方向所取之該方塊的截面圖； 圖7係在該實施例中沿著XY平面所取之記憶體柱體的截面圖； 圖8係在該實施例中沿著YZ平面所取之該記憶體柱體的截面圖； 圖9係在該實施例中該記憶體柱體之等效電路圖； 圖10係依照第一實施例在第一實例中之記憶體溝槽、記憶體柱體、字線及狹縫區域的平面佈局； 圖11係依照第一實施例在第二實例中之記憶體溝槽、記憶體柱體、字線及狹縫區域的平面佈局； 圖12係依照第一實施例在第三實例中之記憶體溝槽、記憶體柱體、字線及狹縫區域的平面佈局； 圖13係依照第二實施例在第一實例中之記憶體溝槽、記憶體柱體、字線及狹縫區域的平面佈局； 圖14係依照第二實施例在第二實例中之記憶體溝槽、記憶體柱體、字線及狹縫區域的平面佈局； 圖15係依照第二實施例在第三實例中之記憶體溝槽、記憶體柱體、字線及狹縫區域的平面佈局； 圖16係依照第三實施例在第一實例中之記憶體溝槽、記憶體柱體、字線及狹縫區域的平面佈局；及 圖17係依照第三實施例在第二實例中之記憶體溝槽、記憶體柱體、字線及狹縫區域的平面佈局。
20-0~20-3:導電層
20-0a~20-0c:導電層
20-1a~20-1c:導電層
20-2a~20-2c:導電層
20-3a~20-3c:導電層
20Ma，20Mb:導電層
100:記憶體陣列區域
200e，200o:掛接區域
MP:記憶體柱體
MST:記憶體溝槽
STH2，STHa，STHb:狹縫區域
SU0:字串單元
WLe7，WLo7:字線

Claims (14)

  1. 一種半導體記憶體裝置，包括： 複數個第一導電層，在第一方向上被堆疊在基板上且延伸於與該第一方向相交之第二方向上； 複數個第二導電層，在該第一方向上被堆疊在該基板上且延伸於該第二方向，該第二導電層在與該第二方向相交之第三方向上與該複數個第一層隔開； 複數個第三導電層，在該第一方向上被堆疊在該基板上且被電連接至該第一導電層及該第二導電層； 第一絕緣層及第二絕緣層，延伸於該第一方向及該第二方向，且在該第三方向上被配置在該第一導電層之兩側上； 第三絕緣層及第四絕緣層，延伸於該第一方向及該第二方向，且在該第三方向上被配置在該第二導電層之兩側上； 第一絕緣區域及第二絕緣區域，延伸於該第一方向且位在該第三導電層之兩側上；及 複數個柱體，被安置成穿過該第一絕緣層、該第二絕緣層、該第三絕緣層及該第四絕緣層，且延伸於該第一方向，其中 該第一絕緣區域被安置在該第一絕緣層之端部與該第三絕緣層之端部之間，且 該第二絕緣區域被安置在該第二絕緣層之端部及該第四絕緣層之端部之間。
  2. 如申請專利範圍第1項之半導體記憶體裝置，其中，該第一絕緣區域及該第二絕緣區域之各者係沿者該第三方向安置。
  3. 如申請專利範圍第1項之半導體記憶體裝置，其中，該第一及第二絕緣區域各被安置在與該第一方向相交且與該第二方向及該第三方向不同的第四方向。
  4. 如申請專利範圍第3項之半導體記憶體裝置，其中，在該第一絕緣區域與該第一絕緣層之間的角度及在該第二絕緣區域與該第二絕緣層之間的角度係不等於90度。
  5. 如申請專利範圍第1項之半導體記憶體裝置，其中，該第一絕緣區域及該第二絕緣區域之各者具有卵形形狀，且該卵形形狀之長軸方向在該第三方向。
  6. 如申請專利範圍第1項之半導體記憶體裝置，其中，該第一絕緣區域與該第二絕緣區域之各者具有卵形形狀，該第一絕緣區域之長軸方向係斜向於該第一絕緣層，且該第二絕緣區域之長軸方向係斜向於該第二絕緣層。
  7. 如申請專利範圍第1項之半導體記憶體裝置，其中，該第三導電層被連接至該第一及第二導電層之各別端部，且其中 該第一導電層及該第二導電層係斜向於該第三導電層。
  8. 如申請專利範圍第1項之半導體記憶體裝置，其中，與該第一導電層相交之該柱體的部分被組態為記憶體胞電晶體。
  9. 一種半導體記憶體裝置，在從正交於基板表面之第一方向與平行於該基板表面之第二方向觀看之佈局中，該半導體記憶體裝置包括： 第一導電層，延伸於第三方向，該第三方向與該第二方向形成第一角度； 第二導電層，延伸於該第三方向且被安置在與該第三方向相交之第四方向； 第三導電層，被安置在該第一導電層及該第二導電層之間； 第一絕緣層及第二絕緣層，延伸於該第三方向且被配置在該第四方向以將該第一導電層夾在之間； 第三絕緣層及第四絕緣層，延伸於該第三方向且被配置在該第四方向以將該第二導電層夾在之間； 第一絕緣區域及第二絕緣區域，被配置成將該第三導電層夾在之間；及 複數個柱體，被安置成穿過該第一絕緣層、該第二絕緣層、該第三絕緣層及該第四絕緣層，且延伸於該第一方向，其中 該第一絕緣區域被安置在該第一絕緣層之端部與該第三絕緣層之端部之間， 該第二絕緣區域被安置在該第二絕緣層之端部及該第四絕緣層之端部之間，且 該第一導電層之一端與對準平行於該第二方向之直線隔開且同時該第一導電層之另一端被連接至該直線。
  10. 一種半導體記憶體裝置，包括： 基板； 第一絕緣層，延伸於垂直基板表面之第一方向及與該第一方向相交之第二方向； 第二絕緣層，延伸於該第一方向及該第二方向且被安置成在與該第一方向及該第二方向相交之第三方向上與該第一絕緣層隔開； 第三絕緣層，延伸於該第一方向及該第二方向且被安置成在該第三方向上與該第一絕緣層隔開； 第四絕緣層，延伸於該第一方向及該第二方向且被安置成在該第三方向上與該第三絕緣層隔開，該第四絕緣層在該第二方向上與該第一絕緣層對準； 第一導電層，被提供在該第一絕緣層與該第二絕緣層之間且在該第一方向上被堆疊，該第一導電層延伸於該第二方向； 第二導電層，被提供在該第三絕緣層與該第四絕緣層之間且在該第一方向上被堆疊，該第二導電層延伸於該第二方向； 第三導電層，被電連接至該第一導電層及該第二導電層； 第一絕緣部分，被連接至該第一絕緣層之一端及該第三絕緣層之一端； 第二絕緣部分，被連接至該第二絕緣層之一端及該第四絕緣層之一端； 複數個信號線，沿著該第二方向被安置在該第一絕緣層且延伸於該第一方向；及 第一記憶體胞，被形成於該第一導電層與該複數個信號線之各者之間被組態成用以儲存資訊。
  11. 如申請專利範圍第10項之半導體記憶體裝置，其中，該第三導電層被提供在該第一絕緣部分與該第二絕緣部分之間。
  12. 如申請專利範圍第10項之半導體記憶體裝置，其中該第二絕緣層之一端在該第二方向上從該第一絕緣部分突出。
  13. 如申請專利範圍第10項之半導體記憶體裝置，其中，該第一絕緣部分之寬度與該第二絕緣部分之寬度在該第三方向上比在該第二方向上還大。
  14. 如申請專利範圍第10項之半導體記憶體裝置，其中，該第一絕緣部分及該第二絕緣部分延伸於從該第二方向朝向該第三方向之方向。
TW108125010A 2019-03-20 2019-07-16 半導體記憶體裝置 TWI704681B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2019-052475 2019-03-20
JP2019052475A JP2020155576A (ja) 2019-03-20 2019-03-20 半導体記憶装置

Publications (2)

Publication Number Publication Date
TWI704681B TWI704681B (zh) 2020-09-11
TW202036862A true TW202036862A (zh) 2020-10-01

Family

ID=72515749

Family Applications (1)

Application Number Title Priority Date Filing Date
TW108125010A TWI704681B (zh) 2019-03-20 2019-07-16 半導體記憶體裝置

Country Status (4)

Country Link
US (1) US11276700B2 (zh)
JP (1) JP2020155576A (zh)
CN (1) CN111725216B (zh)
TW (1) TWI704681B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113113417B (zh) * 2020-04-17 2024-04-26 长江存储科技有限责任公司 存储器件
JP2022102917A (ja) * 2020-12-25 2022-07-07 キオクシア株式会社 半導体記憶装置

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4909733B2 (ja) * 2006-12-27 2012-04-04 株式会社東芝 半導体記憶装置
US7514321B2 (en) 2007-03-27 2009-04-07 Sandisk 3D Llc Method of making three dimensional NAND memory
JP4982540B2 (ja) * 2009-09-04 2012-07-25 株式会社東芝 不揮発性半導体記憶装置、及びその製造方法
JP5651630B2 (ja) * 2012-03-22 2015-01-14 株式会社東芝 不揮発性半導体記憶装置
KR102188501B1 (ko) 2014-09-02 2020-12-09 삼성전자주식회사 반도체 장치
US9773803B2 (en) * 2014-09-08 2017-09-26 Toshiba Memory Corporation Non-volatile memory device and method of manufacturing same
JP6230512B2 (ja) * 2014-09-10 2017-11-15 東芝メモリ株式会社 半導体メモリ
US9455267B2 (en) * 2014-09-19 2016-09-27 Sandisk Technologies Llc Three dimensional NAND device having nonlinear control gate electrodes and method of making thereof
JP2016092044A (ja) 2014-10-30 2016-05-23 株式会社東芝 半導体記憶装置の製造方法
US10074665B2 (en) * 2015-09-11 2018-09-11 Toshiba Memory Corporation Three-dimensional semiconductor memory device including slit with lateral surfaces having periodicity
JP6581012B2 (ja) * 2016-02-17 2019-09-25 東芝メモリ株式会社 半導体記憶装置及びその製造方法
US9748268B1 (en) * 2016-09-07 2017-08-29 Kabushiki Kaisha Toshiba Semiconductor memory device
JP2018078160A (ja) * 2016-11-08 2018-05-17 東芝メモリ株式会社 半導体記憶装置
CN106920796B (zh) * 2017-03-08 2019-02-15 长江存储科技有限责任公司 一种3d nand存储器件及其制造方法
JP6800057B2 (ja) * 2017-03-15 2020-12-16 キオクシア株式会社 記憶装置

Also Published As

Publication number Publication date
TWI704681B (zh) 2020-09-11
CN111725216B (zh) 2024-02-06
US20200303389A1 (en) 2020-09-24
JP2020155576A (ja) 2020-09-24
CN111725216A (zh) 2020-09-29
US11276700B2 (en) 2022-03-15

Similar Documents

Publication Publication Date Title
USRE48930E1 (en) 3D flash memory device having different dummy word lines utilized during erase operations
US8913433B2 (en) Nonvolatile memory devices, read methods thereof and memory systems including the nonvolatile memory devices
CN106611616B (zh) 非易失性存储器件
US20150263016A1 (en) Semiconductor device
TWI603460B (zh) 三維半導體元件
JP2005347331A (ja) 不揮発性半導体記憶装置
US9773555B2 (en) Semiconductor memory device
TWI733306B (zh) 半導體記憶裝置
TWI704681B (zh) 半導體記憶體裝置
US11011541B2 (en) Semiconductor memory device in which memory cells are three-dimensionally arrange
US11631683B2 (en) Semiconductor storage device
US20210399004A1 (en) Semiconductor storage device
CN111725234B (zh) 半导体存储装置
JP2021048167A (ja) 半導体記憶装置
CN116153348A (zh) 具有竖直结构的存储器件和包括存储器件的存储***