JP2022102917A - 半導体記憶装置 - Google Patents
半導体記憶装置 Download PDFInfo
- Publication number
- JP2022102917A JP2022102917A JP2020217983A JP2020217983A JP2022102917A JP 2022102917 A JP2022102917 A JP 2022102917A JP 2020217983 A JP2020217983 A JP 2020217983A JP 2020217983 A JP2020217983 A JP 2020217983A JP 2022102917 A JP2022102917 A JP 2022102917A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- memory cell
- word line
- memory
- supplied
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
- G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
- G11C11/408—Address circuits
- G11C11/4085—Word line control circuits, e.g. word line drivers, - boosters, - pull-up, - pull-down, - precharge
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C8/00—Arrangements for selecting an address in a digital store
- G11C8/14—Word line organisation; Word line lay-out
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
- G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
- G11C11/4074—Power supply or voltage generation circuits, e.g. bias voltage generators, substrate voltage generators, back-up power, power control circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
- G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
- G11C11/409—Read-write [R-W] circuits
- G11C11/4094—Bit-line management or control circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
- G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
- G11C11/409—Read-write [R-W] circuits
- G11C11/4099—Dummy cell treatment; Reference voltage generators
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/08—Address circuits; Decoders; Word-line control circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/10—Programming or data input circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C5/00—Details of stores covered by group G11C11/00
- G11C5/06—Arrangements for interconnecting storage elements electrically, e.g. by wiring
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
- G11C16/0483—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells having several storage transistors connected in series
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/32—Timing circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C8/00—Arrangements for selecting an address in a digital store
- G11C8/08—Word line control circuits, e.g. drivers, boosters, pull-up circuits, pull-down circuits, precharging circuits, for word lines
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Read Only Memory (AREA)
- Semiconductor Memories (AREA)
- Non-Volatile Memory (AREA)
Abstract
【課題】メモリセルの閾値電圧の分布幅を拡大すること。
【解決手段】半導体記憶装置は、直列に接続された複数の第1メモリセルを含む第1ストリング、第1メモリセルで形成される第1チャネルと一部を共有する第2チャネルを形成し直列に接続された複数の第2メモリセルを含む第2ストリング、直列に接続された複数の第3メモリセルを含む第3ストリング、第3メモリセルで形成される第3チャネルと一部を共有する第4チャネルを形成し直列に接続された複数の第4メモリセルを含む第4ストリング、第1ワード線及び第2ワード線を有する。データを書き込む場合、k番目の第1メモリセル及びk番目の第3メモリセルに接続されたk番目の第1ワード線に基準電圧より大きい第1電圧を供給し、k番目の第2メモリセル及びk番目の第4メモリセルに接続されたk番目の第2ワード線に基準電圧より小さい第2電圧を供給する。
【選択図】図13
【解決手段】半導体記憶装置は、直列に接続された複数の第1メモリセルを含む第1ストリング、第1メモリセルで形成される第1チャネルと一部を共有する第2チャネルを形成し直列に接続された複数の第2メモリセルを含む第2ストリング、直列に接続された複数の第3メモリセルを含む第3ストリング、第3メモリセルで形成される第3チャネルと一部を共有する第4チャネルを形成し直列に接続された複数の第4メモリセルを含む第4ストリング、第1ワード線及び第2ワード線を有する。データを書き込む場合、k番目の第1メモリセル及びk番目の第3メモリセルに接続されたk番目の第1ワード線に基準電圧より大きい第1電圧を供給し、k番目の第2メモリセル及びk番目の第4メモリセルに接続されたk番目の第2ワード線に基準電圧より小さい第2電圧を供給する。
【選択図】図13
Description
本開示の実施形態は半導体記憶装置に関する。
不揮発性半導体記憶装置としてNAND型フラッシュメモリが知られている。
メモリセルの閾値電圧の分布幅を拡大することを可能にする半導体記憶装置を提供する。
一実施形態に係る半導体記憶装置は、第1半導体ピラーと、断面視において、前記第1半導体ピラーに隣接する第2半導体ピラーと、前記第1半導体ピラーの第1側に設けられ、直列に電気的に接続された複数の第1メモリセルを含む第1ストリングと、前記第1半導体ピラーに対して前記第1半導体ピラーの第1側とは反対側の第2側に設けられ、直列に電気的に接続された複数の第2メモリセルを含む第2ストリングと、前記第2半導体ピラーの第1側に設けられ、直列に電気的に接続された複数の第1メモリセルを含む第3ストリングと、前記第2半導体ピラーに対して前記第2半導体ピラーの第1側とは反対側の第2側に設けられ、かつ、前記第2ストリングに対向して設けられ、直列に電気的に接続された複数の第2メモリセルを含む第4ストリングと、前記第1ストリングの複数の第1メモリセルの各々と前記第3ストリングの複数の第1メモリセルの各々とに共通に設けられる第1ワード線と、前記第2ストリングの複数の第2メモリセルの各々と前記第4ストリングの複数の第2メモリセルの各々とに共通に設けられる第2ワード線と、前記第1ストリングのk番目の第1メモリセル及び前記第3ストリングのk番目の第1メモリセルへデータを書き込む場合、書き込み動作の第1動作において、前記第1ストリングのk番目の第1メモリセル及び前記第3ストリングのk番目の第1メモリセルに電気的に接続されたk番目の前記第1ワード線に基準電圧より大きい第1電圧を供給し、前記第2ストリングのk番目の第2メモリセル及び前記第4ストリングのk番目の第2メモリセルに電気的に接続されたk番目の前記第2ワード線に基準電圧より小さい第2電圧を供給するドライバと、を有する。
以下、図面を参照して実施形態について説明する。なお、以下の説明において、同一、または類似する機能および構成を有する構成要素については、共通する参照符号を付す。共通する参照符号を有する複数の構成要素を区別する場合、当該共通する参照符号に添え字(、例えば、アルファベットの大文字または小文字)を付して区別する。
以下の説明では、信号X<n:0>(nは自然数)とは、(n+1)ビットの信号であり、各々が1ビットの信号である信号X<0>、X<1>、・・・、及びX<n>の集合を意味する。構成要素Y<n:0>とは、信号X<n:0>の入力または出力に1対1に対応する構成要素Y<0>、Y<1>、・・・、及びY<n>の集合を意味する。
<第1実施形態>
以下に、第1実施形態に係る半導体記憶装置1について説明する。
以下に、第1実施形態に係る半導体記憶装置1について説明する。
<1.構成例>
<1-1.メモリシステム>
図1は、第1実施形態に係る半導体記憶装置1を含むメモリシステム3の構成の一例を示すブロック図である。一実施形態に係る半導体記憶装置1を含むメモリシステム3の構成は図1に示す構成に限定されない。
<1-1.メモリシステム>
図1は、第1実施形態に係る半導体記憶装置1を含むメモリシステム3の構成の一例を示すブロック図である。一実施形態に係る半導体記憶装置1を含むメモリシステム3の構成は図1に示す構成に限定されない。
図1に示すように、メモリシステム3は、半導体記憶装置1およびメモリコントローラ2を含む。メモリシステム3は、例えば、SSD(solid state drive)、SDTMカードのようなメモリカード等である。メモリシステム3は、ホストデバイス(図示は省略)を含んでもよい。
半導体記憶装置1は、例えば、メモリコントローラ2に接続し、メモリコントローラ2を用いて制御される。メモリコントローラ2は、例えば、ホストデバイスから半導体記憶装置1の動作に必要な命令を受信し、当該命令を半導体記憶装置1に送信する。メモリコントローラ2は、当該命令を半導体記憶装置1に送信し、半導体記憶装置1からのデータの読み出し、半導体記憶装置1へのデータの書込み、または半導体記憶装置1のデータの消去を制御する。一実施形態において、半導体記憶装置1は、例えば、NAND型フラッシュメモリである。
<1-2.半導体記憶装置の構成>
図1に示すように、半導体記憶装置1は、メモリセルアレイ(memory cell array)21、入出力回路(input/output)22、ロジック制御回路(logic control)23、シーケンサ(sequencer)24、レジスタ(register)25、レディ/ビジー制御回路(ready/busy circuit)26、電圧生成回路(voltage generation)27、ドライバセット(driver set)28、ロウデコーダ(row decoder)29、センスアンプ(sense amplifier)70、入出力用パッド群71、及びロジック制御用パッド群72を含む。半導体記憶装置1では、書き込みデータDATをメモリセルアレイ21に記憶させる書き込み動作、読み出しデータDATをメモリセルアレイ21から読み出す読み出し動作等の、各種動作が実行される。一実施形態に係る半導体記憶装置1の構成は図1に示す構成に限定されない。
図1に示すように、半導体記憶装置1は、メモリセルアレイ(memory cell array)21、入出力回路(input/output)22、ロジック制御回路(logic control)23、シーケンサ(sequencer)24、レジスタ(register)25、レディ/ビジー制御回路(ready/busy circuit)26、電圧生成回路(voltage generation)27、ドライバセット(driver set)28、ロウデコーダ(row decoder)29、センスアンプ(sense amplifier)70、入出力用パッド群71、及びロジック制御用パッド群72を含む。半導体記憶装置1では、書き込みデータDATをメモリセルアレイ21に記憶させる書き込み動作、読み出しデータDATをメモリセルアレイ21から読み出す読み出し動作等の、各種動作が実行される。一実施形態に係る半導体記憶装置1の構成は図1に示す構成に限定されない。
メモリセルアレイ21は、例えば、センスアンプ70、ロウデコーダ29、およびドライバセット28と接続される。メモリセルアレイ21は、ブロックBLKO、BLK1、・・・、BLKn(nは1以上の整数)を含む。詳細は後述するが、ブロックBLKの各々は、複数のメモリグループMG(MG0、MG1、MG2、・・・)を含む。メモリグループMGの各々は、ビット線およびワード線に関連付けられた複数の不揮発性メモリセルを含む。ブロックBLKは、例えばデータの消去単位となる。同一ブロックBLK内に含まれるメモリセルトランジスタMT(図2)の保持するデータは、一括して消去される。
半導体記憶装置1では、例えば、TLC(Triple-Level Cell)方式またはQLC(Quadruple Level Cell)方式を適用可能である。TLC方式では、各メモリセルに3ビットのデータが保持され、QLC方式では、各メモリセルに4ビットのデータが保持される。なお、各メモリセルに2ビット以下のデータが保持されてもよく、5ビット以上のデータが保持されてもよい。
入出力回路22は、例えば、レジスタ25、ロジック制御回路23、およびセンスアンプ70に接続される。入出力回路22は、メモリコントローラ2と半導体記憶装置1との間で、データ信号DQ<7:0>の送受信を制御する。
データ信号DQ<7:0>は、8ビットの信号である。データ信号DQ<7:0>は、半導体記憶装置1とメモリコントローラ2との間で送受信されるデータの実体であり、コマンドCMD、データDAT、アドレス情報ADD、およびステータス情報STS等を含む。コマンドCMDは、例えば、ホストデバイス(メモリコントローラ2)から半導体記憶装置1に送信される命令を実行するための命令を含む。データDATは、半導体記憶装置1への書き込みデータDATまたは半導体記憶装置1からの読み出しデータDATを含む。アドレス情報ADDは、例えば、ビット線およびワード線に関連付けられた複数の不揮発性メモリセルを選択するためのカラムアドレスおよびロウアドレスを含む。ステータス情報STSは、例えば、書き込み動作および読み出し動作に関する半導体記憶装置1のステータスに関する情報を含む。
より具体的には、入出力回路22は、入力回路および出力回路を備え、入力回路および出力回路が次に述べる処理を行う。入力回路は、メモリコントローラ2から、書き込みデータDAT、アドレス情報ADD、およびコマンドCMDを受信する。入力回路は、受信した書き込みデータDATをセンスアンプ70に送信し、受信したアドレス情報ADDおよびコマンドCMDをレジスタ25に送信する。一方、出力回路は、レジスタ25からステータス情報STSを受け取り、センスアンプ70から読み出しデータDATを受け取る。出力回路は、受け取ったステータス情報STSおよび読み出しデータDATを、メモリコントローラ2に送信する。
ロジック制御回路23は、例えば、メモリコントローラ2及びシーケンサ24に接続される。ロジック制御回路23は、メモリコントローラ2から、例えば、チップイネーブル信号CEn、コマンドラッチイネーブル信号CLE、アドレスラッチイネーブル信号ALE、ライトイネーブル信号WEn、リードイネーブル信号REn、およびライトプロテクト信号WPnを受信する。ロジック制御回路23は、受信される信号に基づいて、入出力回路22およびシーケンサ24を制御する。
チップイネーブル信号CEnは、半導体記憶装置1をイネーブル(有効)にするための信号である。コマンドラッチイネーブル信号CLEは、半導体記憶装置1に入力される信号DQがコマンドCMDであることを入出力回路22に通知するための信号である。アドレスラッチイネーブル信号ALEは、半導体記憶装置1に入力される信号DQがアドレス情報ADDであることを入出力回路22に通知するための信号である。ライトイネーブル信号WEnおよびリードイネーブル信号REnはそれぞれ、例えばデータ信号DQの入力および出力を入出力回路22に対して命令するための信号である。ライトプロテクト信号WPnは、データの書き込みおよび消去の禁止を半導体記憶装置1に指示するための信号である。
シーケンサ24は、例えば、レディ/ビジー制御回路26、センスアンプ70、およびドライバセット28に接続される。シーケンサ24は、コマンドレジスタに保持されるコマンドCMDに基づいて、半導体記憶装置1全体の動作を制御する。例えば、シーケンサ24は、センスアンプ70、ロウデコーダ29、電圧生成回路27、およびドライバセット28等を制御して、書き込み動作および読み出し動作等の各種動作を実行する。
レジスタ25は、例えば、ステータスレジスタ(図示は省略)、アドレスレジスタ(図示は省略)、コマンドレジスタ(図示は省略)などを含む。ステータスレジスタは、シーケンサ24からステータス情報STSを受信し、保持し、当該ステータス情報STSを、シーケンサ24の指示に基づいて入出力回路22に送信する。アドレスレジスタは、入出力回路22からアドレス情報ADDを受信し、保持する。アドレスレジスタは、アドレス情報ADD中のカラムアドレスをセンスアンプ70に送信し、アドレス情報ADD中のロウアドレスをロウデコーダ29に送信する。コマンドレジスタは、入出力回路22からコマンドCMDを受信し、保持し、コマンドCMDをシーケンサ24に送信する。
レディ/ビジー制御回路26は、シーケンサ24による制御に従ってレディ/ビジー信号R/Bnを生成し、生成したレディ/ビジー信号R/Bnをメモリコントローラ2に送信する。レディ/ビジー信号R/Bnは、半導体記憶装置1がメモリコントローラ2からの命令を受け付けるレディ状態にあるか、または命令を受け付けないビジー状態にあるかを通知するための信号である。
電圧生成回路27は、例えば、ドライバセット28等に接続される。電圧生成回路27は、シーケンサ24による制御に基づいて、書き込み動作および読み出し動作等に使用される電圧を生成し、生成した電圧をドライバセット28に供給する。
ドライバセット28は、例えば、偶数ワード線ドライバ(Even word line driver)28A(図7)、及び奇数ワード線ドライバ(Odd word line driver)28B(図7)を含む。ドライバセット28は、メモリセルアレイ21、センスアンプ70、およびロウデコーダ29に接続される。ドライバセット28は、電圧生成回路27から供給される電圧に基づいて、例えば、読み出し動作および書き込み動作等の各種動作でセレクトゲート線SGD(図2)、ワード線WL(図2)およびソース線SL(図2)等に印加する各種電圧を生成する。ドライバセット28は、生成した電圧を、偶数ワード線ドライバ28A、奇数ワード線ドライバ28B、センスアンプ70、ロウデコーダ29、ソース線SLなどに供給する。
ロウデコーダ29は、アドレスレジスタからロウアドレスを受け取り、受け取ったロウアドレスをデコードする。ロウデコーダ29は、当該デコードの結果に基づいて、読み出し動作および書き込み動作等の各種動作を実行する対象のブロックBLKを選択する。ロウデコーダ29は、当該選択したブロックBLKに、ドライバセット28から供給される電圧を供給可能である。
センスアンプ70は、例えば、アドレスレジスタからカラムアドレスを受信し、受信したカラムアドレスをデコードする。また、センスアンプ70は、当該デコードの結果に基づいて、メモリコントローラ2とメモリセルアレイ21との間でのデータDATの送受信動作を実行する。センスアンプ70は、例えば、ビット線毎に設けられたセンスアンプユニット(図示は省略)を含む。センスアンプ70は、センスアンプユニットを用いて、ビット線BLに電圧を供給することを可能にする。例えば、センスアンプ70は、センスアンプユニットを用いて、ビット線に電圧を供給することができる。また、センスアンプ70は、メモリセルアレイ21から読み出されたデータをセンスし、読み出しデータDATを生成し、生成した読み出しデータDATを、入出力回路22を介してメモリコントローラ2に送信する。また、センスアンプ70は、メモリコントローラ2から入出力回路22を介して書き込みデータDATを受信し、受信した書き込みデータDATを、メモリセルアレイ21に送信する。
入出力用パッド群71は、メモリコントローラ2から受信するデータ信号DQ<7:0>を入出力回路22に送信する。入出力用パッド群71は、入出力回路22から受信するデータ信号DQ<7:0>をメモリコントローラ2に送信する。
ロジック制御用パッド群72は、メモリコントローラ2から受信するチップイネーブル信号CEn、コマンドラッチイネーブル信号CLE、アドレスラッチイネーブル信号ALE、ライトイネーブル信号WEn、及びリードイネーブル信号REnをロジック制御回路23に転送する。ロジック制御用パッド群72は、レディ/ビジー制御回路26から受信するレディ/ビジー信号R/Bnをメモリコントローラ2に転送する。
<1-3.メモリセルアレイ>
図2は、図1に示したメモリセルアレイ21の回路構成の一例である。図2は、メモリセルアレイ21に含まれる複数のブロックBLKのうち1つのブロックBLKの回路構成を示す図である。例えば、メモリセルアレイ21に含まれる複数のブロックBLKの各々は、図2に示す回路構成を有する。一実施形態に係るメモリセルアレイ21の構成は図2に示す構成に限定されない。図2の説明において、図1と同一、または類似する構成の説明は省略されることがある。
図2は、図1に示したメモリセルアレイ21の回路構成の一例である。図2は、メモリセルアレイ21に含まれる複数のブロックBLKのうち1つのブロックBLKの回路構成を示す図である。例えば、メモリセルアレイ21に含まれる複数のブロックBLKの各々は、図2に示す回路構成を有する。一実施形態に係るメモリセルアレイ21の構成は図2に示す構成に限定されない。図2の説明において、図1と同一、または類似する構成の説明は省略されることがある。
図2に示すように、ブロックBLKは、複数のメモリグループMG(MG0、MG1、MG2、MG3)を含む。本実施形態において、書き込み動作および読み出し動作は、メモリグループMG(ページ)を単位として実行される。メモリグループMGの各々は、複数のNANDストリング50を含む。例えば、メモリグループMG0及びMG2は、複数のNANDストリング50eを含み、メモリグループMG1及びMG3は、複数のNANDストリング50oを含む。
NANDストリング50の各々は、例えば8個のメモリセルトランジスタMT(MT0~MT7)及び選択トランジスタST1、ST2を含む。メモリセルトランジスタMTは、制御ゲートと電荷蓄積層とを備え、データを不揮発に保持する。メモリセルトランジスタMTは、選択トランジスタST1のソースと選択トランジスタST2のドレインとの間に直列接続される。
メモリグループMGの各々における選択トランジスタST1のゲートは、それぞれセレクトゲート線SGD(SGD0、SGD1、…)に接続される。セレクトゲート線SGDは、ロウデコーダ29によって独立に制御される。また、偶数番目のメモリグループMGe(MG0、MG2、…)の各々における選択トランジスタST2のゲートは、例えば、偶数セレクトゲート線SGSeに接続され、奇数番目のメモリグループMGo(MG1、MG3、…)の各々における選択トランジスタST2のゲートは、例えば奇数セレクトゲート線SGSoに接続される。偶数セレクトゲート線SGSe及び奇数セレクトゲート線SGSoは、例えば、互いに接続され、同様に制御されて良く、それぞれ独立に設けられ、独立に制御可能であっても良い。
同一のブロックBLK内のメモリグループMGeに含まれるメモリセルトランジスタMT(MT0~MT7)の制御ゲートは、それぞれワード線WLe(WLe0~WLe7)に共通に接続される。同一のブロックBLK内のメモリグループMGoに含まれるメモリセルトランジスタMT(MT0~MT7)の制御ゲートは、それぞれワード線WLo(WLo0~WLo7)に共通に接続される。セレクトゲート線WLe及びセレクトゲート線WLoは、ロウデコーダ29によって独立に制御される。
メモリセルアレイ21内において同一列にあるNANDストリング50の選択トランジスタST1のドレインは、ビット線BL(BL0~BL(L-1)、但し(L-1)は2以上の自然数)に共通に接続される。すなわち、ビット線BLは、複数のメモリグループMG間でNANDストリング50を共通に接続される。複数の選択トランジスタST2のソースは、ソース線SLに共通に接続される。ソース線SLは、例えば、ドライバセット28に電気的に接続され、シーケンサ24を用いた電圧生成回路27及びドライバセット28の制御により、電圧生成回路27またはドライバセット28から電圧を供給される。また、一実施形態に係る半導体記憶装置1は、複数のソース線SLを備えてもよい。例えば、複数のソース線SLのそれぞれは、ドライバセット28に電気的に接続され、複数のソース線SLのそれぞれは、シーケンサ24を用いた電圧生成回路27及びドライバセット28の制御により、電圧生成回路27またはドライバセット28から互いに異なる電圧を供給されてもよい。
メモリグループMGは、異なるビット線BLに接続され、かつ、同一のセレクトゲート線SGDに接続されたNANDストリング50を複数含む。ブロックBLKは、ワード線WLを共通にする複数のメモリグループMGを複数含む。メモリセルアレイ21は、ビット線BLを共通にする複数のブロックBLKを含む。メモリセルアレイ21内において、上述したセレクトゲート線SGS、ワード線WL、及びセレクトゲート線SGDがソース線層の上方に積層され、メモリセルトランジスタMTが三次元に積層される。
<1-4.メモリセルアレイの平面レイアウト>
図3は、あるブロックBLKのソース線層に平行な面内(XY平面)における、セレクトゲート線SGDの平面レイアウトを示す図である。図3に示すように、一実施形態に係る半導体記憶装置1では、例えば、1つのブロックBLK内にセレクトゲート線SGDが4つ含まれる。一実施形態に係るセレクトゲート線SGDの平面レイアウトは図3に示すレイアウトに限定されない。図3の説明において、図1及び図2と同一、または類似する構成の説明は省略されることがある。
図3は、あるブロックBLKのソース線層に平行な面内(XY平面)における、セレクトゲート線SGDの平面レイアウトを示す図である。図3に示すように、一実施形態に係る半導体記憶装置1では、例えば、1つのブロックBLK内にセレクトゲート線SGDが4つ含まれる。一実施形態に係るセレクトゲート線SGDの平面レイアウトは図3に示すレイアウトに限定されない。図3の説明において、図1及び図2と同一、または類似する構成の説明は省略されることがある。
図3に示すように、一実施形態に係る半導体記憶装置1では、例えば、X方向に延びる3つの配線層10-0a、10-0b、10-0cは、Y方向に延びる第1接続部(1st connect)10-0dを用いて接続される。配線層10-0a、10-0cはY方向の両端に位置する。配線層10-0aと配線層10-0bとは、他の1つの配線層(配線層10-1a)を挟んでY方向に隣接している。第1接続部10-0dはX方向の一端に位置する。3つの配線層10-0a、10-0b、10-0cがセレクトゲート線SGD0として機能する。一実施形態では、例えば、Y方向はX方向に直交、または略直交する方向である。
X方向に延びる配線層10-1a、10-1bは、Y方向に延びる第2接続部(2nd connect)10-1dを用いて接続される。配線層10-1aは、配線層10-0a、10-0bの間に位置する。配線層10-1bは、配線層10-0bと他の1つの配線層(配線層10-2a)との間に位置する。第2接続部10-1dは、X方向において第1接続部10-0dの反対側の他端に位置する。2つの配線層10-1a、10-1bがセレクトゲート線SGD1として機能する。
X方向に延びる配線層10-2a、10-2bは、Y方向に延びる第1接続部10-2dによって接続される。同様に、X方向に延びる配線層10-3a、10-3bは、Y方向に延びる第2接続部10-3dによって接続される。配線層10-2aは、配線層10-1bと配線層10-3aとの間に位置する。配線層10-3aは、配線層10-2aと配線層10-2bとの間に位置する。配線層10-2bは、配線層10-3aと配線層10-3bとの間に位置する。配線層10-3bは、配線層10-2bと配線層10-0cとの間に位置する。第1接続部10-2dは、X方向において第1接続部10-0dと同じ側の一端に位置する。第2接続部10-3dは、X方向において第1接続部10-0dの反対側の他端に位置する。2つの配線層10-2a、10-2bがセレクトゲート線SGD2として機能する。2つの配線層10-3a、10-3bがセレクトゲート線SGD3として機能する。
一実施形態は、各々の配線層が第1接続部10-0d、10-2d、又は第2接続部10-1d、10-3dを用いて接続された構成を例示するが、この構成に限定されない。例えば、各々の配線層が独立しており、配線層10-0a、10-0b、10-0cに同じ電圧が供給され、配線層10-1a、10-1bに同じ電圧が供給され、配線層10-2a、10-2bに同じ電圧が供給され、配線層10-3a、10-3bに同じ電圧が供給されるように制御される。
配線層10-0a、10-0b、10-0cに隣接するメモリピラーMPを含むメモリグループMGをMG0と呼ぶ。配線層10-1a、10-1bに隣接するメモリピラーMPを含むメモリグループMGをMG1と呼ぶ。配線層10-2a、10-2bに隣接するメモリピラーMPを含むメモリグループMGをMG2と呼ぶ。配線層10-3a、10-3bに隣接するメモリピラーMPを含むメモリグループMGをMG3と呼ぶ。
ブロックBLK内においてY方向で隣り合う配線層10は絶縁される。隣り合う配線層10を絶縁する領域を、スリットSLT2と呼ぶ。スリットSLT2では、例えばソース線層に平行な面から、少なくとも配線層10が設けられるレイヤまでの領域が絶縁膜(図示は省略)を用いて埋め込まれている。また、メモリセルアレイ21内には、例えば、図3に示すブロックBLKがY方向に複数配置される。ブロックBLK内においてY方向で隣り合う配線層10と同様に、Y方向で隣り合うブロックBLKの間は、絶縁膜(図示は省略)を用いて埋め込まれており、Y方向で隣り合うブロックBLK間も絶縁される。隣り合うブロックBLKを絶縁する領域を、スリットSLT1と呼ぶ。スリットSLT2と同様に、スリットSLT1では、絶縁膜が、ソース線層に平行な面から、少なくとも配線層10が設けられるレイヤまでの領域を、埋め込んでいる。
Y方向で隣り合う配線層10間には、複数のメモリピラーMP(MP0~MP15)が設けられる。複数のメモリピラーMPはメモリセル部(memory cell)に設けられる。複数のメモリピラーMPの各々はZ方向に沿って設けられる。一実施形態では、例えば、Z方向は、XY方向に直交、または略直交する方向であり、ソース線層に平行なに対して垂直、または略垂直な方向である。
具体的には、配線層10-0a、10-1aの間にはメモリピラーMP4、MP12が設けられる。配線層10-1a、10-0bの間にはメモリピラーMP0、MP8が設けられる。配線層10-0b、10-1bの間にはメモリピラーMP5、MP13が設けられる。配線層10-1b、10-2aの間にはメモリピラーMP1、MP9が設けられる。配線層10-2a、10-3aの間にはメモリピラーMP6、MP14が設けられる。配線層10-3a、10-2bの間にはメモリピラーMP2、MP10が設けられる。配線層10-2b、10-3bの間にはメモリピラーMP7、MP15が設けられる。配線層10-3b、10-0cの間にはメモリピラーMP3、MP11が設けられる。
メモリピラーMPは、選択トランジスタST1、ST2及びメモリセルトランジスタMTを形成する構造体である。メモリピラーMPの詳細な構造は後述する。
メモリピラーMP0~MP3は、Y方向に沿って配置される。メモリピラーMP8~MP11は、メモリピラーMP0~MP3にX方向で隣り合う位置において、Y方向に沿って配置される。すなわち、メモリピラーMP0~MP3と、メモリピラーMP8~MP11とが並行に配置される。
メモリピラーMP4~MP7及びメモリピラーMP12~MP15は、それぞれY方向に沿って配置される。メモリピラーMP4~MP7は、X方向において、メモリピラーMP0~MP3とメモリピラーMP8~MP11との間に位置する。メモリピラーMP12~MP15は、X方向において、メモリピラーMP4~MP7と共にメモリピラーMP8~MP11を挟むように位置する。すなわち、メモリピラーMP4~MP7と、メモリピラーMP12~MP15とが並行に配置される。
メモリピラーMP0~MP3の上方には、2つのビット線BL0及びBL1が設けられる。ビット線BL0はメモリピラーMP1及びMP2に共通に接続される。ビット線BL1はメモリピラーMP0及びMP3に共通に接続される。メモリピラーMP4~MP7の上方には、2つのビット線BL2及びBL3が設けられる。ビット線BL2はメモリピラーMP4及びMP5に共通に接続される。ビット線BL3はメモリピラーMP6及びMP7に共通に接続される。
メモリピラーMP8~MP11の上方には、2つのビット線BL4及びBL5が設けられる。ビット線BL4はメモリピラーMP9及びMP10に共通に接続される。メモリピラーMP12~MP15の上方には、2つのビット線BL6及びBL7が設けられる。ビット線BL6はメモリピラーMP12及びMP13に共通に接続される。ビット線BL7はメモリピラーMP14及びMP15に共通に接続される。
上述のように、メモリピラーMPは、Y方向において2つの配線層10を跨ぐ位置に設けられ、複数のスリットSL2のうち、いずれかのスリットSLT2の一部に埋め込まれるように設けられる。また、Y方向で隣り合うメモリピラーMP間には1つのスリットSLT2が設けられる。
なお、スリットSLT1を挟んで隣り合う配線層10-0aと配線層10-0bとの間には、メモリピラーMPは設けられない。
図4は、XY平面におけるワード線WLの平面レイアウトを示す図である。図4に示すレイアウトは、図3の1ブロック分の領域のレイアウトに対応し、図3に示す配線層10よりも下層に設けられる配線層11のレイアウトである。一実施形態に係るワード線WLの平面レイアウトは図4に示すレイアウトに限定されない。図4の説明において、図1~図3と同一、または類似する構成の説明は省略されることがある。
図4に示すように、X方向に延びる9個の配線層11(配線層11-0~11-7、但し配線層11-0は配線層11-0aと配線層11-0bとを含む)が、Y方向に沿って配置される。各配線層11-0~11-7は、Z方向に対して各配線層10-0~10-7の下層に配置される。配線層11-0~11-7と配線層10-0~10-7との間には、絶縁膜が設けられ、配線層11-0~11-7と配線層10-0~10-7とは互いに絶縁される。
各配線層11は、ワード線WL7として機能する。その他のワード線WL0~WL6もワード線WL7と同様の構成及び機能を有する。図4に示す例では、配線層11-0a、11-2、11-4、11-6、及び11-0bがワード線WLe7として機能する。配線層11-0a、11-2、11-4、11-6、及び11-0bは、Y方向に延びる第1接続部11-8を用いて接続される。第1接続部(1st connect)11-8はX方向の一端に設けられる。第1接続部11-8において、配線層11-0a、11-2、11-4、11-6、及び11-0bは、ロウデコーダ29に接続される。一実施形態では、第1接続部11-8及び配線層11-0a、11-2、11-4、11-6、11-0bをまとめて配線層11eと呼ぶ場合がある。
また、配線層11-1、11-3、11-5、及び11-7が、ワード線WLo7として機能する。配線層11-1、11-3、11-5、及び配線層11-7は、Y方向に延びる第2接続部(2nd connect)11-9を用いて接続される。第2接続部11-9は、X方向において第1接続部11-8の反対側の他端に設けられる。第2接続部11-9において、配線層11-1、11-3、11-5、11-7は、ロウデコーダ29に接続される。一実施形態では、第2接続部11-9及び配線層11-1、11-3、11-5、11-7をまとめて配線層11oと呼ぶ場合がある。
メモリセル部が第1接続部11-8と第2接続部11-9との間に設けられる。メモリセル部(memory cell)では、Y方向で隣り合う配線層11は、図3に示すスリットSLT2によって離隔される。また、Y方向で隣り合うブロックBLK間の配線層11は、スリットSLT2と同様に、スリットSLT1によって離隔される。メモリセル部は、図3と同様に、メモリピラーMP0~MP15を含む。
セレクトゲート線SGS及びワード線WL0~WL6は、図4に示すワード線WL7と同様の構成を有する。
<1-5.メモリセルアレイの切断部端面構造>
図5は、図6に示すA1-A2切断部端面を示す図である。一実施形態に係るブロックBLKの切断部端面は図5に示す切断部端面に限定されない。図5の説明において、図1~図4と同一、または類似する構成の説明は省略されることがある。
図5は、図6に示すA1-A2切断部端面を示す図である。一実施形態に係るブロックBLKの切断部端面は図5に示す切断部端面に限定されない。図5の説明において、図1~図4と同一、または類似する構成の説明は省略されることがある。
図5に示すように、配線層12が、Z方向に沿ってソース線層13の上方に設けられる。ソース線層13はソース線SLとして機能する。なお、配線層12は、図5に示すソース線層13の代わりに、半導体基板におけるp型ウェル(p-well)領域上に設けられてもよい。この場合、ソース線SLは、半導体基板におけるp型ウェル領域と電気的に接続される。配線層12はセレクトゲート線SGSとして機能する。8層の配線層11が、Z方向に沿って配線層12の上方に積層される。配線層11は、ワード線WLとして機能する。また、8層の配線層11は、ワード線WL0~WL7に1対1で対応する。図4がワード線WLとして機能する配線層11の平面レイアウトを示す図であり、図3がセレクトゲート線SGDとして機能する配線層10の平面レイアウトを示す図である。セレクトゲート線SGSとして機能する配線層12の平面レイアウトは、例えば、図3に示すセレクトゲート線SGDとして機能する配線層10を、セレクトゲート線SGSとして機能する配線層12に置き換えたレイアウトである。
配線層12は、偶数セレクトゲート線SGSe又は奇数偶数セレクトゲート線SGSoとして機能する。偶数セレクトゲート線SGSeと奇数偶数セレクトゲート線SGSoとは、スリットSY2を介して、Y方向に交互に配置される。Y方向に隣接する偶数セレクトゲート線SGSeと奇数偶数セレクトゲート線SGSoとの間にはメモリピラーMPが設けられる。
配線層11は、偶数ワード線WLe又は奇数ワード線WLoとして機能する。偶数ワード線WLe、奇数WLoは、スリットSY2を介して、Y方向に交互に配置される。Y方向に隣接するワード線WLe、WLoの間にはメモリピラーMPが設けられる。メモリピラーMPとワード線WLeとの間、及びメモリピラーMPとワード線WLoとの間には後述するメモリセルが設けられる。
Y方向で隣り合うブロックBLK間にはスリットSLT1が設けられる。上述の通り、スリットSLT1には絶縁層が設けられる。しかし、導電体を用いて形成されるコンタクトプラグまたは溝状構造体が絶縁体であるスリットSLT1内に設けられても良い。導電体を用いて形成されるコンタクトプラグまたは溝状構造体がスリットSLT1内に設けられた場合、ソース線層13内に電圧を印加することができる。なお、スリットSLT1のY方向に沿った幅は、スリットSLT2のY方向に沿った幅よりも大きい。
図3および図5に示すように、メモリピラーMPは、ビット線BLと電気的に接続される。例えば、メモリピラーMP0とビット線BL1は、コンタクトプラグ16を介して接続される。また、メモリピラーMP1とビット線BL0が、コンタクトプラグ16を介して接続され、メモリピラーMP2とビット線BL1が、コンタクトプラグ16を介して接続され、メモリピラーMP3とビット線BL0が、コンタクトプラグ16を介して接続される。同様に、メモリピラーMP4~MP7の各々はビット線BL2又はBL3と接続され、メモリピラーMP8~MP11はビット線BL4又はBL5と接続され、メモリピラーMP12~MP15はビット線BL6又はBL7と接続される。
図6は、図3に示す半導体記憶装置のB1-B2切断部端面を示す図である。一実施形態に係るブロックBLKの切断部端面は図6に示す切断部端面に限定されない。図6の説明において、図1~図5と同一、または類似する構成の説明は省略されることがある。ソース線層13、配線層12、配線層11、及び配線層10の積層構造、メモリセル部の構成は図5を用いて説明した通りであるから、ここでの説明は省略する。なお、図6では、B1-B2切断部端面の奥行き方向に存在する構成が点線で描かれている。
図6に示すように、第1接続領域(1st connect)17dでは、配線層10、配線層11、及び配線層12が、例えば、階段状に設けられ、ソース線層13から引き出されている。すなわち、XY平面で見た場合、配線層10、8層の配線層11及び配線層12のそれぞれの端部の上面が第1接続領域17dにおいて露出される。第1接続領域17dにおいて露出された配線層10、8層の配線層11及び配線層12のそれぞれの端部の上面に、コンタクトプラグ17が設けられる。コンタクトプラグ17は金属配線層18に接続される。例えば、金属配線層18を用いて、偶数番目のセレクトゲート線SGD0及びSGD2として機能する配線層10、偶数ワード線WLeとして機能する配線層11、及び偶数セレクトゲート線SGSeとして機能する配線層12が、ロウデコーダ29(図1)を介して、偶数ワード線ドライバ28A及びに電気的に接続される。
第1接続領域17dと同様に、第2接続領域(2nd connect)19dでは、配線層10、配線層11、及び配線層12が、例えば、階段状に設けられ、ソース線層13から引き出されている。XY平面で見た場合、配線層10、8層の配線層11及び配線層12のそれぞれの端部の上面が第2接続領域19dにおいて露出される。第2接続領域19dにおいて露出された配線層10の端部の上面、8層の配線層11及び配線層12のそれぞれの端部上面上に、コンタクトプラグ19が設けられ、コンタクトプラグ19は金属配線層20に接続される。例えば、金属配線層20を用いて、奇数番目のセレクトゲート線SGD1及びSGD3、奇数ワード線WLoとして機能する配線層11、及び奇数セレクトゲート線SGSoとして機能する配線層12が、ロウデコーダ29(図1を介して、奇数ワード線ドライバ28Bに電気的に接続される。
配線層10は、第1接続領域17dの代わりに第2接続領域19dを介してロウデコーダ29、または、偶数ワード線ドライバ28A及び奇数ワード線ドライバ28Bに電気的に接続されても良く、第1接続領域17d及び第2接続領域19dの両方を介してロウデコーダ29、または、偶数ワード線ドライバ28A及び奇数ワード線ドライバ28Bに電気的に接続されても良い。
図7は、一実施形態に係る電圧生成回路27、ドライバセット28、セレクトゲート線SGDまたはワード線WLの電気的接続を説明するための図である。一実施形態に係る電圧生成回路27、ドライバセット28、セレクトゲート線SGDまたはワード線WLの電気的接続は図7に示す面に限定されない。図7の説明において、図1~図6と同一、または類似する構成の説明は省略されることがある。
図7に示すように、偶数ワード線WLeとして機能する配線層11は偶数ワード線ドライバ28Aに接続され、奇数ワード線WLoとして機能する配線層11は奇数ワード線ドライバ28Bに電気的に接続されてもよい。上述の通り、偶数ワード線ドライバ28A、及び奇数ワード線ドライバ28Bは、ドライバセット28に含まれる。ドライバセット28は、電圧生成回路27に電気的に接続される。偶数ワード線ドライバ28A、及び奇数ワード線ドライバ28Bは、電圧生成回路27から供給される電圧を用いて各種電圧を生成し、偶数ワード線ドライバ28Aは生成した電圧を偶数ワード線WLeに供給し、奇数ワード線ドライバ28Bは、生成した電圧を奇数ワード線WLoに供給してもよい。
<1-6.メモリピラーMP及びメモリセルトランジスタMTの切断部端面構造>
<1-6-1.第1の例>
図8は一実施形態に係るメモリセルトランジスタのC1-C2切断部端面を示す図であり、図9は図8に示すメモリセルトランジスタのD1-D2切断部端面を示す図である。図8及び図9は、2つのメモリセルトランジスタMTを含む領域を示す切断部端面図である。第1の例では、メモリセルトランジスタMTに含まれる電荷蓄積層が、絶縁膜である。一実施形態に係るメモリセルトランジスタの第1の例は図8及び図9に示す構造に限定されない。図8及び図9の説明において、図1~図7と同一、または類似する構成の説明は省略されることがある。
<1-6-1.第1の例>
図8は一実施形態に係るメモリセルトランジスタのC1-C2切断部端面を示す図であり、図9は図8に示すメモリセルトランジスタのD1-D2切断部端面を示す図である。図8及び図9は、2つのメモリセルトランジスタMTを含む領域を示す切断部端面図である。第1の例では、メモリセルトランジスタMTに含まれる電荷蓄積層が、絶縁膜である。一実施形態に係るメモリセルトランジスタの第1の例は図8及び図9に示す構造に限定されない。図8及び図9の説明において、図1~図7と同一、または類似する構成の説明は省略されることがある。
図8及び図9に示すように、メモリピラーMPは、Z方向に沿って設けられた絶縁層30、半導体層31、及び絶縁層32~34を含む。絶縁層30は、例えばシリコン酸化膜を用いて形成される。半導体層31は、絶縁層30の周囲を取り囲むようにして設けられ、メモリセルトランジスタMTのチャネルが形成される領域として機能する。半導体層31は、例えば多結晶シリコン層を用いて形成される。半導体層31は、同一のメモリピラーMP内にあるメモリセルトランジスタMT間で分離されず、連続して設けられる。したがって、2つのメモリセルトランジスタMTの各々において形成されるチャネルは、メモリピラーMPの一部を共有する。
上述の通り、半導体層31は、対向する2つのメモリセルトランジスタMT間で連続している。したがって、対向する2つのメモリセルトランジスタMTの各々において形成されるチャネルは、メモリピラーMPの一部を共有する。具体的には、図8及び図9において、互いに対向する左側のメモリセルトランジスタMT(第1メモリセル)及び右側のメモリセルトランジスタMT(第2メモリセル)において、第1メモリセルで形成されるチャネル(第1チャネル)及び第2メモリセルで形成されるチャネル(第2チャネル)は、メモリピラーMPの一部を共有する。ここで、2つのチャネルがメモリピラーMPの一部を共有するとは、2つのチャネルが同一のメモリピラーMPに形成され、且つ、2つのチャネルが一部重なっていることを意味する。一実施形態では、上記の構成を、2つのメモリセルトランジスタMTがチャネル共有する、又は2つのメモリセルトランジスタMTが対向する、という場合がある。
絶縁層32は、半導体層31の周囲を取り囲むようにして設けられ、メモリセルトランジスタMTのゲート絶縁膜として機能する。絶縁層32は、例えばシリコン酸化膜とシリコン窒化膜の積層構造を用いて形成される。絶縁層33は、半導体層31の周囲を取り囲むようにして設けられ、メモリセルトランジスタMTの電荷蓄積層として機能する。絶縁層33は、例えばシリコン窒化膜を用いて形成される。絶縁層34は、絶縁層33の周囲を取り囲むようにして設けられ、メモリセルトランジスタMTのブロック絶縁膜として機能する。絶縁層34は、例えばシリコン酸化膜を用いて形成される。メモリピラーMP部を除くスリットSLT2内には、絶縁層37が埋め込まれる。絶縁層37は、例えばシリコン酸化膜を用いて形成される。
一実施形態に係るメモリピラーMPの周囲には、例えばAlO層35が設けられる。AlO層35の周囲には、例えばバリアメタル層36が設けられる。バリアメタル層36は、例えばTiN膜を用いて形成される。バリアメタル層36の周囲には、ワード線WLとして機能する配線層11が設けられる。配線層11は、例えばタングステンを材料とした膜を用いて形成される。
一実施形態に係る1つのメモリピラーMPは、Y方向に沿って2つのメモリセルトランジスタMTを含む。1つのメモリピラーMPと同様に、選択トランジスタST1及びST2も、Y方向に沿って2つのトランジスタを含む。
<1-6-2.第2の例>
図10は図8に示すメモリセルトランジスタの変形例を示す図であり、図5に示すメモリセルトランジスタのC1-C2切断部端面を示す図である。図11は図10に示すメモリセルトランジスタのE1-E2切断部端面を示す図である。図10及び図11は、2つのメモリセルトランジスタMTを含む領域を示す切断部端面図である。第2の例では、メモリセルトランジスタMTに含まれる電荷蓄積層が、導電膜である。一実施形態に係るメモリセルトランジスタの第2の例は図10及び図11に示す構造に限定されない。図10及び図11の説明において、図1~図9と同一、または類似する構成の説明は省略されることがある。
図10は図8に示すメモリセルトランジスタの変形例を示す図であり、図5に示すメモリセルトランジスタのC1-C2切断部端面を示す図である。図11は図10に示すメモリセルトランジスタのE1-E2切断部端面を示す図である。図10及び図11は、2つのメモリセルトランジスタMTを含む領域を示す切断部端面図である。第2の例では、メモリセルトランジスタMTに含まれる電荷蓄積層が、導電膜である。一実施形態に係るメモリセルトランジスタの第2の例は図10及び図11に示す構造に限定されない。図10及び図11の説明において、図1~図9と同一、または類似する構成の説明は省略されることがある。
図10及び図11に示すように、メモリピラーMPは、Z方向に沿って設けられた絶縁層48及び絶縁層43、半導体層40、絶縁層41、導電層42、及び絶縁層46a~46cを含む。絶縁層48は、例えばシリコン酸化膜を用いて形成される。半導体層40は、絶縁層48の周囲を取り囲むようにして設けられる。半導体層40はメモリセルトランジスタMTのチャネルが形成される領域として機能する。半導体層40は、例えば多結晶シリコン層を用いて形成される。半導体層40は、図8に示すメモリピラーMPの第1の例と同様に、同一のメモリピラーMP内にあるメモリセルトランジスタMT間で分離されず、連続して設けられる。
絶縁層41は、半導体層40の周囲に設けられ、各メモリセルトランジスタMTのゲート絶縁膜として機能する。絶縁層41は、図10に示すXY平面内において、2つの領域に分離されている。2つの領域に分離された絶縁層41のそれぞれが、同一メモリピラーMP内の2つのメモリセルトランジスタMTのゲート絶縁膜として機能する。絶縁層41は、例えばシリコン酸化膜とシリコン窒化膜の積層構造を用いて形成される。
導電層42は、絶縁層41の周囲に設けられ、かつ、絶縁層43によって、Y方向に沿って2つの領域に分離されている。2つの領域に分離された導電層42のそれぞれは、上記2つのメモリセルトランジスタMTの各々の電荷蓄積層として機能する。導電層42は、例えば多結晶シリコン層を用いて形成される。
絶縁層43は例えばシリコン酸化膜を用いて形成される。導電層42の周囲には、絶縁層46a、46b、及び46cが導電層42に近い側から順次設けられる。絶縁層46a及び46cは例えばシリコン酸化膜を用いて形成され、絶縁層46bは例えばシリコン窒化膜を用いて形成される。絶縁層46a、46b、及び46cはメモリセルトランジスタMTのブロック絶縁膜として機能する。絶縁層46a、46b、及び46cは、Y方向に沿って2つの領域に分離されている。2つの領域に分離された絶縁層46cの間には絶縁層43が設けられる。また、スリットSLT2内には絶縁層43が埋め込まれる。絶縁層43は、例えばシリコン酸化膜を用いて形成される。
一実施形態に係るメモリピラーMPの第2の例の周囲には、例えばAlO層45が設けられる。AlO層45の周囲には、例えばバリアメタル層47が設けられる。バリアメタル層47は、例えばTiN膜を用いて形成される。バリアメタル層47の周囲に、ワード線WLとして機能する配線層11が設けられる。一実施形態に係るメモリピラーMPの第1の例と同様に、一実施形態に係るメモリピラーMPの第2の例の配線層11は、例えばタングステンを材料とした膜を用いて形成される。
一実施形態に係るメモリピラーMPの第1の例と同様に、一実施形態に係るメモリピラーMPの第2の例においても、1つのメモリピラーMPは、Y方向に沿って2つのメモリセルトランジスタMTを含み、選択トランジスタST1及びST2、Y方向に沿って2つのトランジスタを含む。なお、図示は省略するが、Z方向で隣り合うメモリセルトランジスタ間には絶縁層が設けられる。当該絶縁層と絶縁層43及び絶縁層46によって、導電層42は個々のメモリセルトランジスタ毎に絶縁される。
<1-7.ストリングの等価回路>
図12は、一実施形態に係る半導体記憶装置1において隣接するストリングの等価回路図である。一実施形態に係るストリングの等価回路図は図12に示す等価回路図に限定されない。図12の説明において、図1~図11と同一、または類似する構成の説明は省略されることがある。
図12は、一実施形態に係る半導体記憶装置1において隣接するストリングの等価回路図である。一実施形態に係るストリングの等価回路図は図12に示す等価回路図に限定されない。図12の説明において、図1~図11と同一、または類似する構成の説明は省略されることがある。
図12に示すように、1つのメモリピラーMPに、2つのNANDストリング50e、50oが形成されている。NANDストリング50e、50oの各々は、直列に電気的に接続された選択トランジスタST1、メモリセルトランジスタMT0~MT7、及び選択トランジスタST2を有する。NANDストリング50eとNANDストリング50oとは互いに向かい合う(対向する)ように設けられる。よって、NANDストリング50eに含まれる選択トランジスタST1、メモリセルトランジスタMT0~MT7、及び選択トランジスタST2と、NANDストリング50oに含まれる選択トランジスタST1、メモリセルトランジスタMT0~MT7、及び選択トランジスタST2とは、1対1で互いに向かい合う(対向する)ように設けられる。具体的には、NANDストリング50eに含まれる選択トランジスタST1と、NANDストリング50oに含まれる選択トランジスタST1とは対向するように設けられ、NANDストリング50eに含まれるメモリセルトランジスタMT0~MT7と、NANDストリング50oに含まれるメモリセルトランジスタMT0~MT7とは、それぞれ1対1で対向するように設けられ、NANDストリング50eに含まれる選択トランジスタST2と、NANDストリング50oに含まれる選択トランジスタST2とは対向するように設けられる。
以下の説明では、主に、第1メモリピラーMP(例えば、図4のMP4)及び第1メモリピラーMPに隣接する第2メモリピラーMP(例えば、図4のMP0)の2つのメモリピラーMPを含む例を説明する。第1メモリピラーMPは「第1半導体ピラー」と呼ばれる場合があり、第1メモリピラーMPに設けられるNANDストリング50eは「第1ストリング」と呼ばれる場合があり、第1ストリングに含まれるメモリセルトランジスタMT0~MT7は「第1メモリセル」と呼ばれる場合があり、第1ストリングが設けられた側は「第1側」と呼ばれる場合があり、第1メモリピラーMPに設けられるNANDストリング50oは「第2ストリング」と呼ばれる場合があり、第2ストリングに含まれるメモリセルトランジスタMT0~MT7は「第2メモリセル」と呼ばれる場合があり、第2ストリングが設けられた側は「第2側」と呼ばれる場合がある。第1メモリピラーMPと同様に、第2メモリピラーMPは「第2半導体ピラー」と呼ばれる場合があり、第2メモリピラーMPに設けられるNANDストリング50eは「第3ストリング」と呼ばれる場合があり、第3ストリングに含まれるメモリセルトランジスタMT0~MT7は「第3メモリセル」と呼ばれる場合があり、第3ストリングが設けられた側は「第1側」と呼ばれる場合があり、第3メモリピラーMPに設けられるNANDストリング50oは「第4ストリング」と呼ばれる場合があり、第4ストリングに含まれるメモリセルトランジスタMT0は「第4メモリセル」と呼ばれる場合があり、第4ストリングが設けられた側は「第2側」と呼ばれる場合がある。なお、第2側はメモリピラーMPに対して第1側の反対側である。
第1メモリピラーMP及び第2メモリピラーMPに設けられるNANDストリング50eの選択トランジスタST1は、例えば、それぞれ共通のセレクトゲート線SGD0に接続される。第1メモリピラーMP及び第2メモリピラーMPに設けられるNANDストリング50oの選択トランジスタST1は、例えば、それぞれ共通のセレクトゲート線SGD1に接続される。第1メモリピラーMP及び第2メモリピラーMPに設けられるNANDストリング50eのメモリセルトランジスタMT0~MT7は、それぞれ共通のワード線WLe0~WLe7に接続される。第1メモリピラーMP及び第2メモリピラーMPに設けられるNANDストリング50oのメモリセルトランジスタMT0~MT7は、それぞれ共通のワード線WLo0~WLo7に接続される。第1メモリピラーMP及び第2メモリピラーMPに設けられるNANDストリング50eの選択トランジスタST2は、例えば、それぞれ共通の偶数セレクトゲート線SGSeに接続される。第1メモリピラーMP及び第2メモリピラーMPに設けられるNANDストリング50oの選択トランジスタST2は、例えば、それぞれ共通の奇数セレクトゲート線SGSoに接続される。
第1メモリピラーMP及び第2メモリピラーMPに設けられるNANDストリング50e(第1ストリング及び第3ストリング)に含まれるメモリセルトランジスタMT0~MT7(第1メモリセル及び第3メモリセル)に接続された共通のワード線WLe0~WLe7は「第1ワード線」と呼ばれる場合があり、第1メモリピラーMP及び第2メモリピラーMPに設けられるNANDストリング50o(第2ストリング及び第4ストリング)に含まれるメモリセルトランジスタMT0~MT7(第2メモリセル及び第4メモリセル)に接続されたワード線WLo0~WLo7は「第2ワード線」と呼ばれる場合がある。
NANDストリング50e、50oにおいて、対向する選択トランジスタST1のソース同士及びドレイン同士は電気的に接続され、それぞれ対向するメモリセルトランジスタMT0~7のソース同士及びドレイン同士は電気的に接続され、対向する選択トランジスタST2のソース同士及びドレイン同士は電気的に接続される。上述した電気的な接続は、対向するトランジスタにおいて形成されるチャネルがメモリピラーMPの一部を共有することに起因する。
同一のメモリピラーMP内の2つのNANDストリング50e、50oeは、同一のビット線BL及び同一のソース線SLに接続される。
<2.動作例>
<2-1.書き込み動作および読み出し動作の概要>
<2-1.書き込み動作および読み出し動作の概要>
セレクトゲート線SGDが選択される様子について、図3及び図4を用いて説明する。セレクトゲート線SGD0~SGD3のいずれかが選択される場合、各セレクトゲート線に対応する1つの配線層10-0~10-3に、選択トランジスタST1をオン状態にする電圧が供給される。例えば、配線層10-1が選択されると、メモリピラーMP0、MP1、MP4、MP5、MP8、MP9、MP12、及びMP13に設けられた8つの選択トランジスタST1がオン状態になる。これにより、上記のメモリピラーに属する8つのメモリセルトランジスタMTが選択される。つまり、上記の8つのメモリセルトランジスタMTによって、1ページが形成される。上記の配線層10-1以外の配線層が選択された場合の動作は上記と同様なので、説明は省略する。
一実施形態では、メモリセルトランジスタMTの書き込み方式として、例えば、TLC方式を適用する。TLC方式が適用された複数のメモリセルトランジスタMTは、8個の閾値分布(書き込みレベル)を形成する。8個の閾値分布は、例えば、閾値電圧の低い方から順に”eR”レベル、”A”レベル、”B”レベル、”C”レベル、”D”レベル、”E”レベル、”F”レベル、”G”レベルと称される。”ER”レベル、”A”レベル、”B”レベル、”C”レベル、”D”レベル、”E”レベル、”F”レベル、及び”G”レベルには、それぞれ異なる3ビットデータが割り当てられる。”eR”レベルと”G”レベルとの間のメモリセルの閾値電圧の分布幅、すなわち、”A”レベルから”F”レベルの閾値電圧の分布範囲は、たとえば、閾値ウィンドウ(Vth window)と呼ばれる。
一実施形態に係る半導体記憶装置1は、書き込み動作においてプログラムループを繰り返し実行する。プログラムループは、例えば、プログラム動作およびベリファイ動作を含む。プログラム動作は、選択されたメモリセルトランジスタMTにおいて電子を電荷蓄積層に注入することにより、当該選択されたメモリセルトランジスタMTの閾値電圧を上昇させる動作のことである。または、プログラム動作は、電荷蓄積層への電子の注入を禁止することにより、選択されたメモリセルトランジスタMTの閾値電圧を維持させる動作のことである。ベリファイ動作は、プログラム動作に続いて、ベリファイ電圧を用いて読み出しを行う動作により、選択されたメモリセルトランジスタMTの閾値電圧がターゲットレベルまで達したか否かを確認する動作である。閾値電圧がターゲットレベルまで達した選択されたメモリセルトランジスタMTは、その後、書き込み禁止とされる。
一実施形態に係る半導体記憶装置1において、上述のようなプログラム動作とベリファイ動作とを含むプログラムループを繰り返し実行することにより、選択されたメモリセルトランジスタMTの閾値電圧がターゲットレベルまで上昇される。
電荷蓄積層に蓄積された電子は、不安定な状態で蓄積されていることがある。このため、上述されたプログラム動作が終了した時点から、メモリセルトランジスタMTの電荷蓄積層に蓄積された電子は時間の経過とともに電荷蓄積層から抜けることがある。電子が電荷蓄積層から抜けると、メモリセルトランジスタMTの閾値電圧は下がる。このため、書き込み動作の完了後に実行される読み出し動作では、時間の経過とともに起こり得るこのようなメモリセルトランジスタの閾値電圧の低下に対処するために、ベリファイ電圧より低い読み出し電圧を用いて読み出し動作を行う。読み出し動作はベリファイ動作を含んでもよい。
以下において説明される動作の例は、一実施形態に係る半導体記憶装置1の書き込み動作の例である。一実施形態では、書き込み動作はデータ書き込み動作、データを書き込む動作などと呼ばれる場合がある。また、一実施形態に係る半導体記憶装置1の書き込み動作の説明において参照する図において、白抜きの矢印、及び記号×を用いる場合がある。白抜きの矢印は、例えば、電圧(電流)の供給経路または電圧(電流)の供給された領域などを概略的に示す記号である。また、例えば、Z方向に対して記号×よりも下の領域、または、Z方向に対して記号×よりも上の領域は、電圧(電流)を供給することが困難な領域などを概略的に示す記号である。
<2-2.書き込み動作の例>
図13は一実施形態に係る半導体記憶装置1のデータ書き込み動作時における、各種信号のタイミングチャートの概略を示す図であり、図14は図13の時刻T0における各種信号線に供給される電圧を説明するための半導体記憶装置1の切断部端面図であり、図15は図13の時刻T1における各種信号線に供給される電圧を説明するための半導体記憶装置1の切断部端面図であり、図16は図13の時刻T1~時刻T2における各種信号線に供給される電圧を説明するための半導体記憶装置1の切断部端面図であり、図17は図13の時刻T3~時刻T4における各種信号線に供給される電圧を説明するための半導体記憶装置1の切断部端面図であり、図18は一実施形態に係るメモリセルへのデータ書き込みの順番の一例を示す図である。一実施形態に係る半導体記憶装置1のタイミングチャート及びタイミングチャートに係る構成は、図13~図18に示すタイミングチャート及びタイミングチャートに係る構成に限定されない。図13~図18の説明において、図1~図12と同一、または類似する構成の説明は省略されることがある。
図13は一実施形態に係る半導体記憶装置1のデータ書き込み動作時における、各種信号のタイミングチャートの概略を示す図であり、図14は図13の時刻T0における各種信号線に供給される電圧を説明するための半導体記憶装置1の切断部端面図であり、図15は図13の時刻T1における各種信号線に供給される電圧を説明するための半導体記憶装置1の切断部端面図であり、図16は図13の時刻T1~時刻T2における各種信号線に供給される電圧を説明するための半導体記憶装置1の切断部端面図であり、図17は図13の時刻T3~時刻T4における各種信号線に供給される電圧を説明するための半導体記憶装置1の切断部端面図であり、図18は一実施形態に係るメモリセルへのデータ書き込みの順番の一例を示す図である。一実施形態に係る半導体記憶装置1のタイミングチャート及びタイミングチャートに係る構成は、図13~図18に示すタイミングチャート及びタイミングチャートに係る構成に限定されない。図13~図18の説明において、図1~図12と同一、または類似する構成の説明は省略されることがある。
なお、図14~図17に示す切断部端面図は、図4に示す半導体記憶装置1のF1-F2切断部端面の構造の概略を示す図である。また、図14~図17に示すメモリセルトランジスタMT、及び選択トランジスタSTの切断部端面の構造は、図9に示すメモリセルトランジスタの切断部端面の概略を示す構造であり、図14~図17に示すメモリセルトランジスタMT、及び選択トランジスタSTの切断部端面の構造では、ワード線WL、半導体層31、絶縁層30以外の図示は省略される。
以下の説明では、動作の対象となるメモリグループMG(ページ)に属するメモリセルトランジスタMTが偶数ワード線WLeと対向する場合を例に挙げて説明する。この場合、偶数ワード線WLeは選択ワード線と呼ばれ、奇数ワード線WLoが非選択ワード線と呼ばれる。例えば、動作の対象となるメモリグループMGに対応するワード線は選択偶数ワード線SEL-WLe_nと呼ばれ、同じブロックBLKにおけるそれ以外のワード線は、選択偶数ワード線SEL-WLe_n以外の偶数ワード線USEL-WLeまたは奇数ワード線WLoと呼ばれる。例えば、動作の対象となるメモリグループMG(ページ)を選択するためのセレクトゲート線SGDは選択偶数セレクトゲート線SEL-SGDeと呼ばれ、それ以外のセレクトゲート線は非選択セレクトゲート線USEL-SGDeまたは奇数セレクトゲート線SGDoと呼ばれる。例えば、セレクトゲート線SGSのうち、選択されるNANDストリングに電気的に接続されるセレクトゲート線SGSは選択セレクトゲート線SEL-SGSと呼ばれ、それ以外のセレクトゲート線SGSは非選択セレクトゲート線USEL-SGSと呼ばれる。ただし、両者を区別する必要が無い場合には、単にセレクトゲート線SGSと呼ばれる。例えば、動作の対象となるメモリグループMG(ページ)における選択メモリセルトランジスタMT(データを書き込まれるメモリセルトランジスタMT)を含むNANDストリングに電気的に接続されるビット線BLは、ビット線ProgramBLと呼ばれ、動作の対象となるメモリグループMG(ページ)にける選択メモリセルトランジスタMT以外のメモリセルトランジスタMT(データを書き込まれないメモリセルトランジスタMT)を含むNANDストリングに電気的に接続されるビット線BLは、ビット線InhibitBLと呼ばれる。
また、以下の説明では、例えば、図14~図17に示す半導体記憶装置1の切断部端面図を有する構成を例に説明する。
例えば、図14に示すように、切断部端面視(断面視)において、半導体記憶装置1は、メモリピラーMP4及びメモリピラーMP4に隣接するメモリピラーMP0の2つのメモリピラーMPを有する。メモリピラーMP4は、NANDストリング50eb2及びNANDストリング50ob2を有し、メモリピラーMP0はNANDストリング50eb1及びNANDストリング50ob1を有する。NANDストリング50eb2及びNANDストリング50ob2は、コンタクトプラグ16を用いて同一のビット線BL2に電気的に接続され、NANDストリング50eb1及びNANDストリング50ob1は、コンタクトプラグ16を用いて同一のビット線BL1に電気的に接続される。NANDストリング50eb2、NANDストリング50ob2、NANDストリング50eb1及びNANDストリング50ob1は同一のソース線SLに電気的に接続される。NANDストリング50eb2はメモリセルトランジスタMT0eb2~MT7eb2を含み、NANDストリング50ob2はメモリセルトランジスタMT0ob2~MT7ob2を含み、NANDストリング50eb1はメモリセルトランジスタMT0eb1~MT7eb1を含み、NANDストリング50ob1はメモリセルトランジスタMTo0b1~MT7ob1を含む。
NANDストリング50eb2の選択トランジスタST1eb2、及びNANDストリング50eb1の選択トランジスタST1eb1は、例えば、共通のセレクトゲート線SGD0(選択偶数セレクトゲート線SEL-SGDe)に電気的に接続される。NANDストリング50ob2の選択トランジスタST1ob2、及びNANDストリング50ob1の選択トランジスタST1ob1は、例えば、共通のセレクトゲート線SGD1(選択偶数セレクトゲート線SEL-SGDeに対向する奇数セレクトゲート線SGDo)に電気的に接続される。
メモリセルトランジスタMT0eb2~MT7eb2のそれぞれと、メモリセルトランジスタMT0eb1~MT7eb1のそれぞれとは、それぞれ共通のワード線WLe0~WLe7に電気的に接続される。メモリセルトランジスタMT0ob2~MT7ob2のそれぞれと、メモリセルトランジスタMT0ob1~MT7ob1のそれぞれとは、それぞれ共通のワード線WLo0~WLo7に電気的に接続される。例えば、メモリセルトランジスタMT2eb2とメモリセルトランジスタMT2eb1とは共通のワード線WLe2に電気的に接続され、メモリセルトランジスタMT5eb2とメモリセルトランジスタMT5eb1とは共通のワード線WLe5に電気的に接続され、メモリセルトランジスタMT3ob2とメモリセルトランジスタMT3ob1とは共通のワード線WLo3に電気的に接続され、メモリセルトランジスタMT6ob2とメモリセルトランジスタMT6ob1とは共通のワード線WLo6に電気的に接続される。
NANDストリング50eb2の選択トランジスタST2eb2、及びNANDストリング50eb1の選択トランジスタST2eb1は、例えば、共通のセレクトゲート線SGS(偶数セレクトゲート線SGSe又は選択セレクトゲート線SEL-SGS)に電気的に接続される。NANDストリング50ob2の選択トランジスタST2ob2、及びNANDストリング50ob1の選択トランジスタST2ob1は、例えば、共通のセレクトゲート線SGD1(奇数セレクトゲート線SGSo又は選択セレクトゲート線USEL-SGS)に電気的に接続される。
また、図14~図17では、選択偶数セレクトゲート線SEL-SGDeはセレクトゲート線SGD0であり、選択偶数セレクトゲート線SEL-SGDeに対向する奇数セレクトゲートSGDoはセレクトゲート線SGD1であり、選択偶数ワード線SEL-WLe_nは選択ワード線WLe3(n=3)であり、非選択偶数ワード線USEL-WLeはワード線WLe0~WLe2及びWLe4~WLe7であり、奇数ワード線WLo0~WLo7、ビット線InhibitBLはビット線BL1であり、ビット線ProgramBLはビット線BL2であり、選択セレクトゲート線SEL-SGSはセレクトゲート線SGSeであり、非選択セレクトゲートUSEL-SGSはセレクトゲート線SGSoである。
さらに、図14~図17では、各種信号線に供給する電圧が、ビット線BL、セレクトゲート線SDG、ワード線WL、セレクトゲート線SGS、ソース線SLなどの各種信号線として機能するビット線BL、配線層10、配線層11、配線層12、ソース線層13などを示す図形の中に、示される。
さらに、図14~図17では、各メモリセルトランジスタMTに書き込まれた(記憶された)閾値電圧が、各メモリセルトランジスタMTのZ方向に対して下方に、示される。具体的には、メモリセルトランジスタMT4eb2~MT7eb2、メモリセルトランジスタMT1ob2、メモリセルトランジスタMT4ob2~MT7ob2、メモリセルトランジスタMT4eb1~MT7eb1、及びメモリセルトランジスタMT4ob1~MT7ob1は“eR”レベルの閾値電圧を書き込まれており、メモリセルトランジスタMT2eb2及びメモリセルトランジスタMT0ob2は“A”レベルの閾値電圧を書き込まれており、メモリセルトランジスタMT0ob1は“B”レベルの閾値電圧を書き込まれており、メモリセルトランジスタMT0eb2、及びメモリセルトランジスタMT1eb1~MT2eb1は“D”レベルの閾値電圧を書き込まれており、メモリセルトランジスタMT2ob1は“E”レベルの閾値電圧を書き込まれており、メモリセルトランジスタMT1ob1、及びメモリセルトランジスタMT0eb1は“F”レベルの閾値電圧を書き込まれており、メモリセルトランジスタMT1eb2は“G”レベルの閾値電圧を書き込まれている。
本実施形態に係る書き込み動作の説明では、選択偶数ワード線SEL-WLe_n(選択ワード線WLe3(n=3)で)に電気的に接続されたメモリセルトランジスタMT3eb2に、所望のデータを書き込むための書き込み動作が説明され、すでにデータを書き込まれたメモリセルトランジスタMTは、当該書き込み動作を用いてデータを書き込まれた状態を示す。
一実施形態では、上述した通り、例えば、メモリコントローラ2はライトプロテクト信号WPnを用いて、データの書き込み動作を指示する信号を、半導体記憶装置1に送信する。半導体記憶装置1がライトプロテクト信号WPnを受信すると、半導体記憶装置1に含まれるシーケンサ24がライトプロテクト信号WPnに含まれるデータの書き込み動作を指示するコマンドに基づいて、センスアンプ70、ロウデコーダ29、電圧生成回路27、およびドライバセット28等を制御して、書き込み動作を実行させる。例えば、ワード線WL、セレクトゲート線SGD、セレクトゲート線、ソース線SL、及びソース線CELSRなどに対する電圧の供給は、シーケンサ24を用いた電圧生成回路27とドライバセット28とロウデコーダ29との制御により実行される。また、ビット線BLに対する電圧の供給は、シーケンサ24を用いた電圧生成回路27とドライバセット28とセンスアンプ70との制御により実行される。
<2-2-1.時刻T0までの書き込み動作の例>
図13及び図14を用いて、時刻T0までの書き込み動作を説明する。時刻T0までの書き込み動作は、例えば、半導体記憶装置1の状態をスタンバイ状態にする動作である。スタンバイ状態は例えばデータ書き込みを待っている状態である。図13に示すように、時刻T0までは、選択偶数セレクトゲート線SEL-SGDe(SGD0)、非選択偶数セレクトゲートUSEL-SGDe(SGD2)及び非選択奇数セレクトゲート線SGDo(SGD1、SGD3)、選択偶数ワード線SEL-WLe_n、選択偶数ワード線SEL-WLe_n以外の非選択偶数ワード線USEL-WLe、奇数ワード線WLo0~WLo7、ビット線InhibitBLは、電圧VSSを供給される。非選択偶数セレクトゲートUSEL-SGDe、選択偶数セレクトゲート線SEL-SGDeに対向する奇数セレクトゲート線SGDo以外の奇数セレクトゲート線SGDo、セレクトゲート線SGSe、セレクトゲートSGSo、及びビット線ProgramBLは、一実施形態に係る半導体記憶装置1がデータ書き込み動作を実行する期間中において、電圧VSSを供給される。一実施形態では、電圧VSSは、例えば、電圧VSSを基準として他の電圧を定義可能な電圧であり、電圧VSSは基準電圧と呼ばれてもよく、0Vであってもよく、グラウンドであってもよい。
図13及び図14を用いて、時刻T0までの書き込み動作を説明する。時刻T0までの書き込み動作は、例えば、半導体記憶装置1の状態をスタンバイ状態にする動作である。スタンバイ状態は例えばデータ書き込みを待っている状態である。図13に示すように、時刻T0までは、選択偶数セレクトゲート線SEL-SGDe(SGD0)、非選択偶数セレクトゲートUSEL-SGDe(SGD2)及び非選択奇数セレクトゲート線SGDo(SGD1、SGD3)、選択偶数ワード線SEL-WLe_n、選択偶数ワード線SEL-WLe_n以外の非選択偶数ワード線USEL-WLe、奇数ワード線WLo0~WLo7、ビット線InhibitBLは、電圧VSSを供給される。非選択偶数セレクトゲートUSEL-SGDe、選択偶数セレクトゲート線SEL-SGDeに対向する奇数セレクトゲート線SGDo以外の奇数セレクトゲート線SGDo、セレクトゲート線SGSe、セレクトゲートSGSo、及びビット線ProgramBLは、一実施形態に係る半導体記憶装置1がデータ書き込み動作を実行する期間中において、電圧VSSを供給される。一実施形態では、電圧VSSは、例えば、電圧VSSを基準として他の電圧を定義可能な電圧であり、電圧VSSは基準電圧と呼ばれてもよく、0Vであってもよく、グラウンドであってもよい。
図14に示すように、セレクトゲート線SGD0、セレクトゲート線SGD1、選択ワード線WLe3、ワード線WLe0~WLe2及びWLe4~WLe7、奇数ワード線WLo0~WLo7、ビット線BL1、ビット線BL2、セレクトゲート線SGSe、及びセレクトゲート線SGSoは、電圧VSSを供給される。各メモリセルトランジスタMTはオフ状態である。
<2-2-2.時刻T1の書き込み動作の例>
図13及び図15を用いて、時刻T0~T1の書き込み動作を説明する。時刻T0~T1の書き込み動作は、例えば、奇数ワード線WLo0~WLo7に電圧VNEGを供給する動作である。換言すると、時刻T0~T1の書き込み動作は、奇数ワード線WLo0~WLo2及びWLo4~WLo7、及び奇数ワード線WLo3に電圧VNEGを供給する動作である。また、メモリセルトランジスタMTのチャネルにはビット線から電圧VSSが供給される。図13に示すように、時刻T0~T1では、選択偶数セレクトゲート線SEL-SGDe(SGD0)、非選択偶数セレクトゲート線USEL-SGDe(SGD2)及び非選択奇数セレクトゲート線USGDo(SGD1、SGD3)は、電圧VSSから電圧VSGPCHを供給され、選択偶数ワード線SEL-WLe_n、及び選択偶数ワード線SEL-WLe_n以外の非選択偶数ワード線USEL-WLeは、電圧VSSから電圧VCHPCH(第1電圧)を供給され、奇数ワード線WLo0~WLo7は電圧VSSから電圧VNEG(第2電圧)を供給され、ビット線InhibitBL、各メモリセルトランジスタMTのチャネルChannel、セレクトゲート線SGSo、及びセレクトゲート線SGSoは電圧VSSを供給される。数値nは正の整数であり、例えば、3、または4である。例えば、数値nが3の場合、選択偶数ワード線SEL-WLe_nは偶数ワード線SEL-WLe3である。偶数ワード線SEL-WLe3は、複数の偶数ワード線SEL-WLeのうち3番目の偶数ワード線SEL-WLe3である。また、例えば、数値nが4の場合、選択偶数ワード線SEL-WLe_nは、複数の偶数ワード線SEL-WLeのうち4番目の偶数ワード線SEL-WLe4である。なお、奇数ワード線WLo_n(WLo_n)の構成は、上述した偶数ワード線WLe_n(WLe_n)と同様の構成である。一実施形態では、数値nは数値kと呼ばれることがある。なお、電圧VSGPCHは、電圧VCHPCHより大きい電圧であってもよいし、電圧VCHPCHと同じ大きさの電圧であってもよい。
図13及び図15を用いて、時刻T0~T1の書き込み動作を説明する。時刻T0~T1の書き込み動作は、例えば、奇数ワード線WLo0~WLo7に電圧VNEGを供給する動作である。換言すると、時刻T0~T1の書き込み動作は、奇数ワード線WLo0~WLo2及びWLo4~WLo7、及び奇数ワード線WLo3に電圧VNEGを供給する動作である。また、メモリセルトランジスタMTのチャネルにはビット線から電圧VSSが供給される。図13に示すように、時刻T0~T1では、選択偶数セレクトゲート線SEL-SGDe(SGD0)、非選択偶数セレクトゲート線USEL-SGDe(SGD2)及び非選択奇数セレクトゲート線USGDo(SGD1、SGD3)は、電圧VSSから電圧VSGPCHを供給され、選択偶数ワード線SEL-WLe_n、及び選択偶数ワード線SEL-WLe_n以外の非選択偶数ワード線USEL-WLeは、電圧VSSから電圧VCHPCH(第1電圧)を供給され、奇数ワード線WLo0~WLo7は電圧VSSから電圧VNEG(第2電圧)を供給され、ビット線InhibitBL、各メモリセルトランジスタMTのチャネルChannel、セレクトゲート線SGSo、及びセレクトゲート線SGSoは電圧VSSを供給される。数値nは正の整数であり、例えば、3、または4である。例えば、数値nが3の場合、選択偶数ワード線SEL-WLe_nは偶数ワード線SEL-WLe3である。偶数ワード線SEL-WLe3は、複数の偶数ワード線SEL-WLeのうち3番目の偶数ワード線SEL-WLe3である。また、例えば、数値nが4の場合、選択偶数ワード線SEL-WLe_nは、複数の偶数ワード線SEL-WLeのうち4番目の偶数ワード線SEL-WLe4である。なお、奇数ワード線WLo_n(WLo_n)の構成は、上述した偶数ワード線WLe_n(WLe_n)と同様の構成である。一実施形態では、数値nは数値kと呼ばれることがある。なお、電圧VSGPCHは、電圧VCHPCHより大きい電圧であってもよいし、電圧VCHPCHと同じ大きさの電圧であってもよい。
一実施形態では、電圧VCHPCH(第1電圧)は電圧VSS(例えば0V、基準電圧)より大きく、電圧VNEG(第2電圧)は電圧VSS(例えば0V、基準電圧)より小さい。また、電圧VCHPCH(第1電圧)は “A”レベル以上の閾値電圧を読み出す電圧レベルよりも小さい。
図15に示すように、時刻T1では、セレクトゲート線SGD0、セレクトゲート線SGD1は電圧VSGPCHを供給され、選択ワード線WLe3(第1ワード線)、ワード線WLe4~WLe7は電圧VCHPCHを供給され、選択トランジスタST1eb2、ST1ob2、ST1ob1、ST1eb1、メモリセルトランジスタMT3eb2~MT7eb2、及びメモリセルトランジスタMT3eb1~MT7eb1はオン状態となる。ワード線WLe0~WLe2は電圧VCHPCHを供給されるが、電圧VCHPCH(第1電圧)は“A”レベル以上の閾値電圧を読み出す電圧レベルよりも小さいため、メモリセルトランジスタMT0eb2~MT2eb2、及びメモリセルトランジスタMT0eb1~MT2eb1はオフ状態となる。奇数ワード線WLo0~WLo2及びWLo4~WLo7、及び奇数ワード線WLo3(第2ワード線)は電圧VNEGを供給され、メモリセルトランジスタMT0ob2~MT7ob2、及びメモリセルトランジスタMT0ob1~MT7ob7はオフ状態を維持する。セレクトゲート線SGSe、及びセレクトゲート線SGSoは電圧VSSを供給され、選択トランジスタST2eb2、ST2ob2、ST2ob1、ST2eb1はオフ状態を維持する。ビット線BL1、及びビット線BL2は、電圧VSSを供給される。
その結果、図15に示すように、ビット線BL2に供給された電圧VSSが、選択トランジスタST1eb2及びメモリセルトランジスタMT3eb2~MT7eb2(第1メモリセル)のそれぞれのチャネル(第1チャネル)として機能する半導体層31に供給され、ビット線BL1に供給された電圧VSSが、選択トランジスタST1eb1及びメモリセルトランジスタMT3eb1~MT7eb1(第3メモリセル)のそれぞれのチャネル(第3チャネル)として機能する半導体層31に供給される。
また、メモリセルトランジスタMT3ob2~MT7ob2(第2メモリセル)のそれぞれのチャネル(第2チャネル)の一部は、メモリセルトランジスタMT3eb2~MT7eb2(第1メモリセル)のそれぞれのチャネル(第1チャネル)と共有され、メモリセルトランジスタMT3ob1~MT7ob1(第4メモリセル)のそれぞれのチャネル(第4チャネル)の一部は、メモリセルトランジスタMT3eb1~MT7eb1(第3メモリセル)のそれぞれのチャネル(第3チャネル)と共有されている。
その結果、メモリセルトランジスタMT3eb2~MT7eb2(第1メモリセル)を用いて、メモリセルトランジスタMT3ob2~MT7ob2(第2メモリセル)のそれぞれのチャネル(第2チャネル)の一部を電圧VSSに固定し、メモリセルトランジスタMT3eb1~MT7eb1(第3メモリセル)を用いて、メモリセルトランジスタMT3ob1~MT7ob1(第4メモリセル)のそれぞれのチャネル(第4チャネル)の一部を電圧VSSに固定することができる。
<2-2-3.時刻T2の書き込み動作の例>
図13及び図16を用いて、時刻T1~T2の書き込み動作を説明する。時刻T1~T2の書き込み動作は、例えば、奇数ワード線WLo0~WLo2及びWLo4~WLo7、及び奇数ワード線WLo3(第2ワード線)は電圧VNEGを供給した後、ビット線InhibitBLに電圧VDDを供給する動作である。換言すると、時刻T1~T2の書き込み動作は、ビット線InhibitBLに電圧VDDを供給し、ビット線InhibitBLに電気的に接続された(非書き込み対象の)メモリセルトランジスタMTのChannelチャネル(Channel)を電圧VDDまたは電圧VCHAにプリチャージする動作である。図13に示すように、時刻T1~T2では、選択偶数セレクトゲート線SEL-SGDe(SGD0)、非選択偶数セレクトゲート線USEL-SGDe(SGD2)及び非選択奇数セレクトゲート線USEL-SGDo(SGD1、SGD3)は電圧VSSから電圧VSGPCHを供給され、選択偶数ワード線SEL-WLe_n、及び選択偶数ワード線SEL-WLe_n以外の非選択偶数ワード線USEL-WLeは、電圧VCHPCHを供給され、奇数ワード線WLo0~WLo7は電圧VNEGを供給され、ビット線InhibitBLは電圧VSSから電圧VDD(第3電圧)を供給され、ビット線InhibitBLに電気的に接続される非書き込み対象のメモリセルトランジスタMTのチャネルChannelは電圧VSSから電圧VCHA(第4電圧)を供給され、セレクトゲート線SGSe、及びセレクトゲート線SGSoは電圧VSSを供給される。
図13及び図16を用いて、時刻T1~T2の書き込み動作を説明する。時刻T1~T2の書き込み動作は、例えば、奇数ワード線WLo0~WLo2及びWLo4~WLo7、及び奇数ワード線WLo3(第2ワード線)は電圧VNEGを供給した後、ビット線InhibitBLに電圧VDDを供給する動作である。換言すると、時刻T1~T2の書き込み動作は、ビット線InhibitBLに電圧VDDを供給し、ビット線InhibitBLに電気的に接続された(非書き込み対象の)メモリセルトランジスタMTのChannelチャネル(Channel)を電圧VDDまたは電圧VCHAにプリチャージする動作である。図13に示すように、時刻T1~T2では、選択偶数セレクトゲート線SEL-SGDe(SGD0)、非選択偶数セレクトゲート線USEL-SGDe(SGD2)及び非選択奇数セレクトゲート線USEL-SGDo(SGD1、SGD3)は電圧VSSから電圧VSGPCHを供給され、選択偶数ワード線SEL-WLe_n、及び選択偶数ワード線SEL-WLe_n以外の非選択偶数ワード線USEL-WLeは、電圧VCHPCHを供給され、奇数ワード線WLo0~WLo7は電圧VNEGを供給され、ビット線InhibitBLは電圧VSSから電圧VDD(第3電圧)を供給され、ビット線InhibitBLに電気的に接続される非書き込み対象のメモリセルトランジスタMTのチャネルChannelは電圧VSSから電圧VCHA(第4電圧)を供給され、セレクトゲート線SGSe、及びセレクトゲート線SGSoは電圧VSSを供給される。
一実施形態では、電圧VDD(第3電圧)は電圧VSS(例えば0V、基準電圧)より大きく、電圧VCHPCH(第1電圧)と同一または略同一であり、電圧VCHA(第4電圧)は電圧VSS(例えば0V、基準電圧)より大きく、電圧VDD(第3電圧)と同一または略同一である。
図16に示すように、時刻T1~T2では、セレクトゲート線SGD0、セレクトゲート線SGD1及びセレクトゲート線SGC3は電圧VSGPCHを供給され、選択ワード線WLe3(第1ワード線)、ワード線WLe4~WLe7は電圧VCHPCHを供給され、選択トランジスタST1eb2、ST1ob2、ST1ob1、ST1eb1、メモリセルトランジスタMT3eb2~MT7eb2、及びメモリセルトランジスタMT3eb1~MT7eb1はオン状態を維持する。ワード線WLe0~WLe2は電圧VCHPCHを供給され、メモリセルトランジスタMT0eb2~MT2eb2、及びメモリセルトランジスタMT0eb1~MT2eb1はオフ状態を維持する。奇数ワード線WLo0~WLo2及びWLo4~WLo7、及び奇数ワード線WLo3(第2ワード線)は電圧VNEGを供給され、メモリセルトランジスタMT0ob2~MT7ob2、及びメモリセルトランジスタMT0ob1~MT7ob7はオフ状態を維持する。セレクトゲート線SGSe、及びセレクトゲート線SGSoは電圧VSSを供給され、選択トランジスタST2eb2、ST2ob2、ST2ob1、ST2eb1はオフ状態を維持する。ビット線BL1は電圧VSSから電圧VDDを供給され、ビット線BL2は電圧VSSを供給される。
その結果、図16に示すように、ビット線BL2に供給された電圧VSSが、選択トランジスタST1eb2及びメモリセルトランジスタMT3eb2~MT7eb2(第1メモリセル)のそれぞれのチャネル(第1チャネル)として機能する半導体層31に供給され続け、ビット線BL1に供給された電圧VDDに応じた電圧VCHAが、選択トランジスタST1eb1及びメモリセルトランジスタMT3eb1~MT7eb1(第3メモリセル)のそれぞれのチャネル(第3チャネル)として機能する半導体層31に供給される。
よって、メモリセルトランジスタMT3eb2~MT7eb2(第1メモリセル)を用いて、メモリセルトランジスタMT3ob2~MT7ob2(第2メモリセル)のそれぞれのチャネル(第2チャネル)の一部を電圧VSSに固定し、メモリセルトランジスタMT3eb1~MT7eb1(第3メモリセル)を用いて、メモリセルトランジスタMT3ob1~MT7ob1(第4メモリセル)のそれぞれのチャネル(第4チャネル)の一部を電圧VSSより大きい電圧VCHAに固定することができる。
なお、時刻T2~時刻T3までは、図13に示すように、選択偶数セレクトゲート線SEL-SGDe(SGD0)、非選択偶数セレクトゲート線USEL-SGDe(SGD2)及び非選択奇数セレクトゲート線SGDo(SGD1、SGD3)、選択偶数ワード線SEL-WLe_n、及び選択偶数ワード線SEL-WLe_n以外の非選択偶数ワード線USEL-WLeは電圧VCHPCHから電圧VSSを供給され、奇数ワード線WLo0~WLo7は電圧VNEGを供給され、ビット線InhibitBLは電圧VDDを供給され、セレクトゲート線SGSe、及びセレクトゲート線SGSoは電圧VSSを供給される。時刻T2~時刻T3までは、各メモリセルトランジスタMTはオフ状態であり、ビット線InhibitBLに電気的に接続される非書き込み対象のメモリセルトランジスタMTのチャネルChannelは電圧VCHA(第4電圧)を保持している。
<2-2-4.時刻T3~T4の書き込み動作の例>
図13及び図17を用いて、時刻T3~T4の書き込み動作を説明する。時刻T3~T4の書き込み動作は、例えば、非書き込み対象のメモリセルトランジスタMTのチャネルChannelは電圧VCHA(第4電圧)から電圧VCHC(第6電圧)へと、チャネルChannelをブースト(boost)する動作である。図13に示すように、時刻T3~T4では、選択偶数セレクトゲート線SEL-SGDeは電圧VSSから電圧VSGを供給され、非選択偶数セレクトゲート線USEL-SGDe(SGD2)及び非選択奇数セレクトゲート線USEL-SGDo(SGD1、SGD3)は電圧VSSを供給され、選択偶数ワード線SEL-WLe_n、及び選択偶数ワード線SEL-WLe_n以外の非選択偶数ワード線USEL-WLeは電圧VSSから電圧VPASS(第5電圧)を供給され、奇数ワード線WLo0~WLo7は電圧VNEG(第2電圧)から電圧VPASS(第5電圧)を供給され、ビット線InhibitBLは電圧VDD(第3電圧)を供給され、セレクトゲート線SGSe、及びセレクトゲート線SGSoは電圧VSSを供給される。
図13及び図17を用いて、時刻T3~T4の書き込み動作を説明する。時刻T3~T4の書き込み動作は、例えば、非書き込み対象のメモリセルトランジスタMTのチャネルChannelは電圧VCHA(第4電圧)から電圧VCHC(第6電圧)へと、チャネルChannelをブースト(boost)する動作である。図13に示すように、時刻T3~T4では、選択偶数セレクトゲート線SEL-SGDeは電圧VSSから電圧VSGを供給され、非選択偶数セレクトゲート線USEL-SGDe(SGD2)及び非選択奇数セレクトゲート線USEL-SGDo(SGD1、SGD3)は電圧VSSを供給され、選択偶数ワード線SEL-WLe_n、及び選択偶数ワード線SEL-WLe_n以外の非選択偶数ワード線USEL-WLeは電圧VSSから電圧VPASS(第5電圧)を供給され、奇数ワード線WLo0~WLo7は電圧VNEG(第2電圧)から電圧VPASS(第5電圧)を供給され、ビット線InhibitBLは電圧VDD(第3電圧)を供給され、セレクトゲート線SGSe、及びセレクトゲート線SGSoは電圧VSSを供給される。
ここで、上記のように、ビット線ProgramBLは、電圧VSSを供給される。ビット線ProgramBLに供給される電圧VSSは、選択偶数セレクトゲート線SEL-SGDeに供給される電圧VSGよりも十分低い。そのため、ビット線ProgramBLと接続されているNANDストリング50に含まれる選択トランジスタST1はオン状態となり、ビット線ProgramBLの電圧VSSがチャネルChannelに供給される。一方で、ビット線InhibitBLに供給される電圧VDDは、選択偶数セレクトゲート線SEL-SGDe(SGD0)に供給される電圧VSGよりも十分高い。そのため、ビット線InhibitBLと接続されているNANDストリング50に含まれる選択トランジスタST1はゲート電圧が相対的に低くなるためオフ状態となる。この結果、ビット線InhibitBLとチャネルChannelとが電気的に切断される。そして、チャネルChannelは、非選択偶数ワード線USEL-WLe及び奇数ワード線WLo0~WLo7との容量性結合により、電圧VCHA(第4電圧)から電圧VCHC(第6電圧)に変化する。
一実施形態では、電圧VGSは電圧VSGPCHより小さく、電圧VPASS(第5電圧)は電圧VCHPCH(第1電圧)より大きく、電圧VCHA(第6電圧)はVCHA(第4電圧)より大きい。
図17に示すように、時刻T3~T4では、セレクトゲート線SGD0は電圧VSSから電圧VSGを供給され、ビット線BL2は電圧VSSを供給され、選択トランジスタST1eb2、ST1eb1はオン状態となる。セレクトゲート線SGD1は電圧VSSを供給され、ビット線BL1は電圧VDDを供給され、選択トランジスタST1ob2、ST1ob1はオフ状態となる。選択ワード線WLe3(第1ワード線)、ワード線WLe4~WLe7、及びワード線WLe0~WLe2は電圧VSSから電圧VPASSを供給され、メモリセルトランジスタMT3eb2~MT7eb2、メモリセルトランジスタMT3eb1~MT7eb1、メモリセルトランジスタMT0eb2~MT2eb2、及びメモリセルトランジスタMT0eb1~MT2eb1はオン状態となる。奇数ワード線WLo0~WLo2及びWLo4~WLo7、及び奇数ワード線WLo3(第2ワード線)は電圧VNEGから電圧VPASSを供給され、メモリセルトランジスタMT0ob2~MT7ob2、及びメモリセルトランジスタMT0ob1~MT7ob7はオン状態となる。セレクトゲート線SGSe、及びセレクトゲート線SGSoは電圧VSSを供給され、選択トランジスタST2eb2、ST2ob2、ST2ob1、ST2eb1はオフ状態を維持する。
その結果、図17に示すように、ビット線BL2に供給された電圧VSSが、選択トランジスタST1eb2、メモリセルトランジスタMT0eb2~MT7eb2(第1メモリセル)のそれぞれのチャネル(第1チャネル)、及び、選択トランジスタST1ob2、メモリセルトランジスタMT0ob2~MT7ob2(第2メモリセル)のそれぞれのチャネル(第2チャネル)、として機能する半導体層31に供給される。
また、メモリセルトランジスタMT0eb1~MT7eb1(第3メモリセル)のそれぞれのチャネル(第3チャネル)、及びメモリセルトランジスタMT0ob1~MT7ob1(第4メモリセル)のそれぞれのチャネル(第4チャネル)、として機能する半導体層31は、電圧VCHAを保持した状態で、奇数ワード線WLo0~WLo2及びWLo4~WLo7、及び奇数ワード線WLo3(第2ワード線)は電圧VNEGから電圧VPASSを供給される。すなわち、メモリセルトランジスタMT0eb1~MT7eb1(第3メモリセル)のそれぞれのチャネル(第3チャネル)、及びメモリセルトランジスタMT0ob1~MT7ob1(第4メモリセル)のそれぞれのチャネル(第4チャネル)、として機能する半導体層31は、電圧VCHAを保持したフローティング(fleating)状態で、奇数ワード線WLo0~WLo2及びWLo4~WLo7、及び奇数ワード線WLo3(第2ワード線)は電圧VNEGから電圧VPASSを供給される。
その結果、当該半導体層31に供給される電圧VCHAと、奇数ワード線WLo3(第2ワード線)を含む奇数ワード線WLo0~WLo7とのカップリングにより、当該半導体層31の電圧は、電圧VCHAから電圧VCHAより大きな電圧VCHCに上昇する。すなわち、及びメモリセルトランジスタMT0eb1~MT7eb1(第3メモリセル)のそれぞれのチャネル(第3チャネル)、及びメモリセルトランジスタMT0ob1~MT7ob1(第4メモリセル)のそれぞれのチャネル(第4チャネル)はブースト(boost)される。
ここで、比較例について説明する。図13に示すように、比較例では、時刻T3まで、奇数ワード線WLo0~WLo2及びWLo4~WLo7、及び奇数ワード線WLo3は電圧VSSを供給される。時刻T3~時刻T4において、奇数ワード線WLo0~WLo2及びWLo4~WLo7、及び奇数ワード線WLo3は、電圧VSSから電圧VPASSを供給される。選択トランジスタST1eb1及びメモリセルトランジスタMT0eb1~MT7eb1(第3メモリセル)のそれぞれのチャネル(第3チャネル)、及び選択トランジスタST1ob1及びメモリセルトランジスタMT0ob1~MT7ob1(第4メモリセル)のそれぞれのチャネル(第4チャネル)として機能する半導体層31は電圧VCHBが供給される。
すなわち、比較例では、データ書き込み禁止のビット線(ビット線InhibitBL)に電圧VDDを供給されるタイミングは、奇数ワード線WLo0~WLo2及びWLo4~WLo7、及び奇数ワード線WLo3が一定の電圧(電圧VSS)を供給されるタイミングである。よって、時刻T3~時刻T4において、ワード線WLに供給される電圧が電圧VSSから電圧VPASSに変化すると、チャネルとして機能する半導体層31は電圧VCHAから電圧VCHBまでブーストされていた。例えば、半導体記憶装置において、上述のようにチャネルとして機能する半導体層をブーストした電圧(例えば、電圧VCHB)によっては、データ書き込み禁止のビット線(ビット線InhibitBL)に電気的に接続されたメモリセルトランジスタMTへの誤書き込みが増加するという問題が生じる場合がある。誤書き込みを抑制するためには、ブーストした電圧を大きくする必要がある。
図13に示すように、本開示の半導体記憶装置1は、書き込み動作において、奇数ワード線WLo0~WLo2及びWLo4~WLo7、及び奇数ワード線WLo3に電圧VNEGを供給した後に電圧VNEGよりも大きな電圧VPASSを供給する。その結果、当該半導体層31と、奇数ワード線WLo3(第2ワード線)を含む奇数ワード線WLo0~WLo7とのカップリングにより、当該半導体層31の電圧は、比較例における電圧VCHBより大きな電圧VCHCとなる。
すなわち、本開示の半導体記憶装置1の書き込み動作を用いることで、メモリセルトランジスタMT0eb1~MT7eb1(第3メモリセル)のそれぞれのチャネル(第3チャネル)、及びメモリセルトランジスタMT0ob1~MT7ob1(第4メモリセル)のそれぞれのチャネル(第4チャネル)を、比較例における電圧VCHBより大きな電圧VCHCにブースト(boost)することができる。その結果、本開示の半導体記憶装置1は、データ書き込み禁止のビット線(ビット線InhibitBL)に電気的に接続されたメモリセルトランジスタMTへの誤書き込みを効果的に抑制することができる。
<2-2-5.時刻T4~T5の書き込み動作の例>
図13を用いて、時刻T4~T5の書き込み動作を説明する。時刻T4~T5の書き込み動作は、選択されたメモリセルトランジスタMTに所望の電圧を書き込む動作である。図13に示すように、時刻T4~T5では、選択偶数セレクトゲート線SEL-SGDe(セレクトゲート線SGD0)は電圧VSGを供給され、ビット線ProgramBL(ビット線BL2)は電圧VSSを供給され、選択トランジスタST1eb2、ST1eb1はオン状態を維持している。非選択奇数セレクトゲート線SGDo(セレクトゲート線SGD1)は電圧VSSを供給され、ビット線InhibitBL(ビット線BL1))は電圧VDDを供給され、選択トランジスタST1ob2、ST1ob1はオフ状態となる。選択偶数ワード線SEL-WLe_n(選択ワード線WLe3(第1ワード線))は電圧VPASS(第5電圧)から電圧VPRG(第7電圧)を供給され、メモリセルトランジスタMT3eb2及びメモリセルトランジスタMT3eb1はオン状態となる。選択偶数ワード線SEL-WLe_n以外の非選択偶数ワード線USEL-WLe(ワード線WLe4~WLe7、及びワード線WLe0~WLe2)、及び奇数ワード線WLo0~WLo7は電圧VPASS(第5電圧)を供給され、メモリセルトランジスタMT4eb2~MT7eb2、メモリセルトランジスタMT4eb1~MT7eb1、メモリセルトランジスタMT0eb2~MT2eb2、及びメモリセルトランジスタMT0eb1~MT2eb1はオン状態となる。ビット線InhibitBLに電気的に接続されるメモリセルトランジスタMTのチャネルChannelは電圧VCHC(第6電圧)を維持する。セレクトゲート線SGSe、及びセレクトゲート線SGSoは電圧VSSを供給され、選択トランジスタST2eb2、ST2ob2、ST2ob1、ST2eb1はオフ状態を維持する。
図13を用いて、時刻T4~T5の書き込み動作を説明する。時刻T4~T5の書き込み動作は、選択されたメモリセルトランジスタMTに所望の電圧を書き込む動作である。図13に示すように、時刻T4~T5では、選択偶数セレクトゲート線SEL-SGDe(セレクトゲート線SGD0)は電圧VSGを供給され、ビット線ProgramBL(ビット線BL2)は電圧VSSを供給され、選択トランジスタST1eb2、ST1eb1はオン状態を維持している。非選択奇数セレクトゲート線SGDo(セレクトゲート線SGD1)は電圧VSSを供給され、ビット線InhibitBL(ビット線BL1))は電圧VDDを供給され、選択トランジスタST1ob2、ST1ob1はオフ状態となる。選択偶数ワード線SEL-WLe_n(選択ワード線WLe3(第1ワード線))は電圧VPASS(第5電圧)から電圧VPRG(第7電圧)を供給され、メモリセルトランジスタMT3eb2及びメモリセルトランジスタMT3eb1はオン状態となる。選択偶数ワード線SEL-WLe_n以外の非選択偶数ワード線USEL-WLe(ワード線WLe4~WLe7、及びワード線WLe0~WLe2)、及び奇数ワード線WLo0~WLo7は電圧VPASS(第5電圧)を供給され、メモリセルトランジスタMT4eb2~MT7eb2、メモリセルトランジスタMT4eb1~MT7eb1、メモリセルトランジスタMT0eb2~MT2eb2、及びメモリセルトランジスタMT0eb1~MT2eb1はオン状態となる。ビット線InhibitBLに電気的に接続されるメモリセルトランジスタMTのチャネルChannelは電圧VCHC(第6電圧)を維持する。セレクトゲート線SGSe、及びセレクトゲート線SGSoは電圧VSSを供給され、選択トランジスタST2eb2、ST2ob2、ST2ob1、ST2eb1はオフ状態を維持する。
一実施形態では、電圧VPRG(第7電圧)は電圧VPASS(第5電圧)及び電圧VCHA(第6電圧)より大きい。また、電圧VCHC(第6電圧)は電圧VPASS(第5電圧)より小さく、電圧VCHPCH(第1電圧)より大きい。
上述のように、選択偶数ワード線SEL-WLe_n(選択ワード線WLe3(第1ワード線))は電圧VPRG(第7電圧)を供給され、メモリセルトランジスタMT3eb2及びメモリセルトランジスタMT3eb1はオン状態となった状態で、例えば、ビット線ProgramBL(ビット線BL2)は電圧VSSから所望の電圧を供給される。所望の電圧は、例えば、”eR”レベル、”A”レベル、”B”レベル、”C”レベル、”D”レベル、”E”レベル、”F”レベル、”G”レベルである。電圧VPRG(第7電圧)は、所望の電圧よりも十分に高い電圧である。よって、メモリセルトランジスタMT3eb2は所望の電圧を書き込まれる。一実施形態では、電圧VPRG(第7電圧)は、書き込み電圧と呼ばれる場合もある。
一方、メモリセルトランジスタMT3eb1のチャネルは、ビット線InhibitBLに電気的に接続されるメモリセルトランジスタMTのチャネルChannolの一つである。よって、メモリセルトランジスタMT3eb1のチャネルは電圧VCHC(第6電圧)を維持している。すなわち、メモリセルトランジスタMT3eb1は、誤書き込みを効果的に抑制することができる。
また、メモリセルトランジスタMT3eb1のチャネルに供給された電圧VCHC(第6電圧)と、メモリセルトランジスタMT3eb1に電気的に接続された選択ワード線WLe3(第1ワード線))に供給された電圧VPRG(第7電圧)との間の電位差は、比較例の電圧VCHBと電圧VPRG(第7電圧)との電位差より小さい。一実施形態に係る半導体記憶装置1では、電圧VCHC(第6電圧)はブースト電圧であり、電圧VPRG(第7電圧)は書き込み電圧である。よって、一実施形態に係る半導体記憶装置1の書き込み動作を用いることで、ブースト電圧と書き込み電圧との電位差を小さくすることができる。ブースト電圧が小さい場合、ブースト電圧と書き込み電圧との電位差が大きくなり、ビット線InhibitBLに対応するメモリセルトランジスタMTへの誤書き込みが増加するため、閾値ウィンドウが小さくなる場合がある。一方、一実施形態に係る半導体記憶装置1の書き込み動作を用いることで、ブースト電圧が大きくなり、ブースト電圧と書き込み電圧との電位差を小さくすることができるため、閾値ウィンドウを拡大することができる。
一実施形態に係る半導体記憶装置1の書き込み動作において、時刻T2までの動作は「第1の動作」と呼ばれる場合があり、時刻T3~時刻T5までの動作は「第2の動作」と呼ばれる場合がある。
<2-2-6.メモリセルトランジスタMTへのデータ書き込みの順番の例>
図18を用いて、一実施形態に係るメモリセルトランジスタMTへのデータ書き込みの順番の一例を説明する。例えば、一実施形態に係る半導体記憶装置1は、メモリグループMG0、メモリグループMG1、メモリグループMG2、及びメモリグループMG3を有する。各メモリグループMGは、ワード線WL0~WL7のそれぞれに電気的に接続されたメモリセルトランジスタMT0~MT7を有する。例えば、ワード線WL0はメモリセルトランジスタMT0に電気的に接続され、ワード線WL5はメモリセルトランジスタMT5に電気的に接続される。
図18を用いて、一実施形態に係るメモリセルトランジスタMTへのデータ書き込みの順番の一例を説明する。例えば、一実施形態に係る半導体記憶装置1は、メモリグループMG0、メモリグループMG1、メモリグループMG2、及びメモリグループMG3を有する。各メモリグループMGは、ワード線WL0~WL7のそれぞれに電気的に接続されたメモリセルトランジスタMT0~MT7を有する。例えば、ワード線WL0はメモリセルトランジスタMT0に電気的に接続され、ワード線WL5はメモリセルトランジスタMT5に電気的に接続される。
図18に示すように、例えば、ワード線WL0からワード線WL7を順番に選択する。ワード線WL0が選択されると、メモリグループMG0に含まれ、ワード線WL0に電気的に接続されたメモリセルトランジスタMT0が、1番目にデータを書き込まれる。続いて、メモリグループMG1に含まれ、ワード線WL0に電気的に接続されたメモリセルトランジスタMT0が、2番目にデータを書き込まれる。次に、メモリグループMG2に含まれ、ワード線WL0に電気的に接続されたメモリセルトランジスタMT0が、3番目にデータを書き込まれ、メモリグループMG3に含まれ、ワード線WL0に電気的に接続されたメモリセルトランジスタMT0が4番目にデータを書き込まれる。
続いて、ワード線WL1が選択されると、メモリグループMG0に含まれ、ワード線WL1に電気的に接続されたメモリセルトランジスタMT0が、5番目にデータを書き込まれる。メモリグループMG1に含まれ、ワード線WL1に電気的に接続されたメモリセルトランジスタMT1が、6番目にデータを書き込まれる。次に、メモリグループMG2に含まれ、ワード線WL1に電気的に接続されたメモリセルトランジスタMT1が、7番目にデータを書き込まれ、メモリグループMG3に含まれ、ワード線WL1に電気的に接続されたメモリセルトランジスタMT1が8番目にデータを書き込まれる。
ワード線WL0、ワード線WL1に続いて、ワード線WL2が選択され、ワード線WL0及びワード線WL1と同様に、9番目~12番目のメモリセルトランジスタMT2がデータを書き込まれる。以下同様にして、ワード線WL3~ワード線WL7順番に選択され、13番目~16番目のメモリセルトランジスタMT3がデータを書き込まれ、17番目~20番目のメモリセルトランジスタMT4がデータを書き込まれ、21番目~24番目のメモリセルトランジスタMT5がデータを書き込まれ、25番目~28番目のメモリセルトランジスタMT6がデータを書き込まれ、29番目~32番目のメモリセルトランジスタMT7がデータを書き込まれる。
<2-3.書き込み動作の第1の変形例(変形例1)>
一実施形態に係る半導体記憶装置1におけるデータ書き込み動作の変形例1を説明する。変形例1では、主に、一部の奇数ワード線WLo_n(WLo_n)に供給される電圧が、上述した一実施形態に係る半導体記憶装置1のデータ書き込み動作の例に対して異なる。書き込み動作の変形例1の説明では、主に、一実施形態に係る半導体記憶装置1のデータ書き込み動作の例に対して異なる点を説明し、重複する説明は必要に応じて追加される。
一実施形態に係る半導体記憶装置1におけるデータ書き込み動作の変形例1を説明する。変形例1では、主に、一部の奇数ワード線WLo_n(WLo_n)に供給される電圧が、上述した一実施形態に係る半導体記憶装置1のデータ書き込み動作の例に対して異なる。書き込み動作の変形例1の説明では、主に、一実施形態に係る半導体記憶装置1のデータ書き込み動作の例に対して異なる点を説明し、重複する説明は必要に応じて追加される。
図19は一実施形態に係る半導体記憶装置1におけるデータ書き込み動作時における、各種信号のタイミングチャートの変形例1を示す図であり、図20は図19の時刻T1における各種信号線に供給される電圧を説明するための半導体記憶装置の切断部端面図であり、図21は図19の時刻T1~時刻T2における各種信号線に供給される電圧を説明するための半導体記憶装置1の切断部端面図である。一実施形態に係るデータ書き込み動作の変形例1のタイミングチャート及びタイミングチャートに係る構成は、図19~図21に示すデータ書き込み動作のタイミングチャート及びタイミングチャートに係る構成に限定されない。図19~図21の説明において、図1~図18と同一、または類似する構成の説明は省略されることがある。
図20~図21に示す切断部端面の構成または機能などは、図14~図17に示す切断部端面図の構成または機能などと同様であるから、図14~図17に示す切断部端面の構成または機能などの説明と重複する内容のここでの説明は省略される。
変形例1における書き込み動作では、上述した一実施形態に係る半導体記憶装置1のデータ書き込み動作の例に対して、数値nがn-1以下である奇数ワード線WLo_n-1以下(WLo_n-1以下)は、選択偶数ワード線SEL-WLe_n以外の非選択偶数ワード線USEL-WLeと同様に動作され、数値nがn以上である奇数ワード線WLo_n以上(WLo_n以上)は、奇数ワード線WLo0~WLo7と同様に動作される。一部の奇数ワード線WLo_n(WLo_n)以外の信号線等の動作は上述した一実施形態に係る半導体記憶装置1のデータ書き込み動作と同様である。
一実施形態において、例えば、奇数ワード線WLo_n(WLo_n)は、選択偶数ワード線SEL-WLe_nに対向するワード線WLである。例えば、図19に示すように、変形例1における時刻T0~T1の書き込み動作では、数値nがn-1以下である奇数ワード線WLo_n-1以下(WLo_n-1以下)は、選択偶数ワード線SEL-WLe_n以外の非選択偶数ワード線USEL-WLeと同様に、電圧VSSから電圧VCHPCH(第1電圧)を供給される。また、数値nがn以上である奇数ワード線WLo_n以上(WLo_n以上)は、電圧VSSから電圧VNEG(第2電圧)を供給される。
図19に示すように、変形例1における時刻T1~T2の書き込み動作では、数値nがn-1以下である奇数ワード線WLo_n-1以下(WLo_n-1以下)は、選択偶数ワード線SEL-WLe_n以外の非選択偶数ワード線USEL-WLeと同様に、電圧VCHPCH(第1電圧)を維持する。また、数値nがn以上である奇数ワード線WLo_n以上(WLo_n以上)は、電圧VNEG(第2電圧)を維持する。
例えば、図20~図21に示すように、数値nが3である場合、奇数ワード線WLo_n以上(WLo_n以上)は奇数ワード線WLo_3以上(WLo3以上)であり、奇数ワード線WLo_n-1以下(WLo_n-1以下)は奇数ワード線WLo_2以下(WL2以下)である。すなわち、奇数ワード線WLo_3以上(WLo3以上)は3番目の奇数ワード線WLo3以上の奇数ワード線WLo3~WLo7であり、奇数ワード線WLo_2以下(WLo2以下)は2番目の奇数ワード線WLo2以下の奇数ワード線WLo0~WLo2である。
図20に示すように、時刻T1では、選択偶数ワード線WLe3(第1ワード線)に対向する奇数ワード線WLo3以上の奇数ワード線WLo3~WLo7は電圧VNEG(第2電圧)を供給され、メモリセルトランジスタMT3eb1~MT7eb7及びメモリセルトランジスタMT3ob1~MT7ob7はオフ状態を維持する。奇数ワード線WLo_2以下(WLo2以下)の奇数ワード線WLo0~WLo2は電圧VCHPCH(第1電圧)を供給される。電圧VCHPCH(第1電圧)は“A”レベル以上の閾値電圧を読み出す電圧レベルよりも小さいため、メモリセルトランジスタMT0ob2~MT2ob2及びメモリセルトランジスタMT0eb1~MT2eb1はオフ状態となる。
次に、図21に示すように、時刻T1~T2では、選択偶数ワード線WLe3(第1ワード線)に対向する奇数ワード線WLo3以上の奇数ワード線WLo3~WLo7は電圧VNEG(第2電圧)を維持し、メモリセルトランジスタMT3eb1~MT7eb7及びメモリセルトランジスタMT3ob1~MT7ob7はオフ状態を維持する。奇数ワード線WLo_2以下(WLo2以下)の奇数ワード線WLo0~WLo2は電圧VCHPCH(第1電圧)を維持し、メモリセルトランジスタMT0ob2~MT2ob2及びメモリセルトランジスタMT0eb1~MT2eb1はオフ状態を維持する。
変形例1における書き込み動作では、時刻T3~T4において、奇数ワード線WLo3~WLo7(4本の信号線)が、電圧VNEGから電圧VPASSを供給される(電圧VNEGから電圧VPASSに昇圧される)。例えば、変形例1における書き込み動作は、奇数ワード線WLo0~WLo7(7本の信号線)を昇圧する動作と比較して、昇圧する信号線の数を減らすことができる。すなわち、変形例1における書き込み動作を実行することで、半導体記憶装置1の駆動の負荷は低減される。その結果、半導体記憶装置1の消費電力は削減される。
<2-4.書き込み動作の第2の変形例(変形例2)>
一実施形態に係る半導体記憶装置1におけるデータ書き込み動作の変形例2を説明する。変形例2では、主に、一部の奇数ワード線WLo_n(WLo_n)に供給される電圧が、上述した変形例1に対して異なる。変形例2の説明では、主に、変形例1に対して異なる点を説明し、重複する説明は必要に応じて追加される。
一実施形態に係る半導体記憶装置1におけるデータ書き込み動作の変形例2を説明する。変形例2では、主に、一部の奇数ワード線WLo_n(WLo_n)に供給される電圧が、上述した変形例1に対して異なる。変形例2の説明では、主に、変形例1に対して異なる点を説明し、重複する説明は必要に応じて追加される。
図22は一実施形態に係る半導体記憶装置1におけるデータ書き込み動作時における、各種信号のタイミングチャートの変形例2を示す図であり、図23は図22の時刻T1における各種信号線に供給される電圧を説明するための半導体記憶装置の切断部端面図であり、図24は図22の時刻T1~時刻T2における各種信号線に供給される電圧を説明するための半導体記憶装置1の切断部端面図である。一実施形態に係るデータ書き込み動作の変形例2のタイミングチャート及びタイミングチャートに係る構成は、図22~図24に示すデータ書き込み動作のタイミングチャート及びタイミングチャートに係る構成に限定されない。図22~図24の説明において、図1~図21と同一、または類似する構成の説明は省略されることがある。
図23~図24に示す切断部端面の構成または機能などは、図14~図17に示す切断部端面図の構成または機能などと同様であるから、図14~図17に示す切断部端面の構成または機能などの説明と重複する内容のここでの説明は省略される。
変形例2における書き込み動作では、上述した一実施形態に係る半導体記憶装置1のデータ書き込み動作の例に対して、数値nがn-2以下である奇数ワード線WLo_n-2以下(WLo_n-2以下)は、選択偶数ワード線SEL-WLe_n以外の非選択偶数ワード線USEL-WLeと同様に動作され、数値nがn-1以上である奇数ワード線WLo_n-1以上(WLo_n-1以上)は、奇数ワード線WLo0~WLo7と同様に動作される。一部の奇数ワード線WLo_n(WLo_n)以外の信号線等の動作は上述した一実施形態に係る半導体記憶装置1のデータ書き込み動作と同様である。
すなわち、変形例2における書き込み動作は、上述した変形例1に対して、奇数ワード線WLo_n-1以下(WLo_n-1以下)を奇数ワード線WLo_n-2以下(WLo_n-2以下)に置き換え、奇数ワード線WLo_n以上(WLo_n以上)を奇数ワード線WLo_n-1以上(WLo_n-1以上)に置き換えた場合と同様の動作である。
一実施形態において、例えば、奇数ワード線WLo_n(WLo_n)は、選択偶数ワード線SEL-WLe_nに対向するワード線WLである。例えば、図22に示すように、変形例2における時刻T0~T1の書き込み動作では、奇数ワード線WLo_n-2以下(WLo_n-2以下)は、選択偶数ワード線SEL-WLe_n以外の非選択偶数ワード線USEL-WLeと同様に、電圧VSSから電圧VCHPCH(第1電圧)を供給される。また、奇数ワード線WLo_n-1以上(WLo_n-1以上)は、電圧VSSから電圧VNEG(第2電圧)を供給される。
図22に示すように、変形例2における時刻T1~T2の書き込み動作では、奇数ワード線WLo_n-2以下(WLo_n-2以下)は、選択偶数ワード線SEL-WLe_n以外の非選択偶数ワード線USEL-WLeと同様に、電圧VCHPCH(第1電圧)を維持する。また、奇数ワード線WLo_n-1以上(WLo_n-1以上)は、電圧VNEG(第2電圧)を維持する。
例えば、図23~図24に示すように、数値nが3である場合、奇数ワード線WLo_n-1以上(WLo_n-1以上)は奇数ワード線WLo_2以上(WLo2以上)であり、奇数ワード線WLo_n-2以下(WLo_n-2以下)は奇数ワード線WLo_1以下(WLo1以下)である。すなわち、奇数ワード線WLo_2以上(WLo2以上)は2番目の奇数ワード線WLo2以上の奇数ワード線WLo3~WLo7であり、奇数ワード線WLo_1以下(WLo1以下)は1番目の奇数ワード線WLo1以下の奇数ワード線WLo0~WLo1である。
図23に示すように、時刻T1では、奇数ワード線WLo2以上の奇数ワード線WLo2~WLo7は電圧VNEG(第2電圧)を供給され、メモリセルトランジスタMT2eb1~MT7eb7及びメモリセルトランジスタMT2ob1~MT7ob7はオフ状態を維持する。奇数ワード線WLo_1以下(WLo1以下)の奇数ワード線WLo0~WLo1は電圧VCHPCH(第1電圧)を供給される。電圧VCHPCH(第1電圧)は “A”レベル以上の閾値電圧を読み出す電圧レベルよりも小さいため、メモリセルトランジスタMT0ob2~MT1ob2及びメモリセルトランジスタMT0eb1~MT1eb1はオフ状態となる。
次に、図24に示すように、時刻T1~T2では、奇数ワード線WLo2以上の奇数ワード線WLo2~WLo7は電圧VNEG(第2電圧)を維持し、メモリセルトランジスタMT2eb1~MT7eb7及びメモリセルトランジスタMT2ob1~MT7ob7はオフ状態を維持する。奇数ワード線WLo_1以下(WLo1以下)の奇数ワード線WLo0~WLo1は電圧VCHPCH(第1電圧)を維持し、メモリセルトランジスタMT0ob2~MT1ob2及びメモリセルトランジスタMT0eb1~MT1eb1はオフ状態を維持する。
変形例2における書き込み動作では、例えば、時刻T3~T4において、奇数ワード線WLo2~WLo7が、電圧VNEGから電圧VPASSを供給される(電圧VNEGから電圧VPASSに昇圧される)。奇数ワード線WLo2は、選択偶数ワード線WLe3(第1ワード線)に対向する奇数ワード線WLo3に隣接するワード線である。奇数ワード線WLo2が電圧VNEGから電圧VPASSに昇圧されることで、例えば、奇数ワード線WLo3に電気的に接続されたメモリセルトランジスタMT3b1(第4メモリセル)のチャネル(第4チャネル)のブースト(boost)を、MT3ob1(第4メモリセル)のチャネル(第4チャネル)に対してZ方向の斜め下方からアシストすることができる。
<第2実施形態>
第1実施形態では、書き込み動作において、非書き込み対象のメモリセルトランジスタMTのチャネルをビット線BL側から電圧VDDまたは電圧VCHAにプリチャージした。これに対して、第2実施形態では、非書き込み対象のメモリセルトランジスタMTのチャネルをソース線SL側からプリチャージする例を説明する。図25は一実施形態に係る半導体記憶装置1のデータ書き込み動作時における、各種信号のタイミングチャートの概略を示す図であり、図26は図25の時刻T0における各種信号線に供給される電圧を説明するための半導体記憶装置1の切断部端面図であり、図27は図25の時刻T1における各種信号線に供給される電圧を説明するための半導体記憶装置1の切断部端面図であり、図28は図25の時刻T1~時刻T2における各種信号線に供給される電圧を説明するための半導体記憶装置1の切断部端面図であり、図29は図25の時刻T3~時刻T4における各種信号線に供給される電圧を説明するための半導体記憶装置1の切断部端面図であり、図30は一実施形態に係るメモリセルへのデータ書き込みの順番の一例を示す図である。一実施形態に係る半導体記憶装置1のタイミングチャート及びタイミングチャートに係る構成は、図25~図30に示すタイミングチャート及びタイミングチャートに係る構成に限定されない。図25~図30の説明において、図1~図24と同一、または類似する構成の説明は省略されることがある。
第1実施形態では、書き込み動作において、非書き込み対象のメモリセルトランジスタMTのチャネルをビット線BL側から電圧VDDまたは電圧VCHAにプリチャージした。これに対して、第2実施形態では、非書き込み対象のメモリセルトランジスタMTのチャネルをソース線SL側からプリチャージする例を説明する。図25は一実施形態に係る半導体記憶装置1のデータ書き込み動作時における、各種信号のタイミングチャートの概略を示す図であり、図26は図25の時刻T0における各種信号線に供給される電圧を説明するための半導体記憶装置1の切断部端面図であり、図27は図25の時刻T1における各種信号線に供給される電圧を説明するための半導体記憶装置1の切断部端面図であり、図28は図25の時刻T1~時刻T2における各種信号線に供給される電圧を説明するための半導体記憶装置1の切断部端面図であり、図29は図25の時刻T3~時刻T4における各種信号線に供給される電圧を説明するための半導体記憶装置1の切断部端面図であり、図30は一実施形態に係るメモリセルへのデータ書き込みの順番の一例を示す図である。一実施形態に係る半導体記憶装置1のタイミングチャート及びタイミングチャートに係る構成は、図25~図30に示すタイミングチャート及びタイミングチャートに係る構成に限定されない。図25~図30の説明において、図1~図24と同一、または類似する構成の説明は省略されることがある。
なお、図25に示すタイミングチャートは、図13に示すタイミングチャートにおける選択偶数セレクトゲート線SEL-SGDe(SGD0)、非選択セレクトゲート線USEL-SGDe(SGD2)、選択偶数セレクトゲート線SEL-SGDeに対向する奇数セレクトゲート線SGDo(SGD1)、選択偶数セレクトゲート線SEL-SGDeに対向する奇数レクトゲート線SGDo以外の奇数セレクトゲート線SGDo(SGD3)、セレクトゲート線SGSe、セレクトゲート線SGSo、ビット線InhibitBL(BL1)、及びビット線ProgramBL(BL2)のそれぞれに、ソース線SLを追加した図である。図25に示すタイミングチャートでは、その他の信号線に供給される電圧、構成及び動作等は、図13と同様である。また、図26~図29に示す切断部端面図は、図13~図17に示す切断部端面図と同様である。第2実施形態に係る書き込み動作の説明では、図13~図17に示す図及び図13~図17に示す図に関連する説明と同一、または類似する説明は省略する。
図26~図29では、各メモリセルトランジスタMTに書き込まれた(記憶された)閾値電圧が、各メモリセルトランジスタMTのZ方向に対して下方に、示される。具体的には、メモリセルトランジスタMT0eb2~MT3eb2、メモリセルトランジスタMT6ob2、メモリセルトランジスタMT0ob2~MT3ob2、メモリセルトランジスタMT0eb1~MT3eb1、及びメモリセルトランジスタMT0ob1~MT3ob1は“eR”レベルの閾値電圧を書き込まれており、メモリセルトランジスタMT5eb2及びメモリセルトランジスタMT7ob2は“A”レベルの閾値電圧を書き込まれており、メモリセルトランジスタMT7b1は“B”レベルの閾値電圧を書き込まれており、メモリセルトランジスタMT7eb2、及びメモリセルトランジスタMT5eb1~MT6eb1は“D”レベルの閾値電圧を書き込まれており、メモリセルトランジスタMT5ob1は“E”レベルの閾値電圧を書き込まれており、メモリセルトランジスタMT6ob1、及びメモリセルトランジスタMT7eb1は“F”レベルの閾値電圧を書き込まれており、メモリセルトランジスタMT6eb2は“G”レベルの閾値電圧を書き込まれている。
第2実施形態に係る書き込み動作の説明では、選択偶数ワード線SEL-WLe_n(選択ワード線WLe4(n=4))に電気的に接続されたメモリセルトランジスタMT4eb2に、所望のデータを書き込むための書き込み動作が説明され、すでにデータを書き込まれたメモリセルトランジスタMTは、当該書き込み動作を用いてデータを書き込まれた状態を示す。
<1.時刻T0までの書き込み動作の例>
図25及び図26を用いて、第2実施形態に係る時刻T0までの書き込み動作を説明する。図25に示すように、時刻T0までは、ソース線SLは電圧VSSを供給される。上述の通り、その他の信号線に供給される電圧、構成及び動作等は、図13における各信号線に供給される電圧、構成及び動作、または、図13において置き換えた各信号線に供給される電圧、構成及び動作等と同様であるから、ここでの説明は省略される。
図25及び図26を用いて、第2実施形態に係る時刻T0までの書き込み動作を説明する。図25に示すように、時刻T0までは、ソース線SLは電圧VSSを供給される。上述の通り、その他の信号線に供給される電圧、構成及び動作等は、図13における各信号線に供給される電圧、構成及び動作、または、図13において置き換えた各信号線に供給される電圧、構成及び動作等と同様であるから、ここでの説明は省略される。
<2.時刻T1の書き込み動作の例>
図25及び図27を用いて、時刻T0~T1の書き込み動作を説明する。図25に示すように、時刻T0~T1では、選択セレクトゲート線SEL-SGD(SGD0)、及び非選択セレクトゲート線SEL-SGD(SGD1、SGD2、SGD3)は電圧VSSを供給される。選択偶数ワード線SEL-WLe_n、及び非選択偶数ワード線USEL-WLeは、電圧VSSから電圧VCHPCH(第1電圧)を供給される。セレクトゲート線SGSe及びSGSoは、電圧VSSから電圧VSGPCHを供給される。奇数ワード線WLo0~WLo7は電圧VSSから電圧VNEG(第2電圧)を供給される。ソース線SLは電圧VSSを供給される。これにより、各メモリセルトランジスタMTのチャネルChannelは電圧VSSを供給される。第2実施形態では、第1実施形態と同様に、数値nは正の整数であり、例えば、3である。例えば、数値nが3の場合、選択偶数ワード線SEL-WLe_nは偶数ワード線SEL-WLe3である。選択偶数ワード線SEL-WLe3は、複数の偶数ワード線SEL-WLeのうち3番目の偶数ワード線SEL-WLe3である。なお、奇数ワード線WLo_n(WL0_n)の構成は、上述した偶数ワード線WLe_nと同様の構成である。
図25及び図27を用いて、時刻T0~T1の書き込み動作を説明する。図25に示すように、時刻T0~T1では、選択セレクトゲート線SEL-SGD(SGD0)、及び非選択セレクトゲート線SEL-SGD(SGD1、SGD2、SGD3)は電圧VSSを供給される。選択偶数ワード線SEL-WLe_n、及び非選択偶数ワード線USEL-WLeは、電圧VSSから電圧VCHPCH(第1電圧)を供給される。セレクトゲート線SGSe及びSGSoは、電圧VSSから電圧VSGPCHを供給される。奇数ワード線WLo0~WLo7は電圧VSSから電圧VNEG(第2電圧)を供給される。ソース線SLは電圧VSSを供給される。これにより、各メモリセルトランジスタMTのチャネルChannelは電圧VSSを供給される。第2実施形態では、第1実施形態と同様に、数値nは正の整数であり、例えば、3である。例えば、数値nが3の場合、選択偶数ワード線SEL-WLe_nは偶数ワード線SEL-WLe3である。選択偶数ワード線SEL-WLe3は、複数の偶数ワード線SEL-WLeのうち3番目の偶数ワード線SEL-WLe3である。なお、奇数ワード線WLo_n(WL0_n)の構成は、上述した偶数ワード線WLe_nと同様の構成である。
図27に示すように、時刻T1では、セレクトゲート線SGSe、及びセレクトゲート線SGSoは電圧VSGPCHを供給され、選択ワード線WLe3(第1ワード線)を含むワード線WLe0~WLe7は電圧VCHPCHを供給され、選択トランジスタST2eb2、ST2ob2、ST2ob1、ST2eb1、メモリセルトランジスタMT0eb2~MT3eb2、及びメモリセルトランジスタMT0eb1~MT3eb1はオン状態となる。ワード線WLe4~WLe7も電圧VCHPCHを供給され、電圧VCHPCH(第1電圧)の大きさによって、メモリセルトランジスタMT4eb2~MT7eb2、及びメモリセルトランジスタMT4eb1~MT7eb1はオン状態となる。奇数ワード線WLo3(第2ワード線)を含む奇数ワード線WLo0~WLo7は電圧VNEGを供給され、メモリセルトランジスタMT0ob2~MT7ob2、及びメモリセルトランジスタMT0ob1~MT7ob7はオフ状態を維持する。選択セレクトゲート線SEL-SGDe(SGD0)、及び非選択セレクトゲート線USEL-SGDe(SGD1)は電圧VSSを供給され、選択トランジスタST1eb2、ST1ob2、ST1ob1、ST1eb1はオフ状態を維持する。ビット線BL1、及びビット線BL2は、電圧VSSを供給される。
その結果、図27に示すように、ソース線SLに供給された電圧VSSが、選択トランジスタST2eb2及びメモリセルトランジスタMT0eb2~MT3eb2(第1メモリセル)のそれぞれのチャネル(第1チャネル)として機能する半導体層31、及び、選択トランジスタST2eb1及びメモリセルトランジスタMT0eb1~MT3eb1(第3メモリセル)のそれぞれのチャネル(第3チャネル)として機能する半導体層31、に供給される。
また、メモリセルトランジスタMT0ob2~MT3ob2(第2メモリセル)のそれぞれのチャネル(第2チャネル)の一部は、メモリセルトランジスタMT0eb2~MT3eb2(第1メモリセル)のそれぞれのチャネル(第1チャネル)と共有され、メモリセルトランジスタMT0ob1~MT3ob1(第4メモリセル)のそれぞれのチャネル(第4チャネル)の一部は、メモリセルトランジスタMT0eb1~MT3eb1(第3メモリセル)のそれぞれのチャネル(第3チャネル)と共有されている。
その結果、メモリセルトランジスタMT0eb2~MT3eb2(第1メモリセル)のそれぞれのチャネル(第1チャネル)の一部、メモリセルトランジスタMT0ob2~MT3ob2(第2メモリセル)のそれぞれのチャネル(第2チャネル)の一部、メモリセルトランジスタMT0eb1~MT3eb1(第3メモリセル)のそれぞれのチャネル(第3チャネル)の一部、及び、メモリセルトランジスタMT0ob1~MT3ob1(第4メモリセル)のそれぞれのチャネル(第4チャネル)の一部を、電圧VSSに固定することができる。
<3.時刻T2の書き込み動作の例>
図25及び図28を用いて、時刻T1~T2の書き込み動作を説明する。時刻T1~T2の書き込み動作は、例えば、奇数ワード線WLo3(第2ワード線)を含む奇数ワード線WLo0~WLo7は電圧VNEGを供給した後、ソース線SLに電圧VDDを供給する動作である。換言すると、時刻T1~T2の書き込み動作は、ソース線SLに電圧VDDを供給し、メモリセルトランジスタMTのチャネルを電圧VDDまたは電圧VCHAにプリチャージする動作である。図25に示すように、時刻T1~T2では、セレクトゲート線SGSe、セレクトゲート線SGSoは電圧VSGPCHを供給され、選択偶数ワード線SEL-WLe_n、及び選択偶数ワード線SEL-WLe_n以外の非選択偶数ワード線USEL-WLeは、電圧VCHPCHを供給され、奇数ワード線WLo0~WLo7は電圧VNEGを供給され、ソース線SLは電圧VSSから電圧VDD(第3電圧)を供給される。また、選択セレクトゲート線SEL-SGDe(SGD0)、及び非選択セレクトゲート線USEL-SGDe(SGD0)及びUSEL-SGDo(SGD1、SGD3)は電圧VSSを供給される。これにより、メモリセルトランジスタMTのチャネルChannelは電圧VSSから電圧VCHA(第4電圧)へとプリチャージされる。
図25及び図28を用いて、時刻T1~T2の書き込み動作を説明する。時刻T1~T2の書き込み動作は、例えば、奇数ワード線WLo3(第2ワード線)を含む奇数ワード線WLo0~WLo7は電圧VNEGを供給した後、ソース線SLに電圧VDDを供給する動作である。換言すると、時刻T1~T2の書き込み動作は、ソース線SLに電圧VDDを供給し、メモリセルトランジスタMTのチャネルを電圧VDDまたは電圧VCHAにプリチャージする動作である。図25に示すように、時刻T1~T2では、セレクトゲート線SGSe、セレクトゲート線SGSoは電圧VSGPCHを供給され、選択偶数ワード線SEL-WLe_n、及び選択偶数ワード線SEL-WLe_n以外の非選択偶数ワード線USEL-WLeは、電圧VCHPCHを供給され、奇数ワード線WLo0~WLo7は電圧VNEGを供給され、ソース線SLは電圧VSSから電圧VDD(第3電圧)を供給される。また、選択セレクトゲート線SEL-SGDe(SGD0)、及び非選択セレクトゲート線USEL-SGDe(SGD0)及びUSEL-SGDo(SGD1、SGD3)は電圧VSSを供給される。これにより、メモリセルトランジスタMTのチャネルChannelは電圧VSSから電圧VCHA(第4電圧)へとプリチャージされる。
図28に示すように、時刻T1~T2では、セレクトゲート線SGSe、セレクトゲート線SGSoは電圧VSGPCHを供給され、選択ワード線WLe3(第1ワード線)、非選択ワード線WLe0~WLe2は電圧VCHPCHを供給され、選択トランジスタST2eb2、ST2ob2、ST2ob1、ST2eb1、メモリセルトランジスタMT0eb2~MT3eb2、及びメモリセルトランジスタMT0eb1~MT3eb1はオン状態を維持する。非選択ワード線WLe4~WLe7も電圧VCHPCHを供給される場合、メモリセルトランジスタMT5eb2~MT7eb2、及びメモリセルトランジスタMT5eb1~MT7eb1は、例えば、オン状態を維持する。なお、ワード線WLe4~WLe7に電圧VSSが供給されてもよい。奇数ワード線WLo3(第2ワード線)を含む奇数ワード線WLo0~WLo7は電圧VNEGを供給され、メモリセルトランジスタMT0ob2~MT7ob2、及びメモリセルトランジスタMT0ob1~MT7ob7はオフ状態を維持する。選択セレクトゲート線SEL-SGDe(SGD0)、及び非選択セレクトゲート線USEL-SGDe(SGD2)及びUSEL-SGDo(SGD1、SGD3)は電圧VSSを供給され、選択トランジスタST2eb2、ST2ob2、ST2ob1、ST2eb1はオフ状態を維持する。ソース線SLは電圧VSSから電圧VDDを供給される。また、ビット線ProgramBLは電圧VSSを供給され、ビット線InhibitBLは電圧VDDを供給される。
その結果、図28に示すように、ソース線SLに供給された電圧VDDに応じた電圧VCHAが、選択トランジスタST2eb2及びメモリセルトランジスタMT0eb2~MT3eb2(第1メモリセル)のそれぞれのチャネル(第1チャネル)として機能する半導体層31、及び、選択トランジスタST2eb1及びメモリセルトランジスタMT0eb1~MT3eb1(第3メモリセル)のそれぞれのチャネル(第3チャネル)として機能する半導体層31、供給される。
また、メモリセルトランジスタMT0eb2~MT3eb2(第1メモリセル)を介して、メモリセルトランジスタMT0ob2~MT3ob2(第2メモリセル)のそれぞれのチャネル(第2チャネル)の一部に電圧VCHAが供給され、メモリセルトランジスタMT0eb1~MT3eb1(第3メモリセル)を介して、メモリセルトランジスタMT0ob1~MT3ob1(第4メモリセル)のそれぞれのチャネル(第4チャネル)の一部に電圧VCHAが供給される。
なお、時刻T2~時刻T3までは、図25に示すように、セレクトゲート線SGSe、及びセレクトゲート線SGSo、)電圧SGPCHから電圧VSSを供給され、偶数ワード線SEL-WLe0~WLe7は電圧VCHPCHから電圧VSSを供給される。奇数ワード線WLo0~WLo7は電圧VNEGを供給され、ソース線SLは電圧VDDを供給され、選択セレクトゲート線SEL-SGDe(SGD0)、非選択セレクトゲート線USEL-SGDe(SGD0)、及び非選択セレクトゲート線USEL-SGDo(SGD1、SGD3)は電圧VSSを供給される。また、ビット線ProgramBLは電圧VSSを供給され、ビット線InhibitBLは電圧VDDを供給される。時刻T2~時刻T3までは、各メモリセルトランジスタMTはオフ状態であり、メモリセルトランジスタMTのチャネルChannelは電圧VCHA(第4電圧)を保持している。
<4.時刻T3~T4の書き込み動作の例>
図25及び図29を用いて、時刻T3~T4の書き込み動作を説明する。時刻T3~T4の書き込み動作においては、例えば、非書き込み対象となるメモリセルトランジスタMTのチャネルChannelを電圧VCHA(第4電圧)から電圧VCHC(第6電圧)にブースト(boost)する動作である。図25に示すように、時刻T3~T4では、選択セレクトゲート線SEL-SGDeは電圧VSSから電圧VSGを供給される。選択偶数ワード線SEL-WLe_nを含む偶数ワード線WLe0~WLe7は電圧VSSから電圧VPASS(第5電圧)を供給され、奇数ワード線WLe0~WLe7は電圧VNEG(第2電圧)から電圧VPASS(第5電圧)を供給される。ビット線InhibitBLは電圧VDD(第3電圧)を供給され、ビット線ProgramBLは電圧VSSを供給される。これにより、ビット線InhibitBLに対応する(非書き込み対象の)メモリセルトランジスタMTのチャネルChannelは電圧VCHA(第4電圧)から電圧VCHC(第6電圧)に昇圧される。
図25及び図29を用いて、時刻T3~T4の書き込み動作を説明する。時刻T3~T4の書き込み動作においては、例えば、非書き込み対象となるメモリセルトランジスタMTのチャネルChannelを電圧VCHA(第4電圧)から電圧VCHC(第6電圧)にブースト(boost)する動作である。図25に示すように、時刻T3~T4では、選択セレクトゲート線SEL-SGDeは電圧VSSから電圧VSGを供給される。選択偶数ワード線SEL-WLe_nを含む偶数ワード線WLe0~WLe7は電圧VSSから電圧VPASS(第5電圧)を供給され、奇数ワード線WLe0~WLe7は電圧VNEG(第2電圧)から電圧VPASS(第5電圧)を供給される。ビット線InhibitBLは電圧VDD(第3電圧)を供給され、ビット線ProgramBLは電圧VSSを供給される。これにより、ビット線InhibitBLに対応する(非書き込み対象の)メモリセルトランジスタMTのチャネルChannelは電圧VCHA(第4電圧)から電圧VCHC(第6電圧)に昇圧される。
図29に示すように、時刻T3~T4では、選択ワード線WLe3(第1ワード線)を含む偶数ワード線WLe0~WLe7は電圧VSSから電圧VPASSを供給され、奇数ワード線WLo3(第2ワード線)を含む奇数ワード線WLe0~WLe7は電圧VNEGから電圧VPASSを供給される。
第1実施形態と同様に、第2実施形態においても、メモリセルトランジスタMT0eb1~MT7eb1(第3メモリセル)のそれぞれのチャネル(第3チャネル)、及びメモリセルトランジスタMT0ob1~MT7ob1(第4メモリセル)のそれぞれのチャネル(第4チャネル)、として機能する半導体層31が、電圧VCHAを保持した状態で、奇数ワード線WLo3(第2ワード線)を含む奇数ワード線WLo0~WLo7は電圧VNEGから電圧VPASSを供給される。すなわち、メモリセルトランジスタMT0eb1~MT7eb1(第3メモリセル)のそれぞれのチャネル(第3チャネル)、及びメモリセルトランジスタMT0ob1~MT7ob1(第4メモリセル)のそれぞれのチャネル(第4チャネル)、として機能する半導体層31は、電圧VCHAを保持したフローティング(floating)状態で、奇数ワード線WLo3(第2ワード線)を含む奇数ワード線WLo0~WLo7は電圧VNEGから電圧VPASSを供給される。
その結果、第1実施形態と同様に、第2実施形態においても、当該半導体層31と、奇数ワード線WLo3(第2ワード線)を含む奇数ワード線WLo0~WLe7とのカップリングにより、当該半導体層31の電圧は、電圧VCHAから電圧VCHAより大きな電圧VCHCに上昇する。すなわち、及びメモリセルトランジスタMT0eb1~MT7eb1(第3メモリセル)のそれぞれのチャネル(第3チャネル)、及びメモリセルトランジスタMT0ob1~MT7ob1(第4メモリセル)のそれぞれのチャネル(第4チャネル)はブースト(boost)される。
<5.時刻T4~T5の書き込み動作の例>
図25を用いて、時刻T4~T5の書き込み動作を説明する。図25に示すように、時刻T4~T5では、選択セレクトゲート線SEL-SGDe(SGD0)は電圧VSGを供給され、ビット線ProgramBLと接続される選択トランジスタST1eb1はオン状態を維持している。一方で、ビット線InhibitBLと接続される選択トランジスタST1eb1はオフ状態を維持している。そして、選択偶数ワード線SEL-WLe_n(選択ワード線WLe3(第1ワード線))は電圧VPASS(第5電圧)から電圧VPRG(第7電圧)を供給される。ビット線ProgramBLに対応する(書き込み対象の)メモリセルトランジスタMT3eb2のチャネルには電圧VSSが供給されているため、そのゲートとしての選択ワード線WLe3(第1ワード線)に供給される電圧VPRG(第7電圧)によって、チャネルとゲートとに大きな電圧差が発生し、書き込みがなされる。一方で、ビット線InhibitBLに対応する(非書き込み対象の)メモリセルトランジスタMT3eb2のチャネルの電圧は、ビット線InhibitBLから電気的に切断されているため、そのゲートとしての選択ワード線WLe3(第1ワード線)に供給される電圧VPRG(第7電圧)によって、電圧VCHAから電圧VCHCに上昇する。従って、ビット線InhibitBLに対応する(非書き込み対象の)メモリセルトランジスタMT3eb2は、チャネルとゲートとの電圧差が大きくならず、書き込みがなされない。
図25を用いて、時刻T4~T5の書き込み動作を説明する。図25に示すように、時刻T4~T5では、選択セレクトゲート線SEL-SGDe(SGD0)は電圧VSGを供給され、ビット線ProgramBLと接続される選択トランジスタST1eb1はオン状態を維持している。一方で、ビット線InhibitBLと接続される選択トランジスタST1eb1はオフ状態を維持している。そして、選択偶数ワード線SEL-WLe_n(選択ワード線WLe3(第1ワード線))は電圧VPASS(第5電圧)から電圧VPRG(第7電圧)を供給される。ビット線ProgramBLに対応する(書き込み対象の)メモリセルトランジスタMT3eb2のチャネルには電圧VSSが供給されているため、そのゲートとしての選択ワード線WLe3(第1ワード線)に供給される電圧VPRG(第7電圧)によって、チャネルとゲートとに大きな電圧差が発生し、書き込みがなされる。一方で、ビット線InhibitBLに対応する(非書き込み対象の)メモリセルトランジスタMT3eb2のチャネルの電圧は、ビット線InhibitBLから電気的に切断されているため、そのゲートとしての選択ワード線WLe3(第1ワード線)に供給される電圧VPRG(第7電圧)によって、電圧VCHAから電圧VCHCに上昇する。従って、ビット線InhibitBLに対応する(非書き込み対象の)メモリセルトランジスタMT3eb2は、チャネルとゲートとの電圧差が大きくならず、書き込みがなされない。
第2実施形態に係る半導体記憶装置1の書き込み動作を用いた場合においても、選択ワード線WLe3(第1ワード線)に電圧VPRG(第7電圧)が供給される前に、ビット線InhibitBLに対応する(非書き込み対象の)メモリセルトランジスタMT3eb1のチャネルを、比較例の電圧VCHBよりも高い電圧VCHC(第6電圧)まで上昇させることができる。従って、選択ワード線WLe3(第1ワード線)に電圧VPRG(第7電圧)が供給された際にビット線InhibitBLに対応する(非書き込み対象の)メモリセルトランジスタMT3eb1に対して誤って書き込みがなされてしまうことを抑制することができる。
したがって、第2実施形態に係る半導体記憶装置1の書き込み動作を用いた場合においても、第1実施形態と同様の作用効果を得ることができる。
<6.メモリセルトランジスタMTへのデータ書き込みの順番の例>
図30を用いて、第2実施形態に係るメモリセルトランジスタMTへのデータ書き込みの順番の一例を説明する。
図30を用いて、第2実施形態に係るメモリセルトランジスタMTへのデータ書き込みの順番の一例を説明する。
図30に示すように、例えば、ワード線WL7からワード線WL0を順番に選択する。ワード線WL7が選択されると、メモリグループMG0に含まれ、ワード線WL7に電気的に接続されたメモリセルトランジスタMT7が、1番目にデータを書き込まれる。続いて、メモリグループMG1に含まれ、ワード線WL7に電気的に接続されたメモリセルトランジスタMT7が、2番目にデータを書き込まれる。次に、メモリグループMG2に含まれ、ワード線WL7に電気的に接続されたメモリセルトランジスタMT7が、3番目にデータを書き込まれ、メモリグループMG3に含まれ、ワード線WL7に電気的に接続されたメモリセルトランジスタMT7が4番目にデータを書き込まれる。
すなわち、第2実施形態に係るメモリセルトランジスタMTへのデータ書き込みの順番は、第1実施形態に係るメモリセルトランジスタMTへのデータ書き込みの順番に対して、ワード線の選択の順番をワード線WL7からワード線WL0とした場合に選択したワード線に対応したメモリセルトランジスタMTにデータを書き込む順番と同様である。
<他の実施形態>
上記第1実施形態および第2実施形態において半導体記憶装置に含まれる構成として説明した各部は、ハードウェアまたはソフトウェアのいずれで実現してもよく、あるいは、ハードウェアとソフトウェアとの組み合わせにより実現してもよい。
上記第1実施形態および第2実施形態において半導体記憶装置に含まれる構成として説明した各部は、ハードウェアまたはソフトウェアのいずれで実現してもよく、あるいは、ハードウェアとソフトウェアとの組み合わせにより実現してもよい。
上記第1実施形態および第2実施形態において、同一、略同一または一致という表記を用いている場合、同一、略同一または一致には、設計の範囲での誤差が含まれている場合を含んでいてもよい。
以上、本開示のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、適宜組み合わせて実施してもよく、種々の省略、置き換え、変更を行うことができる。これらの実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
1:半導体記憶装置、2:メモリコントローラ、3:メモリシステム、8:配線層、10:配線層、10-0:配線層、10-0a:配線層、10-0b:配線層、10-0c:配線層、10-0d:第1接続部(1st:connect)、10-0d:第1接続部、10-1:配線層、10-1a:配線層、10-1b:配線層、10-1d:第2接続部(2nd:connect)、10-1d:第2接続部、10-2:配線層、10-2a:配線層、10-2b:配線層、10-2d:第1接続部、10-3:配線層、10-3a:配線層、10-3b:配線層、10-3d:第2接続部、10-4:配線層、10-5:配線層、10-6:配線層、10-7:配線層、11:配線層、11-0:配線層、11-0a:配線層、11-0b:配線層、11-1:配線層、11-2:配線層、11-3:配線層、11-4:配線層、11-5:配線層、11-6:配線層、11-7:配線層、11-8:第1接続部(1st:connect)、11-9:第2接続部(2nd:connect)、11e:配線層、11o:配線層、12:配線層、13:ソース線層、16:コンタクトプラグ、17:コンタクトプラグ、17d:第1接続領域(1st:connect)、18:金属配線層、19:コンタクトプラグ、19d:第2接続領域(2nd:connect)、20:金属配線層、21:メモリセルアレイ(memory:cell:array)、22:入出力回路(input/output)、23:ロジック制御回路(logic:control)、24:シーケンサ(sequencer)、25:レジスタ(register)、26:ビジー制御回路(ready/busy:circuit)、27:電圧生成回路(voltage:generation)、28:ドライバセット(driver:set)、28A:偶数ワード線ドライバ(even:word:line:driver)、28B:奇数ワード線ドライバ(odd:word:line:driver)、29:ロウデコーダ(row:decoder)、30:絶縁層、31:半導体層、32:絶縁層、33:絶縁層、34:絶縁層、35:AlO層、36:バリアメタル層、37:絶縁層、40:半導体層、41:絶縁層、42:導電層、43:絶縁層、45:AlO層、46:絶縁層、46a:絶縁層、46b:絶縁層、46c:絶縁層、47:バリアメタル層、48:絶縁層、50:ストリング、50e:ストリング、50eb1:ストリング、50eb2:ストリング、50o:ストリング、50ob1:ストリング、50ob2:ストリング、70:センスアンプ(sense:amplifier)、71:入出力用パッド群、72:ロジック制御用パッド群
Claims (9)
- 第1半導体ピラーと、
断面視において、前記第1半導体ピラーに隣接する第2半導体ピラーと、
前記第1半導体ピラーの第1側に設けられ、直列に電気的に接続された複数の第1メモリセルを含む第1ストリングと、
前記第1半導体ピラーに対して前記第1半導体ピラーの第1側とは反対側の第2側に設けられ、前記第1メモリセルで形成される第1チャネルと前記第1半導体ピラーの一部を共有する第2チャネルを形成し、直列に電気的に接続された複数の第2メモリセルを含む第2ストリングと、
前記第2半導体ピラーの第1側に設けられ、直列に電気的に接続された複数の第3メモリセルを含む第3ストリングと、
前記第2半導体ピラーに対して前記第2半導体ピラーの第1側とは反対側の第2側に設けられ、かつ、前記第2ストリングに対向して設けられ、前記第3メモリセルで形成される第3チャネルと前記第2半導体ピラーの一部を共有する第4チャネルを形成し、直列に電気的に接続された複数の第4メモリセルを含む第4ストリングと、
複数の前記第1メモリセルの各々及び複数の前記第3メモリセルの各々に共通に設けられる第1ワード線と、
複数の前記第2メモリセルの各々及び複数の前記第4メモリセルの各々に共通に設けられる第2ワード線と、
複数の前記第1メモリセルのうちk番目の第1メモリセル及び複数の前記第3メモリセルのうちk番目の第1メモリセルへデータを書き込む場合、書き込み動作の第1動作において、前記k番目の第1メモリセル及び前記k番目の第3メモリセルに電気的に接続されたk番目の前記第1ワード線に基準電圧より大きい第1電圧を供給し、前記k番目の第2メモリセル及び前記k番目の第4メモリセルに電気的に接続されたk番目の前記第2ワード線に基準電圧より小さい第2電圧を供給するドライバと、
を有する、半導体記憶装置。 - 前記第1半導体ピラーは第1ビット線に電気的に接続され、
前記第2半導体ピラーは第2ビット線に電気的に接続され、
前記第1動作において、前記ドライバは、
前記第1ビット線及び前記第2ビット線に前記基準電圧を供給し、
前記k番目の前記第2ワード線に供給される電圧が前記第2電圧に達した後に、前記第2ビット線に前記第1電圧と同一又は略同一の第3電圧を供給する、
請求項1に記載の半導体記憶装置。 - 前記第1動作において、
前記ドライバはk+1番目以上の前記第1ワード線に前記第1電圧を供給し、k+1番目以上の前記第2ワード線に前記第2電圧を供給し、
前記k番目以上の第1メモリセル及び前記k番目以上の第3メモリセルはオン状態となり、
前記k番目以上の第2メモリセル及び前記k番目以上の第4メモリセルはオフ状態となり、
前記k番目以上の第2メモリセルの各々の第2チャネルの電圧及び前記k番目以上の第4メモリセルの各々の第4チャネルの電圧は基準電圧より大きな第4電圧に上昇する、
請求項2に記載の半導体記憶装置。 - 前記第1動作において、
前記ドライバは、k番目以外の前記第1ワード線及びk-1番目以下の前記第2ワード線に前記第1電圧を供給し、k+1番目以上の前記第2ワード線に前記第2電圧を供給し、
前記k番目以上の第1メモリセル及び前記k番目以上の第3メモリセルはオン状態となり、
前記k番目以上の第2メモリセル及び前記k番目以上の第4メモリセルはオフ状態となり、
前記k番目以上の第2メモリセルの各々の第2チャネルの電圧及び前記k番目以上の第4メモリセルの各々の第4チャネルの電圧は基準電圧より大きな第4電圧に上昇する、
請求項2に記載の半導体記憶装置。 - 前記第1動作において、
前記ドライバは、k番目以外の前記第1ワード線及びk-2番目以下の前記第2ワード線に前記第1電圧を供給し、k-1番目以上の前記第2ワード線に前記第2電圧を供給し、
前記k番目以上の第1メモリセル及び前記k番目以上の第3メモリセルはオン状態となり、
前記k番目以上の第2メモリセル及び前記k番目以上の第4メモリセルはオフ状態となり、
前記k番目以上の第2メモリセルの各々の第2チャネルの電圧及び前記k番目以上の第4メモリセルの各々の第4チャネルの電圧は基準電圧より大きな第4電圧に上昇する、
請求項2に記載の半導体記憶装置。 - 前記第1動作に続く第2動作において、
前記ドライバはk番目以上の前記第1ワード線及びk番目以上の前記第2ワード線に前記第1電圧より大きい第5電圧を供給し、
前記k番目以上の前記第2ワード線が前記第5電圧を供給されることに伴い、
前記k番目以上の第4メモリセルの各々の第4チャネルの電圧は、前記第4電圧から前記第4電圧より大きい第6電圧に上昇する、
請求項3~請求項5の何れか一項に記載の半導体記憶装置。 - 前記第2動作において、
前記ドライバはk番目の前記第1ワード線に前記第5電圧より大きい第7電圧を供給し、
前記k番目の第1メモリセル及び前記k番目の第3メモリセルに所望の電圧を書き込む、
請求項6に記載の半導体記憶装置。 - 前記第1半導体ピラー及び前記第2半導体ピラーはソース線に電気的に接続され、
前記第1動作において、
前記ドライバは、前記第2ビット線に前記第3電圧を供給するタイミングで、前記ソース線に前記第3電圧を供給する、
請求項2に記載の半導体記憶装置。 - 前記第1動作において、
前記ドライバはk番目以下の前記第1ワード線に前記第1電圧を供給し、k番目以下の前記第2ワード線に前記第2電圧を供給し、
前記k番目以下の第1メモリセル及び前記k番目以下の第3メモリセルはオン状態となり、
前記k番目以下の第2メモリセル及び前記k番目以下の第4メモリセルはオフ状態となり、
前記k番目以下の第2メモリセルの各々の第2チャネルの電圧及び前記k番目以下の第4メモリセルの各々の第4チャネルの電圧は基準電圧より大きな第4電圧に上昇する、
請求項8に記載の半導体記憶装置。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2020217983A JP2022102917A (ja) | 2020-12-25 | 2020-12-25 | 半導体記憶装置 |
US17/445,643 US11699478B2 (en) | 2020-12-25 | 2021-08-23 | Semiconductor memory device in which data writing to cells is controlled using program pulses |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2020217983A JP2022102917A (ja) | 2020-12-25 | 2020-12-25 | 半導体記憶装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2022102917A true JP2022102917A (ja) | 2022-07-07 |
Family
ID=82119016
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2020217983A Pending JP2022102917A (ja) | 2020-12-25 | 2020-12-25 | 半導体記憶装置 |
Country Status (2)
Country | Link |
---|---|
US (1) | US11699478B2 (ja) |
JP (1) | JP2022102917A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US11769554B2 (en) | 2021-03-18 | 2023-09-26 | Kioxia Corporation | Semiconductor memory device |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20210121143A (ko) * | 2019-01-29 | 2021-10-07 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 기억 장치 |
US11763857B2 (en) * | 2021-05-14 | 2023-09-19 | Taiwan Semiconductor Manufacturing Company, Ltd. | Memory device and method of forming the same |
JP2023040926A (ja) * | 2021-09-10 | 2023-03-23 | キオクシア株式会社 | 半導体記憶装置 |
US11915740B2 (en) * | 2022-03-03 | 2024-02-27 | Micron Technology, Inc. | Parallel access in a memory array |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6495852B2 (ja) | 2016-03-15 | 2019-04-03 | 東芝メモリ株式会社 | 記憶装置 |
US10269828B2 (en) * | 2017-03-27 | 2019-04-23 | Toshiba Memory Corporation | Semiconductor memory device |
JP2018164070A (ja) | 2017-03-27 | 2018-10-18 | 東芝メモリ株式会社 | 半導体記憶装置 |
JP7163217B2 (ja) * | 2019-02-26 | 2022-10-31 | キオクシア株式会社 | 半導体記憶装置 |
JP2020155576A (ja) * | 2019-03-20 | 2020-09-24 | キオクシア株式会社 | 半導体記憶装置 |
JP2022135488A (ja) * | 2021-03-05 | 2022-09-15 | キオクシア株式会社 | メモリシステム |
-
2020
- 2020-12-25 JP JP2020217983A patent/JP2022102917A/ja active Pending
-
2021
- 2021-08-23 US US17/445,643 patent/US11699478B2/en active Active
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US11769554B2 (en) | 2021-03-18 | 2023-09-26 | Kioxia Corporation | Semiconductor memory device |
Also Published As
Publication number | Publication date |
---|---|
US20220208247A1 (en) | 2022-06-30 |
US11699478B2 (en) | 2023-07-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2022102917A (ja) | 半導体記憶装置 | |
JP2019036374A (ja) | 半導体記憶装置 | |
JP2019109952A (ja) | 半導体記憶装置 | |
CN112951296B (zh) | 半导体存储装置 | |
JP2020087495A (ja) | 半導体メモリ | |
JP2019053808A (ja) | 半導体記憶装置 | |
JP2013114701A (ja) | 半導体記憶装置 | |
CN112530486A (zh) | 半导体存储装置 | |
JP2017212021A (ja) | 半導体記憶装置 | |
JP2020155184A (ja) | 半導体記憶装置 | |
JP2022144318A (ja) | 半導体記憶装置 | |
JP2022095405A (ja) | 半導体記憶装置 | |
TWI796949B (zh) | 半導體記憶裝置 | |
TWI828133B (zh) | 半導體記憶裝置 | |
WO2022264476A1 (ja) | 半導体記憶装置 | |
EP4202937A1 (en) | Semiconductor memory device | |
US20240177783A1 (en) | Semiconductor device for programming or erasing select transistors and method of operating the same | |
TWI807576B (zh) | 記憶體系統 | |
JP2019053801A (ja) | 半導体記憶装置 | |
JP2024035989A (ja) | 半導体記憶装置 | |
JP2024042619A (ja) | 半導体記憶装置 | |
KR20240006225A (ko) | 메모리 장치 및 이의 동작 방법 | |
TW202303597A (zh) | 非揮發性半導體記憶裝置 | |
JP2024085300A (ja) | 半導体記憶装置 | |
JP2020144966A (ja) | 半導体記憶装置 |