TW201941259A - 半導體裝置之製造方法、程式及基板處理裝置 - Google Patents

半導體裝置之製造方法、程式及基板處理裝置 Download PDF

Info

Publication number
TW201941259A
TW201941259A TW108107276A TW108107276A TW201941259A TW 201941259 A TW201941259 A TW 201941259A TW 108107276 A TW108107276 A TW 108107276A TW 108107276 A TW108107276 A TW 108107276A TW 201941259 A TW201941259 A TW 201941259A
Authority
TW
Taiwan
Prior art keywords
substrate
data
heating
processing
temperature
Prior art date
Application number
TW108107276A
Other languages
English (en)
Other versions
TWI822734B (zh
Inventor
鎌倉司
田邊光朗
大橋直史
西谷英輔
高崎唯史
松井俊
Original Assignee
日商國際電氣股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日商國際電氣股份有限公司 filed Critical 日商國際電氣股份有限公司
Publication of TW201941259A publication Critical patent/TW201941259A/zh
Application granted granted Critical
Publication of TWI822734B publication Critical patent/TWI822734B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C23C16/45525—Atomic layer deposition [ALD]
    • C23C16/45544—Atomic layer deposition [ALD] characterized by the apparatus
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/458—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for supporting substrates in the reaction chamber
    • C23C16/4582—Rigid and flat substrates, e.g. plates or discs
    • C23C16/4583—Rigid and flat substrates, e.g. plates or discs the substrate being supported substantially horizontally
    • C23C16/4586—Elements in the interior of the support, e.g. electrodes, heating or cooling devices
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/52—Controlling or regulating the coating process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H01L21/67103—Apparatus for thermal treatment mainly by conduction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67248—Temperature monitoring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67276—Production flow monitoring, e.g. for increasing throughput
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/677—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations
    • H01L21/67739—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations into and out of processing chamber
    • H01L21/67742—Mechanical parts of transfer devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68707—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a robot blade, or gripped by a gripper for conveyance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/68742—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by a lifting arrangement, e.g. lift pins
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/20—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B41/23—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B41/27—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B43/23—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B43/27—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment

Landscapes

  • Engineering & Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Robotics (AREA)
  • Automation & Control Theory (AREA)
  • Chemical Vapour Deposition (AREA)
  • Formation Of Insulating Films (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

本發明之課題在於因形成於基板之元件構造導致基板之處理品質降低。
本發明之解決手段係具有：接收包含形成於基板上之元件之層數與構造之任一者或兩者之基板資料之步驟；設定與基板資料對應之裝置參數之步驟；於基板載置台之上方支撐與基板資料對應之基板之步驟；於自基板載置台之表面離開之狀態下，基於裝置參數使基板升溫的第1升溫步驟；於第1升溫步驟後使基板載置於基板載置台之步驟；及於處理室中處理基板之步驟。

Description

半導體裝置之製造方法、程式及基板處理裝置
本發明係關於一種半導體裝置之製造方法、程式及基板處理裝置。
作為半導體裝置(元件)之製造步驟之一步驟，進行對基板供給處理氣體，於基板形成膜之處理步驟。例如專利文獻1所記載。
[先前技術文獻] [專利文獻]
[專利文獻1]日本專利特開2016-146393
存在因形成於基板之元件構造導致基板之處理品質降低之課題。
於是，本發明提供一種可提升每片基板之處理品質之技術。
根據本發明，提供一種技術，其具有：接收包含形成於基板上之元件之層數與構造之任一者或兩者之基板資料的步 驟；設定與基板資料對應之裝置參數之步驟；於基板載置台之上方支撐與基板資料對應之基板之步驟；於自基板載置台之表面離開之狀態下，基於裝置參數使基板升溫的第1升溫步驟；於第1升溫步驟後使基板載置於基板載置台之步驟；及於處理室中處理基板之步驟。
根據本發明之技術，可提升每片基板之處理品質。
100、100a、100b、100c、100d、100e‧‧‧晶圓(基板)
101‧‧‧共通源極線(CSL)
102、102(1)~102(8)、102(m)‧‧‧絕緣膜
103、103(1)~103(8)、103(n)‧‧‧犧牲膜
105‧‧‧第2絕緣膜
106‧‧‧通道孔
107‧‧‧保護膜
108‧‧‧積層膜[(閘極電極間絕緣膜-電荷陷阱膜-隧道絕緣膜)]
109、110‧‧‧通道膜
111、111(1)~111(8)、111(1)‧‧‧空隙
112、112(1)~112(8)、112(o)‧‧‧導電膜
113‧‧‧第1氣體供給源
113a‧‧‧第1氣體供給管
115、125、135‧‧‧質量流量控制器(MFC)
116、126、136‧‧‧閥
120‧‧‧第3絕緣膜
121‧‧‧接觸孔
122‧‧‧接觸插塞膜
123‧‧‧第2氣體供給源
123a‧‧‧第2氣體供給管
133‧‧‧第3氣體供給源(惰性氣體供給源)
133a‧‧‧第3氣體供給管
180a、180b‧‧‧遠程電漿單元(RPU)
200、200a、200b、200c、200d‧‧‧基板處理裝置
201‧‧‧處理室(處理空間)
202‧‧‧處理容器
202a‧‧‧上部容器(上部處理容器)
202b‧‧‧下部容器
203‧‧‧移載室
204‧‧‧分隔構件
207‧‧‧頂起銷
208‧‧‧頂起銷位置調整部
208a‧‧‧驅動部
208b‧‧‧頂起銷支撐部
208c‧‧‧接地
210‧‧‧基板支撐部(基板載置台)
211‧‧‧載置面
212‧‧‧載置台(支撐台)
213‧‧‧加熱器
214‧‧‧貫通孔
217‧‧‧軸
218‧‧‧升降機構
219‧‧‧波紋管
221‧‧‧第1排氣口
223‧‧‧真空泵
224‧‧‧排氣管
227‧‧‧壓力調整器
228‧‧‧壓力調整器
231‧‧‧蓋
232‧‧‧緩衝室
233‧‧‧絕緣塊
234‧‧‧簇射頭
234a‧‧‧孔
241‧‧‧氣體導入口
242‧‧‧共通氣體供給管
244a‧‧‧分散板
244b‧‧‧第1電極(第1電極部)
251‧‧‧整合器
252‧‧‧高頻電源部(高頻電源)
254‧‧‧阻抗計
256‧‧‧偏壓電極
257‧‧‧偏壓調整部(偏壓控制部)
260‧‧‧控制器
261‧‧‧CPU
262‧‧‧RAM
263‧‧‧儲存裝置
264‧‧‧I/O埠口
265‧‧‧內部匯流排
267‧‧‧外部儲存裝置
268‧‧‧網路
269‧‧‧輸入輸出裝置
270‧‧‧顯示畫面
274‧‧‧第2控制部
285‧‧‧發送接收部
400‧‧‧溫度控制部
401‧‧‧溫度感測器
500‧‧‧上位裝置
1480‧‧‧基板搬入搬出口
1481‧‧‧第2排氣口(排氣管)
1482‧‧‧排氣管
1490、1490a、1490b、1490c、1490d‧‧‧閘閥
2000‧‧‧基板處理系統
2001‧‧‧POD(閘盒)
2100‧‧‧IO平台
2200‧‧‧大氣搬送室
2220‧‧‧大氣搬送機器人
2300‧‧‧裝載鎖定室(L/L)
2400‧‧‧真空搬送室
2401‧‧‧第2加熱部
2700‧‧‧真空搬送機器人
2800‧‧‧臂部
2900‧‧‧鑷子
T‧‧‧保持高度
圖1係實施形態之基板之處理狀態之概略圖。
圖2係實施形態之基板之處理狀態之概略圖。
圖3係實施形態之基板之處理狀態之概略圖。
圖4係實施形態之半導體裝置製造流程之概略圖。
圖5係實施形態之基板處理裝置之概略圖。
圖6係實施形態之氣體供給部之概略圖。
圖7係實施形態之控制部之概略圖。
圖8係實施形態之參數設定流程之概略圖。
圖9係實施形態之基板處理步驟流程之概略圖。
圖10係表示實施形態之基板、頂起銷、及基板載置台之位置關係之圖。
圖11係實施形態之裝置參數表格之概略圖。
圖12係表示實施形態之裝置參數與不良情況之關係之模型圖。
圖13係表示實施形態之裝置參數與不良情況之關係之模型圖。
圖14係實施形態之裝置參數表格之概略圖。
圖15係實施形態之基板處理裝置之概略圖。
圖16係實施形態之基板處理系統之概略圖。
圖17係實施形態之裝置參數表格之概略圖。
以下，對本發明之實施形態進行說明。
使用圖1~圖4，對半導體裝置之製造步驟之一步驟進行說明。於圖4所示之步驟中，形成三維地構成電極之三維構造之半導體裝置(半導體元件)。該半導體裝置係如圖3所示，形成之膜具有於基板100上交替地積層絕緣膜102與導電膜112之多層構造。以下，使用圖1、圖2、圖3、圖4對構造與製造步驟之一步驟進行說明。
於作為基板之半導體晶圓(晶圓)100，形成有共通源極線(CSL，Common Source Line)101。於積層絕緣膜形成步驟S102中，於基板100上積層絕緣膜102與犧牲膜103。絕緣膜102係由氧化矽(SiO)膜構成。SiO膜係將基板100加熱至既定溫度，並且將以矽成分為主成分之含矽氣體與以氧成分為主成分之含氧氣體供給至基板100上而形成。
犧牲膜103係於下述犧牲膜去除步驟S110中被去除者，相對於絕緣膜102具有蝕刻選擇性。具有蝕刻選擇性係表示當暴露於蝕刻液時，犧牲膜被蝕刻而絕緣膜102不被蝕刻之性質。犧牲膜103例如由氮化矽(SiN)膜構成。SiN膜係將基板100加熱至既定溫度，並且將以矽成分為主成分之含矽氣體與以氮成分為主成分之含氮氣體供給至基板100上而形成。犧牲膜103例如由氮化矽(SiN)膜構成。
[積層絕緣膜形成步驟S102]
藉由交替地形成絕緣膜102(m)與犧牲膜103(n)既定次數，形成圖1記載之積層絕緣膜102、103。於本實施形態中，交替地形成8層絕緣膜102(絕緣膜102(1)…絕緣膜(m)…絕緣膜102(8))、及8層犧牲膜103(犧牲膜103(1)…犧牲膜(n)…犧牲膜103(8))。再者，絕緣膜102(m)自下方起依序構成有絕緣膜102(1)、絕緣膜102(2)、絕緣膜102(3)、…絕緣膜102(8)。再者，犧牲膜103(n)自下方起依序構成有犧牲膜103(1)、犧牲膜103(2)、…、犧牲膜103(8)。再者，此處，分別各形成8層絕緣膜102與犧牲膜103，但並不限定於此，亦可增加至16、25、32、48、50、64、72…。
[第二絕緣膜形成步驟S104]
於最上部之犧牲膜103(8)之上，形成第2絕緣膜(亦簡稱為絕緣膜)105。第2絕緣膜105係以與絕緣膜102同樣之方法形成者。以較絕緣膜102更厚之膜構成。
[孔形成步驟S106]
繼而，對積層絕緣膜102、103及第2絕緣膜105實施孔形成步驟S106，形成複數個通道孔106。
[孔填充步驟S108]
於形成通道孔106後，進行孔填充步驟S108。藉此，於通道孔106內，自孔之最外周起形成保護膜107、積層膜[(閘極電極間絕緣膜-電荷陷阱膜-隧道絕緣膜)]108、及通道膜109、110。再者，通道 膜109、110係以與CSL 101連接之方式構成。
[犧牲膜去除步驟S110]
對此種基板100a進行蝕刻犧牲膜103之步驟。藉此，形成圖1之狀態B所示之基板100b。基板100b被去除犧牲膜103，於曾形成有犧牲膜103之位置形成空隙111(1)。此處，自下方起依序形成空隙111(1)、空隙111(2)、…空隙111(1)…、空隙111(8)。
[導電膜形成步驟S112]
其次，對圖1之基板狀態B所示之基板100b實施導電膜形成步驟S112，於空隙111形成作為電極之導電膜112。將實施導電膜形成步驟S112後之基板100c表示於圖2。導電膜例如由鎢等構成。此處，導電膜112(o)自下方起依序構成有導電膜112(1)、導電膜112(2)、…導電膜112(o)…、導電膜112(8)。
[第3絕緣膜形成步驟S114]
其次，對圖2之基板狀態C所示之基板100c形成第3絕緣膜120。將實施第3絕緣膜形成步驟S114後之基板100d表示於圖2。第3絕緣膜120係以與絕緣膜102及第2絕緣膜105同樣之方法形成。
[接觸孔形成步驟S116]
其次，對圖2之基板狀態D所示之基板100d，於第3絕緣膜120形成接觸孔121。將形成有接觸孔121之基板100e之狀態表示為圖3之基板狀態E。
[接觸膜形成步驟S118]
其次，對圖3之基板狀態E所示之基板100e，以圖3F之方式形成接觸插塞膜122。接觸插塞膜122係以將接觸孔121內填埋，與通道膜110電性連接之方式形成。再者，接觸插塞膜122例如由含有鎢(W)之膜構成。
如此，形成半導體元件。再者，圖3之基板狀態F所示之構成並非表示最終之半導體元件構造，而是表示半導體元件之形成中途之狀態。
發現藉由上述任一步驟形成之基板、及使用經該等步驟形成之基板100進行之處理步驟中，至少會產生以下1)~5)之任一課題。1)於積層絕緣膜形成中，隨著積層絕緣膜之層數變多，下述基板處理裝置之升溫步驟、處理步驟、降溫步驟中之基板之應變變大。2)隨著積層絕緣膜之層數變多，基板之應變變大，通道孔106內之填充密度降低。3)隨著積層絕緣膜之層數變多，基板之應變變大，保護膜107及電荷陷阱膜108之通道孔106之上端至下端之膜厚之均勻性降低。4)隨著積層絕緣膜之層數變多，基板之應變變大，於對基板100c上形成接觸插塞膜時，基板之應變變大。5)於進行電漿處理之情形時，基板100之充電(帶電)量增加，產生充電損傷，對下述基板支撐部210之貼附強度增大。
再者，形成於基板100之絕緣膜102之層數越多則該等課題越顯著地顯現。
發明者等人專心地進行了研究，結果發現：藉由於下 述基板處理裝置中，基於基板資料及下述裝置參數資料之任一者或兩者調整基板100之升溫速率及降溫(冷卻)速率，可抑制產生於該等基板之應變，形成均勻之膜。以下，對實現該等之基板處理裝置之構造、及基板處理步驟進行說明。
首先，使用圖5、圖6、圖7對基板處理裝置之構造進行說明。
(基板處理裝置)
基板處理裝置200具備處理容器202。處理容器202構成為例如橫截面為圓形且扁平之密閉容器。於處理容器202內，形成有對作為基板之矽晶圓等基板100進行處理之處理室201、及移載室203。處理容器202由上部容器202a及下部容器202b構成。於上部容器202a與下部容器202b之間設置有分隔構件204。將構成被上部處理容器202a包圍、且較分隔構件204更上方之空間的腔室稱為處理室201，將構成被下部容器202b包圍、且較分隔構件204更下方之空間的腔室稱為移載室203。
於下部容器202b之側面，設置有鄰接於閘閥1490之基板搬入搬出口1480，基板100經由基板搬入搬出口1480於與下述(圖16中記載之)真空搬送室2400之間移動。於下部容器202b之底部，設置有複數個頂起銷207。再者，頂起銷207既可固定設置於下部容器202b之底部，亦可如圖4所示，以貫通下部容器202b之底部且連接於頂起銷位置調整部208之方式構成。頂起銷位置調整部208由驅動部208a、及頂起銷支撐部208b構成。驅動部208a亦可構成為可於與下述控制器260之間發送接收頂起銷207之高度資料(位置資料)。 再者，頂起銷207與基板100直接接觸，因此較理想為例如以石英或氧化鋁等材質形成。又，頂起銷207之高度資料亦可為下述裝置參數之一。
頂起銷位置調整部208亦可構成為連接於接地208c。藉由將頂起銷207連接於接地電位，於基板100帶電之情形時，可藉由頂起銷207對基板100進行除電。再者，於該情形時，頂起銷207較佳為由導電性之材料構成。藉由以導電性之材料構成，可提升除電性能。
於處理室201內，設置有支撐基板100之基板支撐部210。基板支撐部210主要具有載置基板100之載置面211、於表面具有載置面211之載置台212、及作為加熱部之加熱器213。於基板載置台212，於與頂起銷207對應之位置分別設置有供頂起銷207貫通之貫通孔214。又，於基板載置台212，亦可設置有對基板100及處理室201施加偏壓之偏壓電極256。此處，於加熱器213連接有溫度控制部400，藉由溫度控制部400控制加熱器213之溫度。再者，加熱器213之溫度資料係藉由設置於加熱器213附近之溫度感測器401進行測定，並藉由溫度控制部400進行類比/數位轉換而生成。構成為可將溫度資料自溫度控制部400發送至控制器260。又，偏壓電極256構成為連接於偏壓調整部257，且可藉由偏壓調整部257而調整偏壓。又，偏壓調整部257構成為可於與控制器260之間發送接收偏壓資料。再者，亦可構成為調整偏壓調整部257以使基板100不帶電。例如，於基板100帶負電位之情形時，以使偏壓電極256成為負電位之方式控制電力。
基板載置台212藉由軸217支撐。軸217貫通處理容器 202之底部，進而於處理容器202之外部連接於升降機構218。藉由使升降機構218運作而使軸217及支撐台212升降，可使載置於基板載置面211上之基板100升降。再者，軸217下端部周圍被波紋管219覆蓋，處理室201內保持為氣密。再者，升降機構218構成為可於與控制器260之間發送接收基板載置台212之高度資料(位置資料)。再者，基板載置台212之位置構成為可設定至少2個以上，較佳為構成為可靈活地設定多點。例如基板處理位置、基板搬入位置、基板搬出位置、升溫位置、降溫位置。再者，基板載置台212之高度資料亦可為下述裝置參數之一。基板載置台212之高度例如為下部容器202b之底面至基板載置台212之上表面距離。
此處，將搬送基板100時之基板100與基板載置台212之位置關係表示於圖10。如圖10所示，基板載置台212於將基板100朝移載室203之內外搬送時移動至晶圓移載位置，於基板100之處理時移動至圖5所示之處理位置(晶圓處理位置)。
具體而言，當使基板載置台212下降至晶圓移載位置時，頂起銷207之上端部自基板載置面211之上表面突出，頂起銷207自下方支撐基板100。又，當使基板載置台212上升至晶圓處理位置時，頂起銷207自基板載置面211之上表面埋沒，基板載置面211自下方支撐基板100。
再者，於構成為設置有頂起銷位置調整部208，而可使頂起銷207升降之情形時，既可固定基板載置台212，僅藉由頂起銷207調整基板100與基板載置台212之距離，亦可使頂起銷207與基板載置台212兩者移動，調整基板100與基板載置台212之距離。
(氣體排出部)
於處理室201(上部容器202a)之側面側，設置有作為將處理室201之環境氣體排出之第1排氣部的第1排氣口221。於第1排氣口221連接有排氣管224，於排氣管224依序串列連接有將處理室201內控制為既定壓力之APC(Automatic Pressure Controller，自動壓力控制器)等壓力調整器227及真空泵223。主要藉由第1排氣口221、排氣管224、壓力調整器227構成第一排氣部(排氣管線)。再者，真空泵223亦可作為第一排氣部之構成。再者，本發明中，僅記為「排氣部」之構成意為第一排氣部。又，於移載室203之側面側，設置有將移載室203之環境氣體排出之第2排氣口1481。又，於第2排氣口1481設置有排氣管1482。於排氣管1482設置有壓力調整器228，構成為可將移載室203內之壓力排出為既定壓力。又，亦可經由移載室203將處理室201內之環境氣體排出。又，壓力調整器227構成為可與控制器260發送接收壓力資料及閥開度之資料。又，真空泵223構成為可將泵之ON/OFF(開啟/關閉)資料及負載資料等發送至控制器260。
(氣體導入口)
於設置於處理室201之上部之簇射頭234之上表面(頂壁)設置有蓋231。於蓋231設置有用以對處理室201內供給各種氣體之氣體導入口241。連接於作為氣體供給部之氣體導入口241之各氣體供給單元之構成將於下文敍述。
(氣體分散單元)
作為氣體分散單元之簇射頭234具有緩衝室232、及分散板244a。再者，分散板244a亦可構成為作為活化部之第1電極244b。於分散板244a設置有複數個將氣體分散供給至基板100之孔234a。簇射頭234設置於氣體導入口241與處理室201之間。自氣體導入口241導入之氣體供給至簇射頭234之緩衝室232(亦稱為分散部)，並經由孔234a供給至處理室201。
再者，於將分散板244a構成為第1電極244b之情形時，第1電極244b由導電性之金屬構成，構成為用以激發處理室201內之氣體之活化部(激發部)之一部分。構成為可對第1電極244b供給電磁波(高頻電力或微波)。再者，於以導電性構件構成蓋231時，於蓋231與第1電極244b之間設置有絕緣塊233，成為將蓋231與第1電極部244b之間絕緣之構成。
(活化部(電漿生成部))
對設置有作為活化部之第1電極244b之情形時之構成進行說明。於作為活化部之第1電極244b連接有整合器251及高頻電源部252，構成為可供給電磁波(高頻電力或微波)。藉此，可使供給至處理室201內之氣體活化。又，第1電極244b構成為可生成電容耦合型之電漿。具體而言，第1電極244b形成為導電性之板狀，以被上部容器202a支撐之方式構成。活化部至少由第1電極244b、整合器251、高頻電源部252構成。再者，亦可於第1電極244b與高頻電源252之間設置阻抗計254。藉由設置阻抗計254，可基於所測定之阻抗而對整合器251、高頻電源252進行反饋控制。又，高頻電源252構成為可與控制器260發送接收電力資料，整合器251構成為可與控 制器260發送接收整合資料(行進波資料、反射波資料)，阻抗計254構成為可與控制器260發送接收阻抗資料。
(氣體供給部)
於氣體導入口241連接有共通氣體供給管242。共通氣體供給管242於管之內部連通，自共通氣體供給管242供給之氣體經由氣體導入口241供給至簇射頭234內。
於共通氣體供給管242連接有圖6所示之氣體供給部。氣體供給部連接有第1氣體供給管113a、第2氣體供給管123a、及第3氣體供給管133a。
自包含第1氣體供給管113a之第1氣體供給部主要供給含有第1元素之氣體(第1處理氣體)。又，自包含第2氣體供給管123a之第2氣體供給部主要供給含有第2元素之氣體(第2處理氣體)。又，自包含第3氣體供給管133a之第3氣體供給部主要供給含有第3元素之氣體。
(第1氣體供給部)
於第1氣體供給管113a，自上游方向起依序設置有第1氣體供給源113、作為流量控制器(流量控制部)之質量流量控制器(MFC)115、及作為開閉閥之閥116。
自第1氣體供給管113a，經由MFC 115、閥116、共通氣體供給管242而對簇射頭234供給含有第1元素之氣體。
含有第1元素之氣體為處理氣體之一。含有第1元素之氣體為含金屬氣體，例如為包含鎢(W)之氣體。具體而言為六氟化 鎢(WF6)氣體。
第1氣體供給部主要由第1氣體供給管113a、MFC 115、閥116構成。
進而，亦可認為第1氣體供給部包含第1氣體供給源113、使第1氣體活化之遠程電漿單元(RPU)180a之任一者或兩者。
(第2氣體供給部)
於第2氣體供給管123a，自上游方向起依序設置有第2氣體供給源123、MFC 125、閥126。
自第2氣體供給管123a，經由MFC 125、閥126、共通氣體供給管242對簇射頭234內供給含有第2元素之氣體。
含有第2元素之氣體為處理氣體之一。含有第2元素之氣體為包含氫(H)之氣體，例如為甲矽烷(SiH4)氣體、氫(H2)氣等氣體。
第2氣體供給部主要由第2氣體供給管123a、MFC 125、閥126構成。
進而，亦可認為第2氣體供給部包含第2氣體供給源123、使第2氣體活化之遠程電漿單元(RPU)180b之任一者或兩者。
(第3氣體供給部)
於第3氣體供給管133a，自上游方向起依序設置有第3氣體供給源133、MFC 135、閥136。
自第3氣體供給管133a，經由MFC 135、閥136、共通氣體供給管242對簇射頭234供給惰性氣體。
惰性氣體為不易與第1氣體反應之氣體。惰性氣體例如為氮(N2)氣、氬(Ar)氣、氦(He)氣等氣體。
第3氣體供給部主要由第3氣體供給管133a、MFC 135、閥136構成。
此處，構成第1氣體供給部、第2氣體供給部、第3氣體供給部之各者之MFC、閥、(氣化器)、(RPU)係構成為可與控制器260進行發送接收，分別發送接收以下資料。MFC：流量資料、閥：開度資料、(氣化器：氣化量資料)、(RPU：電力資料)。
(控制部)
如圖5所示般，基板處理裝置200具有控制基板處理裝置200之各部之動作之控制器260。
將控制器260之概略構成圖、以及第2控制部274、網路268、上位裝置500等之連接構成圖表示於圖7。作為控制部之控制器260構成為具備CPU(Central Processing Unit，中央處理單元)261、RAM(Random Access Memory，隨機存取記憶體)262、儲存裝置263、及I/O(Input/Output，輸入/輸出)埠口264之電腦。RAM 262、儲存裝置263、I/O埠口264構成為可經由內部匯流排265而與CPU 261進行資料交換。構成為可於控制器260連接例如構成為觸控面板等之輸入輸出裝置269、外部儲存裝置267、發送接收部285等。輸入輸出裝置269亦可構成為還包含作為報告基板處理裝置200之狀態、自第2控制部274接收之資料之報告部(顯示部)的顯示畫面270。
儲存裝置263例如由快閃記憶體、HDD(Hard Disk Drive，硬碟驅動器)等構成。於儲存裝置263內，以可讀出的方式儲 存有控制基板處理裝置之動作之控制程式、記載有下述基板處理之程序及條件等之製程配方、至設定對基板100之處理所使用之製程配方之過程中產生的運算資料及處理資料等。再者，製程配方係以可使控制器260執行下述基板處理步驟中之各程序並獲得既定結果之方式進行組合者，作為程式發揮功能。以下，亦將該製程配方及控制程式等統稱為程式。再者，於本說明書中，於使用程式一詞之情形時，存在僅包含製程配方單體之情形、僅包含控制程式單體之情形、或包含其兩者之情形。又，RAM 262構成為暫時保持藉由CPU 261讀出之程式、運算資料、處理資料等資料之記憶體區域(工作區域)。
I/O埠口264連接於閘閥1490、升降機構218、溫度控制部400、壓力調整器227、228、真空泵223、整合器251、高頻電源部252、MFC 115、125、135、閥116、126、136、驅動部208a、偏壓控制部257等。又，亦可還連接於阻抗計254、RPU 180a、180b、真空搬送機器人2700(下述)、大氣搬送機器人2220(下述)等。再者，本發明中之連接包含各部以物理纜線相連之意義，亦包含可直接或間接地發送/接收各部之信號(電子資料)之意義。
作為運算部之CPU 261構成為讀出並執行來自儲存裝置263之控制程式，並且根據來自輸入輸出裝置269之操作指令之輸入等而自儲存裝置263讀出製程配方。又，構成為可對自發送接收部285輸入之設定值與儲存裝置263中儲存之製程配方或控制資料進行比較、運算而計算出運算資料。又，構成為可根據運算資料執行對應之處理資料(製程配方)之決定處理等。而且，CPU 261構成為依照所讀出之製程配方之內容，控制閘閥1490之開閉動作、升降 機構218之升降動作、驅動部208a之升降動作、對溫度控制部400之電力供給動作、藉由溫度控制部400進行之基板載置台212之溫度調整動作、壓力調整器227、228之壓力調整動作、真空泵223之開啟關閉控制、藉由MFC 115、125、135進行之氣體流量控制動作、RPU 180a、180b之氣體之活化動作、藉由閥116、126、136進行之氣體之開啟關閉控制、整合器251之電力之整合動作、高頻電源部252之電力控制、偏壓控制部257之控制動作、基於阻抗計254所測定之測定資料之整合器251之整合動作、以及高頻電源252之電力控制動作等。當進行各構成之控制時，CPU 261內之發送接收部藉由發送/接收依照製程配方之內容之控制資訊進行控制。
再者，控制器260並不限定於構成為專用電腦之情形，亦可構成為通用電腦。例如藉由準備儲存有上述程式(資料)之外部儲存裝置(例如磁帶、軟碟、或硬碟等磁碟、CD(Compact Disc，光碟)或DVD(Digital Versatile Disc，數位多功能光碟)等光碟、MO(Magneto-Optical disk，磁光碟)等磁光碟、USB(Universal Serial Bus，通用串列匯流排)記憶體或記憶卡等半導體記憶體)267，並使用該外部儲存裝置267於通用電腦中安裝程式等，而可構成本實施形態之控制器260。再者，用以對電腦供給程式之手段並不限定於經由外部儲存裝置267供給之情形。例如，亦可使用發送接收部285及網路268(網際網路或專用線路)等通信手段，不經由外部儲存裝置267地供給程式(資料)。再者，儲存裝置263或外部儲存裝置267構成為電腦可讀取之記錄媒體。以下，亦將該等統稱為記錄媒體。再者，於本說明書中，於使用記錄媒體一詞之情形時，存在僅包含儲存裝置263單體之情形、僅包含外部儲存裝置267單體之情形、或包含其 等兩者之情形。
(2)基板處理步驟
其次，使用圖8、圖9、圖10、圖11、圖12、圖14，對基板處理步驟例進行說明，該基板處理步驟例包含以下步驟而作為半導體裝置(半導體元件)之製造步驟之一步驟：基於上述基板資料而設定基板處理裝置之各部之裝置參數，變更基板之升溫速率，對基板進行加熱之步驟；以及於基板上成膜後，基於基板資料，變更基板之降溫速率而對基板進行冷卻之步驟。
<參數設定步驟>
首先，使用圖8對基板處理裝置之各部之裝置參數設定步驟進行說明。裝置參數設定步驟具有基板資料獲取步驟S200、資料比較步驟S202、及參數之變更判定步驟S203，根據參數變更判定步驟S203之判定內容，不變更裝置參數地結束或進行參數變更步驟S205後結束。
<基板資料獲取步驟S200>
首先，進行獲取隨附於藉由基板處理裝置200進行處理之基板100之基板資料的步驟。此處，基板資料係表示基板100之狀態之資料、形成於基板100之元件之製品名資料、藉由基板處理裝置200進行之處理步驟名資料、形成於基板100之層數、及形成於基板100之元件構造等。該基板資料之獲取係藉由經由網路268接收自上位裝置500、或第2控制部274、其他基板處理裝置200發送之基板資料而 進行。再者，亦可自操作基板處理裝置200之操作者對輸入輸出裝置269輸入之資料獲取。與所獲得之基板資料對應之裝置參數資料係基於基板資料之內容儲存於圖11所圖示之表格內設定值1~設定值5所表示之欄位中之一者。
<裝置資料獲取步驟S201>
於執行下一資料比較步驟S202前，進行裝置資料獲取步驟S201。於裝置資料獲取步驟S201中，獲取設置於基板處理裝置200之各部之當前之設定參數資料。當前之設定參數資料既可自各部讀出，亦可讀出RAM 262或儲存裝置263中記錄之資料。所讀出之資料係儲存於圖11所示之表格中當前設定之表格。
<資料比較步驟S202>
於資料比較步驟S202中，藉由CPU 261對與圖11所示之基板資料對應之裝置參數資料與當前設定值進行比較運算。
<參數變更判定S203>
資料比較步驟S202進行比較運算後，進行變更判定步驟。若資料比較步驟S202進行比較運算之結果為與基板資料對應之裝置參數資料與當前設定值不存在差異，則設為設定無須變更(No(否)判定)，使處理結束。於裝置參數資料與當前設定值存在差異之情形時，設為設定需要變更(Yes(是)判定)，進行參數變更步驟S205。再者，亦可於執行參數變更步驟S205前進行變更報告步驟S204。
<變更報告步驟S204>
於變更報告步驟S204中，針對基板處理裝置200之各部之參數，報告需要變更之主旨。具體而言，藉由將需要變更之訊息(資料)發送至顯示畫面270、第2控制部274、及上位裝置500之至少任一者而進行。
<參數變更步驟S205>
於參數變更步驟S205中，以與所接收之基板資料對應之裝置參數資料作為新設定資料，更新基板處理裝置200各部之設定值。即，將與基板資料對應之裝置參數資料設定為基板處理裝置200之構成要素之新裝置參數。
如此，進行基板處理裝置200各部之設定。再者，變更升溫速率之設定資料亦可於下述第1升溫步驟S302a與第2升溫步驟S302b中設為不同之設定。
此處，藉由圖11而對第1升溫步驟S302a所設定之設定值與基板資料進行說明。如圖11所示，基板資料例如為與形成於基板100之多層構造膜相關之資料。具體而言為層數、構造、製程配方等之至少任一者。於基板處理裝置200之儲存裝置263中保存有與基板資料對應之設定值。此處，表示設定有設定值1~設定值5之例。例如，於基板100之升溫速率較高之情形時，存在基板100或形成於基板100上之膜發生應變等不良情況之課題。該課題隨著多層構造膜之層數變多而變得顯著。於圖11中，表示以基板資料作為層數資料，根據基板資料變更升溫速率之設定例。再者，圖11之左側表示使升溫速率變高之設定例，右側表示使升溫速率變小之設定例。如 圖11所示，對升溫速率產生影響之參數例如有基板100之保持高度T、頂起銷待機時間、移載時間、惰性氣體流量、處理室壓力、惰性氣體種類等。再者，如圖10所示，保持高度T意為基板100與基板載置台210之表面之距離。存在保持高度T變大則升溫速率變小，保持高度T變小則升溫速率變大的關係。如圖10所示，頂起銷保持時間意為於頂起銷207上保持基板100之時間。移載時間意為將基板100自頂起銷207轉移至基板載置台210為止之時間。存在移載時間變長則升溫速率變小，移載時間變短則升溫速率變大的關係。
於將升溫速率間接地視為基板溫度之情形時，存在如圖12所示之關係。圖12係表示基板100未產生不良情況之區域(OK區域)與基板100產生不良情況之區域(NG區域)所造成之基板溫度與頂起銷保持時間之關係的模型圖。於圖12中，以形成於基板100之層為64層之情形為基準(實線)。於將形成於基板100之層數增加至96層之情形時，NG區域轉移至96層之虛線。相反地，於48層之情形時，OK區域轉移至48層之一點鏈線。如該圖所示，存在於層數增加之情形時OK區域變小之關係。因此，於變更基板溫度之情形時，必須亦變更裝置參數。再者，此處之基板溫度設想為約300℃~800℃之中溫~高溫區域。於室溫~300℃左右之低溫區域，如圖13所示，曲線(特性)改變。其原因在於向基板100之熱傳導之主要因素因溫度區域發生變化。於中溫~高溫下，除熱傳導以外，由於藉由輻射熱、經由處理室201內存在之氣體之加熱等多種因素進行加熱，故基板100之表面與背面相對均勻地被加熱。另一方面，於低溫區域，輻射熱、及經由處理室201內存在之氣體之加熱之效果變低，來自基板100之熱傳導成為主要因素，故於低溫側基板100產生 熱分佈，成為膜容易產生應變之環境。如此，曲線(特性)變化。再者，於低溫區域，處於與圖12所示之曲線左右對稱之關係，因此只要將圖11所示之設定值反轉使用即可。例如，於提高升溫速率之情形時，只要靠近右側所示之設定值5即可。
其次，藉由圖14對第2升溫步驟S302b所設定之設定值與基板資料進行說明。如圖14所示，第2升溫步驟S302b可變更之參數主要為惰性氣體流量、處理室壓力、惰性氣體種類。第2升溫步驟S302b所設定之設定值可設定為與第1升溫步驟S302a相同之值，亦可設定為不同之值。例如，亦可構成為於選擇設定值4作為第1升溫步驟中之設定值之情形時，使第2升溫步驟之設定值4之值較第1升溫步驟之設定4增加。藉由以此種方式設定，可使第2升溫步驟S302b之升溫速率大於第1升溫步驟S302a之升溫速率，可縮短升溫時間。又，亦可構成為如設定值5，使第2升溫步驟S302b之升溫速率變得較第1升溫步驟S302a之升溫速率小。藉由以此種方式進行設定，可抑制基板100及形成於基板100上之膜之應變。
再者，各升溫步驟之升溫速率(裝置參數)係以使基板100之表面溫度與基板100之背面之溫度之差成為既定溫度之方式進行設定。
<基板處理步驟>
其次，使用圖9對基板處理步驟進行說明。
<基板搬入步驟S301>
於進行成膜處理時，首先，將基板100搬入處理空間201。具體 而言，藉由升降機構218使基板支撐部210下降，成為頂起銷207自貫通孔214於基板支撐部210之上表面側突出之狀態。例如為圖10所示之狀態。又，將處理空間201內及移載室203調整至既定壓力後，開放閘閥1490，自閘閥1490將基板100載置於頂起銷207上。於將基板100載置於頂起銷207上後，關閉閘閥1490，藉由升降機構218使基板支撐部210上升至既定位置，藉此將基板100自頂起銷207朝基板支撐部210載置。繼而，亦可以使處理空間201內成為既定壓力(真空度)之方式經由排氣管224及排氣管1481之任一者或兩者對處理空間201內進行排氣。此時，基於壓力感測器(未圖示)所測量之壓力值，對壓力調整器227之閥開度與壓力調整器228之閥開度之任一者或兩者進行反饋控制。
<升溫步驟S302>
基板100之升溫至少分2階段進行。進行第1階段之升溫(第1升溫步驟S302a)後，進行第2階段之升溫(第2升溫步驟S302b)。
(第1升溫步驟S302a)
第1升溫步驟S302a係於以頂起銷207保持基板100，使其與基板載置台210分開之狀態下進行。此時之升溫速率係如上所述於基於基板資料變更裝置參數之狀態下進行。當基板100升溫至既定溫度後、或經過既定時間後，使頂起銷207下降或使基板載置台210上升。藉由該動作，將基板100自頂起銷207移載至基板載置台210，開始第2升溫步驟S302b。
(第2升溫步驟S302b)
於第2升溫步驟S302b中，於藉由基板載置台210支撐基板100之狀態下保持既定時間。保持既定時間後、或基板100達到既定溫度後，進行下一成膜步驟S303。如此，藉由使基板100之升溫速率變化而使基板100升溫，即便為具有多層積層構造之基板100，亦可抑制基板100及形成於基板100上之構造發生應變之情形。
再者，此時之加熱器213之溫度係以成為100~700℃、較佳為300~500℃之範圍內之固定溫度之方式進行設定。加熱器213之溫度係以至少於成膜步驟S303期間將基板100之溫度保持為既定溫度之方式進行控制。具體而言，基於溫度感測器401所檢測之溫度資料，以使基板載置台210成為既定溫度之方式對供給至加熱器213之電力進行反饋控制。
<成膜步驟S303>
於成膜步驟S303中，具有下述第1氣體供給步驟S304、沖洗步驟S305、第2氣體供給步驟S306、及沖洗步驟S307。再者，此處，表示串列地進行該等步驟之例，但亦可以第1氣體供給步驟S304與第2氣體供給步驟S306之執行期間之一部分重疊之方式並列進行。再者，於並列執行第1氣體供給步驟S304與第2氣體供給步驟S306之情形時，既可並列進行沖洗步驟S305與沖洗步驟S307，亦可省略其中一沖洗步驟。
<第1氣體供給步驟S304>
於第1氣體供給步驟S304中，自第1氣體供給部對處理室201內 供給作為第1氣體(處理氣體)之WF6氣體。具體而言，以MFC 115對自第1氣體供給源113供給之WF6氣體進行流量調整後，將其供給至基板處理裝置200。經流量調整之WF6氣體通過緩衝室232，自簇射頭234之氣體供給孔234a供給至減壓狀態之處理室201內。又，以持續藉由排氣系統進行處理室201內之排氣使處理室201內之壓力成為既定壓力範圍(第1壓力)之方式進行控制。此時，對基板100供給WF6氣體。WF6氣體係以既定壓力(第1壓力：例如為10Pa以上且1000Pa以下)供給至處理室201內。如此，對基板100供給WF6氣體。藉由供給WF6氣體，於基板100上形成含鎢層。
<沖洗步驟S305>
於基板100上形成含鎢層後，關閉閥116，停止供給WF6氣體。藉由停止第1氣體，將處理室201中存在之第1氣體、及緩衝室232中存在之處理氣體自第1排氣部排出，藉此進行沖洗步驟S305。
又，亦可構成為於沖洗步驟S305中，不僅僅進行排氣(抽真空)以將氣體排出，還藉由自惰性氣體供給源133供給惰性氣體將殘留氣體擠出而進行排出處理。於該情形時，打開閥136，以MFC 135進行惰性氣體之流量調整。又，亦可組合進行抽真空與惰性氣體之供給。又，亦可構成為交替地進行抽真空與惰性氣體之供給。
經過既定時間後，關閉閥136，停止供給惰性氣體。再者，亦可保持打開閥136而持續進行惰性氣體之供給。
<第2氣體供給步驟S306>
沖洗步驟S304後，自第2氣體供給部對處理室201內供給作為第 2氣體(亦稱為處理氣體或反應氣體)之SiH4氣體。具體而言，打開閥126，經由氣體導入口241、緩衝室232、複數個孔234a對處理室201內供給SiH4氣體。
此時，以使SiH4氣體之流量成為既定流量之方式調整MFC 125。再者，SiH4氣體之供給流量例如為1sccm以上且10000sccm以下。
當將SiH4氣體供給至形成於基板100上之含鎢層時，含鎢層被改質，形成既定厚度之W層。具體而言，藉由將含鎢層所包含之氟(F)還原而形成W層。
<沖洗步驟S307>
藉由與沖洗步驟S305同樣之動作進行沖洗步驟S307。例如將處理室201內存在之第2氣體、及緩衝室232內存在之第2氣體藉由停止供給第2氣體並自排氣部排出而進行沖洗步驟S307。又，亦可對緩衝室232與處理室201供給沖洗氣體以進行沖洗。
<判定步驟S308>
沖洗步驟S307結束後，控制器260判定上述成膜步驟S303(S304~S307)是否已執行既定循環數n。即，判定是否已於基板100上形成所需之厚度之W層。藉由以上述步驟S304~S307作為1循環，進行該循環至少1次以上，而可於基板100上形成既定膜厚之W膜。
於判定步驟S308中，成膜步驟S303未執行既定次數時(No判定時)，反覆進行成膜步驟S303，於已實施既定次數時(Yes判 定時)，結束成膜步驟S303，執行降溫步驟S309。
<降溫步驟S309>
判定步驟S308後，於降溫步驟S309，基於基板資料與成膜步驟S303之累計時間資料之任一者或兩者，設定與基板100之降溫(冷卻)速率對應之裝置參數。例如，於基板資料中形成於基板100之層數較多時，設定使降溫速率變小之裝置參數。
再者，降溫速率係與上述升溫速率之裝置參數與基板資料之關係大致相同，因此省略詳細說明。
藉由基於設定之裝置參數進行降溫，可抑制降溫時之基板100之應變。
再者，降溫步驟S309之具體動作為與上述升溫步驟S302相反之程序，因此省略詳細說明。
再者，於將基板100載置於頂起銷207前，亦可如圖15所示，將頂起銷207***基板載置台210之貫通孔214，對頂起銷之前端進行預加熱。如此，藉由事先對頂起銷207進行加熱，可抑制當將基板100自基板載置台210載置於頂起銷207時基板100發生應變之情形。
<基板搬出步驟S310>
於藉由降溫步驟S309使基板100冷卻至既定溫度後，打開閘閥1490，自移載室203將基板100搬出至真空搬送室2400。
如此，進行本發明之基板處理步驟。
以上，對本發明之一實施形態具體地進行了說明，但 本發明並不限定於上述實施形態，可於不脫離其主旨之範圍內進行各種變更。
上述中，記載將基板100搬入移載室203內後之升溫步驟，但並不限定於此。亦可構成為可使用圖16所示之基板處理系統2000事先進行升溫。圖16之基板處理系統2000係對基板100進行處理者，主要由IO平台2100、大氣搬送室2200、裝載鎖定室(L/L，Load Lock)2300、真空搬送室2400、及基板處理裝置200(200a、200b、200c、200d)構成。真空搬送室2400經由閘閥1490(1490a、1490b、1490c、1490d)而與上述移載室203連接。構成為可於IO平台2100載置儲存有複數片基板100之POD(匣盒)2001。於真空搬送室2400內，設置有具有保持基板100之鑷子2900及保持鑷子之臂部2800之真空搬送機器人2700。此處，事先升溫係指例如藉由利用設置於真空搬送室2400之第2加熱部2401於真空搬送室2400內加熱基板100及鑷子2900而進行。藉由於真空搬送室2400內對鑷子2900及基板100事先進行加熱，可抑制當將基板100載置於上述頂起銷207時基板100發生應變或翹曲之情形。再者，於大氣搬送室2200設置有使基板100於IO平台2100上之POD 2001與L/L 2300之間移動之大氣搬送機器人2220。
再者，上述記載了基板100之加熱，但並不限定於此。例如亦可變更對電漿處理後之基板100進行除電之條件。例如若形成於基板100上之層數變多，則基板100上之電容量變多，會產生容易充電之課題。充電會導致產生以下課題。例如基板100貼附於基板支撐部210、及於搬出基板時基板100錯位。形成於基板100之絕緣膜因充電而被破壞。諸如此類。為了應對此種充電，亦可於使頂 起銷207自基板支撐部210突出前追加進行除電之步驟，變更除電時間。例如，如圖17所示，基於基板資料(層數)而變更除電時間。具體而言，可藉由當層數增加時將除電時間設定得較長而實現。
記載了於上述成膜步驟中使用2種氣體進行成膜之例，但亦可為使用1種或3種以上氣體進行之處理。
又，上述記載了成膜處理，但亦可應用於其他處理。例如有改質處理、氧化處理、氮化處理、氮氧化處理、還原處理、氧化還原處理、蝕刻處理、加熱處理等。藉由將該等處理與上述成膜處理步驟置換便可執行各種處理。
又，上述示出了使用含鎢氣體作為第1氣體，使用含氫氣體作為第2氣體形成作為接觸插塞膜之含鎢膜之例，但亦可應用於使用其他氣體進行之成膜。例如，亦可將作為含矽氣體之六氯二矽烷(Si2Cl2，縮寫：HCDS)氣體用作第1氣體，將作為含氧氣體之氧(O2)氣、及/或作為含氮氣體之氨(NH3)氣用作第2氣體，形成上述絕緣膜102、第2絕緣膜105及犧牲膜103。又，可構成為使用含碳氣體、含硼氣體等形成第3絕緣膜120，亦可構成為使用含金屬氣體形成導電膜112。又，亦可藉由其他步驟使用含複數種該等元素之氣體進行成膜。
例如有含Al層、含Zr層、含Hf層、含HfAl層、含ZrAl層、含SiC層、含SiCN層、含SiBN層、含TiN層、含TiC層、含TiAlC層等。
又，上述表示了於一個處理室中對一片基板進行處理之裝置構成，但並不限定於此，亦可為將複數片基板排列於水平方向之裝置。

Claims (20)

  1. 一種半導體裝置之製造方法，其具有：接收包含形成於基板上之元件之層數與構造之任一者或兩者之基板資料的步驟；設定與上述基板資料對應之裝置參數之步驟；於基板載置台之上方支撐與上述基板資料對應之基板之步驟；於自上述基板載置台之表面離開之狀態下，基於上述裝置參數使上述基板升溫的第1升溫步驟；於上述第1升溫步驟後使上述基板載置於上述基板載置台之步驟；及於處理室中處理上述基板之步驟。
  2. 如請求項1之半導體裝置之製造方法，其中，具有於上述第1升溫步驟後將上述基板載置於上述基板載置台而使其升溫之第2升溫步驟，使上述第1升溫步驟中設定之上述裝置參數與上述第2升溫步驟中設定之裝置參數不同。
  3. 如請求項1之半導體裝置之製造方法，其中，上述裝置參數為上述第1升溫步驟中從上述基板至上述基板載置台表面之離開距離及離開時間之任一者或兩者。
  4. 如請求項2之半導體裝置之製造方法，其中，上述裝置參數為上述第1升溫步驟中從上述基板至上述基板載置台表面之離開距離及離開時間之任一者或兩者。
  5. 如請求項1之半導體裝置之製造方法，其中，進而具有基於上述基板資料而對搬送上述基板之鑷子進行加熱之步驟。
  6. 如請求項2之半導體裝置之製造方法，其中，進而具有基於上述基板資料而對搬送上述基板之鑷子進行加熱之步驟。
  7. 如請求項3之半導體裝置之製造方法，其中，進而具有基於上述基板資料而對搬送上述基板之鑷子進行加熱之步驟。
  8. 如請求項4之半導體裝置之製造方法，其中，進而具有基於上述基板資料而對搬送上述基板之鑷子進行加熱之步驟。
  9. 如請求項1之半導體裝置之製造方法，其中，於上述第1升溫步驟中，基於上述基板資料，以使上述基板之表面溫度與上述基板之背面溫度之差成為既定範圍內之方式控制升溫速率。
  10. 如請求項1之半導體裝置之製造方法，其中，於上述進行處理之步驟中，對上述基板供給處理氣體而形成所需之膜，具有於上述進行處理之步驟後，基於上述裝置參數而使上述基板降溫之步驟。
  11. 如請求項4之半導體裝置之製造方法，其中，於上述進行處理之步驟中，對上述基板供給處理氣體而形成所需之膜，具有於上述進行處理之步驟後，基於上述裝置參數而使上述基板降溫之步驟。
  12. 如請求項8之半導體裝置之製造方法，其中，於上述進行處理之步驟中，對上述基板供給處理氣體而形成所需之膜，具有於上述進行處理之步驟後，基於上述裝置參數而使上述基板降溫之步驟。
  13. 一種記錄有程式之電腦可讀取之記錄媒體，該程式係使電腦令基板處理裝置執行如下程序：接收包含形成於基板上之元件之層數與構造之任一者或兩者之基板資料的程序；設定與上述基板資料對應之裝置參數之程序；於基板載置台之上方支撐與上述基板資料對應之基板之程序；於自上述基板載置台之表面離開之狀態下，基於上述裝置參數而使上述基板升溫的第1升溫程序；於上述第1升溫程序後使上述基板載置於上述基板載置台之程序；及於處理室中處理上述基板之程序。
  14. 如請求項13之記錄媒體，其中，具有於上述第1升溫程序後將上述基板載置於上述基板載置台並使其升溫之第2升溫程序，使上述第1升溫程序中設定之上述裝置參數與上述第2升溫程序中設定之裝置參數不同。
  15. 如請求項13之記錄媒體，其中，上述裝置參數為上述第1升溫程序中從上述基板至上述基板載置台表面之離開距離及離開時間之任一者或兩者。
  16. 如請求項13之記錄媒體，其中，進而具有基於上述基板資料對搬送上述基板之鑷子進行加熱之程序。
  17. 一種基板處理裝置，其具有：處理室，其處理基板；加熱部，其加熱上述基板；基板載置台，其支撐上述基板； 接收部，其接收包含形成於上述基板上之元件之層數與構造之任一者或兩者之基板資料；及控制部，其設定與上述基板資料對應之裝置參數；上述控制部係構成為基於上述裝置參數控制上述加熱部及上述基板載置台以執行如下步驟：於自上述基板載置台之表面離開之狀態下基於上述裝置參數使上述基板升溫的第1升溫步驟；於上述第1升溫步驟後使上述基板載置於上述基板載置台之步驟；及於上述處理室中處理上述基板之步驟。
  18. 如請求項17之基板處理裝置，其中，上述控制部具有於上述第1升溫步驟後將上述基板載置於上述基板載置台而使其升溫之第2升溫步驟，使上述第1升溫步驟中設定之上述裝置參數與上述第2升溫步驟中設定之裝置參數不同。
  19. 如請求項17之基板處理裝置，其中，上述控制部以上述裝置參數為上述第1升溫步驟中從上述基板至上述基板載置台之分開距離及分開時間之任一者或兩者之方式進行設定。
  20. 如請求項17之基板處理裝置，其中，具有搬送機器人，該搬送機器人設置有保持上述基板之鑷子，上述控制部係構成為：以基於上述基板資料而對搬送上述基板之上述鑷子進行加熱之方式控制上述加熱部及上述搬送機器人。
TW108107276A 2018-03-26 2019-03-05 半導體裝置之製造方法、程式及基板處理裝置 TWI822734B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2018057985A JP2019169662A (ja) 2018-03-26 2018-03-26 半導体装置の製造方法、プログラムおよび基板処理装置
JP2018-057985 2018-03-26

Publications (2)

Publication Number Publication Date
TW201941259A true TW201941259A (zh) 2019-10-16
TWI822734B TWI822734B (zh) 2023-11-21

Family

ID=66919950

Family Applications (1)

Application Number Title Priority Date Filing Date
TW108107276A TWI822734B (zh) 2018-03-26 2019-03-05 半導體裝置之製造方法、程式及基板處理裝置

Country Status (5)

Country Link
US (1) US10978310B2 (zh)
JP (1) JP2019169662A (zh)
KR (1) KR102206183B1 (zh)
CN (1) CN109872962A (zh)
TW (1) TWI822734B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI787861B (zh) * 2020-09-09 2022-12-21 日商鎧俠股份有限公司 半導體裝置及其製造方法

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7023308B2 (ja) * 2020-03-19 2022-02-21 株式会社Kokusai Electric 半導体装置の製造方法、基板処理装置、プログラムおよび基板処理方法

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0353076A (ja) * 1989-07-17 1991-03-07 Fuji Electric Co Ltd Ｃｖｄ装置の半導体基板加熱制御機構
JPH05121342A (ja) * 1991-10-28 1993-05-18 Tokyo Electron Sagami Ltd 熱処理装置
JPH09298204A (ja) * 1996-05-02 1997-11-18 Kokusai Electric Co Ltd 半導体製造装置および半導体ウェーハの移載方法
JP3630563B2 (ja) * 1998-07-23 2005-03-16 大日本スクリーン製造株式会社 基板熱処理方法およびその装置
JP4470274B2 (ja) * 2000-04-26 2010-06-02 東京エレクトロン株式会社 熱処理装置
JP2002302771A (ja) * 2001-04-06 2002-10-18 Hitachi Kokusai Electric Inc 半導体装置の製造方法
JP4738671B2 (ja) * 2001-08-31 2011-08-03 東京エレクトロン株式会社 Ｃｖｄ成膜方法
JP4250469B2 (ja) 2003-07-14 2009-04-08 キヤノンマーケティングジャパン株式会社 熱処理装置及び熱処理方法
JP4877713B2 (ja) 2005-08-31 2012-02-15 東京エレクトロン株式会社 基板処理方法
JP2008218490A (ja) 2007-02-28 2008-09-18 Hitachi Kokusai Electric Inc 半導体装置の製造方法
US20080233269A1 (en) * 2007-03-20 2008-09-25 Tokyo Electron Limited Apparatus and methods for applying a layer of a spin-on material on a series of substrates
JP2009088314A (ja) 2007-10-01 2009-04-23 Hitachi Kokusai Electric Inc 基板処理装置
JP5079726B2 (ja) * 2009-03-23 2012-11-21 株式会社ニューフレアテクノロジー 半導体製造方法および半導体製造装置
JP2012142397A (ja) * 2010-12-28 2012-07-26 Canon Anelva Corp 基板処理システム、プロセスモジュール制御装置、基板処理装置及び基板処理プログラム
KR101686032B1 (ko) * 2013-03-28 2016-12-13 가부시키가이샤 히다치 고쿠사이 덴키 기판 처리 장치, 반도체 장치의 제조 방법 및 기록 매체
US10226852B2 (en) 2013-12-31 2019-03-12 Nova Measuring Instruments Ltd. Surface planarization system and method
JP5916909B1 (ja) 2015-02-06 2016-05-11 株式会社日立国際電気 基板処理装置、ガス整流部、半導体装置の製造方法およびプログラム
JP6153975B2 (ja) * 2015-08-07 2017-06-28 株式会社日立国際電気 半導体装置の製造方法、基板処理システム、プログラム、記録媒体および基板処理装置
JP6333232B2 (ja) * 2015-12-02 2018-05-30 株式会社日立国際電気 基板処理装置、半導体装置の製造方法およびプログラム

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI787861B (zh) * 2020-09-09 2022-12-21 日商鎧俠股份有限公司 半導體裝置及其製造方法

Also Published As

Publication number Publication date
US10978310B2 (en) 2021-04-13
CN109872962A (zh) 2019-06-11
KR20190112637A (ko) 2019-10-07
KR102206183B1 (ko) 2021-01-22
JP2019169662A (ja) 2019-10-03
US20190295854A1 (en) 2019-09-26
TWI822734B (zh) 2023-11-21

Similar Documents

Publication Publication Date Title
JP6270952B1 (ja) 基板処理装置、半導体装置の製造方法および記録媒体。
JP6333232B2 (ja) 基板処理装置、半導体装置の製造方法およびプログラム
CN109545701B (zh) 半导体器件的制造方法、记录介质及衬底处理装置
TW202013221A (zh) 基板處理裝置、半導體裝置之製造方法及記錄媒體
JP6240712B1 (ja) 半導体装置の製造方法、基板処理装置およびプログラム
TWI784188B (zh) 基板處理裝置、半導體裝置之製造方法及記錄媒體
JP6318139B2 (ja) 基板処理装置、半導体装置の製造方法及びプログラム
US20190294151A1 (en) Method of Manufacturing Semiconductor Device
TWI712702B (zh) 半導體裝置之製造方法、基板處理裝置及記錄媒體
KR101965154B1 (ko) 기판 처리 장치, 반도체 장치의 제조 방법 및 기록 매체
TWI822734B (zh) 半導體裝置之製造方法、程式及基板處理裝置
TWI671821B (zh) 半導體裝置之製造方法、基板處理裝置及程式
TW202008491A (zh) 基板處理裝置
KR101992164B1 (ko) 반도체 장치의 제조 방법, 기판 처리 장치 및 기록 매체
KR101874308B1 (ko) 반도체 장치의 제조 방법, 기판 처리 장치 및 기록 매체
JP2018129330A (ja) 基板処理装置、半導体装置の製造方法およびプログラム
JP7450512B2 (ja) 基板処理方法及び基板処理装置
KR102425483B1 (ko) 기판 처리 시스템, 반도체 장치의 제조 방법 및 기록 매체