TWI671821B - 半導體裝置之製造方法、基板處理裝置及程式 - Google Patents

半導體裝置之製造方法、基板處理裝置及程式 Download PDF

Info

Publication number
TWI671821B
TWI671821B TW106135419A TW106135419A TWI671821B TW I671821 B TWI671821 B TW I671821B TW 106135419 A TW106135419 A TW 106135419A TW 106135419 A TW106135419 A TW 106135419A TW I671821 B TWI671821 B TW I671821B
Authority
TW
Taiwan
Prior art keywords
substrate
film
semiconductor device
manufacturing
protective film
Prior art date
Application number
TW106135419A
Other languages
English (en)
Other versions
TW201913814A (zh
Inventor
板谷秀治
大橋□史
菊池俊之
Original Assignee
日商國際電氣股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日商國際電氣股份有限公司 filed Critical 日商國際電氣股份有限公司
Publication of TW201913814A publication Critical patent/TW201913814A/zh
Application granted granted Critical
Publication of TWI671821B publication Critical patent/TWI671821B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/34—Sputtering
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C23C16/45525—Atomic layer deposition [ALD]
    • C23C16/45527—Atomic layer deposition [ALD] characterized by the ALD cycle, e.g. different flows or temperatures during half-reactions, unusual pulsing sequence, use of precursor mixtures or auxiliary reactants or activations
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45563—Gas nozzles
    • C23C16/45565—Shower nozzles
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/50—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges
    • C23C16/511—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges using microwave discharges
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/56—After-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H01L21/02131—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC the material being halogen doped silicon oxides, e.g. FSG
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02631—Physical deposition at reduced pressure, e.g. MBE, sputtering, evaporation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H01L21/67103—Apparatus for thermal treatment mainly by conduction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
    • H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
    • H01L2224/02163—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body on the bonding area
    • H01L2224/02165—Reinforcing structures
    • H01L2224/02166—Collar structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/03011—Involving a permanent auxiliary member, i.e. a member which is left at least partly in the finished device, e.g. coating, dummy feature
    • H01L2224/03019—Involving a permanent auxiliary member, i.e. a member which is left at least partly in the finished device, e.g. coating, dummy feature for protecting parts during the process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/034—Manufacturing methods by blanket deposition of the material of the bonding area
    • H01L2224/03444—Manufacturing methods by blanket deposition of the material of the bonding area in gaseous form
    • H01L2224/0345—Physical vapour deposition [PVD], e.g. evaporation, or sputtering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05624—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3171—Partial encapsulation or coating the coating being directly applied to the semiconductor body, e.g. passivation layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/07—Polyamine or polyimide
    • H01L2924/07025—Polyimide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/36—Material effects
    • H01L2924/364—Polymers
    • H01L2924/3641—Outgassing

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Materials Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Plasma & Fusion (AREA)
  • Ceramic Engineering (AREA)
  • Chemical Vapour Deposition (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

［課題］ 　　提供可提供高品質的半導體裝置的技術。 ［解決手段］ 　　為了解決上述課題，提供一種技術，將具有導電膜、以使前述導電膜曝露的方式形成於前述導電膜的外周的絕緣膜的基板搬入至處理室，將具有與來自前述絕緣膜的脫氣發生反應的成分的處理氣體供應至前述處理室，在前述絕緣膜上選擇性形成保護膜。

Description

半導體裝置之製造方法、基板處理裝置及程式
[0001] 本發明，係關於半導體裝置之製造方法、基板處理裝置及程式。
[0002] 近年來，半導體裝置具有高積體化的傾向，隨此電極間、佈線間等被微細化。隨著微細化，動作速度等的半導體裝置的特性係各構成的品質的影響變得更為顯著。因此，只要各構成的品質高則半導體裝置的品質亦佳，只要各構成的品質低則半導體裝置的品質亦低。 ［先前技術文獻］ ［專利文獻］ 　　[0003] 　　［專利文獻1］日本專利特開2010-186916 　　［專利文獻2］日本專利特開2010-147267
［發明所欲解決之問題］ 　　[0004] 於封裝技術，係如記載於專利文獻1、專利文獻2等，存在例如將如電極墊的導電膜與佈線進行連接的技術。在此技術，係在形成於佈線與導電膜的周圍的絕緣物等方面要求高的品質。 　　[0005] 於是本發明，係目的在於提供可提供高品質的半導體裝置的技術。 ［解決問題之技術手段］ 　　[0006] 提供一種技術，將具有導電膜、以使前述導電膜曝露的方式形成於前述導電膜的外周的絕緣膜的基板搬入至處理室，將具有與來自前述絕緣膜的脫氣發生反應的成分的處理氣體供應至前述處理室，在前述絕緣膜上形成保護膜。 ［對照先前技術之功效］ 　　[0007] 依本發明相關的技術時，可提供可提供高品質的半導體裝置的技術。
[0009] （第一實施方式） 　　在以下說明有關本發明的第一實施方式。 　　首先利用圖1說明有關在本實施方式進行處理的基板100。在基板100上，係形成具有以鋁、銅等而構成的佈線的下層佈線層101。於下層佈線層101上，係形成層間絕緣層102。層間絕緣層102係例如以矽氧化膜（以下SiO膜）而構成。 　　[0010] 於層間絕緣層102上，係形成作為導電膜的墊103，於其周圍係形成保護膜104。墊103係例如鋁系墊。保護膜104係亦稱為鈍化膜，以例如矽氮化膜（以下SiN膜）而構成。在保護膜104上係形成被構成為絕緣膜的聚醯亞胺膜105。如圖示，墊103的表面及絕緣膜105的表面係曝露。作為導電膜的墊103，係具有不產生後述的脫氣106的性質。 　　[0011] 歷來，對如此的基板100，係透過濺鍍處理在墊103、聚醯亞胺膜105等上，形成晶種膜。再者，在晶種膜上係形成金屬佈線。 　　[0012] 發明人對於如此的構成，係發現以下技術課題：形成晶種層之際，在濺鍍處理從靶材所放出的原子對於聚醯亞胺膜105造成損傷。在受到損傷的聚醯亞胺膜105係表面變粗糙。 　　[0013] 於此，就聚醯亞胺膜105變粗糙的情況下的問題點，利用作為比較例的圖14、圖15進行說明。圖14係說明裝置構造的圖，圖15係放大圖14的一部分的圖。於此所揭露的裝置構造，係如前述般處於由於濺鍍處理使得聚醯亞胺膜105受到損傷的狀態。受到損傷，係指例如由於從靶材所放出的原子，使得被蝕刻。 　　[0014] 揭露於圖14的裝置構造係在聚醯亞胺膜105上形成晶種膜120、佈線121、佈線間的溝122的構成。溝122係扮演將相鄰的佈線121進行絕緣的角色，之後被填充絕緣物，或或維持空間而被構成為氣隙。 　　[0015] 圖15係放大圖14的點線框123的圖。此處係聚醯亞胺膜105在濺鍍處理時受到損傷。具體而言，在濺鍍處理時所放出的原子使得聚醯亞胺膜105的一部分被蝕刻，形成非預期的溝124。在溝124的內側，係在形成晶種膜120、佈線121等之際，被嵌入晶種膜120、佈線121的成分，在溝124中係形成屬固體物的金屬含有物125。 　　[0016] 如前所述，近年來具有高積體化的傾向，再者在濺鍍處理係隨機地形成溝124，故在形成佈線121之處的下方恐形成溝124。亦即，設想金屬含有物125與晶種膜120接觸。因此晶種膜120與金屬含有物125被電性連接。另外，晶種膜120亦含有金屬，故佈線121與金屬含有物125被電性連接。 　　[0017] 假設聚醯亞胺膜105未因濺鍍處理受到損傷的情況下，不會存在圖15中的溝124。因此，不會形成金屬含有物125。此情況下，相鄰的佈線可維持箭頭126所示的電性距離α。透過維持距離α，使得可確保絕緣性。 　　[0018] 另一方面，如圖15般聚醯亞胺膜105由於濺鍍處理受到損傷的情況下，存在金屬含有物125。金屬含有物125與晶種層120電性連接，故鄰接的佈線間的電性距離，係例如圖15中的金屬含有物125與佈線121間的箭頭127的距離β。 　　[0019] 佈線121與金屬含有物125之間亦需要確保絕緣性的距離。然而，溝124係被隨機形成，再者隨著近年來的高密度化，更加縮短佈線間，故鄰接的佈線間的電性距離（例如圖15中的金屬含有物125與佈線121的距離，箭頭127的距離β）係變比距離α短。 　　[0020] 就箭頭127的距離β，雖可考量設計為可確保絕緣性的距離，惟溝124畢竟被隨機形成，故難以預先考量該情形而設計。就距離β，即使作成可確保絕緣性的程度的距離，佈線121間的距離仍會變大，故良率會降低。 　　[0021] 於是在本實施方式，係為了抑制濺鍍處理所致的聚醯亞胺膜105的表面粗糙度，在聚醯亞胺膜105上形成保護膜。本實施方式中的保護膜，係記載於圖3、圖4的保護膜107。於以下，就作為半導體製造方法的一程序的形成保護膜的方法的細節進行說明。 　　[0022] 利用圖2說明聚醯亞胺膜105的性質。如一般所知，聚醯亞胺膜105係到達於既定溫度時產生脫氣106。既定溫度，係例如80℃。脫氣106的成分，係例如CO、OH等。 　　[0023] 接著如記載於圖3，在聚醯亞胺膜105上形成保護膜107。形成保護膜107後，如記載於圖4，在保護膜107及墊103上形成晶種膜108。晶種膜108係透過濺鍍法而形成。 　　[0024] 保護膜107，係在濺鍍裝置形成晶種膜108之際，保護聚醯亞胺膜105受到從靶材所擊出的表面原子（或表面分子）影響。如記載於圖4，基板100係一面保護聚醯亞胺膜105受到表面原子影響，一面形成晶種膜108。 　　[0025] 接著，說明有關形成保護膜107的基板處理裝置200及其形成方法。圖5至圖7係說明基板處理裝置的圖。圖8，係就在形成保護膜107之際的基板處理裝置的動作進行說明的圖。 　　[0026] ＜基板處理裝置＞ 　　構成基板處理裝置200的腔室202，係橫截面為圓形並被構成為扁平的密閉容器。此外，腔室202，係由例如鋁（Al）、不銹鋼（SUS）等之金屬材料而構成。在腔室202內，係形成對作為基板的矽晶圓等之基板100進行處理的處理室201、在將基板100搬送至處理空間201之際基板100會通過的搬送空間203。腔室202，係以上部容器202a與下部容器202b而構成。於上部容器202a與下部容器202b之間係設有分隔板204。 　　[0027] 將構成處理空間201的構造稱為處理室。於圖5，係例如以基板載置台210與分散板234、上部容器202a而構成。其中，只要可構成對基板100進行處理的處理空間201即可，而非限定於上述構造者。 　　[0028] 於下部容器202b之側面，係設有鄰接於閘閥205的基板搬入搬出口206，基板100係經由基板搬入搬出口206而在與未圖示的搬運室之間進行移動。於下部容器202b之底部，係設置複數個升降銷207貫通的貫通孔。 　　[0029] 在處理空間201內，係設置對基板100進行支撐的基板支撐部210。基板支撐部210，係主要具有載置基板100的載置面211、在表面具有載置面211的載置台212、內包於基板載置台212的作為加熱源之加熱器213。於基板載置台212，係升降銷207貫通的貫通孔214分別被設於與升降銷207對應之位置。對於加熱器213，係連接控制通電狀態的加熱器控制部220。基板載置台212亦稱為基座。 　　[0030] 升降銷207，係被透過升降銷升降部219而支撐。升降銷207，係貫通處理容器202之底部，進一步在處理容器202的外部連接於升降銷升降部219。 　　[0031] 升降銷升降部219係主要具有支撐升降銷207的支撐板219a、支撐支撐板219a的支撐軸219b、使支撐軸219b升降或旋轉的作動部219c。支撐板219a，係支撐複數個升降銷207。作動部219c，係例如具有包含供於實現升降所用的馬達的升降機構219d。 　　[0032] 於升降銷升降部219，係作為升降銷升降部219的一部分，可設置供於對作動部219c進行升降指示用的指示部219f。指示部219f係電性連接於控制器280。指示部219f係基於控制器280的指示，控制作動部219c。作動部219c，係如記載於後述的圖10，控制升降銷207而使基板100移動至第一基板處理位置P1、第二基板處理位置P2的位置。 　　[0033] 基板載置台212係被透過軸217而支撐。軸217的支撐部係貫通腔室202的底壁，進一步經由支撐板216在腔室202的外部連接於基座升降部218。 　　[0034] 基板載置台212係被透過軸217而支撐。軸217，係貫通處理容器202之底部，進一步在處理容器202的外部連接於基座升降部218。 　　[0035] 基座升降部218係主要具有支撐軸217的支撐軸218a、使支撐軸218a升降或旋轉的作動部218b。作動部218b，係例如具有包含供於實現升降用的馬達的基座升降部218c、供於使支撐軸218a旋轉用的齒輪等的旋轉機構218d。於此等係為了使動作圓滑而塗佈潤滑脂等。 　　[0036] 於基座升降部218，係作為基座升降部218的一部分，可設置供於對作動部218b進行升降、旋轉指示用的指示部218e。指示部218e係電性連接於控制器280。指示部218e係基於控制器280的指示，控制作動部218b。作動部218，係如後所述，以基板載置台212移動至晶圓搬運位置、第一晶圓處理位置、第二晶圓處理位置的位置的方式而進行控制。 　　[0037] 透過使基座升降部218作動而使軸217及支撐台212升降，使得基板載置台212係可使載置於載置面211上的晶圓200升降。 　　[0038] 於本實施方式，雖分別個別設置升降銷升降部217與基座升降部218，惟亦可將升降銷升降部217與基座升降部218構成為一個的構成，只要可相對變更高度即可。另外，將升降銷升降部217與基座升降部218統稱為升降部。 　　[0039] 在處理空間201之上部（上游側），係設置作為氣體分散機構之噴灑頭230。於噴灑頭230的蓋體231係設置孔231a。為了經由孔231a而與噴灑頭230內的緩衝空間232連通，於蓋體231連接共通氣體供應管242。從後述的氣體供應系統所供應的氣體，係被經由共通氣體供應管242而供應至噴灑頭230。 　　[0040] 噴灑頭230，係具備作為供於使氣體分散用之分散機構的分散板234。此分散板234之上游側為緩衝空間232，下游側為處理空間201。分散板234，係被配置為與基板載置面211相向。 　　[0041] 上部容器202a係具有凸緣，於凸緣上載置、固定支撐塊233。支撐塊233係具有凸緣，於凸緣上載置、固定分散板234。 　　[0042] （供應系統） 　　利用圖6說明供應系統。於共通氣體供應管242係連接氣體供應管243a。於氣體供應管243a，係從上游方向依序設置第一氣體供應源243b、作為流量控制器（流量控制部）的質流控制器（MFC）243c、及作為開閉閥的閥243d。 　　[0043] 從第一氣體供應管243a，含有第一元素的氣體（以下「第一元素含有氣體」）被經由質流控制器243c、閥243d、共通氣體供應管242而供應至噴灑頭230。 　　[0044] 第一元素含有氣體係處理氣體係與脫氣106反應的氣體。例如具有會進行水解反應的特徵。進行水解反應的一例方面有鹵素化合物。具有形成保護膜的第一成分、形成氣體的第二成分。作為此第一成分的第一元素的一例方面，係例如矽（Si）。亦即，第一元素含有氣體，係例如含Si氣體。具體而言，含Si氣體方面，係例如採用二氯矽烷（SiH2 Cl2 ）、六氯二矽烷（HCD）（簡稱HCD、HexaChloroDisilane）、三氯矽烷（SiH2 Cl2 ）。第二成分的一例方面，係例如鹵素。具體而言，採用F、Cl。 　　[0045] 在比氣體供應管243a之閥243d靠下游測，係連接惰性氣體供應管246a的下游端。在惰性氣體供應管246a，係從上游方向依序設置惰氣供應源246b、質流控制器（MFC）246c、及閥246d。惰性氣體係作用為載流氣體或稀釋氣體。 　　[0046] 於此，惰性氣體，係例如氮（N2 ）氣體。另外，作為惰性氣體，係除N2 氣體以外，可使用例如氦（He）氣、氖（Ne）氣、氬（Ar）氣等之稀有氣體。 　　[0047] 主要，由氣體供應管243a、質流控制器243c、閥243d而構成氣體供應系統243。氣體供應系統243亦稱為氣體供應部。 　　[0048] 此外，主要由惰性氣體供應管246a、質流控制器246c及閥246d而構成惰氣供應系統。另外，亦可考量使惰氣供應系統包含惰氣供應源246b、第一氣體供應管243a。 　　[0049] 再者，亦可考量使氣體供應系統243包含氣體供應源243b、惰氣供應系統。 　　[0050] （排氣部） 　　對腔室202的氣體環境進行排氣的排氣系統，係具有連接於腔室202的複數個排氣管。具體而言，具有與搬運空間203連通的排氣管261、與處理空間201連通的排氣管262。此外，於各排氣管的下游側，係連接排氣管264。 　　[0051] 排氣管261，係設於搬運空間203之側方。於排氣管261，係設置TMP（Turbo Morecular Pump）265與閥266。透過TMP265與閥266的協作，從而控制搬運空間203的氣體環境。 　　[0052] 排氣管262，係被設置於處理空間201之側方。於排氣管262，係設置作為將處理空間201內控制為既定的壓力的壓力控制器的APC（AutoPressure Controller）276。APC276係依來自後述的控制器280的指示而調整排氣管262的氣導。此外，於排氣管262在APC276之上游側係設置閥275。將排氣管262與閥275、APC276統稱為處理空間排氣部。 　　[0053] 於排氣管264，係設有DP（Dry Pump，乾式泵浦）267。如圖示，於排氣管264，係從其上游側連接排氣管262、排氣管261，進一步於該等之下游設置DP278。DP278，係分別經由排氣管262、排氣管261而分別就處理空間201及搬送空間203的氣體環境進行排氣。 　　[0054] （控制器） 　　接著，利用圖7說明控制器280的細節。基板處理裝置200，係具有就基板處理裝置200之各部分之動作進行控制的控制器280。 　　[0055] 將控制器280的概略示於圖7。作為控制部（控制手段）之控制器280，係被構成為一電腦，該電腦具備CPU（Central Processing Unit）280a、RAM（Random Access Memory）280b、作為記憶部的記憶裝置280c、I／O埠280d。RAM280b、記憶裝置280c、I／O埠280d，係被構成為可經由內部匯流排280f而與CPU280a進行資料交換。基板處理裝置200內的資料的收發，係被依亦為CPU280a的一個功能的收發指示部280e的指示而進行。 　　[0056] 對於控制器280，係例如被構成為可連接以觸控面板等而構成的輸出入裝置281、外部記憶裝置282。再者，在上位裝置270設置經由網路而連接的收發部283。 　　[0057] 記憶裝置280c，係以例如快閃記憶體、HDD（Hard Disk Drive）等而構成。於記憶裝置280c內，係可讀出地儲存就基板處理裝置的動作進行控制的控制程式、記載後述的基板處理的順序、條件等的處理配方、後述的表格等。另外，處理配方，係將後述的基板處理程序中的各程序進行組合為使控制器280執行從而獲得既定的結果，作為程式而發揮功能。以下，亦將此處理配方、控制程式等僅統稱為程式。另外，於本說明書中使用程式如此之詞語的情況下，係包括包含僅處理配方單體的情況、包含僅控制程式單體的情況、或者包含該雙方的情況。此外，RAM280b，係被構成為暫時保存透過CPU280a而讀出的程式、資料等的記憶體區域（工作區）。 　　[0058] I／O埠280d，係連接於基座升降部218、升降銷升降部219、加熱器213等基板處理裝置200的各構成。 　　[0059] CPU280a，係被構成為讀出來自記憶裝置280c的控制程式而執行，同時依來自輸出入裝置281的操作指令的輸入等而從記憶裝置280c讀出處理配方。並且，CPU280a，係被構成為可按照所讀出的處理配方的內容，從而控制閘閥205的開閉動作、基座升降部218、升降銷升降部219的升降動作、各泵浦的導通關斷控制、質流控制器的流量調整動作、閥等。處理配方方面，係記錄與各基板對應的配方。此等配方，係被構成為經由收發部283從上位裝置270等接收對個別的基板進行處理的指示時，進行讀出。 　　[0060] 另外，控制器280，係可透過將程式利用儲存上述的程式的外部記憶裝置（例如，硬碟等的磁碟、DVD等的光碟、MO等的磁光碟、USB記憶體等的半導體記憶體）282安裝於電腦等，從而構成本實施方式相關之控制器280。此外，供於對於電腦提供程式用的手段，係不限於透過外部記憶裝置282而提供的情況。例如，亦可採取使用網路、專用線路等之通訊手段，而不透過外部記憶裝置282提供程式。另外，記憶裝置280c、外部記憶裝置282等，係被構成為電腦可讀取之記錄媒體。以下，亦將此等僅總稱為記錄媒體。另外，於本說明書，使用記錄媒體如此的詞語的情況下，係包括僅包含記憶裝置280c單體的情況、僅包含外部記憶裝置282單體的情況、或包含該雙方的情況。 　　[0061] ＜基板處理方法＞ 　　接著利用圖8，說明有關將保護膜107形成於搬入至基板處理裝置的基板100的程序。另外，載置於基板載置面211上的基板100係處於圖1的狀態。 　　[0062] 以下，使用屬含矽氣體的HCD氣體作為第一處理氣體而說明有關形成保護膜107之例。 　　[0063] （基板搬入、載置程序S102） 　　說明基板搬入、載置程序S102。在基板處理裝置200係使基板載置台212下降至基板100的搬運位置（搬運位置）。接著，打開閘閥205使搬運空間203與移載室（未圖示）連通。並且，從此移載室利用晶圓移載機（未圖示）將基板100搬入至搬運空間203，在升降銷207上載置基板100。 　　[0064] （基板移動程序S104） 　　說明基板移動程序S104。將基板100搬入至腔室202內後，使晶圓移載機往腔室202之外退避，將閘閥205關閉而將腔室202內密閉。之後，將基板載置台212移動至基板處理位置。載置於升降銷107上的基板100，係連同基板載置台212之上升，載置於基板載置面211。 　　[0065] 此時，透過加熱器213，以基板100的表面成為既定的溫度的方式進行加熱。載置基板100之際的溫度，係產生脫氣106的溫度，為例如80℃以上。此情況下，加熱器213之溫度，係控制器280以透過溫度感測器而檢測出的溫度資訊為基礎抽出控制值，透過溫度控制部220控制往加熱器213的通電狀態從而進行調整。 　　[0066] 基板100被搬入至處理空間201後使閥266關閉。藉此，搬運空間203與TMP265之間被遮斷，透過TMP265下的搬運空間203之排氣結束。另一方面，將閥275打開，使處理空間201與APC276之間連通。APC276，係透過調整排氣管262之氣導度，從而控制透過DP267下的處理空間201的排氣流量，將處理空間201維持為既定的壓力（例如10-5 ～10-1 Pa的高真空）。 　　[0067] （保護膜形成程序S106） 　　接著說明保護膜形成程序S106。此處，形成記載於圖3的保護膜107。基板100被載置於基板載置面211，被加熱至既定的溫度後，從氣體供應系統對處理空間201，供應作為處理氣體的HCD氣體。另外，此處所稱的既定的溫度，係至少從聚醯亞胺膜105產生脫氣106的溫度。為例如80℃。 　　[0068] 所供應的HCD氣體係與從聚醯亞胺膜105所產生的脫氣106發生反應，在聚醯亞胺膜105上形成保護膜107。 　　[0069] 另外，與所供應的氣體發生反應的脫氣係不從墊103產生，故保護膜107不形成於墊103上。此外，供應至墊103上的HCD氣體係被以此後的抽真空處理等而除去。因此，不會阻礙墊103與之後形成的晶種膜108之間的電通。 　　[0070] 作成如此，可在不會形成保護膜於墊103上的情況下，在聚醯亞胺膜105上選擇性形成保護膜107。 　　[0071] （基板搬出程序S108） 　　保護膜形成程序S106結束後，實施基板搬出程序S108。在基板搬出程序S108，係進行與基板搬入、載置程序S102相反的順序，將基板100搬出。 　　[0072] 如以上般形成保護膜107，使得於形成晶種膜108的程序中仍不會使聚醯亞胺膜105劣化。 　　[0073] （第2實施方式） 　　接著利用圖9至圖12說明第2實施方式。 　　圖9係示出第2實施方式中的處理流程。在第2實施方式的處理流程，係第1實施例中的基板移動程序S104、保護膜形成程序S106不同。於本實施方式，係使基板移動程序為S204、使保護膜形成程序為S206而進行說明。其他程序、裝置構成係如同第1實施方式故省略說明。 　　[0074] （基板移動程序S204） 　　說明基板移動程序S204。如圖10（a）般將基板100搬入至腔室202內後，使晶圓移載機往腔室202之外退避，將閘閥205關閉而將腔室202內密閉。之後，基座升降部218將基板載置台212移動至記載於圖10（b）的基板處理位置。與其並行，如記載於圖10（b），升降銷升降部219使升降銷207上升，而使基板100位於基板100與基板載置面211分離既定距離的位置P1。在位置P1，係使基板100與基板載置面211之間的距離為第一距離而予以分離。此時，如後所述，基板100的溫度係加熱至不產生脫氣的程度的第一溫度。 　　[0075] （保護膜形成程序S206） 　　接著說明保護膜形成程序S206。此處係進行第一溫度處理程序S2062、第二溫度處理程序S2064。首先說明有關其理由。 　　[0076] 如例如第一實施方式，在基板100被加熱至產生脫氣106的溫度的狀態下供應處理氣體的情況下，於處理空間201中脫氣106與處理氣體發生反應。此情況下，在處理空間201產生成為膜層的固體物，其紛降至基板100上。紛降的固體物亦堆積於墊103上。從墊103不產生脫氣106，故保護膜不形成於墊103上，而選擇性形成於聚醯亞胺膜105上。 　　[0077] 然而，雖固體物大多形成於聚醯亞胺膜105上，惟空間201中的氣體環境會發生擴散，故形成於聚醯亞胺膜105上的固體物恐附著於墊103上。 　　[0078] 附著於墊103上的固體物，係可能阻礙與之後形成的晶種膜108的電通。於是在本實施方式，係作成在墊103上不形成保護膜。 　　[0079] （第一溫度處理程序S2062） 　　說明第一溫度處理程序S2062。維持基板100的位置P1，同時將處理氣體供應至處理空間201。此時，基板100的溫度係維持為不產生脫氣的程度的第一溫度。例如，維持為25℃（室溫）。基板100的溫度，係依基板載置面211與基板100的距離及加熱時間進行調整。 　　[0080] 由於為不產生脫氣的溫度，故與第1實施方式不同，在處理空間201不存在脫氣。因此，處理氣體不會在基板100之上方發生反應。處理氣體係不會變為成為膜層的固體物，而直接附著於基板100，如記載於圖11般形成前驅體111。另外，前驅體111係不會固著於基板100的程度的具流動性的膜，易於透過抽真空處理等而除去。 　　[0081] 供應處理氣體而經過既定時間後，停止處理氣體的供應。此既定時間，係例如基板100到達於產生脫氣的溫度前的時間。 　　[0082] （第二溫度處理程序S2064） 　　第一溫度處理程序S2062後，使升降銷207下降，使基板載置面211與基板100的距離為比第一距離短的第二距離的第二位置P2。例如，如圖10（c）般將基板100載置於基板載置面211。或者，設為從基板載置面211予以分離既定距離的狀態。基板100係靠近加熱器213，故成為比第一溫度處理程序S2062高的第二溫度。第二溫度方面，基板100係被調整為從聚醯亞胺膜105產生脫氣106的程度的溫度的80℃。 　　[0083] 前驅體111附著的狀態下的基板100雖透過加熱器213而加熱，惟此時產生脫氣106。產生的脫氣，係與前驅體111反應，如記載於圖12般使聚醯亞胺膜105上的前驅體111變質為保護膜112。 　　[0084] 墊103上的前驅體111，係被以此後的抽真空處理等而除去，故不會阻礙墊103與之後形成的晶種膜108之間的電通。 　　[0085] 採取此方式，使得可在保護膜107不會更確實地形成在墊103上的情況下，在聚醯亞胺膜105上選擇性形成保護膜107。 　　[0086] 另外，於本程序係亦可使惰性氣體供應量增加而設為比第一溫度處理程序高的壓力。透過設為高壓從而予以促進反應，同時助益於往前驅體111的脫氣成分的滲透，使得可均勻形成緻密的膜。因此，可進一步減少濺鍍處理的影響。 　　[0087] （第3實施方式） 　　接著利用圖13說明第3實施方式。 　　圖13係對記載於圖5的構成進一步追加微波供應部240的圖。另外，與圖5同樣的符號方面係同樣的構成，故省略說明。 　　[0088] （微波供應部） 　　說明微波供應部240。微波供應部240係以微波供應源241與導波管242而構成。導波管242，係在上游側連接於微波供應源242，在下游側連接於上部容器202a。從微波供應源241予以發出的微波係被構成為照射於基板100。 　　[0089] （保護膜形成程序S206） 　　接著，說明有關利用微波供應部240下的保護膜形成程序S206。此處，形成記載於圖3的保護膜107。基板100被載置於基板載置面後，從微波供應部240對基板100照射微波。 　　[0090] 微波係將基板100內的分子予以振動，使基板100加熱至產生脫氣的程度。被加熱至既定的溫度後，從氣體供應系統，對腔室202供應作為處理氣體的HCD氣體。另外，此處所稱的既定的溫度，係至少從聚醯亞胺膜105產生脫氣106的溫度。為例如80℃程度。 　　[0091] 所供應的HCD氣體係與從聚醯亞胺膜105產生的脫氣106發生反應，在聚醯亞胺膜105上形成保護膜107。 　　[0092] （其他實施方式） 　　於上述實施方式雖在含氯氣體方面說明使用HCD氣體，惟並非限定於其者，亦可採用乙炔（C2 H2 ）氣體、乙烯（C2 H4 ）氣體等。 　　[0093] 此外，在處理氣體方面雖說明採用含矽氣體之例，惟只要為可形成具有抗濺鍍性的性質的膜的氣體即可，例如亦可使用TMA（三甲基鋁）而形成作為保護膜的AlO膜。 　　[0094] 此外，雖在導電膜方面以電極墊為例進行說明，惟並非限定於其者。例如，亦可為以多晶矽、金屬等而構成的電極。 　　[0095] 此外，雖作成不會在墊103上形成保護膜，惟並非限定於其者，例如只要為不阻礙與晶種膜108的電通的程度的厚度，則亦可於墊103上形成保護膜。
[0096]
100‧‧‧基板
103‧‧‧墊
107、112‧‧‧保護膜
200‧‧‧基板處理裝置
201‧‧‧處理空間
207‧‧‧升降銷
212‧‧‧基板載置台
213‧‧‧加熱器
[0008] 　　［圖1］說明裝置構造的說明圖。 　　［圖2］說明裝置構造的說明圖。 　　［圖3］說明裝置構造的說明圖。 　　［圖4］說明裝置構造的說明圖。 　　［圖5］說明基板處理裝置的說明圖。 　　［圖6］就基板處理裝置的供應系統進行說明的說明圖。 　　［圖7］就基板處理裝置的控制器進行說明的說明圖。 　　［圖8］就基板的處理流程進行說明的說明圖。 　　［圖9］就基板的處理流程進行說明的說明圖。 　　［圖10］就基板處理裝置的動作進行說明的說明圖。 　　［圖11］說明裝置構造的說明圖。 　　［圖12］說明裝置構造的說明圖。 　　［圖13］說明基板處理裝置的說明圖。 　　［圖14］就比較例的裝置構造進行說明的說明圖。 　　［圖15］就比較例的裝置構造進行說明的說明圖。

Claims (22)

  1. 一種半導體裝置之製造方法，具有以下程序： 　　將具有導電膜、以使前述導電膜曝露的方式形成於前述導電膜的外周的絕緣膜的基板搬入至處理室的搬入程序； 　　將具有與來自前述絕緣膜的脫氣發生反應的成分的處理氣體供應至前述處理室，在前述絕緣膜上選擇性形成保護膜的保護膜形成程序。
  2. 如請求項1的半導體裝置之製造方法，其中， 　　在前述保護膜形成程序中， 　　在將前述基板維持為第一溫度的狀態下，對前述處理室供應前述處理氣體而在前述基板上予以堆積包含前述成分的前驅體，之後將前述基板維持為比前述第一溫度高的第二溫度而使前述前驅體與從前述絕緣膜產生的脫氣發生反應，形成前述保護膜。
  3. 如請求項2的半導體裝置之製造方法，其中， 　　在前述處理室，係設置具有載置前述基板的載置面的基板載置台、可設定前述基板與前述載置面的距離的升降部， 　　前述升降部，在維持為前述第一溫度之際係以前述基板與前述載置面成為第一距離的方式而設定於第一位置，在維持為前述第二溫度之際係以前述基板與前述載置面成為比前述第一距離短的第二距離的方式而設定於第二位置。
  4. 如請求項3的半導體裝置之製造方法，其中，前述成分係鹵素成分。
  5. 如請求項3的半導體裝置之製造方法，其中，前述導電膜係電極或電極墊。
  6. 如請求項2的半導體裝置之製造方法，其中，前述成分係鹵素成分。
  7. 如請求項6的半導體裝置之製造方法，其中，前述導電膜係電極或電極墊。
  8. 如請求項6的半導體裝置之製造方法，其具有以下程序：在前述保護膜形成程序後，透過濺鍍處理在前述保護膜上形成晶種膜的晶種膜形成程序。
  9. 如請求項2的半導體裝置之製造方法，其中，前述導電膜係電極或電極墊。
  10. 如請求項9的半導體裝置之製造方法，其具有以下程序：在前述保護膜形成程序後，透過濺鍍處理在前述保護膜上形成晶種膜的晶種膜形成程序。
  11. 如請求項2的半導體裝置之製造方法，其具有以下程序：在前述保護膜形成程序後，透過濺鍍處理在前述保護膜上形成晶種膜的晶種膜形成程序。
  12. 如請求項1的半導體裝置之製造方法，其中， 　　於處理室，係設置微波供應部， 　　在前述保護膜形成程序中，對前述處理室供應微波而形成前述保護膜。
  13. 如請求項12的半導體裝置之製造方法，其中，前述成分係鹵素成分。
  14. 如請求項13的半導體裝置之製造方法，其中，前述導電膜係電極或電極墊。
  15. 如請求項12的半導體裝置之製造方法，其中，前述導電膜係電極或電極墊。
  16. 如請求項1的半導體裝置之製造方法，其中，前述成分係鹵素成分。
  17. 如請求項16的半導體裝置之製造方法，其中，前述導電膜係電極或電極墊。
  18. 如請求項17的半導體裝置之製造方法，其具有以下程序：在前述保護膜形成程序後，透過濺鍍處理在前述保護膜上形成晶種膜的晶種膜形成程序。
  19. 如請求項1的半導體裝置之製造方法，其中，前述導電膜係電極或電極墊。
  20. 如請求項19的半導體裝置之製造方法，其具有以下程序：在前述保護膜形成程序後，透過濺鍍處理在前述保護膜上形成晶種膜的晶種膜形成程序。
  21. 一種基板處理裝置，具有： 　　具有載置基板的基板載置台的處理室，該基板具有導電膜、以使前述導電膜曝露的方式形成於前述導電膜的外周的絕緣膜； 　　加熱至從前述絕緣膜產生脫氣旳溫度的加熱部； 　　將具有與前述脫氣發生反應的成分的處理氣體供應至前述處理室而在前述絕緣膜上選擇性予以形成保護膜的氣體供應部。
  22. 一種程式，透過電腦使基板處理裝置執行以下程序： 　　將具有導電膜、以使前述導電膜曝露的方式形成於前述導電膜的外周的絕緣膜的基板搬入至處理室； 　　將具有與來自前述絕緣膜的脫氣發生反應的成分的處理氣體供應至前述處理室，在前述絕緣膜上選擇性形成保護膜。
TW106135419A 2017-09-11 2017-10-17 半導體裝置之製造方法、基板處理裝置及程式 TWI671821B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2017174089A JP6663400B2 (ja) 2017-09-11 2017-09-11 半導体装置の製造方法、基板処理装置およびプログラム
JP2017-174089 2017-09-11

Publications (2)

Publication Number Publication Date
TW201913814A TW201913814A (zh) 2019-04-01
TWI671821B true TWI671821B (zh) 2019-09-11

Family

ID=65631549

Family Applications (1)

Application Number Title Priority Date Filing Date
TW106135419A TWI671821B (zh) 2017-09-11 2017-10-17 半導體裝置之製造方法、基板處理裝置及程式

Country Status (5)

Country Link
US (1) US10340237B2 (zh)
JP (1) JP6663400B2 (zh)
KR (1) KR102081091B1 (zh)
CN (1) CN109494160B (zh)
TW (1) TWI671821B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6960953B2 (ja) * 2019-03-20 2021-11-05 株式会社Kokusai Electric 半導体装置の製造方法、基板処理方法、基板処理装置、およびプログラム
US10957664B2 (en) * 2019-05-29 2021-03-23 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor structure and manufacturing method thereof
JP2021009980A (ja) * 2019-07-03 2021-01-28 株式会社Ｋｏｋｕｓａｉ Ｅｌｅｃｔｒｉｃ 基板処理装置、半導体装置の製造方法およびプログラム
JP7273086B2 (ja) * 2021-03-24 2023-05-12 株式会社Kokusai Electric 半導体装置の製造方法、プログラム及び基板処理装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6121160A (en) * 1997-02-06 2000-09-19 Nec Corporation Manufacturing method for semiconductor device
US20020043723A1 (en) * 2000-10-16 2002-04-18 Hironobu Shimizu Semiconductor device and manufacturing method thereof
JP2010186916A (ja) * 2009-02-13 2010-08-26 Renesas Electronics Corp 半導体装置の製造方法
US20110254159A1 (en) * 2010-04-16 2011-10-20 Taiwan Semiconductor Manufacturing Company, Ltd. Conductive feature for semiconductor substrate and method of manufacture

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2697315B2 (ja) * 1991-01-23 1998-01-14 日本電気株式会社 フッ素含有シリコン酸化膜の形成方法
JPH0750323A (ja) 1993-06-01 1995-02-21 Yotaro Hatamura プローブ顕微鏡装置のカンチレバーの製造方法
JPH08116071A (ja) 1994-10-14 1996-05-07 Nippondenso Co Ltd 半導体力学センサの製造方法
JPH1064908A (ja) * 1996-08-13 1998-03-06 Sony Corp 半導体装置の配線形成方法及びスパッタ装置
JP4592989B2 (ja) * 2001-03-26 2010-12-08 株式会社半導体エネルギー研究所 発光装置の作製方法
KR100715254B1 (ko) * 2001-07-27 2007-05-07 삼성전자주식회사 애싱 방법
US20030224619A1 (en) * 2002-06-04 2003-12-04 Yoshi Ono Method for low temperature oxidation of silicon
JP4473824B2 (ja) * 2005-01-21 2010-06-02 株式会社東芝 半導体装置の製造方法
JP2007281114A (ja) * 2006-04-05 2007-10-25 Sony Corp 半導体装置の製造方法および半導体装置
JP2010147267A (ja) * 2008-12-19 2010-07-01 Renesas Technology Corp 半導体集積回路装置および半導体集積回路装置の製造方法
JP2012216452A (ja) * 2011-04-01 2012-11-08 Hitachi High-Technologies Corp 光半導体装置およびその製造方法
US8603910B2 (en) * 2012-01-13 2013-12-10 Infineon Technologies Ag Method of processing a contact pad
JP6125279B2 (ja) * 2013-03-05 2017-05-10 株式会社日立国際電気 半導体装置の製造方法、基板処理装置およびプログラム
KR102106885B1 (ko) * 2013-03-15 2020-05-06 삼성전자 주식회사 실리콘 산화막 증착용 전구체 조성물 및 상기 전구체 조성물을 이용한 반도체 소자 제조 방법
JP2016021524A (ja) * 2014-07-15 2016-02-04 東京エレクトロン株式会社 プラズマ処理装置
US20160049293A1 (en) * 2014-08-14 2016-02-18 Air Products And Chemicals, Inc. Method and composition for providing pore sealing layer on porous low dielectric constant films

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6121160A (en) * 1997-02-06 2000-09-19 Nec Corporation Manufacturing method for semiconductor device
US20020043723A1 (en) * 2000-10-16 2002-04-18 Hironobu Shimizu Semiconductor device and manufacturing method thereof
JP2010186916A (ja) * 2009-02-13 2010-08-26 Renesas Electronics Corp 半導体装置の製造方法
US20110254159A1 (en) * 2010-04-16 2011-10-20 Taiwan Semiconductor Manufacturing Company, Ltd. Conductive feature for semiconductor substrate and method of manufacture

Also Published As

Publication number Publication date
US20190081014A1 (en) 2019-03-14
JP6663400B2 (ja) 2020-03-11
JP2019050303A (ja) 2019-03-28
KR102081091B1 (ko) 2020-02-25
CN109494160A (zh) 2019-03-19
TW201913814A (zh) 2019-04-01
KR20190029404A (ko) 2019-03-20
CN109494160B (zh) 2023-02-21
US10340237B2 (en) 2019-07-02

Similar Documents

Publication Publication Date Title
TWI671821B (zh) 半導體裝置之製造方法、基板處理裝置及程式
KR101965154B1 (ko) 기판 처리 장치, 반도체 장치의 제조 방법 및 기록 매체
US10475645B2 (en) Method of filling recess and processing apparatus
US10453720B1 (en) Method of manufacturing semiconductor device
US10978310B2 (en) Method of manufacturing semiconductor device and non-transitory computer-readable recording medium capable of adjusting substrate temperature
KR101992164B1 (ko) 반도체 장치의 제조 방법, 기판 처리 장치 및 기록 매체
TW201935561A (zh) 半導體裝置的製造方法、基板處理裝置及程式
JP4931770B2 (ja) シリコン酸化膜の成膜方法および装置
CN110911261B (zh) 衬底处理装置、半导体器件的制造方法及记录介质
JP2018129330A (ja) 基板処理装置、半導体装置の製造方法およびプログラム
CN108807142B (zh) 半导体器件的制造方法、衬底处理装置及记录介质
KR20220130558A (ko) 반도체 장치의 제조 방법, 기판 처리 장치 및 프로그램
JP2021012910A (ja) 基板処理装置、半導体装置の製造方法、プログラムおよび記録媒体