JP7450512B2 - 基板処理方法及び基板処理装置 - Google Patents

基板処理方法及び基板処理装置 Download PDF

Info

Publication number
JP7450512B2
JP7450512B2 JP2020170068A JP2020170068A JP7450512B2 JP 7450512 B2 JP7450512 B2 JP 7450512B2 JP 2020170068 A JP2020170068 A JP 2020170068A JP 2020170068 A JP2020170068 A JP 2020170068A JP 7450512 B2 JP7450512 B2 JP 7450512B2
Authority
JP
Japan
Prior art keywords
substrate
processing
wafer
plasma
mounting table
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2020170068A
Other languages
English (en)
Other versions
JP2022061860A (ja
Inventor
啓 内藤
秀典 三好
重樹 土場
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Priority to JP2020170068A priority Critical patent/JP7450512B2/ja
Priority to CN202111138400.5A priority patent/CN114300332A/zh
Priority to TW110135989A priority patent/TW202220053A/zh
Priority to KR1020210132114A priority patent/KR102653253B1/ko
Priority to US17/450,209 priority patent/US20220108913A1/en
Publication of JP2022061860A publication Critical patent/JP2022061860A/ja
Application granted granted Critical
Publication of JP7450512B2 publication Critical patent/JP7450512B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/68757—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by a coating or a hardness or a material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H01L21/67069—Apparatus for fluid treatment for etching for drying etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32715—Workpiece holder
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
    • H01L21/32137—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas of silicon-containing layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/677—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations
    • H01L21/67739—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations into and out of processing chamber
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/68742—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by a lifting arrangement, e.g. lift pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/6875—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by a plurality of individual support members, e.g. support posts or protrusions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/20—Positioning, supporting, modifying or maintaining the physical state of objects being observed or treated
    • H01J2237/202—Movement
    • H01J2237/20221—Translation
    • H01J2237/20235—Z movement or adjustment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/32—Processing objects by plasma generation
    • H01J2237/33—Processing objects by plasma generation characterised by the type of processing
    • H01J2237/332—Coating

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Plasma & Fusion (AREA)
  • Analytical Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Plasma Technology (AREA)
  • Drying Of Semiconductors (AREA)
  • Chemical Vapour Deposition (AREA)

Description

本開示は、基板処理方法及び基板処理装置に関する。
特許文献１には、処理容器の内部に高周波のエネルギーを供給する高周波電源と、処理容器の内部にガスを導入するガス供給源と、基板を載置する載置台と、処理容器の内部をプラズマ生成空間と基板処理空間に仕切る仕切板と、を有する基板処理装置が開示されている。
特開２０１７－１５７７７８号公報
本開示にかかる技術は、プラズマ処理における基板裏面の金属汚染を適切に低減する。
本開示の一態様は、基板処理装置により基板を処理する方法であって、基板処理装置は、内部で基板を処理する処理容器と、前記処理容器の内部に形成されるプラズマ生成空間と、前記プラズマ生成空間と仕切板を介して連通する処理空間と、前記処理空間の内部に設けられ、基板を上面に載置する載置台と、前記載置台上で基板を昇降させる昇降機構と、を有し、前記処理空間における基板のプラズマ処理中に、前記昇降機構を用いて基板を昇降させ、該プラズマ処理中の基板に電位変化を生じさせる。
本開示によれば、プラズマ処理における基板裏面の金属汚染を適切に低減することができる。
プラズマ処理装置の構成の一例を示す縦断面図である。 プラズマ処理装置の構成の一例を示す横断面図である。 本実施形態にかかるウェハ処理の主な工程を示すフロー図である。 本実施形態にかかるプラズマ処理におけるウェハのＶｄｃ変化の一例を示すグラフである。 昇降ピンによるウェハ保持の様子を示す説明図である。 他の実施形態にかかるプラズマ処理におけるウェハのＶｄｃ変化の一例を示すグラフである。 ウェハ裏面の金属汚染を低減する他の方法を模式的に示す説明図である。 コーティング膜の形成例を模式的に示す説明図である。
半導体デバイスにおいてシリコンを含有する膜は、広範で様々な用途に適用される。例えばシリコンゲルマニウム（ＳｉＧｅ）膜やシリコン（Ｓｉ）膜などのＳｉ含有膜は、ゲート電極やシード層などに用いられている。そして従来、ナノシートまたはナノワイヤといったＧＡＡ（Ｇａｔｅ ａｌｌ ａｒｏｕｎｄ）トランジスタの製造工程では、このようなＳｉ含有膜が形成された基板としての半導体ウェハ（以下、単に「ウェハ」という。）に対して、エッチング処理、拡散処理又は成膜処理などのプラズマ処理が行われている。
上述した特許文献１に開示された技術は、このようにＳｉ含有膜が形成されたウェハのエッチング処理を行うための方法である。このエッチング処理は、特許文献１にも記載されるように、チャンバ内に配置されたウェハに対してプラズマにより励起された処理ガスを供給する、プラズマ処理により行われる。
ところで、このようなウェハに対するプラズマ処理においては、プラズマを生成するための高周波（ＲＦ：Ｒａｄｉｏ Ｆｒｅｑｕｅｎｃｙ）電力の供給を開始する際（以下、「ＲＦ－ＯＮ時」という場合がある。）に、処理対象のウェハの裏面における金属汚染の発生が懸念される。このウェハ裏面の金属汚染は、例えばウェハを載置するステージ等、チャンバ内に配置された金属がプラズマと反応することによりパーティクルが発生し、該パーティクルがＲＦ－ＯＮ時のウェハ電位（Ｖｄｃ）の変化により、裏面に電気的に付着することで発生するものと考えられる。
そこで本発明者らが鋭意検討を行ったところ、処理対象のウェハに対するプラズマ処理中において、チャンバの内部で該ウェハの受け渡しを行うための昇降ピンを動作させることでＶｄｃが変化することを知見した。すなわち、この昇降ピンの動作によりウェハの帯電状態を変化させ、裏面に付着したパーティクルを脱離できる可能性を新たに見出した。そして、かかる知見については特許文献１にも記載はない。
本開示に係る技術はかかる知見に基づいてされたものであり、プラズマ処理における基板裏面の金属汚染を適切に低減する。以下、本実施形態にかかる基板処理装置としてのプラズマ処理装置、及び当該プラズマ処理装置を用いて行われる基板処理方法としてのプラズマ処理方法について、図面を参照しながら説明する。なお、本明細書及び図面において、実質的に同一の機能構成を有する要素においては、同一の符号を付することにより重複説明を省略する。
＜プラズマ処理装置＞
図１は、プラズマ処理装置１の構成の概略を模式的に示す縦断面図である。プラズマ処理装置１では、ウェハＷの表面に任意のプラズマ処理、例えば、エッチング処理、拡散処理又は成膜処理等が行われる。なお、以下の説明においては、ウェハＷにおけるプラズマ処理が施される側の面を「表面」、表面とは反対側の後述の載置台４０により保持される側の面を「裏面」とそれぞれいう場合がある。
図１に示すようにプラズマ処理装置１は、ウェハＷを収容する密閉構造の処理容器１０を備えている。処理容器１０は、例えばアルミニウム又はアルミニウム合金からなり、上端が開放され、処理容器１０の上端は天井部となる蓋体１０ａにより閉塞されている。処理容器１０の側面にはウェハＷの搬入出口（図示せず）が設けられ、この搬入出口を介してプラズマ処理装置１の外部と接続されている。搬入出口はゲートバルブ（図示せず）により開閉自在に構成されている。
処理容器１０の内部は、仕切板１１によって上方のプラズマ生成空間Ｇと、下方の処理空間Ｓとに仕切られている。すなわち、本実施形態にかかるプラズマ処理装置１は、プラズマ生成空間Ｇが処理空間Ｓと分離されたリモートプラズマ処理装置として構成されている。
仕切板１１は、プラズマ生成空間Ｇから処理空間Ｓに向けて重ね合わせられるように配置される少なくとも２つの板状部材１２、１３を有している。板状部材１２、１３の間には、当該板状部材１２、１３の間隔を調節するスペーサ１４が配置されている。また、板状部材１２、１３は、重ね合わせ方向に貫通して形成されるスリット１２ａ、１３ａをそれぞれ有している。各スリット１２ａ、１３ａは平面視において重ならないように配置され、これにより仕切板１１は、プラズマ生成空間Ｇでプラズマが生成する際にプラズマ中のイオンが処理空間Ｓへ透過することを抑制する、いわゆるイオントラップとして機能する。より具体的には、スリット１２ａ及びスリット１３ａが重ならないように配置されるスリット配置構造、すなわち、ラビリンス構造により、異方的に移動するイオンの移動を阻止する一方、等方的に移動するラジカルを透過させる。
また換言すれば、このように構成された仕切板１１により、プラズマ生成空間Ｇと処理空間Ｓとはスリット１２ａ、１３ａを介して連通して接続される。これにより、後述するように処理空間ＳにおけるウェハＷのプラズマ処理に際して、後述の昇降ピン６１の動作によりウェハＷの電位変化（Ｖｄｃ変化）が生じる。
なお、仕切板１１の構造は図示の例には限定されず、後述の昇降ピン６１の動作によりウェハＷにＶｄｃ変化を生ずることができれば、任意の構成をとり得る。
プラズマ生成空間Ｇは、処理容器１０内に処理ガスを供給する給気部２０と、処理容器１０内に供給される処理ガスをプラズマ化するプラズマ生成部３０と、を有している。
給気部２０には複数のガス供給源（図示せず）が接続され、これらのガス供給源は、フッ素含有ガス（例えばＮＦ３ガス）、酸素含有ガス（例えばＯ２ガス）及び希釈ガス（例えばＡｒガス）を含む処理ガスを処理容器１０の内部に供給する。なお、フッ素含有ガス、酸素含有ガス及び希釈ガスの種類はこれに限定されず、任意に選択される。
また、給気部２０には、プラズマ生成空間Ｇに対する処理ガスの供給量を調節する流量調節器（図示せず）が設けられている。流量調節器は、例えば開閉弁及びマスフローコントローラを有している。
プラズマ生成部３０は、ＲＦアンテナを用いる誘導結合型の装置として構成されている。処理容器１０の蓋体１０ａは、例えば石英板により形成され、誘電体窓として構成される。蓋体１０ａの上方には、処理容器１０のプラズマ生成空間Ｇに誘導結合プラズマを生成するためのＲＦアンテナ３１が形成され、ＲＦアンテナ３１は整合器３２を介して高周波電源３３に接続されている。
整合器３２は、高周波電源３３側のインピーダンスと負荷（ＲＦアンテナ３１やプラズマ）側のインピーダンスの整合をとるためのリアクタンス可変の整合回路（図示せず）を有する。
高周波電源３３は、誘導結合の高周波放電によるプラズマの生成に適した一定周波数（通常は１３．５６ＭＨｚ以上）の高周波電力を任意の出力値で出力する。
処理空間Ｓは、処理容器１０内でウェハＷを載置する載置台４０と、処理容器１０内の処理ガスを排出する排気部５０と、を有している。
載置台４０は、ウェハＷの載置面（以下、「ウェハ載置面」という。）を上面に有する上部台４０ａと、処理容器１０の底面に固定され、上部台４０ａを下方から支持する下部台４０ｂと、を有している。載置台４０は、例えばアルミニウム又はアルミニウム合金等の金属により構成されている。
上部台４０ａのウェハ載置面には、ウェハＷを保持するための複数、本実施形態においては例えば３本のプロキシピン４１が設けられている。載置台４０に載置されるウェハＷは、プロキシピン４１を介して、ウェハ載置面から若干浮いた状態で該ウェハ載置面上に保持される。プロキシピン４１は、図２に示すように載置台４０（ウェハ載置面）の周方向に沿って等間隔に設けられている。
また載置台４０の内部には、温度調節機構４２と、リフター６０が設けられている。
温度調節機構４２は上部台４０ａの内部に設けられ、プラズマ処理中のウェハＷを所望の温度に調節する。温度調節機構４２としては、ヒータ、流路、又はこれらの組み合わせを含んでいてもよい。流路には、例えば冷媒や伝熱ガスのような温調流体が通流される。
昇降機構としてのリフター６０は、載置台４０上においてウェハＷの昇降を行う。リフター６０は、昇降ピン６１、支持部材６２、及び駆動部６３を有している。
昇降ピン６１は、ウェハ載置面から上端部が突没するように昇降する柱状の部材であり、上部台４０ａを厚み方向に貫通して設けられる。昇降ピン６１は、図２に示すように載置台４０（ウェハ載置面）の周方向に沿って、互いに間隔を空けて３本以上設けられている。昇降ピン６１は、例えば、上記周方向に沿って等間隔で設けられている。
支持部材６２は下部台４０ｂの内部に設けられ、複数の昇降ピン６１を支持する。駆動部６３は、支持部材６２を昇降させる駆動力を発生させ、複数の昇降ピン６１を昇降させる。駆動部６３は、上記駆動力を発生するモータ（図示せず）を有する。
リフター６０は、駆動部６３の動作により支持部材６２を介して昇降ピン６１を昇降させ、該昇降ピン６１をウェハＷの受渡位置（上端がウェハ載置面から突出する位置）と待機位置（上端がウェハ載置面から突出しない位置）との間で移動自在に構成される。また換言すれば、駆動部６３の動作により昇降ピン６１に保持されたウェハＷを、受渡位置（ウェハ搬送機構との間での受け渡しを行う位置）と処理位置（ウェハ載置面上に載置される位置）との間で移動自在に構成される。
なお、リフター６０の配置や構成は図示の例に限定されるものではなく、任意に構成できる。
排気部５０は、載置台４０の外側方において、処理容器１０の底部に設けられた排気管を介して、例えば真空ポンプ等の排気機構（図示せず）に接続されている。また排気管には、自動圧力制御弁（ＡＰＣ）が設けられている。これら排気機構と自動圧力制御弁により、処理容器１０内の圧力が制御される。
以上のプラズマ処理装置１には、制御部としての制御装置７０が設けられている。制御装置７０は、例えばＣＰＵやメモリ等を備えたコンピュータであり、プログラム格納部（図示せず）を有している。プログラム格納部には、プラズマ処理装置１におけるウェハＷの処理を制御するプログラムが格納されている。またプログラム格納部には、上述の各種構成要素の動作を制御して、プラズマ処理装置１における後述のウェハ処理を実現させるためのプログラムも格納されている。なお、上記プログラムは、コンピュータに読み取り可能な記憶媒体Ｈに記録されていたものであって、当該記憶媒体Ｈから制御装置７０にインストールされたものであってもよい。
＜プラズマ処理＞
本実施形態にかかるプラズマ処理装置１は、以上のように構成されている。次に、プラズマ処理装置１を用いて行われるプラズマ処理について説明する。図３は、本実施形態にかかるプラズマ処理の主な工程を示すフロー図である。また図４は、プラズマ処理に伴うウェハＷの電位変化（Ｖｄｃ変化）の一例を示すグラフである。なお、以下の説明においてはウェハＷの表面に形成されたＳｉ膜のエッチング処理を行う場合を例に説明を行うが、ウェハＷの表面に形成されるＳｉ含有膜の種類は任意（例えばＳｉＮ膜やＳｉＯ２膜等）に決定できる。また、ウェハＷに施されるプラズマ処理もエッチング処理に限定されるものではない。
先ず、処理対象のウェハＷが、プラズマ処理装置１の外部に設けられたウェハ搬送機構（図示せず）により処理容器１０の内部の処理空間Ｓに搬入（図３のステップＳ１）される。ウェハＷが処理空間Ｓの内部に搬入されると、駆動部６３の動作により昇降ピン６１を待機位置から受渡位置に上昇させ（図３のステップＳ２）、ウェハ搬送機構（図示せず）から昇降ピン６１へのウェハＷの受け渡しが行われる（図３のステップＳ３）。なお受渡位置においてウェハＷは、図５に示すように載置台４０のウェハ載置面（プロキシピン４１）とは接触せずに離隔された状態で、裏面側が昇降ピン６１の上端部に保持される。
昇降ピン６１上にウェハＷが受け渡されると、該ウェハＷに対するプラズマ処理が開始される（図３のステップＳ４）。具体的には、プラズマ生成空間Ｇに給気部２０から処理ガス（本実施形態においてはＮＦ３ガス、Ｏ２ガス及びＡｒガス）を供給するとともに、ＲＦアンテナ３１に高周波電力を供給（ＲＦ－ＯＮ）し、誘導結合プラズマである酸素及びフッ素を含有するプラズマを生成する。換言すれば、生成されたプラズマは、フッ素ラジカル（Ｆ＊）及び酸素ラジカル（Ｏ＊）を含有する。
なお、プラズマ処理装置１において行われるプラズマ処理が、例えば上述したようにウェハＷ上に形成されたＳｉ膜のエッチング処理であった場合、プラズマ生成空間Ｇの圧力（真空度）は１０ｍＴｏｒｒ～５Ｔｏｒｒであることが好ましく、より好ましくは２５ｍＴ～８００ｍＴである。また、プラズマ生成空間Ｇの温度は６０℃～１２０℃であることが好ましく、より好ましくは１００℃である。また更に、処理ガスの流量比率［ｓｃｃｍ］は、ＮＦ３：Ｏ２：Ａｒ＝３～１００：０～１０００：５０～３００であることが好ましい。
ここで、かかるプラズマ処理の開始時にウェハＷが処理位置に配置されていた場合、ウェハＷの裏面と載置台４０（ウェハ載置面）とが近接して配置されるため、ウェハＷの裏面には金属汚染が発生する場合がある。より具体的には、高周波電力の供給開始時（ＲＦ－ＯＮ時）のプラズマ生成空間Ｇにおける磁界（電界）変化の影響によりウェハＷにＶｄｃ変化が生じ、これによりウェハ載置面上の金属パーティクルＰ（載置台４０がアルミニウムで構成される場合、例えばＣｒを主とする）が、ウェハＷの裏面に電気的に吸着するおそれがある。
この点、本実施形態においては、高周波電力の供給開始時（ＲＦ－ＯＮ時）にはウェハＷが昇降ピン６１により上昇された受渡位置に配置され、図５に示したように載置台４０のウェハ載置面（プロキシピン４１）とは物理的に離隔させている。これにより、ウェハＷを処理位置に配置した状態で高周波電力の供給を開始する場合と比較して、ウェハＷの裏面に対するパーティクルの電気的な付着を適切に低減できる。換言すれば、ウェハＷのＶｄｃ変化の影響がウェハ載置面上のパーティクルに及ぶことが抑制され、これにより裏面に対するパーティクルの付着が低減される。
プラズマ生成空間Ｇにおいて生成されたプラズマは、仕切板１１を介して処理空間Ｓへと供給される。ここで、仕切板１１には前述のようにラビリンス構造が形成されているため、プラズマ生成空間Ｇにおいて生成されたラジカルのみが、処理空間Ｓへと透過する。そして、処理空間Ｓへと供給されたラジカルをウェハＷに作用させることにより、該ウェハＷのプラズマ処理が進行する。なお、該プラズマ処理は、上述のようにウェハＷがウェハ載置面から離隔した状態で開始されるため、図４のＰｉｎ－Ｕｐ領域に示されように、該プラズマ処理の初期においてはウェハＷのＶｄｃ値はマイナスを推移する。
ウェハＷのプラズマ処理が開始されると、次に、駆動部６３の動作により昇降ピン６１を降下させ、これによりウェハＷを受渡位置から処理位置へと降下させる（図３のステップＳ５）。処理位置への移動によりウェハＷがウェハ載置面（プロキシピン４１）に載置されると、これに伴い該ウェハＷのＶｄｃ値が変化する。具体的には、図４のＰｉｎ－Ｄｏｗｎ領域に示されるように、Ｐｉｎ－Ｕｐ時にマイナスで推移していたＶｄｃ値が、ウェハＷと載置台４０とが電気的に接続されることでプラスに変動した後、ゼロ値近傍で安定推移する。換言すれば、昇降ピン６１によるウェハＷの降下動作により、降下前後におけるウェハＷの帯電状態が変化する。
本実施形態においては、このようにプラズマ処理中に昇降ピン６１によりウェハＷを降下させてＶｄｃ値を変化させることで、該ウェハＷの帯電状態を変化させる。これにより、例えば高周波電力の供給開始時にウェハＷの裏面にパーティクルが付着していた場合であっても、該帯電状態の変化により、付着したパーティクルを裏面から離脱できる。
なお、この昇降ピン６１を降下させるタイミングは、ウェハＷに対するプラズマ処理が開始（ＲＦ－ＯＮ）された後、該プラズマ処理が終了（ＲＦ－ＯＦＦ）するまでの間であれば任意に決定できる。ただし、ウェハＷを昇降ピン６１により上昇させた場合、温度調節機構４２によるウェハＷの温度調節が適切に行えなくなるおそれがある。かかる観点を鑑みて、昇降ピン６１によるウェハＷの上昇時間は短くすることが好ましい。すなわち、ウェハＷに対するプラズマ処理の開始直後（高周波電力の供給開始直後）に、ウェハＷを処理位置に移動させることが好ましい。
昇降ピン６１の降下によりウェハＷが処理位置に移動されると、該ウェハＷに対するプラズマ処理が継続される。この時、図４のＰｉｎ－Ｄｏｗｎ領域に示すように、ウェハＷのＶｄｃ値はゼロ値近傍を推移する。その後、ウェハＷに対して所望のプラズマ処理結果が得られると、プラズマ生成空間Ｇに対する処理ガスの供給を停止するとともに、ＲＦアンテナ３１からの高周波電力の供給を停止（ＲＦ－ＯＦＦ）し、プラズマ処理装置１におけるプラズマ処理を完了する（図３のステップＳ６）。
ウェハＷに対するプラズマ処理が完了すると、駆動部６３の動作により昇降ピン６１を上昇させて、ウェハＷを処理位置から受渡位置に移動させる（図３のステップＳ７）。そして、昇降ピン６１からプラズマ処理装置１の外部に設けられたウェハ搬送機構（図示せず）にウェハＷが受け渡された後（図３のステップＳ８）、該ウェハＷを処理容器１０の外部に搬出する（図３のステップＳ９）。なお、ウェハＷが処理容器１０から搬出されると、昇降ピン６１は、駆動部５３の動作により受渡位置から待機位置に移動される。こうして、プラズマ処理装置１における一連のプラズマ処理が終了する。
＜本実施形態にかかるウェハ処理の作用効果＞
以上の本実施形態によれば、ウェハＷのプラズマ処理を行う処理空間Ｓがプラズマ生成空間Ｇとスリットが形成された仕切板１１を介して連通して設けられている。このため、処理空間Ｓにおけるプラズマ処理に際して昇降ピン６１によりウェハＷを昇降させることで、ウェハＷにＶｄｃ値を変化させることができる。そして、かかるウェハＷのＶｄｃ変化に伴いウェハＷの帯電状態を変化（逆転）できるため、該ウェハＷの裏面に電気的に付着していたパーティクルを適切に離脱できる。すなわち、ウェハＷの裏面の金属汚染を低減できる。
また、昇降ピン６１を上昇させてウェハＷとウェハ載置面とを電気的に縁切りした状態でプラズマ処理、より具体的には高周波電略の供給を開始（ＲＦ－ＯＮ）することで、ウェハ載置面上のパーティクルが裏面に付着することを抑制でき、更に適切に裏面の金属汚染を低減できる。
なお、以上の実施形態においては、ウェハＷを受渡位置に配置した状態でプラズマ処理を開始し、その後、プラズマ処理中に処理位置へと移動（降下）させたが、プラズマ処理におけるピン動作はこれに限定されるものではない。例えば、ウェハＷを処理位置に配置した状態でプラズマ処理を開始し、その後、プラズマ処理中に受渡位置へと移動（上昇）させてもよい。図６は、かかる場合におけるプラズマ処理中のＶｄｃ変化の一例を示すグラフである。
図６に示すように、プラズマ処理中にウェハＷを処理位置から受渡位置に移動（上昇）させた場合、Ｐｉｎ－Ｄｏｗｎ時にゼロ値近傍で安定推移していたＶｄｃ値が、ウェハＷと載置台４０とが相互に離隔（電気的に縁切り）されることでプラスに変動した後、マイナスで安定推移する。換言すれば、昇降ピン６１によるウェハＷの上昇動作により、上昇前後におけるウェハＷの帯電状態が変化する。
上述したように、ウェハＷを処理位置に配置した状態でプラズマ処理を開始した場合、該ウェハＷの裏面にパーティクルが電気的に付着するおそれがある。しかしながら、このようにプラズマ処理中にウェハＷを処理位置から受渡位置に移動（上昇）してＶｄｃを変化させることで、該ウェハＷの帯電状態を変化させることができ、これにより裏面に付着したパーティクルを離脱させて、ウェハＷの裏面の金属汚染を適切に低減できる。また、受渡位置におけるウェハＷは裏面が載置台４０のウェハ載置面から物理的に離隔されているため、受渡位置への配置後のウェハＷの裏面に対してパーティクルが付着することが適切に抑制される。
なお上述したように、ウェハＷの裏面における金属汚染は、処理空間Ｓに供給されたラジカルが例えば載置台４０を構成するアルミニウム等の金属と反応することでパーティクルを発生させ、かかるパーティクルがウェハＷの裏面に付着することで発生すると考えられる。そこで図７に示すように、かかるパーティクルの発生源となるアルミニウム等の金属表面に、少なくとも該金属よりも耐ラジカル性を有する材料でコーティング膜Ｃを形成し、プラズマ処理におけるパーティクルの発生を抑制し、ウェハＷの裏面における金属汚染を低減してもよい。例えば該金属がアルミニウムである場合、コーティング材料としてはフッ化イットリウム（ＹＦ３）、オキシフッ化イットリウム（ＹＯＦ）、又はテフロン（登録商標）等を選択することができる。
なお、金属表面に形成するコーティング膜Ｃの厚みは任意に決定することができる。ただし、金属表面に対してコーティング膜Ｃを安定して形成し、また、形成されたコーティング膜Ｃが自重等により剥離することを抑制する観点からは、コーティング膜Ｃの厚みは１００μｍ～１７０μｍ程度であることが好ましい。また、載置台４０のウェハ載置面にコーティング膜Ｃを形成する場合、ウェハ載置面に形成されるコーティング膜Ｃの厚みは、少なくともプロキシピン４１の高さよりも小さいことが望ましい。
また、例えば載置台４０の表面にコーティング膜Ｃを形成する場合、図７に示したように載置台４０の全面（上面及び側面）にコーティング膜を形成してもよいし、図８に示すように少なくとも上部台４０ａのウェハ載置面のみにコーティング膜Ｃを形成してもよい。少なくともウェハＷの載置時において裏面と直接的に対向するウェハ載置面からのパーティクルの発生を抑制することができれば、プラズマ処理におけるウェハＷの裏面における金属汚染を低減することができる。
なお、図８（ｂ）に示したように載置台４０におけるウェハ載置面のみにコーティング膜Ｃを形成する場合、ウェハＷの裏面における金属汚染を低減することに加え、更にウェハＷに対するプラズマ処理の面内均一性を向上させることができる。
具体的には、処理空間Ｓのプラズマ雰囲気に露出する載置台４０の表面にコーティング膜Ｃが形成されている場合、処理空間Ｓに供給されたＯ＊は、該表面がアルミニウムである場合と比較して失活しにくくなる。通常、ウェハＷの中央部におけるプラズマ処理は、外周部におけるプラズマ処理と比較して早く進行するが、載置台４０のウェハ載置面にコーティング膜Ｃを形成することで、ウェハＷの中央部におけるＯ＊の失活速度が、外周部におけるＯ＊の失活速度と比較して小さくなる。Ｏ＊は、通常、プラズマ処理を阻害するように作用するため、このようにウェハＷの中央部におけるＯ＊の失活速度を小さくすることでプラズマ処理の速度を抑え、ウェハＷの外周部におけるプラズマ処理速度とのバランスを取ることが可能になる。すなわち、ウェハＷの中央部と外周部におけるプラズマ処理速度にバラつきが生じることを抑制でき、この結果、プラズマ処理の面内均一性を向上できる。
なお、昇降ピン６１が例えばアルミニウム等の金属で構成される場合、該昇降ピン６１に対してラジカルが作用し、この結果パーティクルが発生してウェハＷの裏面における金属汚染が発生するおそれがある。そこで昇降ピン６１が金属で構成される場合、前述のコーティング膜の形成に加えて、又は代えて、該昇降ピン６１を耐ラジカル性を有する部材により構成するようにしてもよい。昇降ピン６１を構成する部材としては、例えばニッケル（Ｎｉ）やセラミック、又はテフロン（登録商標）等を選択することができる。
なお、以上の実施形態においては昇降機構としてのリフター６０、より具体的には昇降ピン６１の動作によりウェハＷを昇降させ、当該ウェハＷのＶｄｃ値を変化させる場合を例に説明を行ったが、上述したように、リフター６０の構成はこれに限定されるものではない。すなわち、プラズマ処理中のウェハＷと載置台４０との間を電気的に絶縁してウェハＷの裏面に付着していたパーティクルを離脱できれば、任意の構成をとることができる。
なお、以上の実施形態におけるプラズマ処理では、処理ガスとしてＮＦ３、Ｏ２及びＡｒを供給したが、ＡｄｄガスとしてさらにＡｒガスを追加供給してもよい。
また、以上の実施形態によれば、処理ガスが含むフッ素含有ガスとしてＮＦ３を選択したが、フッ素含有ガスの種類はこれに限定されるものではなく、例えばＳＦ６ガスやＦ２ガスを選択できる。また、希釈ガスの種類もＡｒガスには限定されず、Ｈ２ガス又は希ガスの少なくとも１種を含む任意のガスを選択できる。
また、プラズマ生成空間Ｇにおけるプラズマ源も本実施形態のような誘導結合プラズマに限定されるものではなく、例えばマイクロ波プラズマ等、任意の構成をとり得る。ただし、上述したように昇降ピン６１の動作によりウェハＷのＶｄｃ値を変化させて、該ウェハＷの帯電状態を変化させるため、いずれのプラズマ源を採用する場合であっても、プラズマ処理装置１がプラズマ生成空間Ｇと処理空間Ｓが仕切板１１により区画される構成を有することが望ましい。
今回開示された実施形態はすべての点で例示であって制限的なものではないと考えられるべきである。上記の実施形態は、添付の請求の範囲及びその主旨を逸脱することなく、様々な形態で省略、置換、変更されてもよい。
１ プラズマ処理装置
１０ 処理容器
１１ 仕切板
４０ 載置台
６１ 昇降ピン
Ｇ プラズマ生成空間
Ｓ 処理空間
Ｗ ウェハ

Claims (16)

  1. 基板処理装置により基板を処理する方法であって、
    基板処理装置は、
    内部で基板を処理する処理容器と、
    前記処理容器の内部に形成されるプラズマ生成空間と、
    前記プラズマ生成空間と仕切板を介して連通する処理空間と、
    前記処理空間の内部に設けられ、基板を上面に載置する載置台と、
    前記載置台上で基板を昇降させる昇降機構と、を有し、
    前記処理空間における基板のプラズマ処理中に、前記昇降機構を用いて基板を昇降させ、該プラズマ処理中の基板に電位変化を生じさせる、基板処理方法。
  2. 前記プラズマ処理を前記昇降機構により前記載置台から基板が離隔された状態で開始し、
    該プラズマ処理中に前記昇降機構により基板を下降させて前記載置台に基板を載置する、請求項１に記載の基板処理方法。
  3. 前記昇降機構による基板の下降を前記プラズマ処理の開始直後に行う、請求項２に記載の基板処理方法。
  4. 前記昇降機構は、前記基板処理装置に対する前記基板の搬入出時において当該基板を保持する昇降ピンである、請求項１～３のいずれか一項に記載の基板処理方法。
  5. 少なくとも前記載置台における基板の保持面を、該載置台を構成する金属材料よりも耐ラジカル性を有するコーティング材料によりコーティングする、請求項１～４のいずれか一項に記載の基板処理方法。
  6. 前記昇降機構を、前記コーティング材料により更にコーティングする、請求項５に記載の基板処理方法。
  7. 前記コーティング材料は、ＹＦ３、ＹＯＦの少なくともいずれかから選択される、請求項５又は６に記載の基板処理方法。
  8. 前記昇降機構を、少なくとも前記載置台を構成する金属材料よりも耐ラジカル性を有する構成部材により構成する、請求項１～７のいずれか一項に記載の基板処理方法。
  9. 処理容器の内部で基板を処理する基板処理装置であって、
    前記処理容器の内部に形成されるプラズマ生成空間と、
    前記プラズマ生成空間と仕切板を介して連通する処理空間と、
    前記処理空間の内部に設けられ、基板を上面に載置する載置台と、
    前記載置台上で基板を昇降させる昇降機構と、
    前記昇降機構の動作を制御する制御部と、を有し、
    前記制御部は、前記処理空間における基板のプラズマ処理中に、基板を昇降させるように前記昇降機構を制御し、該プラズマ処理中の基板に電位変化を生じさせる、基板処理装置。
  10. 前記制御部は、
    前記プラズマ処理の開始時においては前記昇降機構により前記載置台から基板を離隔し、
    該プラズマ処理中において前記昇降機構により前記載置台に基板を載置するように、前記昇降機構の動作を制御する、請求項９に記載の基板処理装置。
  11. 前記制御部は、前記プラズマ処理の開始直後に前記昇降機構を下降させて、前記載置台に基板を載置する、請求項１０に記載の基板処理装置。
  12. 前記昇降機構は、前記基板処理装置に対する前記基板の搬入出時において当該基板を保持する昇降ピンである、請求項９～１１のいずれか一項に記載の基板処理装置。
  13. 少なくとも前記載置台における基板の保持面は、該載置台を構成する金属材料よりも耐ラジカル性を有するコーティング材料によりコーティングされている、請求項９～１２のいずれか一項に記載の基板処理装置。
  14. 前記昇降機構は、前記コーティング材料によりコーティングされている、請求項１３に記載の基板処理装置。
  15. 前記コーティング材料は、ＹＦ３、ＹＯＦの少なくともいずれかである、請求項１３又は１４に記載の基板処理装置。
  16. 前記昇降機構は、少なくとも前記載置台を構成する金属材料よりも耐ラジカル性を有する構成部材により構成される、請求項９～１５のいずれか一項に記載の基板処理装置。
JP2020170068A 2020-10-07 2020-10-07 基板処理方法及び基板処理装置 Active JP7450512B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2020170068A JP7450512B2 (ja) 2020-10-07 2020-10-07 基板処理方法及び基板処理装置
CN202111138400.5A CN114300332A (zh) 2020-10-07 2021-09-27 基板处理方法和基板处理装置
TW110135989A TW202220053A (zh) 2020-10-07 2021-09-28 基板處理方法及基板處理裝置
KR1020210132114A KR102653253B1 (ko) 2020-10-07 2021-10-06 기판 처리 방법 및 기판 처리 장치
US17/450,209 US20220108913A1 (en) 2020-10-07 2021-10-07 Substrate processing method and substrate processing apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2020170068A JP7450512B2 (ja) 2020-10-07 2020-10-07 基板処理方法及び基板処理装置

Publications (2)

Publication Number Publication Date
JP2022061860A JP2022061860A (ja) 2022-04-19
JP7450512B2 true JP7450512B2 (ja) 2024-03-15

Family

ID=80931629

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2020170068A Active JP7450512B2 (ja) 2020-10-07 2020-10-07 基板処理方法及び基板処理装置

Country Status (5)

Country Link
US (1) US20220108913A1 (ja)
JP (1) JP7450512B2 (ja)
KR (1) KR102653253B1 (ja)
CN (1) CN114300332A (ja)
TW (1) TW202220053A (ja)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000156373A (ja) 1998-11-19 2000-06-06 Sony Corp Ｃｖｄ膜の成膜方法
JP2008108953A (ja) 2006-10-26 2008-05-08 Momentive Performance Materials Japan Kk 半導体基板裏面異物除去方法
JP2009206131A (ja) 2008-02-26 2009-09-10 Panasonic Corp 半導体装置の製造方法および装置
JP2017157778A (ja) 2016-03-04 2017-09-07 東京エレクトロン株式会社 基板処理装置
JP2019121748A (ja) 2018-01-11 2019-07-22 株式会社日立ハイテクノロジーズ プラズマ処理装置

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0936103A (ja) * 1995-07-18 1997-02-07 Ulvac Japan Ltd 半導体ウェハのエッチング及びレジスト除去のための方法並びに装置
JPH10135186A (ja) * 1996-10-29 1998-05-22 Sumitomo Metal Ind Ltd レジストのアッシング方法
JP4073657B2 (ja) * 2001-11-21 2008-04-09 株式会社アルバック 処理方法
US7638003B2 (en) * 2006-01-12 2009-12-29 Asm Japan K.K. Semiconductor processing apparatus with lift pin structure
JP2008041969A (ja) * 2006-08-08 2008-02-21 Matsushita Electric Ind Co Ltd 基板の脱離方法
JP2010199239A (ja) * 2009-02-24 2010-09-09 Tokyo Electron Ltd 被処理基板の除電方法及び基板処理装置
WO2011031589A2 (en) * 2009-09-10 2011-03-17 Lam Research Corporation Methods and arrangement for detecting a wafer-released event within a plasma processing chamber
JP6650841B2 (ja) * 2016-06-27 2020-02-19 東京エレクトロン株式会社 基板昇降機構、基板載置台および基板処理装置
JP2018006392A (ja) * 2016-06-28 2018-01-11 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
JP6929148B2 (ja) * 2017-06-30 2021-09-01 東京エレクトロン株式会社 エッチング方法およびエッチング装置
CN109920715A (zh) * 2017-12-12 2019-06-21 中微半导体设备(上海)股份有限公司 一种等离子体刻蚀反应器
US10760158B2 (en) * 2017-12-15 2020-09-01 Lam Research Corporation Ex situ coating of chamber components for semiconductor processing
CN111326470A (zh) * 2018-12-17 2020-06-23 夏泰鑫半导体(青岛)有限公司 静电夹盘及半导体设备

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000156373A (ja) 1998-11-19 2000-06-06 Sony Corp Ｃｖｄ膜の成膜方法
JP2008108953A (ja) 2006-10-26 2008-05-08 Momentive Performance Materials Japan Kk 半導体基板裏面異物除去方法
JP2009206131A (ja) 2008-02-26 2009-09-10 Panasonic Corp 半導体装置の製造方法および装置
JP2017157778A (ja) 2016-03-04 2017-09-07 東京エレクトロン株式会社 基板処理装置
JP2019121748A (ja) 2018-01-11 2019-07-22 株式会社日立ハイテクノロジーズ プラズマ処理装置

Also Published As

Publication number Publication date
KR102653253B1 (ko) 2024-04-02
CN114300332A (zh) 2022-04-08
US20220108913A1 (en) 2022-04-07
KR20220046489A (ko) 2022-04-14
TW202220053A (zh) 2022-05-16
JP2022061860A (ja) 2022-04-19

Similar Documents

Publication Publication Date Title
US5928963A (en) Plasma etching method
EP2911187A1 (en) Etching method
KR102569911B1 (ko) 포커스 링 및 기판 처리 장치
JP2001093884A (ja) プラズマ処理装置およびプラズマ処理方法
JP2009152345A (ja) プラズマ処理装置およびプラズマ処理方法
JP2010161350A (ja) 基板処理方法
JP2019004083A (ja) 基板処理装置、基板載置機構、および基板処理方法
JP2879887B2 (ja) プラズマ処理方法
US11024514B2 (en) Etching method and etching apparatus
WO2015016149A1 (ja) 基板処理装置、半導体装置の製造方法および記録媒体
JP2019176031A (ja) プラズマ処理装置、及び被処理体の搬送方法
JP4695297B2 (ja) 薄膜形成装置及びロードロックチャンバー
JP4656364B2 (ja) プラズマ処理方法
JP2869384B2 (ja) プラズマ処理方法
JP4060941B2 (ja) プラズマ処理方法
TW201940257A (zh) 清潔方法及處理裝置
TW201907476A (zh) 蝕刻多孔質膜之方法
JP2007220926A (ja) プラズマ処理装置及びプラズマ処理方法
JP7450512B2 (ja) 基板処理方法及び基板処理装置
JP3162272B2 (ja) プラズマ処理方法
JP4064557B2 (ja) 真空処理装置の基板取り外し制御方法
JP2019169662A (ja) 半導体装置の製造方法、プログラムおよび基板処理装置
JP2010267708A (ja) 真空処理装置および真空処理方法
US9922841B2 (en) Plasma processing method
US11043389B2 (en) Substrate processing method

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20230620

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20240202

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20240206

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20240305

R150 Certificate of patent or registration of utility model

Ref document number: 7450512

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150