TW201824596A - 半導體裝置 - Google Patents
半導體裝置 Download PDFInfo
- Publication number
- TW201824596A TW201824596A TW106137410A TW106137410A TW201824596A TW 201824596 A TW201824596 A TW 201824596A TW 106137410 A TW106137410 A TW 106137410A TW 106137410 A TW106137410 A TW 106137410A TW 201824596 A TW201824596 A TW 201824596A
- Authority
- TW
- Taiwan
- Prior art keywords
- layer
- electrode
- electrodes
- additional layer
- semiconductor device
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 81
- 239000000758 substrate Substances 0.000 claims abstract description 20
- 238000000926 separation method Methods 0.000 claims description 102
- 238000009792 diffusion process Methods 0.000 claims description 29
- 239000012535 impurity Substances 0.000 claims description 9
- 238000002955 isolation Methods 0.000 abstract description 4
- 238000000034 method Methods 0.000 description 6
- 229910004298 SiO 2 Inorganic materials 0.000 description 5
- 230000035945 sensitivity Effects 0.000 description 3
- 239000000470 constituent Substances 0.000 description 2
- 238000001514 detection method Methods 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000008030 elimination Effects 0.000 description 1
- 238000003379 elimination reaction Methods 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 238000009987 spinning Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N52/00—Hall-effect devices
- H10N52/101—Semiconductor Hall-effect devices
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R33/00—Arrangements or instruments for measuring magnetic variables
- G01R33/02—Measuring direction or magnitude of magnetic fields or magnetic flux
- G01R33/06—Measuring direction or magnitude of magnetic fields or magnetic flux using galvano-magnetic devices
- G01R33/07—Hall effect devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N50/00—Galvanomagnetic devices
- H10N50/10—Magnetoresistive devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N52/00—Hall-effect devices
- H10N52/80—Constructional details
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Hall/Mr Elements (AREA)
- Measuring Magnetic Variables (AREA)
Abstract
一種具有能夠有效地將偏移電壓去除的縱型霍爾元件的半導體裝置,其具備:第2導電型的半導體層,設置於第1導電型的半導體基板上;高濃度的第2導電型的多個電極,彼此具有大致相同的形狀,且空開第1間隔沿直線設置於半導體層的表面;多個電極分離層,分別設置於多個電極的各電極間,分別將多個電極分離,彼此具有大致相同的形狀,且空開第2間隔而設置;以及第1附加層及第2附加層,分別沿著位於兩端的電極的外側的所述直線而設置,且具有與電極分離層大致相同的結構,第1附加層自與位於兩端的電極中的一個電極相鄰的電極分離層起空開第2間隔而配置,第2附加層自與位於兩端的電極中的另一個電極相鄰的電極分離層起空開第2間隔而配置。
Description
本發明是有關於一種半導體裝置,尤其是有關於一種具有探測水平方向的磁場的縱型霍爾元件(hall element)的半導體裝置。
霍爾元件作為磁感測器,可實現非接觸的位置探測或角度探測,因此用於各種用途。其中,一般廣為人知的是使用檢測相對於半導體基板表面垂直的磁場成分的橫型霍爾元件的磁感測器,但亦提出有各種使用檢測相對於基板的表面平行的磁場成分的縱型霍爾元件的磁感測器。
作為縱型霍爾元件的結構之一,例如於專利文獻1中示出有將多個電極沿直線排列配置者。
專利文獻1中,將包含N型的高濃度雜質區域的五個電極沿直線配置,於各電極間及兩端的電極的外側設置P型的電極分離擴散層,將自端部起第二個和第四個電極設為霍爾電壓輸出電極,將中央及兩端的電極設為控制電流供給電極,使電流自中央的控制電流供給電極流向兩端的控制電流供給電極,可將於自端部起第二個和第四個霍爾電壓輸出電極間產生的電壓差設為輸出電壓,藉此檢測與基板平行的磁場。
已知於霍爾元件中,即使於未施加磁場時,亦輸出所謂的偏移電壓。一般而言,偏移電壓因元件而異,於用作磁感測器的情況下,需要將偏移電壓去除。但是,專利文獻1中並未對偏移電壓進行識別。
另一方面,例如於專利文獻2中提出有於如專利文獻1般的將多個電極沿直線排列配置的構成的縱型霍爾元件中,使用旋轉電流(spinning current)法將偏移電壓去除的方法(偏移消除(offset cancel))。
於專利文獻2中,可將沿直線排列的多個電極交替地用作控制電流供給電極與霍爾電壓輸出電極,切換使電流流動的方向,且將控制電流供給電極與霍爾電壓輸出電極的作用調換,藉此實現偏移消除。 [現有技術文獻] [專利文獻]
[專利文獻1]日本專利特表昭62-502927號公報 [專利文獻2]美國專利申請公開第2010/0123458號說明書
[發明所欲解決的課題] 然而,於如專利文獻1般的設備結構的縱型霍爾元件中,於專利文獻2所示的藉由旋轉電流法來進行偏移消除的情況下,產生如下現象。
即,於專利文獻1中,多個電極全部為相同的大小及相同的形狀,相對於此,設置於各電極間及兩端的電極的外側的多個P型電極分離擴散層的大小(寬度)各不相同。於如此般電極分離擴散層不均勻的情況下,當藉由旋轉電流來切換用作控制電流供給電極的電極而改變電流的流動場所時、或者改變電流的方向時,電流路徑的形狀因電流的流動場所或方向而發生變化。即,電流路徑的形狀因電流的流動場所或方向而不同且亦失去對稱性。藉此,無法將偏移電壓完全去除。
因而,本發明的目的在於提供一種具有能夠有效地將偏移電壓去除的縱型霍爾元件的半導體裝置。 [解決課題之手段]
本發明的半導體裝置具有第1導電型的半導體基板、以及設置於所述半導體基板上的縱型霍爾元件,所述半導體裝置的特徵在於:所述縱型霍爾元件具備:第2導電型的半導體層,設置於所述半導體基板上;多個電極,包含濃度較所述半導體層高的第2導電型的雜質區域,彼此具有大致相同的形狀,且空開第1間隔沿直線設置於所述半導體層的表面;多個電極分離層,於所述半導體層的表面上,分別設置於所述多個電極的各電極間,分別將所述多個電極分離,彼此具有大致相同的形狀,且空開第2間隔而設置;以及第1附加層及第2附加層,分別沿著所述多個電極中的位於兩端的電極的外側的所述直線而設置,且具有與所述電極分離層大致相同的結構,所述第1附加層自與所述位於兩端的電極中的一個電極相鄰的所述電極分離層起空開所述第2間隔而配置,所述第2附加層自與所述位於兩端的電極中的另一個電極相鄰的所述電極分離層起空開所述第2間隔而配置。 [發明的效果]
根據本發明,多個電極中的任一者均於其兩側配置有電極分離層與電極分離層、或者電極分離層與附加層,且電極分離層與附加層全部為大致相同的結構,藉此,各電極的包含其兩側在內的構成均成為同樣的構成。
根據所述構成,即使於藉由旋轉電流來切換用作控制電流供給電極的電極時、即改變使電流流動的場所時、或者於相同的兩個控制電流供給電極間改變使電流流動的方向時,亦可使各電流路徑的形狀大致相同或對稱。因而,能夠藉由旋轉電流來有效地將偏移電壓去除。
以下,一面參照圖式一面對用以實施本發明的形態進行詳細說明。
圖1(a)、圖1(b)是用以說明本發明的具有第一實施形態的第一例的縱型霍爾元件的半導體裝置的圖,圖1(a)為平面圖,圖1(b)為沿圖1(a)的L-L'線的剖面圖。
如圖1(a)、圖1(b)所示,本實施形態的第一例的半導體裝置具備:作為第1導電型的P型的半導體基板10、設置於半導體基板10上的縱型霍爾元件100、以及以包圍縱型霍爾元件100的周圍的方式設置的P型的元件分離擴散層70。
縱型霍爾元件100具備:作為第2導電型的N型的半導體層20,設置於半導體基板10上;電極31~電極35,沿直線設置於N型半導體層20的表面,且包含濃度較半導體層高的N型的雜質區域;電極分離層41~電極分離層44,設置於N型半導體層20的表面,且包括P型的擴散層;以及附加層51及附加層52,分別設置於兩端的電極31及電極35的外側,且包括P型的擴散層。
電極31~電極35彼此具有大致相同的形狀,另外,空開間隔S1而設置。
電極分離層41~電極分離層44分別設置於電極31~電極35的各電極間,分別將電極31~電極35分離。另外,電極分離層41~電極分離層44彼此具有大致相同的形狀,且空開間隔S2而設置。
附加層51及附加層52沿所述直線分別設置於電極31~電極35中的位於兩端的電極31與電極35的外側,且具有與電極分離層41~電極分離層44大致相同的結構。進而,附加層51自與電極31相鄰的電極分離層41起空開間隔S2而配置,附加層52自與電極35相鄰的電極分離層44起空開間隔S2而配置。
如以上般,根據本實施形態,電極31~電極35的各者成為於其兩側配置有電極分離層與電極分離層、或者電極分離層與附加層的狀態。而且,由於電極分離層與附加層全部為大致相同的結構,因此關於電極31~電極35的各者,包含位於電極兩側的電極分離層在內的構成、或者包含位於電極兩側的電極分離層與附加層在內的構成均成為同樣的構成C0(參照圖1(b))。
藉此,即使於藉由旋轉電流來改變使電流流動的方向、或者改變使電流流動的場所時,亦可確保電流路徑的形狀的同一性及對稱性。因而,能夠藉由旋轉電流來有效地將偏移電壓去除。
另外,本例的縱型霍爾元件100中,於排列有電極31~電極35、電極分離層41~電極分離層44及附加層51、附加層52的所述直線的延伸方向上,元件分離擴散層70的與附加層51鄰接的內側面71和附加層51、以及元件分離擴散層70的與附加層52鄰接的內側面72和附加層52均未空開間隔,而分別相互接觸。即,任一間隔均為零。
根據所述構成,能夠將縱型霍爾元件100的尺寸的增加抑制為最低限度,並且藉由旋轉電流來有效地進行偏移消除。
再者,本實施形態中,以覆蓋N型半導體層20的表面的除設置有電極31~電極35的區域以外的區域的方式,設置有例如SiO2
膜60作為絕緣膜。藉此,於N型半導體層20的表面上,可抑制與半導體基板10平行地流動的電流。
為了提高磁感度,N型半導體層20較佳為雜質的濃度分佈固定,且可藉由磊晶(epitaxial)成長而形成。另外,同樣為了提高磁感度,N型半導體層20的厚度越厚越佳,例如理想的是6 μm以上。
元件分離擴散層70是以較N型半導體層20的底部深,並到達P型的半導體基板10的方式形成。藉此,將縱型霍爾元件100與半導體基板10上的其他區域(未圖示)電性分離。於藉由P型元件分離擴散層70而與縱型霍爾元件100電性分離的半導體基板10上的其他區域(未圖示)中,設置有構成用以對來自縱型霍爾元件100的輸出信號進行處理、或者朝縱型霍爾元件100供給信號的電路的電晶體(transistor)等元件。
電極分離層41~電極分離層44及附加層51、附加層52例如藉由將P型的雜質選擇性地擴散於N型半導體層20內而同時形成。
電極31~電極35例如以如下方式形成:於形成電極分離層41~電極分離層44及附加層51、附加層52之後,以將電極分離層41~電極分離層44及附加層51、附加層52上覆蓋,並殘留形成電極31~電極35的區域的方式,例如藉由矽局部氧化(Local Oxidation of Silicon,LOCOS)法來形成SiO2
膜60,並將SiO2
膜60作為遮罩而導入N型雜質。此時,電極31~電極35的深度是以與電極分離層41~電極分離層44及附加層51、附加層52的深度相等、或更淺的方式形成。
此處,以下針對於本實施形態的縱型霍爾元件100中,藉由旋轉電流將偏移電壓去除的方法進行說明。
參照圖1(a)、圖1(b),首先將電極31、電極33及電極35設為控制電流供給電極,當使電流自電極33朝電極31及電極35流動時,可將電極32及電極34設為霍爾電壓輸出電極,並將電極32與電極34之間的電壓設為輸出電壓Vout1。另外,當將使電流流動的方向變成相反方向,即,可將使電流自電極31及電極35朝電極33流動時的電極32與電極34之間的電壓設為輸出電壓Vout2。
進而,當將控制電流供給電極與霍爾電壓輸出電極調換,使電流自電極32朝電極34流動時,可將電極33與電極31及電極35之間的電壓設為輸出電壓Vout3。另外,當將使電流流動的方向變成相反方向,即,使電流自電極34朝電極32流動時,可將電極33與電極31及電極35之間的電壓設為輸出電壓Vout4。
而且,藉由對該些輸出電壓Vout1~輸出電壓Vout4進行加減計算,可將偏移電壓去除。
如此,可將沿一直線配置的多個電極交替地用作控制電流供給電極與霍爾電壓輸出電極,藉由適宜切換使電流流動的方向,且將控制電流供給電極與霍爾電壓輸出電極的作用調換的旋轉電流,能夠將偏移電壓去除。
此時,根據本實施形態,即使於切換用作控制電流供給電極的電極而改變電流的流動場所時、或者改變電流的方向時,亦可防止電流路徑的形狀因電流的流動場所或方向而發生變化,且能夠使電流路徑的形狀大致相同或對稱。
即,藉由附加層51及附加層52的存在,例如可確保使電流自電極33流向電極31及電極35時、以及使電流自電極31及電極35流向電極33時的兩個電流路徑的形狀對稱性,且可確保確保使電流自電極33流向電極35時、以及使電流自電極32流向電極34時的兩個電流路徑的形狀的同一性。
如以上般,根據本實施形態,可提供一種具有能夠藉由旋轉電流來有效地將偏移電壓去除的縱型霍爾元件的半導體裝置。
其次,以下將於第一實施形態中,能夠藉由旋轉電流來更有效地進行偏移消除的構成作為第一實施形態的第二例來進行說明。
圖2(a)是本發明的具有第一實施形態的第二例的縱型霍爾元件的半導體裝置的平面圖,圖2(b)是沿圖2(a)的M-M'線的剖面圖。再者,對與圖1(a)、圖1(b)所示的具有縱型霍爾元件100的半導體裝置相同的構成要素賦予相同的符號,並適宜省略重覆的說明。
圖2(a)、圖2(b)所示的縱型霍爾元件101與圖1(a)、圖1(b)所示的縱型霍爾元件100的不同點在於:於排列有電極31~電極35、電極分離層41~電極分離層44及附加層51、附加層52的所述直線的延伸方向上,元件分離擴散層70的內側面71和附加層51之間、以及元件分離擴散層70的內側面72和附加層52之間分別設置有間隔S3。
本例中,以電極31和元件分離擴散層70的內側面71的間隔以及電極35和元件分離擴散層70的內側面72的間隔與電極31~電極35的配置間隔S1大致相同的方式設定間隔S3。
因而,關於電極31~電極35的各者,於位於電極兩側的電極分離層位於的情況下進而包含至所述電極分離層外側的電極的側面為止的半導體層20在內的構成、或者於電極分離層與附加層位於電極兩側的情況下進而包含至所述電極分離層外側的電極的側面為止的半導體層20和至元件分離擴散層70的內側面71、內側面72為止的半導體層20在內的構成均成為同樣的構成C1(參照圖2(b))。
即,例如若著眼於中央的電極33,則相對於圖1(a)、圖1(b)所示的縱型霍爾元件100中的包含電極33和位於其兩側的電極分離層42及電極分離層43在內的構成C0,圖2(a)、圖2(b)所示的縱型霍爾元件101中的構成C1成為於圖1(a)、圖1(b)的構成C0的兩側進而包含存在於電極分離層42與電極32之間的半導體層20及存在於電極分離層43與電極34之間的半導體層20在內的構成。
藉此,即使於兩端的電極31及電極35中,分別包含其兩側的區域在內的構成亦成為與配置於內側的電極32~電極34部分同樣的構成C1。
如此,根據第二例的縱型霍爾元件101,於附加層51及附加層52的各者與元件分離擴散層70之間,以與各電極和與其相鄰的電極分離層之間的距離相等的間隔設置半導體層20。
設為此種構成的理由在於:例如於使電流自電極31流向電極33的情況下,有時電流成分的一部分擴展至超出電極分離層43的半導體層20的區域。即,相反,即便於使電流自電極33流向電極31的情況下,亦能夠使電流成分的一部分擴展至超出與電極分離層為相同結構的附加層51的區域,因此於附加層51和元件分離擴散層70之間亦配置有半導體層20。藉由如此來更確實地確保電流路徑的形狀的對稱性及同一性。因同樣的理由,於附加層52和元件分離擴散層70之間亦配置有半導體層20。
根據所述構成,與所述第一例的縱型霍爾元件100相比,雖然尺寸稍微增加,但能夠進一步提升藉由旋轉電流來改變使電流流動的方向時、或者改變使電流流動的場所時的電流路徑的形狀的對稱性及同一性。
因而,於所述第一例的縱型霍爾元件100中的藉由旋轉電流而進行的偏移消除的精度未達到所需精度的情況下,理想的是使用本例的縱型霍爾元件101的構成。
再者,於本例中,如所述般示出了以電極31和元件分離擴散層70的內側面71的間隔與間隔S1大致相同的方式設定間隔S3的例子,但亦可不必設為此種間隔,亦可較本例狹窄。原因在於:例如於所述使電流自電極31流向電極33的情況下,認為擴展至超出電極分離層43的半導體層20的區域的電流成分的一部分極其微小,即使附加層51、附加層52與元件分離擴散層70的間隔狹窄,若與間隔為零的所述第一例相比,亦可提高偏移消除的精度。
進而,間隔S3即使較本例寬亦無問題。但是,越寬則縱型霍爾元件101的尺寸越增加,因此最佳為設為如本例般的間隔S3。
其次,以下對本發明的第二實施形態進行說明。
圖3(a)是本發明的具有第二實施形態的縱型霍爾元件的半導體裝置的平面圖,圖3(b)是沿圖3(a)的N-N'線的剖面圖。再者,對與圖1(a)、圖1(b)所示的具有縱型霍爾元件100的半導體裝置相同的構成要素賦予相同的符號,並適宜省略重覆的說明。
本實施形態的具有縱型霍爾元件200的半導體裝置於縱型霍爾元件200中,設置包含埋入槽(trench)中的絕緣膜的電極分離層81~電極分離層84及附加層91、附加層92來代替所述第一實施形態中的包含P型擴散層的電極分離層41~電極分離層44和附加層51、附加層52。
即,電極31~電極35空開間隔S12
沿直線設置,電極分離層81~電極分離層84分別設置於電極31~電極35的各電極間,分別將電極31~電極35分離。另外,電極分離層81~電極分離層84彼此具有大致相同的形狀,且空開間隔S22
而設置。
附加層91及附加層92沿所述直線分別設置於電極31~電極35中的位於兩端的電極31與電極35的外側,且具有與電極分離層81~電極分離層84大致相同的結構。進而,附加層91自與電極31相鄰的電極分離層81起空開間隔S22
而配置,附加層92自與電極35相鄰的電極分離層84起空開間隔S22
而配置。
如此,根據本實施形態,與所述第一實施形態同樣地,電極31~電極35的各者成為於其兩側配置有電極分離層與電極分離層、或者電極分離層與附加層的狀態。而且,由於電極分離層與附加層全部為大致相同的結構,因此關於電極31~電極35的各者,包含位於電極兩側的電極分離層在內的構成、或者包含位於電極兩側的電極分離層與附加層在內的構成均成為同樣的構成C2(參照圖3(b))。
藉此,即使於藉由旋轉電流來改變使電流流動的方向、或者使電流流動的場所時,亦可使電流路徑的形狀大致相同或具有對稱性。因而,能夠藉由旋轉電流來有效地將偏移電壓去除。
另外,本實施形態中,如所述般,電極分離層81~電極分離層84 及附加層91、附加層92包含埋入槽中的絕緣膜。因而,不會於電極分離層81~電極分離層84及附加層91、附加層92的周圍形成空乏層,因此不與電極31~電極35空開間隔,而可與各者接觸地配置。
因此,根據本實施形態的縱型霍爾元件200,能夠使縱型霍爾元件200的尺寸非常小。
再者,本實施形態中的電極分離層81~電極分離層84及附加層91、附加層92例如以如下方式形成:於N型半導體層20上形成於欲形成電極分離層81~電極分離層84及附加層91、附加層92用的槽的區域中具有開口的遮罩,使用所述遮罩於半導體層20形成六個槽,並將絕緣膜(例如,SiO2
膜)埋入各槽內。
電極31~電極35藉由形成電極分離層81~電極分離層84及附加層91、附加層92之後,將N型雜質導入整個面而形成。此時,電極31~電極35的深度是以與電極分離層81~電極分離層84及附加層91、附加層92的深度相等、或更淺的方式形成。
以上,對本發明的實施形態進行了說明,但本發明並不限定於所述實施形態,當然能夠於不脫離本發明的主旨的範圍內進行各種變更。
例如,於所述實施形態中,將第1導電型設為P型,將第2導電型設為N型進行了說明,但亦可將導電型調換,將第1導電型設為N型,將第2導電型設為P型。
另外,N型半導體層20只要可形成得稍厚,例如為6 μm以上,並獲得所需的磁感度,則雜質的濃度分佈亦可不必固定,亦可藉由N井(well)等擴散層而形成。
進而,亦可於半導體基板10與N型半導體層20之間設置高濃度的N型埋入層。所述情況下,該N型埋入層於藉由磊晶成長形成N型半導體層20之前,預先形成於半導體基板10上。
另外,於所述實施形態中,將電極的數量設為五個,但只要為能夠藉由旋轉電流進行偏移消除的電極數量即可,因此只要有四個以上的電極即可。
100、101、200‧‧‧縱型霍爾元件
10‧‧‧半導體基板
20‧‧‧半導體層(N型半導體層)
40‧‧‧埋入層
31、32、33、34、35‧‧‧電極
41、42、43、44、81、82、83、84‧‧‧電極分離層
51、52、91、92‧‧‧附加層
60‧‧‧SiO2膜
70‧‧‧元件分離擴散層
71、72‧‧‧內側面
C0、C1、C2‧‧‧構成
L-L'、M-M'、N-N'‧‧‧線
S1、S2、S3、S12、S22‧‧‧間隔
圖1(a)是本發明的具有第一實施形態的第一例的縱型霍爾元件的半導體裝置的平面圖,圖1(b)是沿圖1(a)的L-L'線的剖面圖。 圖2(a)是本發明的具有第一實施形態的第二例的縱型霍爾元件的半導體裝置的平面圖,圖2(b)是沿圖2(a)的M-M'線的剖面圖。 圖3(a)是本發明的具有第二實施形態的縱型霍爾元件的半導體裝置的平面圖,圖3(b)是沿圖3(a)的N-N'線的剖面圖。
Claims (9)
- 一種半導體裝置,其具有 第1導電型的半導體基板、以及 設置於所述半導體基板上的縱型霍爾元件,所述半導體裝置的特徵在於: 所述縱型霍爾元件具備: 第2導電型的半導體層,設置於所述半導體基板上; 多個電極,包含濃度較所述半導體層高的第2導電型的雜質區域,彼此具有大致相同的形狀,且空開第1間隔沿直線設置於所述半導體層的表面; 多個電極分離層,於所述半導體層的表面上,分別設置於所述多個電極的各電極間,分別將所述多個電極分離,彼此具有大致相同的形狀,且空開第2間隔而設置;以及 第1附加層及第2附加層,分別設置於所述多個電極中的位於兩端的電極的外側的所述直線上,且具有與所述電極分離層大致相同的結構, 所述第1附加層自與所述位於兩端的電極中的一個電極相鄰的所述電極分離層起空開所述第2間隔而配置,所述第2附加層自與所述位於兩端的電極中的另一個電極相鄰的所述電極分離層起空開所述第2間隔而配置。
- 如申請專利範圍第1項所述的半導體裝置,其進而具備:第1導電型的元件分離擴散層,包圍所述縱型霍爾元件,將所述縱型霍爾元件與周圍電性分離。
- 如申請專利範圍第2項所述的半導體裝置,其中,於所述直線的延伸方向上,所述元件分離擴散層的與所述第1附加層鄰接的第1內側面和所述第1附加層之間、以及所述元件分離擴散層的與所述第2附加層鄰接的第2內側面和所述第2附加層之間隔開大致相同的距離。
- 如申請專利範圍第3項所述的半導體裝置,其中,所述位於兩端的電極中的一個電極與所述元件分離擴散層的所述第1內側面之間、以及所述位於兩端的電極中的另一個電極與所述元件分離擴散層的所述第2內側面之間分別至少具有所述第1間隔。
- 如申請專利範圍第1項至第4項中任一項所述的半導體裝置,其中,所述電極分離層以及所述第1附加層及所述第2附加層為第1導電型的擴散層。
- 如申請專利範圍第5項所述的半導體裝置,其中,所述半導體層以及所述第1附加層及所述第2附加層的表面除設置有所述電極的區域以外由絕緣膜覆蓋。
- 如申請專利範圍第1項所述的半導體裝置,其中,所述電極分離層以及所述第1附加層及第2附加層為埋入槽中的絕緣層。
- 如申請專利範圍第2項所述的半導體裝置,其中,所述電極分離層以及所述第1附加層及第2附加層為埋入槽中的絕緣層。
- 如申請專利範圍第1項至第4項、第6項、第7項、第8項中任一項所述的半導體裝置,其中,所述多個電極的數量為四個以上。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016255309A JP6865579B2 (ja) | 2016-12-28 | 2016-12-28 | 半導体装置 |
JP2016-255309 | 2016-12-28 |
Publications (2)
Publication Number | Publication Date |
---|---|
TW201824596A true TW201824596A (zh) | 2018-07-01 |
TWI734859B TWI734859B (zh) | 2021-08-01 |
Family
ID=62630155
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW106137410A TWI734859B (zh) | 2016-12-28 | 2017-10-30 | 半導體裝置 |
Country Status (5)
Country | Link |
---|---|
US (1) | US10263177B2 (zh) |
JP (1) | JP6865579B2 (zh) |
KR (1) | KR20180077013A (zh) |
CN (1) | CN108258111A (zh) |
TW (1) | TWI734859B (zh) |
Family Cites Families (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CH668146A5 (de) | 1985-05-22 | 1988-11-30 | Landis & Gyr Ag | Einrichtung mit einem hallelement in integrierter halbleitertechnologie. |
CH668147A5 (de) * | 1985-05-22 | 1988-11-30 | Landis & Gyr Ag | Einrichtung mit einem hallelement in integrierter halbleitertechnologie. |
JP4798102B2 (ja) * | 2004-03-30 | 2011-10-19 | 株式会社デンソー | 縦型ホール素子 |
JP4674578B2 (ja) * | 2006-01-13 | 2011-04-20 | 株式会社デンソー | 磁気センサ及び磁気検出方法 |
DE102006017910A1 (de) * | 2006-04-18 | 2007-10-25 | Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. | Vertikales Hall-Sensorelement |
GB0724240D0 (en) | 2007-12-12 | 2008-01-30 | Melexis Nv | Twin vertical hall sensor |
CH699933A1 (de) * | 2008-11-28 | 2010-05-31 | Melexis Technologies Sa | Vertikaler Hallsensor. |
CH704689B1 (de) * | 2011-03-24 | 2016-02-29 | X Fab Semiconductor Foundries | Vertikaler Hallsensor und Verfahren zur Herstellung eines vertikalen Hallsensors. |
EP2746799B1 (en) * | 2012-12-20 | 2016-04-20 | Nxp B.V. | Semiconductor magnetic field sensors |
US9548443B2 (en) * | 2013-01-29 | 2017-01-17 | Allegro Microsystems, Llc | Vertical Hall Effect element with improved sensitivity |
CN106164691B (zh) * | 2013-09-06 | 2020-04-07 | 罗伯特·博世有限公司 | 低偏移和高灵敏度垂直霍尔效应传感器 |
GB2531536A (en) * | 2014-10-21 | 2016-04-27 | Melexis Technologies Nv | Vertical hall sensors with reduced offset error |
US9599682B2 (en) * | 2014-11-26 | 2017-03-21 | Sii Semiconductor Corporation | Vertical hall element |
-
2016
- 2016-12-28 JP JP2016255309A patent/JP6865579B2/ja active Active
-
2017
- 2017-10-30 TW TW106137410A patent/TWI734859B/zh not_active IP Right Cessation
- 2017-11-02 KR KR1020170145315A patent/KR20180077013A/ko active IP Right Grant
- 2017-11-16 CN CN201711137740.XA patent/CN108258111A/zh not_active Withdrawn
- 2017-11-16 US US15/814,975 patent/US10263177B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
JP2018107391A (ja) | 2018-07-05 |
US20180182955A1 (en) | 2018-06-28 |
KR20180077013A (ko) | 2018-07-06 |
TWI734859B (zh) | 2021-08-01 |
CN108258111A (zh) | 2018-07-06 |
US10263177B2 (en) | 2019-04-16 |
JP6865579B2 (ja) | 2021-04-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI728196B (zh) | 半導體裝置 | |
JP2016021568A (ja) | 縦型ホール素子 | |
TWI738953B (zh) | 半導體裝置 | |
TW201840023A (zh) | 半導體裝置 | |
KR20160063262A (ko) | 종형 홀 소자 | |
TWI734859B (zh) | 半導體裝置 | |
TWI726164B (zh) | 半導體裝置 | |
JP6824070B2 (ja) | 半導体装置 | |
US10971678B2 (en) | Semiconductor device | |
US20230026157A1 (en) | Semiconductor device and manufacturing method thereof | |
TW201947794A (zh) | 半導體裝置 | |
CN111180576A (zh) | 半导体装置 | |
JP2009070917A (ja) | 高耐圧半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
MM4A | Annulment or lapse of patent due to non-payment of fees |