TWI738953B - 半導體裝置 - Google Patents
半導體裝置 Download PDFInfo
- Publication number
- TWI738953B TWI738953B TW107101004A TW107101004A TWI738953B TW I738953 B TWI738953 B TW I738953B TW 107101004 A TW107101004 A TW 107101004A TW 107101004 A TW107101004 A TW 107101004A TW I738953 B TWI738953 B TW I738953B
- Authority
- TW
- Taiwan
- Prior art keywords
- electrodes
- electrode
- current supply
- vertical hall
- layer
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 113
- 239000012535 impurity Substances 0.000 claims abstract description 59
- 239000000758 substrate Substances 0.000 claims abstract description 51
- 238000009792 diffusion process Methods 0.000 claims abstract description 47
- 238000000926 separation method Methods 0.000 claims abstract description 46
- 238000000034 method Methods 0.000 claims description 14
- 238000009826 distribution Methods 0.000 claims description 4
- 230000008569 process Effects 0.000 claims description 2
- 230000015572 biosynthetic process Effects 0.000 claims 2
- 230000035945 sensitivity Effects 0.000 description 9
- 230000004048 modification Effects 0.000 description 7
- 238000012986 modification Methods 0.000 description 7
- 229910004298 SiO 2 Inorganic materials 0.000 description 4
- 239000004020 conductor Substances 0.000 description 4
- 238000009987 spinning Methods 0.000 description 4
- 238000001514 detection method Methods 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 230000009471 action Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N52/00—Hall-effect devices
- H10N52/101—Semiconductor Hall-effect devices
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R33/00—Arrangements or instruments for measuring magnetic variables
- G01R33/02—Measuring direction or magnitude of magnetic fields or magnetic flux
- G01R33/06—Measuring direction or magnitude of magnetic fields or magnetic flux using galvano-magnetic devices
- G01R33/07—Hall effect devices
- G01R33/077—Vertical Hall-effect devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N52/00—Hall-effect devices
- H10N52/01—Manufacture or treatment
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N52/00—Hall-effect devices
- H10N52/80—Constructional details
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N59/00—Integrated devices, or assemblies of multiple devices, comprising at least one galvanomagnetic or Hall-effect element covered by groups H10N50/00 - H10N52/00
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Hall/Mr Elements (AREA)
Abstract
一種包括縱型霍耳元件的半導體裝置。縱型霍耳元件包括:第2導電型的半導體層,設置於半導體基板上;多個電極,於半導體層的表面,設置於直線上,包含濃度高於半導體層的濃度的第2導電型的雜質區域;多個第1導電型的電極分離擴散層,於半導體層的表面,分別設置於多個電極的各電極間,並將多個電極分別分離,多個電極包含作為驅動電流供給電極發揮功能的電極、及與驅動電流供給電極交替地配置的作為霍耳電壓輸出電極發揮功能的電極,霍耳電壓輸出電極具有第1深度,驅動電流供給電極具有比第1深度及電極分離擴散層的深度深的第2深度。
Description
本發明是有關於一種半導體裝置,且特別是有關於一種具有探測水平方向的磁場的縱型霍耳元件(hall element)的半導體裝置。
霍耳元件作為磁感測器,可實現非接觸的位置探測或角度探測,因此用於各種用途。其中,廣為人知的是使用探測相對於半導體基板表面垂直的磁場成分(垂直磁場)的橫型霍耳元件的磁感測器,但亦提出有各種使用探測相對於基板的表面平行的磁場成分(水平磁場)的縱型霍耳元件的磁感測器。
縱型霍耳元件通常利用朝與基板垂直的方向流動的電流、及朝與基板平行的方向流動的電流這兩者來檢測水平磁場。
相對於此,近年來,例如如專利文獻1般,提出有一種減少朝與基板垂直的方向流動的電流,增多朝與基板平行的方向流動的電流,並積極地利用此來探測水平磁場的縱型霍耳元件。
專利文獻1中所揭示的縱型霍耳元件是包括形成於半導體基板的溝槽、形成於溝槽的內側面的絕緣膜、經由絕緣膜而嵌入至溝槽內的導電體、及與導電體連接而形成於溝槽的底部的濃度高的接觸區域來構成。而且,嵌入至溝槽內的導電體與接觸區域作為驅動電流供給電極發揮功能。
於所述構成中,若對兩個驅動電流供給電極間供給電流,則該電流於設置在溝槽底部的接觸區域間流動。因此,可使與基板表面垂直的方向的電流成分大體上消失,而使幾乎全部的電流在與基板表面平行的方向上流動。
[現有技術文獻]
[專利文獻]
[專利文獻1]日本專利第5966060號說明書
但是,於專利文獻1的結構中,產生如下的問題。
如上所述,若對兩個驅動電流供給電極間供給電流,則大體上全部的電流在與基板表面平行的方向上流動,但該電流於成為磁感受部的半導體基板內,特別集中於成為接觸區域間的最短路徑的部分中流動。因此,於比接觸區域更下方的磁感受部中的靠近基板背面的區域中,變成電流幾乎不流動的狀態。另外,因於嵌入有構成驅動電流供給電極的導電體的溝槽的內側面形成有絕緣膜,故電流於兩個溝槽的側壁間的磁感受部中亦幾乎不流動。因此,在與基板平行的方向上流動的電流於基板的深度方向上的範圍變狹小。
已知霍耳元件的磁感度與流動的電流的範圍成比例地變高,但於專利文獻1的結構中,如上所述,在與基板平行的方向上流動的電流的範圍變狹小,因此作為結果,存在不太能提高
感度這一問題。
因此,本發明的目的在於提供一種具有提昇取決於在與基板平行的方向上流動的電流的感度的縱型霍耳元件的半導體裝置。
本發明的半導體裝置是包括第1導電型的半導體基板、及設置於所述半導體基板上的縱型霍耳元件的半導體裝置,其特徵在於:所述縱型霍耳元件包括第2導電型的半導體層,設置於所述半導體基板上;多個電極,於所述半導體層的表面,設置於直線上,包含濃度高於所述半導體層的濃度的第2導電型的雜質區域;以及多個第1導電型的電極分離擴散層,於所述半導體層的表面,分別設置於所述多個電極的各電極間,並將所述多個電極分別分離,所述多個電極包含作為驅動電流供給電極發揮功能的電極、及與所述驅動電流供給電極交替地配置並作為霍耳電壓輸出電極發揮功能的電極,所述霍耳電壓輸出電極具有第1深度,且所述驅動電流供給電極具有比所述第1深度及所述電極分離擴散層的深度深的第2深度。
根據本發明,於第2導電型的半導體層中,將驅動電流供給電極設置得比霍耳電壓輸出電極及電極分離擴散層深,因此當使電流於兩個驅動電流供給電極間流動時,該電流在與基板平行的方向上流動,且於半導體層內在深度方向上廣泛地流動,即遍及
自電極分離擴散層的底部至驅動電流供給電極的底部為止間的整個區域流動。因此,可提高霍耳元件的磁感度。
10:半導體基板
20:N型半導體層
31、32、33、34、35、41、42、43、44、45、331、333、335:電極
51、52、53、54:電極分離擴散層
60:SiO2膜
70:元件分離擴散層
100、200、300:縱型霍耳元件
331a、331b、333a、333b、335a、335b:N型雜質層
340:PMOS電晶體
350:N井
A:區域
L1-L1'、L2-L2'、L3-L3':線
圖1(a)是本發明的第1實施形態的具有縱型霍耳元件的半導體裝置的平面圖,圖1(b)是沿著圖1(a)的L1-L1'線的剖面圖。
圖2是表示圖1(a)~圖1(b)中所示的縱型霍耳元件的變形例的圖,且為沿著圖1(a)的L-L'線的剖面圖。
圖3(a)是本發明的第2實施形態的具有縱型霍耳元件的半導體裝置的平面圖,圖3(b)是沿著圖3(a)的L2-L2'線的剖面圖。
圖4(a)是本發明的第3實施形態的具有縱型霍耳元件的半導體裝置的平面圖,圖4(b)是沿著圖4(a)的L3-L3'線的剖面圖。
圖5是沿著圖4(a)的L3-L3'線的另一剖面圖。
以下,一面參照圖式一面對用以實施本發明的形態進行詳細說明。
[第1實施形態]
圖1(a)~圖1(b)是用以說明本發明的第1實施形態的具有縱型霍耳元件100的半導體裝置的圖,圖1(a)為平面圖,圖
1(b)為沿著圖1(a)的L1-L1'線的剖面圖。
如圖1(a)~圖1(b)所示,本實施形態的半導體裝置包括:P型(第1導電型)的半導體基板10、設置於半導體基板10上的縱型霍耳元件100、以及以包圍縱型霍耳元件100的周圍的方式設置的P型的元件分離擴散層70。
縱型霍耳元件100包括如下者來構成:N型(第2導電型)的半導體層20,設置於半導體基板10上;電極31、電極33、電極35、電極42、電極44,於N型半導體層20的表面,設置於直線L1-L1'上並包含N型的雜質區域;以及P型的電極分離擴散層51~P型的電極分離擴散層54,將該些電極分別分離。
電極31、電極33、電極35、電極42、電極44中的電極31、電極33、電極35是作為驅動電流供給電極發揮功能的電極,電極42、電極44是作為霍耳電壓輸出電極發揮功能的電極。如圖所示,驅動電流供給電極31、驅動電流供給電極33、驅動電流供給電極35與霍耳電壓輸出電極42、霍耳電壓輸出電極44交替地配置於直線L1-L1'上。
驅動電流供給電極31、驅動電流供給電極33、驅動電流供給電極35形成得比霍耳電壓輸出電極42、霍耳電壓輸出電極44及電極分離擴散層51~電極分離擴散層54的任一者的深度深。
另外,驅動電流供給電極31、驅動電流供給電極33、驅動電流供給電極35的濃度與霍耳電壓輸出電極42、霍耳電壓輸出電極44的濃度大致相等。
進而,於縱型霍耳元件100中,以覆蓋N型半導體層20的表面的除設置有電極31、電極33、電極35、電極42、電極44的區域以外的區域的方式,設置有例如SiO2膜60作為絕緣膜。藉此,於N型半導體層20表面,可抑制與半導體基板10平行地流動的電流。
元件分離擴散層70是以比N型半導體層20的底部深,並到達P型的半導體基板10的方式形成。藉此,將縱型霍耳元件100與半導體基板10上的其他區域(未圖示)電性分離。
再者,於本縱型霍耳元件100中,P型電極分離擴散層51~P型電極分離擴散層54例如藉由選擇性地使P型的雜質於N型半導體層20內擴散來形成。
另外,驅動電流供給電極31、驅動電流供給電極33、驅動電流供給電極35及霍耳電壓輸出電極42、霍耳電壓輸出電極44例如以如下方式形成。
首先,於形成P型電極分離擴散層51~P型電極分離擴散層54後,以覆蓋於P型電極分離擴散層51~P型電極分離擴散層54上,並殘留形成電極31、電極33、電極35、電極42、電極44的區域的方式,藉由例如矽局部氧化(Local Oxidation of Silicon,LOCOS)法來形成SiO2膜60,並將其作為遮罩來導入N型雜質,藉此形成霍耳電壓輸出電極42、霍耳電壓輸出電極44。此時,於形成驅動電流供給電極31、驅動電流供給電極33、驅動電流供給電極35的區域中亦形成與霍耳電壓輸出電極42、霍耳電
壓輸出電極44相同深度的N型的雜質區域。此處,霍耳電壓輸出電極42、霍耳電壓輸出電極44的深度形成得比P型電極分離擴散層51~P型電極分離擴散層54的深度淺。
繼而,於形成驅動電流供給電極31、驅動電流供給電極33、驅動電流供給電極35的區域中形成具有開口、且覆蓋於霍耳電壓輸出電極42、霍耳電壓輸出電極44上的抗蝕劑,並將其作為遮罩來深深地導入N型雜質,藉此形成驅動電流供給電極31、驅動電流供給電極33、驅動電流供給電極35。
繼而,對在本實施形態的半導體裝置中的縱型霍耳元件100中,探測與半導體基板10平行的方向的磁場成分的原理進行說明。
於圖1(b)中,將磁場設為在與半導體基板10平行的方向上,自紙面的裏側朝跟前側覆蓋者。
若以電流自驅動電流供給電極33朝驅動電流供給電極31及驅動電流供給電極35流動的方式,對驅動電流供給電極31、驅動電流供給電極33及驅動電流供給電極35供給驅動電流,則於成為磁感受部的N型半導體層20中,電流在與半導體基板10平行的方向(左右方向)上,自驅動電流供給電極33分別朝向驅動電流供給電極31及驅動電流供給電極35流動。
此時,電流遍及圖1(b)中由虛線所示的自P型電極分離擴散層51~P型電極分離擴散層54的底部至驅動電流供給電極31、驅動電流供給電極33、驅動電流供給電極35的底部為止間的
區域流動。即,電流於深度方向上廣泛地流動。
針對如此流動的電流,藉由磁場的作用,在與電流及磁場這兩者垂直的方向上產生電動勢。
即,於本實施形態中,針對在與半導體基板10平行的方向上自驅動電流供給電極33朝向驅動電流供給電極31流動的電流,於自半導體基板10朝向霍耳電壓輸出電極42的方向(上方向)產生勞侖茲力(Lorentz force),針對在與半導體基板10平行的方向上自驅動電流供給電極33朝向驅動電流供給電極35流動的電流,於自霍耳電壓輸出電極44朝向半導體基板10的方向(下方向)產生勞侖茲力。
藉此,可在霍耳電壓輸出電極42與霍耳電壓輸出電極44之間產生電位差,並藉由該電位差來探測磁場。
如此,根據本實施形態,可擴大在與半導體基板平行的方向上流動的電流於深度方向上的範圍。
因霍耳元件的磁感度與流動的電流的範圍成比例,故根據本實施形態,可獲得高磁感度。因此,N型半導體層20的厚度越厚越佳。
再者,於本實施形態中,理想的是電流遍及圖1(b)中由虛線所示的整個區域均勻地流動。因此,N型半導體層20較佳為濃度分佈固定。於使N型半導體層20的濃度分佈變成固定時,例如可藉由將N型半導體層20設為磊晶層來實現。
進而,已知霍耳元件的磁感度亦與移動率成比例地變
高,因此作為磁感受部的N型半導體層20的濃度越低越佳,例如較佳為1×1015atoms/cm3~1×1017atoms/cm3左右。
如上所述,於本實施形態中,可藉由擴大在與半導體基板平行的方向上流動的電流於深度方向上的範圍來提高磁感度。
繼而,圖2中表示本實施形態的縱型霍耳元件100的變形例。圖2是沿著圖1(a)的L1-L1'線的剖面圖。
如圖2所示,於本變形例中,將驅動電流供給電極31、驅動電流供給電極33、驅動電流供給電極35的深度設為與N型半導體層20的深度大致相等。藉此,電流流動至半導體層20與半導體基板的界面附近為止,與圖1(b)中所示的例子相比,可擴大在與半導體基板平行的方向上流動的電流於深度方向上的範圍。
另外,於本變形例中,將電極分離擴散層51~電極分離擴散層54的深度設為與霍耳電壓輸出電極42、霍耳電壓輸出電極44的深度大致相等。藉此,電流流動至霍耳電壓輸出電極42、霍耳電壓輸出電極44的附近為止,可進一步擴大電流於深度方向上的範圍。
如此,驅動電流供給電極31、驅動電流供給電極33、驅動電流供給電極35於半導體層20的厚度的範圍內越深越佳,電極分離擴散層51~電極分離擴散層54於可將各電極間分離的範圍內越淺越佳。
如此,根據本變形例,可進一步提昇磁感度。
[第2實施形態]
已知於霍耳元件中,即便於未施加有磁場時,亦輸出所謂的偏移電壓(offset voltage)。於小至不需要去除偏移電壓的程度的情況下無問題,但於作為磁感測器而要求高精度的情況等,必須去除偏移電壓。
作為去除偏移電壓的方法,已知有旋轉電流法(spinning current method)。
當於縱型霍耳元件中,藉由旋轉電流法來進行偏移消除時,必須可交替地調換驅動電流供給電極與霍耳電壓輸出電極的作用來使用排列於直線上的多個電極、且切換使電流流動的方向。
但是,於所述第1實施形態中,驅動電流供給電極形成得比霍耳電壓輸出電極深,因此無法調換驅動電流供給電極與霍耳電壓輸出電極的作用來使用。
因此,作為本發明的第2實施形態,對包括可藉由旋轉電流法來進行偏移消除的縱型霍耳元件的半導體裝置進行說明。
圖3(a)是本發明的第2實施形態的具有縱型霍耳元件的半導體裝置的平面圖,圖3(b)是沿著圖3(a)的L2-L2'線的剖面圖。
再者,對與圖1(a)~圖1(b)中所示的具有縱型霍耳元件100的半導體裝置相同的構成要素標註相同的符號,並適宜省略重複的說明。
本實施形態的半導體裝置是於同一半導體基板10上包
括縱型霍耳元件100及縱型霍耳元件200兩者來構成。
縱型霍耳元件100的構成與圖1(a)~圖1(b)中所示的縱型霍耳元件100相同。
另一方面,縱型霍耳元件200具有圖3(a)的下側所示的平面形狀,並具有作為沿著L2-L2'線的剖面圖的圖3(b)中所示的剖面形狀。
縱型霍耳元件200包括如下者來構成:N型的半導體層20,設置於半導體基板10上;電極32、電極34、電極41、電極43、電極45,於N型半導體層20的表面,設置於直線L2-L2'上並包含N型的雜質區域;以及P型的電極分離擴散層51~P型的電極分離擴散層54,將該些電極分別分離。藉此,縱型霍耳元件200具有數量與縱型霍耳元件100相同的5個電極。
電極32、電極34、電極41、電極43、電極45中的電極32、電極34是作為驅動電流供給電極發揮功能的電極,電極41、電極43、電極45是作為霍耳電壓輸出電極發揮功能的電極。如圖所示,驅動電流供給電極32、驅動電流供給電極34與霍耳電壓輸出電極41、霍耳電壓輸出電極43、霍耳電壓輸出電極45交替地配置於直線L2-L2'上。
如圖3(b)所示,驅動電流供給電極32、驅動電流供給電極34形成得比霍耳電壓輸出電極41、霍耳電壓輸出電極43、霍耳電壓輸出電極45及電極分離擴散層51~電極分離擴散層54的任一者的深度深。
另外,驅動電流供給電極32、驅動電流供給電極34的濃度與霍耳電壓輸出電極41、霍耳電壓輸出電極43、霍耳電壓輸出電極45的濃度大致相等。
進而,於縱型霍耳元件200中,亦與縱型霍耳元件100同樣地,以覆蓋N型半導體層20的表面的除設置有電極32、電極34、電極41、電極43、電極45的區域以外的區域的方式,設置有例如SiO2膜60作為絕緣膜。藉此,於N型半導體層20表面,可抑制與半導體基板10平行地流動的電流。
如此,縱型霍耳元件200變成將縱型霍耳元件100中的驅動電流供給電極31、驅動電流供給電極33、驅動電流供給電極35替換成霍耳電壓輸出電極41、霍耳電壓輸出電極43、霍耳電壓輸出電極45,並將縱型霍耳元件100中的霍耳電壓輸出電極42、霍耳電壓輸出電極44替換成驅動電流供給電極32、驅動電流供給電極34的構成。
因此,於縱型霍耳元件100中,位於直線L1-L1'上的兩端的電極為驅動電流供給電極(31、35),於縱型霍耳元件200中,位於直線L2-L2'上的兩端的電極為霍耳電壓輸出電極(41,45)。
另外,縱型霍耳元件100與縱型霍耳元件200是以直線L1-L1'與直線L2-L2'變成平行的方式配置。
此處,於圖3(a)中,表示將縱型霍耳元件100排列於紙面上側,將縱型霍耳元件200排列於紙面下側來配置的例子,但並不限定於此,只要以直線L1-L1'與直線L2-L2'變成平行的方
式配置,則亦可為橫向排列來配置等任何配置。
縱型霍耳元件100與縱型霍耳元件200藉由元件分離擴散層70而分離。
再者,構成用以對來自縱型霍耳元件100、縱型霍耳元件200的輸出信號進行處理、或向縱型霍耳元件100、縱型霍耳元件200供給信號的電路的電晶體等元件亦形成於藉由元件分離擴散層70來分離的區域(未圖示)中,但例如於圖3(a)中,亦可將所述區域設置於縱型霍耳元件100與縱型霍耳元件200之間。
以下,對在所述構成的包括縱型霍耳元件100及縱型霍耳元件200兩者的半導體裝置,藉由旋轉電流法來進行偏移消除的方法進行說明。
於縱型霍耳元件100中,當使電流自驅動電流供給電極33朝驅動電流供給電極31及驅動電流供給電極35流動時,獲得霍耳電壓輸出電極42與霍耳電壓輸出電極44之間的電壓作為輸出電壓Vout1。另外,當將使電流流動的方向設為反方向,即,使電流自驅動電流供給電極31及驅動電流供給電極35朝驅動電流供給電極33流動時,獲得霍耳電壓輸出電極42與霍耳電壓輸出電極44之間的電壓作為輸出電壓Vout2。
另一方面,於縱型霍耳元件200中,當使電流自驅動電流供給電極32朝驅動電流供給電極34流動時,獲得霍耳電壓輸出電極43與霍耳電壓輸出電極41及霍耳電壓輸出電極45之間的電壓作為輸出電壓Vout3。另外,當將使電流流動的方向設為反方
向,即,使電流自驅動電流供給電極34朝驅動電流供給電極32流動時,獲得霍耳電壓輸出電極43與霍耳電壓輸出電極41及霍耳電壓輸出電極45之間的電壓作為輸出電壓Vout4。
而且,對縱型霍耳元件100的輸出電壓Vout1及輸出電壓Vout2與縱型霍耳元件200的輸出電壓Vout3及輸出電壓Vout4進行加減運算,藉此可去除偏移電壓。
如此,即便於驅動電流供給電極與霍耳電壓輸出電極的深度不同,無法將配置於一條直線上的多個電極作為驅動電流供給電極與霍耳電壓輸出電極交替地調換來使用的情況下,藉由將調換了深度深的驅動電流供給電極與深度淺的霍耳電壓輸出電極的縱型霍耳元件100及縱型霍耳元件200兩者形成於同一半導體基板10上,可等效地使用切換使電流流動的方向、且調換驅動電流供給電極與霍耳電壓輸出電極的作用的旋轉電流法,而可去除偏移電壓。
另外,於縱型霍耳元件100及縱型霍耳元件200中,可於相同的時序使電流流動,因此與在一個縱型霍耳元件中進行旋轉電流法相比,可縮短進行偏移電壓去除的處理時間。因此,亦可實現磁場探測的高速化。
[第3實施形態]
於所述第1實施形態及第2實施形態中,表示驅動電流供給電極31~驅動電流供給電極35的濃度與霍耳電壓輸出電極41~霍耳電壓輸出電極45的濃度大致相等,且深度不同的例子。
於本實施形態中,對將驅動電流供給電極設為與所述第1實施形態及第2實施形態的驅動電流供給電極不同的構成的例子進行說明。
為了容易理解說明,對在圖1(a)~圖1(b)中所示的第1實施形態的縱型霍耳元件100中,將驅動電流供給電極31、驅動電流供給電極33、驅動電流供給電極35替換成本實施形態的構成的驅動電流供給電極的例子進行說明。
圖4(a)~4(b)是用以說明本發明的第3實施形態的具有縱型霍耳元件300的半導體裝置的圖,圖4(a)為平面圖,圖4(b)為沿著圖4(a)的L3-L3'線的剖面圖。
再者,對與圖1(a)~圖1(b)中所示的具有縱型霍耳元件100的半導體裝置相同的構成要素標註相同的符號,並適宜省略重複的說明。
縱型霍耳元件300包括如下者來構成:N型的半導體層20,設置於半導體基板10上;電極331、電極333、電極335、電極42、電極44,於N型半導體層20的表面,設置於直線L3-L3'上並包含N型的雜質區域;以及P型的電極分離擴散層51~P型的電極分離擴散層54,將該些電極分別分離。
電極331、電極333、電極335、電極42、電極44中的電極331、電極333、電極335是作為驅動電流供給電極發揮功能的電極,電極42、電極44是作為霍耳電壓輸出電極發揮功能的電極。如圖所示,驅動電流供給電極331、驅動電流供給電極333、
驅動電流供給電極335與霍耳電壓輸出電極42、霍耳電壓輸出電極44交替地配置於直線L3-L3'上。
驅動電流供給電極331、驅動電流供給電極333、驅動電流供給電極335分別包含N型雜質層331a及N型雜質層331b、N型雜質層333a及N型雜質層333b、N型雜質層335a及N型雜質層335b。
N型雜質層331a、N型雜質層333a、N型雜質層335a設置於N型雜質層331b、N型雜質層333b、N型雜質層335b的表面,並具有與霍耳電壓輸出電極42、霍耳電壓輸出電極44大致相同的濃度及大致相同的深度。
N型雜質層331b、N型雜質層333b、N型雜質層335b形成得比霍耳電壓輸出電極42、霍耳電壓輸出電極44及電極分離擴散層51~電極分離擴散層54的任一者的深度深。另外,N型雜質層331b、N型雜質層333b、N型雜質層335b的濃度低於N型雜質層331a、N型雜質層333a、N型雜質層335a,且具有比N型雜質層331a、N型雜質層333a、N型雜質層335a大的寬度。
另一方面,如圖5所示,於藉由P型元件分離擴散層70而與縱型霍耳元件300電性分離的半導體基板10上的其他區域A中,設置有構成用以對來自縱型霍耳元件300的輸出信號進行處理、或向縱型霍耳元件300供給信號的電路的電晶體等元件。於區域A中,為了形成例如P通道金氧半導體(P-channel metal oxide semiconductor,PMOS)電晶體340作為所述元件,而形成有至少
一個N井(well)350。
因此,N型雜質層331b、N型雜質層333b、N型雜質層335b可藉由與N井350共同的步驟來形成。藉此,N井350具有與N型雜質層331b、N型雜質層333b、N型雜質層335b大致相同的深度及大致相同的濃度分佈。
如此,根據本實施形態,可不增加製造製程,而形成包含N型雜質層331a、N型雜質層333a、N型雜質層335a及N型雜質層331b、N型雜質層333b、N型雜質層335b的驅動電流供給電極331、驅動電流供給電極333、驅動電流供給電極335。
本實施形態中所示的驅動電流供給電極的構成不僅可應用於圖1(a)~圖1(b)中所示的第1實施形態,亦可應用於表示其變形例的圖2的例子、或圖3(a)~圖3(b)中所示的第2實施形態中的驅動電流供給電極。
另外,為了進一步擴大電流於深度方向上的範圍,與圖2中所示的第1實施形態的縱型霍耳元件100的變形例中的驅動電流供給電極31、驅動電流供給電極33、驅動電流供給電極35同樣地,本實施形態中的驅動電流供給電極331、驅動電流供給電極333、驅動電流供給電極335亦越深越佳。於此情況下,較佳為不改變N型雜質層331a、N型雜質層333a、N型雜質層335a的深度,而加深N型雜質層331b、N型雜質層333b、N型雜質層335b的深度。
以上,對本發明的實施形態進行了說明,但本發明並不
限定於所述實施形態,當然可於不脫離本發明的主旨的範圍內進行各種變更。
例如,於所述實施形態中,將第1導電型設為P型,將第2導電型設為N型進行了說明,但亦可將導電型調換,將第1導電型設為N型,將第2導電型設為P型。
另外,於所述實施形態中,將電極的數量設為5個,但其是為了進行利用旋轉電流法的偏移消除所需的電極的數量。因此,於偏移電壓可減小至不需要利用旋轉電流法的偏移消除的程度的情況等,只要有2個驅動電流供給電極與1個霍耳電壓輸出電極的合計3個以上的電極即可。
另外,於所述第2實施形態中,表示縱型霍耳元件100及縱型霍耳元件200分別包括5個電極的例子,但電極的數量並不限定於5個,只要有5個以上的電極,便可實施旋轉電流法。
10:半導體基板
20:N型半導體層
31、33、35、42、44:電極
51、52、53、54:電極分離擴散層
60:SiO2膜
70:元件分離擴散層
100:縱型霍耳元件
L1-L1':線
Claims (11)
- 一種半導體裝置,其包括:第1導電型的半導體基板;以及縱型霍耳元件,設置於所述半導體基板上,其中所述縱型霍耳元件包括:第2導電型的半導體層,設置於所述半導體基板上;多個電極,於所述半導體層的表面,設置於直線上,包含濃度高於所述半導體層的濃度的第2導電型的雜質區域;以及多個第1導電型的電極分離擴散層,於所述半導體層的表面,分別設置於所述多個電極的各電極間,並將所述多個電極分別分離,其中所述多個電極包含作為驅動電流供給電極發揮功能的電極、及與所述驅動電流供給電極交替地配置並作為霍耳電壓輸出電極發揮功能的電極,所述霍耳電壓輸出電極具有第1深度,且所述驅動電流供給電極在相對於所述半導體層的整個表面上與所述半導體層接觸,且具有比所述第1深度及所述電極分離擴散層的深度深的第2深度。
- 如申請專利範圍第1項所述的半導體裝置,其中所述驅動電流供給電極的濃度與所述霍耳電壓輸出電極的濃度大致相等。
- 如申請專利範圍第1項所述的半導體裝置,其中所述驅動電流供給電極包括:第2導電型的第1雜質層,具有所述第2深度;以及第2導電型的第2雜質層,設置於所述第1雜質層的表面,具有所述第1深度,且濃度高於所述第1雜質層。
- 如申請專利範圍第3項所述的半導體裝置,其中所述第2雜質層的濃度與所述霍耳電壓輸出電極的濃度大致相等。
- 如申請專利範圍第1項所述的半導體裝置,其中所述電極分離擴散層的深度與所述第1深度大致相等。
- 如申請專利範圍第1項所述的半導體裝置,其中所述驅動電流供給電極的深度與所述半導體層大致相等。
- 如申請專利範圍第1項所述的半導體裝置,其中所述半導體層為磊晶層。
- 如申請專利範圍第1項所述的半導體裝置,其中除設置有所述多個電極的區域以外,所述半導體層及所述電極分離擴散層的表面由絕緣膜覆蓋。
- 如申請專利範圍第1項所述的半導體裝置,其中所述驅動電流供給電極的數量為2個以上,所述霍耳電壓輸出電極的數量為1個以上。
- 如申請專利範圍第1項所述的半導體裝置,其中於所述半導體基板上設置有兩個所述縱型霍耳元件,兩個所述縱型霍耳元件的一者中的所述多個電極的數量與兩 個所述縱型霍耳元件的另一者中的所述多個電極的數量相同,於兩個所述縱型霍耳元件的一者中,位於所述直線上的兩端的電極為所述驅動電流供給電極,於兩個所述縱型霍耳元件的另一者中,位於所述直線上的兩端的電極為所述霍耳電壓輸出電極,且兩個所述縱型霍耳元件的一者中的所述直線與兩個所述縱型霍耳元件的另一者中的所述直線平行。
- 如申請專利範圍第3項所述的半導體裝置,其更包括:第1導電型的元件分離擴散層,包圍所述縱型霍耳元件,並將所述縱型霍耳元件與周圍電性分離;以及元件形成區域,設置於所述元件分離擴散層的周圍,形成有構成用以對來自所述縱型霍耳元件的輸出信號進行處理、或向所述縱型霍耳元件供給信號的電路的元件,其中所述元件形成區域具有第2導電型的井,且所述井具有與所述第1雜質層大致相等的深度及大致相等的濃度分佈。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2017-038543 | 2017-03-01 | ||
JP2017038543A JP6962693B2 (ja) | 2017-03-01 | 2017-03-01 | 半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
TW201836180A TW201836180A (zh) | 2018-10-01 |
TWI738953B true TWI738953B (zh) | 2021-09-11 |
Family
ID=61094271
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW107101004A TWI738953B (zh) | 2017-03-01 | 2018-01-11 | 半導體裝置 |
Country Status (6)
Country | Link |
---|---|
US (1) | US10236440B2 (zh) |
EP (1) | EP3373351B1 (zh) |
JP (1) | JP6962693B2 (zh) |
KR (1) | KR20200067244A (zh) |
CN (1) | CN108539010A (zh) |
TW (1) | TWI738953B (zh) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP7133968B2 (ja) * | 2018-04-24 | 2022-09-09 | エイブリック株式会社 | 半導体装置 |
JP7266386B2 (ja) * | 2018-11-09 | 2023-04-28 | エイブリック株式会社 | 半導体装置 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20140210023A1 (en) * | 2013-01-29 | 2014-07-31 | Yigong Wang | Vertical Hall Effect Element with Improved Sensitivity |
US20160018478A1 (en) * | 2014-07-16 | 2016-01-21 | Magnachip Semiconductor, Ltd. | Vertical hall sensor, hall sensor module and method for manufacturing the same |
US20160146906A1 (en) * | 2014-11-26 | 2016-05-26 | Seiko Instruments Inc. | Vertical hall element |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4674578B2 (ja) * | 2006-01-13 | 2011-04-20 | 株式会社デンソー | 磁気センサ及び磁気検出方法 |
JP6695116B2 (ja) * | 2014-11-26 | 2020-05-20 | エイブリック株式会社 | 縦型ホール素子 |
-
2017
- 2017-03-01 JP JP2017038543A patent/JP6962693B2/ja active Active
-
2018
- 2018-01-11 TW TW107101004A patent/TWI738953B/zh not_active IP Right Cessation
- 2018-01-25 KR KR1020180009581A patent/KR20200067244A/ko not_active Application Discontinuation
- 2018-01-26 CN CN201810078230.8A patent/CN108539010A/zh not_active Withdrawn
- 2018-01-30 EP EP18154041.0A patent/EP3373351B1/en active Active
- 2018-02-21 US US15/901,446 patent/US10236440B2/en not_active Expired - Fee Related
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20140210023A1 (en) * | 2013-01-29 | 2014-07-31 | Yigong Wang | Vertical Hall Effect Element with Improved Sensitivity |
US20160018478A1 (en) * | 2014-07-16 | 2016-01-21 | Magnachip Semiconductor, Ltd. | Vertical hall sensor, hall sensor module and method for manufacturing the same |
US20160146906A1 (en) * | 2014-11-26 | 2016-05-26 | Seiko Instruments Inc. | Vertical hall element |
Also Published As
Publication number | Publication date |
---|---|
JP6962693B2 (ja) | 2021-11-05 |
EP3373351B1 (en) | 2019-08-28 |
KR20200067244A (ko) | 2020-06-12 |
US10236440B2 (en) | 2019-03-19 |
TW201836180A (zh) | 2018-10-01 |
CN108539010A (zh) | 2018-09-14 |
EP3373351A1 (en) | 2018-09-12 |
US20180254408A1 (en) | 2018-09-06 |
JP2018147932A (ja) | 2018-09-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TW200507289A (en) | Image sensor and method for forming photodiode isolation structure | |
CN105633274B (zh) | 纵型霍尔元件 | |
TWI738953B (zh) | 半導體裝置 | |
TWI728196B (zh) | 半導體裝置 | |
JP6695116B2 (ja) | 縦型ホール素子 | |
TWI726164B (zh) | 半導體裝置 | |
EP3373350B1 (en) | Semiconductor device | |
CN108574040B (zh) | 半导体装置 | |
JP7133968B2 (ja) | 半導体装置 | |
TWI734859B (zh) | 半導體裝置 | |
EP3570338B1 (en) | Semiconductor device | |
TW202306206A (zh) | 半導體裝置及其製造方法 | |
CN111180576A (zh) | 半导体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
MM4A | Annulment or lapse of patent due to non-payment of fees |