TW201814904A - 雙擴散金屬氧化物半導體元件及其製造方法 - Google Patents

雙擴散金屬氧化物半導體元件及其製造方法 Download PDF

Info

Publication number
TW201814904A
TW201814904A TW106101340A TW106101340A TW201814904A TW 201814904 A TW201814904 A TW 201814904A TW 106101340 A TW106101340 A TW 106101340A TW 106101340 A TW106101340 A TW 106101340A TW 201814904 A TW201814904 A TW 201814904A
Authority
TW
Taiwan
Prior art keywords
region
epitaxial layer
channel
buried
boundary
Prior art date
Application number
TW106101340A
Other languages
English (en)
Other versions
TWI624065B (zh
Inventor
黃宗義
陳巨峰
Original Assignee
立錡科技股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 立錡科技股份有限公司 filed Critical 立錡科技股份有限公司
Priority to US15/490,626 priority Critical patent/US9853099B1/en
Publication of TW201814904A publication Critical patent/TW201814904A/zh
Application granted granted Critical
Publication of TWI624065B publication Critical patent/TWI624065B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7816—Lateral DMOS transistors, i.e. LDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H01L29/0623—Buried supplementary region, e.g. buried guard ring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66681—Lateral DMOS transistors, i.e. LDMOS transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

本發明提出一種雙擴散金屬氧化物半導體元件及其製造方法。雙擴散金屬氧化物半導體元件包含：基板、磊晶層、高壓井區、本體區、閘極、源極、汲極、漂移埋區及埋區。高壓井區與基板之上表面之間具有第一PN接面。漂移埋區具有第二導電型，埋區具有第一導電型。於通道方向上，埋區的長度大於或等於漂移埋區的長度。由剖視圖視之，於通道方向上，漂移埋區與埋區之間或高壓井區與埋區之間具有第二PN接面。由剖視圖視之，第二PN接面自磊晶層表面開始沿著垂直方向而向下計算所具有的深度，淺於第一PN接面自磊晶層表面開始沿著垂直方向而向下計算所具有的深度。

Description

雙擴散金屬氧化物半導體元件及其製造方法
本發明有關於一種雙擴散金屬氧化物半導體元件及其製造方法，特別是指一種在雙擴散金屬氧化物半導體(Double Diffused Metal Oxide Semiconductor, DMOS)元件於不導通操作時，提高其元件崩潰防護電壓，且於導通操作時，亦能夠降低其導通電阻的雙擴散金屬氧化物半導體元件及其製造方法。
請參考第1圖，其顯示先前技術之N型雙擴散金屬氧化物半導體元件之剖視圖。如第1圖所示，先前技術之N型雙擴散金屬氧化物半導體元件100包含：基板17、絕緣結構13、高壓井區15、本體區16、源極18、汲極19、與閘極11。其中，基板17的導電型為P型，高壓井區15的導電型為N型，形成於基板17上，絕緣結構13為區域氧化(local oxidation of silicon, LOCOS)結構，以定義操作區13a，作為先前技術之N型雙擴散金屬氧化物半導體元件100操作時主要的作用區。操作區13a的範圍由第1圖中，由兩個指向相反方向的箭號所示意。
這種先前技術之N型雙擴散金屬氧化物半導體元件100有一缺點:在此先前技術之N型雙擴散金屬氧化物半導體元件100中，在導通與不導通的操作條件下，其基板17係電連接至接地電位(圖未示)，而高壓井區15的電位為相對高的電位，會造成在導通操作中，高壓井區15在操作區13a中完全空乏，因此導通電阻相對較高，限制了操作的速度，與元件的性能。
對此一缺點之改善，另有先前技術提出利用於DMOS元件中形成降低表面電場(reduce surface field, RESURF)作用，藉此抑制DMOS元件於不導通操作時的高電場，以期能增加元件崩潰防護電壓。然而，此一先前技術之方式仍有缺點: 雖然增加了元件崩潰防護電壓，但是導通電阻亦相對提高，如此一來，將會限制了操作的速度，與元件的性能。
有鑑於此，本發明提出一種在雙擴散金屬氧化物半導體元件於不導通操作時，提高其元件崩潰防護電壓，且於導通操作時，亦能夠降低其導通電阻的雙擴散金屬氧化物半導體元件及其製造方法。
就其中一觀點言，本發明提供了一種雙擴散金屬氧化物半導體(double diffused metal oxide semiconductor, DMOS)元件，包含：一基板，具有第一導電型，且該基板於一垂直方向上，具有相對之一上表面與一下表面；一磊晶層，形成於該基板上，具有相對該上表面之一磊晶層表面，且於該垂直方向上，堆疊並連接於該上表面上；一高壓井區，形成於該磊晶層中，具有第二導電型，且於該垂直方向上，堆疊並連接於該基板之該上表面上，其中，該高壓井區與該基板之該上表面之間具有一第一PN接面；一本體區，形成於該磊晶層中，具有第一導電型，且於該垂直方向上，堆疊並連接於該磊晶層表面下，且由剖視圖視之，於該通道方向上，該本體區與該高壓井區間具有一通道方向接面；一閘極，形成於該磊晶層上，於該垂直方向上，該閘極堆疊並連接於該磊晶層表面上，且由剖視圖視之，該閘極覆蓋至少部分的該通道方向接面；一源極，形成於該磊晶層中，具有第二導電型，且於該垂直方向上，堆疊並連接於該磊晶層表面之下，且由剖視圖視之，該源極位於該本體區中；一汲極，形成於該磊晶層中，具有第二導電型，且於該垂直方向上，堆疊並連接於該磊晶層表面下，且於該通道方向上，該源極與該汲極位於該通道方向接面不同側，且由剖視圖視之，該汲極與該閘極由該高壓井區隔開；一漂移埋區，形成於該磊晶層中，具有第二導電型，其中，由剖視圖視之，於該通道方向上，部分該漂移埋區位於該汲極的正下方，且，該漂移埋區的長度大於或等於該汲極的長度; 以及一埋區，形成於該基板與該磊晶層中，具有第一導電型，且於該垂直方向上，部分該埋區位於該基板中，且另一部分該埋區位於該磊晶層中，其中，由剖視圖視之，於該通道方向上，至少部分該埋區位於該漂移埋區的正下方，且，該埋區的長度大於或等於該汲極的長度，其中，該埋區的長度大於或等於該漂移埋區的長度; 其中，由剖視圖視之，於該通道方向上，該漂移埋區與該埋區之間或該高壓井區與該埋區之間具有一第二PN接面，且，由剖視圖視之，該第二PN接面自該磊晶層表面開始沿著該垂直方向而向下計算所具有的深度，淺於該第一PN接面自該磊晶層表面開始沿著該垂直方向而向下計算所具有的深度；其中，該漂移埋區於該通道方向上具有靠近該閘極之一第一邊界及遠離該閘極之一第二邊界，該埋區於該通道方向上具有靠近該閘極之一第三邊界及遠離該閘極之一第四邊界；其中，該第一邊界及該第三邊界，於該通道方向上，介於該汲極與該通道方向接面之間；該第二邊界及該第四邊界，於該通道方向上，至少超過一第五邊界，其中該第五邊界位於該汲極與靠近該汲極之一絕緣結構之間，其中該絕緣結構用以定義該雙擴散金屬氧化物半導體元件的一元件區。
在一種較佳的實施型態中，雙擴散金屬氧化物半導體元件更包含一場氧化區，形成於該磊晶層上之該操作區中，且於該垂直方向上，該場氧化區堆疊並連接於該高壓井區，且於該通道方向上，該場氧化區介於該通道方向接面與該汲極之間。
在一種較佳的實施型態中，雙擴散金屬氧化物半導體元件更包含一接點區，形成於該磊晶層中，具有第一導電型，且於該垂直方向上，堆疊並連接於該磊晶層表面之下，且由剖視圖視之，該接點區位於該本體區中。
就又一觀點言，本發明提供了一種雙擴散金屬氧化物半導體元件製造方法，包含：提供一基板，該基板具有第一導電型，且該基板於一垂直方向上，具有相對之一上表面與一下表面；形成一磊晶層於該基板上，該磊晶層具有相對該上表面之一磊晶層表面，且於該垂直方向上，堆疊並連接於該上表面上；形成一高壓井區於該磊晶層中，該高壓井區具有第二導電型，且於該垂直方向上，堆疊並連接於該基板之該上表面上，其中，該高壓井區與該基板之該上表面之間具有一第一PN接面；形成一本體區於該磊晶層中，該本體區具有第一導電型，且於該垂直方向上，堆疊並連接於該磊晶層表面下，且由剖視圖視之，於該通道方向上，該本體區與該高壓井區間具有一通道方向接面；形成一閘極於該磊晶層上，於該垂直方向上，該閘極堆疊並連接於該磊晶層表面上，且由剖視圖視之，該閘極覆蓋至少部分的該通道方向接面；形成一源極於該磊晶層中，該源極具有第二導電型，且於該垂直方向上，堆疊並連接於該磊晶層表面之下，且由剖視圖視之，該源極位於該本體區中；形成一汲極於該磊晶層中，該汲極具有第二導電型，且於該垂直方向上，堆疊並連接於該磊晶層表面下，且於該通道方向上，該源極與該汲極位於該通道方向接面不同側，且由剖視圖視之，該汲極與該閘極由該高壓井區隔開；形成一漂移埋區於該磊晶層中，該漂移埋區具有第二導電型，其中，由剖視圖視之，於該通道方向上，部分該漂移埋區位於該汲極的正下方，且，該漂移埋區的長度大於或等於該汲極的長度; 以及形成一埋區於該基板與該磊晶層中，該埋區具有第一導電型，且於該垂直方向上，部分該埋區位於該基板中，且另一部分該埋區位於該磊晶層中，其中，由剖視圖視之，於該通道方向上，至少部分該埋區位於該漂移埋區的正下方，且，該埋區的長度大於或等於該汲極的長度，其中，該埋區的長度大於或等於該漂移埋區的長度; 其中，由剖視圖視之，於該通道方向上，該漂移埋區與該埋區之間或該高壓井區與該埋區之間具有一第二PN接面，且，由剖視圖視之，該第二PN接面自該磊晶層表面開始沿著該垂直方向而向下計算所具有的深度，淺於該第一PN接面自該磊晶層表面開始沿著該垂直方向而向下計算所具有的深度；其中，該漂移埋區於該通道方向上具有靠近該閘極之一第一邊界及遠離該閘極之一第二邊界，該埋區於該通道方向上具有靠近該閘極之一第三邊界及遠離該閘極之一第四邊界；其中，該第一邊界及該第三邊界，於該通道方向上，介於該汲極與該通道方向接面之間；該第二邊界及該第四邊界，於該通道方向上，至少超過一第五邊界，其中該第五邊界位於該汲極與靠近該汲極之一絕緣結構之間，其中該絕緣結構用以定義該雙擴散金屬氧化物半導體元件的一元件區。
在一種較佳的實施型態中，雙擴散金屬氧化物半導體元件製造方法更包含: 形成一場氧化區於該磊晶層上之該操作區中，且於該垂直方向上，該場氧化區堆疊並連接於該高壓井區，且於該通道方向上，該場氧化區介於該通道方向接面與該汲極之間。
在一種較佳的實施型態中，雙擴散金屬氧化物半導體元件製造方法更包含: 形成一接點區於該磊晶層中，該接點區具有第一導電型，且於該垂直方向上，堆疊並連接於該磊晶層表面之下，且由剖視圖視之，該接點區位於該本體區中。
在一種較佳的實施型態中，該漂移埋區中之第二導電型雜質濃度大於該高壓井區中之第二導電型雜質濃度，且，該埋區中之第一導電型雜質濃度大於該基板中之第一導電型雜質濃度。
在一種較佳的實施型態中，該第一邊界及該第三邊界，於該通道方向上，位於該場氧化區的正下方的區域間。
底下藉由具體實施例詳加說明，當更容易瞭解本發明之目的、技術內容、特點及其所達成之功效。
有關本發明之前述及其他技術內容、特點與功效，在以下配合參考圖式之一較佳實施例的詳細說明中，將可清楚的呈現。本發明中的圖式均屬示意，主要意在表示製程步驟以及各層之間之上下次序關係，至於形狀、厚度與寬度則並未依照比例繪製。
請參考第2圖，其顯示本發明的一實施例。本實施例係以N型雙擴散金屬氧化物半導體(double diffused metal oxide semiconductor, DMOS)元件為例說明。
如第2圖所示，雙擴散金屬氧化物半導體元件200包含：基板27、磊晶層22、絕緣結構23f、絕緣結構23r、高壓井區25、本體區26、場氧化區24、接點區26a、埋區41、漂移埋區42、源極28、汲極29以及閘極21。其中，值得注意的是，本發明與先前技術具有下述的差異: 由於本發明包含埋區41與漂移埋區42，因此漂移埋區42與埋區41之間或者高壓井區25與埋區41之間會具有一深度較淺的PN接面(PN junction)PN2。然而，先前技術並不具有此一深度較淺的PN接面PN2 (關於埋區41與漂移埋區42的特徵及細節及深度較淺的PN接面PN2的特徵，容後詳述)。
其中，基板27具有第一導電型，例如但不限於為P型，且於垂直方向(如圖中粗虛線箭號所示的方向)上，具有相對之上表面21a與下表面21b。 磊晶層22以磊晶製程步驟形成於基板27上，具有相對上表面21a之磊晶層表面22a，且於垂直方向上，堆疊並連接於上表面21a上。絕緣結構23f及絕緣結構23r例如但不限於為區域氧化(local oxidation of silicon, LOCOS)結構，以定義操作區23a，作為雙擴散金屬氧化物半導體元件200操作時主要的作用區。且本體區26、源極28、與汲極29，由剖視圖第2圖視之，皆位於操作區23a之中。高壓井區25形成於磊晶層22中，具有第二導電型，例如但不限於為N型，且於垂直方向上，堆疊並連接於基板27之上表面21a上。在本實施例中，由於基板27具有第一導電型，例如但不限於為P型，且高壓井區25具有第二導電型，例如但不限於為N型，因此高壓井區25與基板27之上表面21a之間具有一PN接面PN1。
本體區26形成於磊晶層22中，具有第一導電型，其例如但不限於為P型，且於垂直方向上，堆疊並連接於磊晶層表面202a下，且於通道方向(如圖中粗實線箭號所示的方向)上，本體區26與高壓井區25具有一通道方向接面JN，如第2圖中粗實線所示意。閘極21形成於磊晶層22上，且於垂直方向上，閘極21堆疊並連接於磊晶層表面22a上，且由剖視圖第2圖視之，閘極21覆蓋至少部分通道方向接面JN。在本實施例中，例如但不限於覆蓋全部的通道方向接面JN。源極28形成於磊晶層22中，具有第二導電型，例如但不限於為N型，且於垂直方向上，堆疊並連接於磊晶層表面22a之下，且由剖視圖第2圖視之，源極28位於本體區26中。汲極29形成於磊晶層22中，具有第二導電型，例如但不限於為N型，且於垂直方向上，堆疊並連接於磊晶層表面22a下，且於通道方向上，源極28與汲極29位於通道方向接面JN之不同側，且由剖視圖第2圖視之，汲極29與閘極21由高壓井區25隔開。
場氧化區24形成於磊晶層22上之操作區23a中，且於垂直方向上，場氧化區24堆疊並連接於高壓井區25，且於通道方向上，場氧化區24介於通道方向接面JN與汲極29之間。
接點區26a形成於磊晶層22中，具有第一導電型，例如但不限於P型，且於垂直方向上，堆疊並連接於磊晶層表面22a之下，且由剖視圖第2圖視之，接點區26a位於本體區26中，用以作為本體區26電性接點。
漂移埋區42形成於磊晶層22中，具有第二導電型，例如但不限於N型。在一實施例中，漂移埋區42中之第二導電型 (例如但不限於N型)濃度大於高壓井區25中之第二導電型 (例如但不限於N型) 雜質濃度。其中，由剖視圖第2圖視之，於通道方向上，部分漂移埋區42位於汲極29的正下方。且，值得注意的是，在一實施例中，漂移埋區42的長度W42大於汲極29的長度W29。然而，在另一實施例中，漂移埋區42的長度W42亦可等於汲極29的長度W29。
埋區41形成於基板27與磊晶層22中，具有第一導電型，例如但不限於為P型。在一實施例中，埋區41中之第一導電型(例如但不限於P型) 雜質濃度大於基板27中之第一導電型(例如但不限於P型) 雜質濃度。且於垂直方向上，部分埋區41(在本實施例中，例如為下半部)位於基板27中，且另一部分(在本實施例中，例如為上半部)埋區41位於磊晶層22中。由剖視圖第2圖視之，於通道方向上，部分埋區41位於漂移埋區42的正下方。且，值得注意的是，在一實施例中，埋區41的長度W41大於汲極29的長度W29。然而，在另一實施例中，埋區41的長度W41亦可等於汲極29的長度W29。
又，值得注意的是，在一實施例中，埋區41的長度W41大於漂移埋區42的長度W42。然而，在另一實施例中，埋區41的長度W41亦可等於漂移埋區42的長度W42。意即，在本實施例中，長度W41≥長度W42。需說明的是，在本實施例中，漂移埋區42與埋區41之間，由高壓井區25隔開；而在一實施例中，漂移埋區42與埋區41亦可以直接鄰接，因此，PN接面PN2在不同的實施例中，可由埋區41與高壓井區25形成，亦可以為埋區41與漂移埋區42所形成。又，值得注意的是，在本實施例中，漂移埋區42與汲極29之間，由高壓井區25隔開；而在一實施例中，漂移埋區42與汲極29亦可以直接鄰接。
於通道方向上，埋區41於通道方向上具有靠近閘極21之邊界B1及遠離閘極21之邊界B2，而漂移埋區42於通道方向上具有靠近閘極21之邊界C1及遠離閘極21之邊界C2。由剖視圖第2圖視之，埋區41之邊界B1與漂移埋區42之邊界C1，於通道方向上，介於汲極29與通道方向接面JN之間。埋區41之邊界B2與漂移埋區42之邊界C2，於通道方向上，至少超過邊界M1。根據第2圖所示，邊界M1係位於汲極29與靠近汲極29之絕緣結構23r之間。
值得注意的是，在一實施例中，埋區41之邊界B1與漂移埋區42之邊界C1，於通道方向上，介於汲極29與通道方向接面JN之間。意即，在一實施例中，埋區41之邊界B1與漂移埋區42之邊界C1可位於汲極29與通道方向接面JN之間的區域L1間。然而，在另一實施例中，埋區41之邊界B1與漂移埋區42之邊界C1則可於通道方向上，位於場氧化區24的正下方的區域L2間。
又，值得注意的是，在一實施例中，埋區41之邊界B2與漂移埋區42之邊界C2，於通道方向上，可於通道方向上，位於邊界M1及第2圖所示的邊界M2之間的區域P。又，值得注意的是，在一實施例中，亦可以由一第一導電型或第二導電型摻雜之區域，將原生基板分為基板27與磊晶層22兩個區域，此為本領域中具有通常知識者所熟知，在此不予贅述。
值得注意的是，本發明與先前技術具有下述的差異: 由於本發明包含埋區41與漂移埋區42，且，在本實施例中，由於埋區41具有第一導電型，例如但不限於為P型，且漂移埋區42具有第二導電型，例如但不限於為N型，且高壓井區25具有第二導電型，例如但不限於為N型，因此，在本實施例中，漂移埋區42與埋區41之間會具有一PN接面PN2。或者，高壓井區25與埋區41之間會具有一PN接面PN2。由剖視圖視之， PN接面PN2自磊晶層表面22a開始沿著垂直方向而向下計算所具有的深度H2，淺於PN接面PN1(高壓井區25與基板27之上表面21a之間所形成的)自磊晶層表面22a開始沿著垂直方向而向下計算所具有的深度H1。意即，深度H2＜深度H1。
本發明正是因為在靠近汲極29處具有一較淺深度H2的PN接面PN2，因而在雙擴散金屬氧化物半導體元件200不導通的操作下，由於漂移埋區42具有濃度較高壓井區25高的N型雜質摻雜，且埋區41具有濃度較基板27高的P型雜質摻雜；在靠近汲極29處的PN接面PN2附近，可形成空乏區，與雙擴散金屬氧化物半導體元件200本身操作時的橫向空乏區結合，形成大範圍的空乏區，以抑制雙擴散金屬氧化物半導體元件200於不導通操作時的高電場。如此一來，可以使PN接面PN2的崩潰防護電壓提高，又同時能夠降低導通電阻。
然而，先前技術並不具有此一深度較淺的PN接面PN2。相較於本發明具有二個PN接面(意即PN接面PN1與PN接面PN2，且，靠近汲極29處的PN接面PN2的深度H2淺於PN接面PN1的深度H1)，先前技術僅具有單一個PN接面PN0中。且，在先前技術中，靠近汲極19處的PN接面PN0的深度(圖未示)與靠近源極18處的PN接面PN0的深度(圖未示)皆是一樣的，並沒有深淺之差異。
請參考第3A~3G圖，其顯示本發明之雙擴散金屬氧化物半導體元件製造方法的一實施例。
首先，如剖視示意圖第3A圖所示，提供P型基板27，其中，基板27例如但不限於為P型矽基板，亦可以為其他P型半導體基板。P型基板27於垂直方向上(如第3A圖中粗虛線箭號所示的方向)，具有相對之上表面21a與下表面21b。接著如第3A圖所示，形成磊晶層22於P型基板27上，且於垂直方向上，具有相對上表面21a之磊晶層表面22a，磊晶層22堆疊並連接於上表面21a上。接著例如以離子植入製程，將第二導電型雜質，以加速離子的形式，如第3A圖中細虛線箭號所示意，植入定義的區域內形成高壓井區25於磊晶層22中，具有第二導電型，例如但不限於為N型，且於垂直方向上，堆疊並連接於基板27之上表面21a上。高壓井區25與基板27之上表面21a之間具有一PN接面PN1。須說明的是，埋區41形成於基板27與磊晶層22中，具有第一導電型，例如但不限於為P型，且於垂直方向上，部分埋區41(在本實施例中，例如為下半部)位於基板27中，且另一部分(在本實施例中，例如為上半部)埋區41位於磊晶層22中。在一實施例中，埋區41中之第一導電型 (例如但不限於P型) 雜質濃度大於基板27中之第一導電型 (例如但不限於P型) 雜質濃度。埋區41例如但不限於以微影製程形成光阻層(未示出)為遮罩，以定義離子植入範圍，並以離子植入製程，將P型雜質，以加速離子的形式，植入定義的植入範圍內，而形成埋區離子植入區於基板27中，接著再將光阻層去除；接著再於磊晶層22形成後，以退火(anneal)製程步驟，將部分植入範圍內的P型雜質，熱擴散至磊晶層22中，以形成埋區41；此為本領域中具有通常知識者所熟知，在此不予贅述。
接著，如第3B圖所示，漂移埋區42形成於磊晶層22中，具有第二導電型，例如但不限於為N型。在一實施例中，漂移埋區42中之第二導電型雜質(例如但不限於N型)濃度大於高壓井區25中之第二導電型雜質濃度(例如但不限於N型)。漂移埋區42例如但不限於以微影製程形成光阻層(未示出)為遮罩，以定義離子植入範圍，並以離子植入製程，將N型雜質，以加速離子的形式，植入定義的植入範圍內，而形成漂移埋區離子植入區於基板27中，接著再將光阻層去除；接著再於磊晶層22形成後，以退火(anneal)製程步驟，將部分植入範圍內的N型雜質，熱擴散至磊晶層22中，以形成漂移埋區42；此為本領域中具有通常知識者所熟知，在此不予贅述。由剖視圖第3B圖視之，於通道方向上，部分埋區41位於漂移埋區42的正下方。
值得注意的是，如第3B圖所示，在一實施例中，埋區41的長度W41大於漂移埋區42的長度W42。然而，在另一實施例中，埋區41的長度W41亦可等於漂移埋區42的長度W42。意即，在本實施例中，長度W41≥長度W42。
須說明的是，上述形成埋區41與漂移埋區42之製程步驟的順序可以互換，本發明不限於要先形成埋區41再形成漂移埋區42。亦可以先形成漂移埋區42再形成埋區41。
接下來，如剖視示意圖第3C圖所示，形成絕緣結構23f及絕緣結構23r於磊晶層22上，以定義操作區23a；同時或接著形成場氧化區24於磊晶層22上之操作區23a中，且於垂直方向上，場氧化區24堆疊並連接於高壓井區25。其中，絕緣結構23f、絕緣結構23r與場氧化區24為如圖所示之區域氧化(local oxidation of silicon, LOCOS)結構或淺溝槽絕緣(shallow trench isolation, STI)結構。
接下來，如剖視示意圖第3D圖所示，形成本體區26於磊晶層22中，具有第一導電型，例如但不限於為P型，且於垂直方向上，堆疊並連接於磊晶層表面22a下，且於通道方向上，本體區26與高壓井區25間具有通道方向接面JN，如第3D圖中粗實線所示意。本體區26例如但不限於以微影製程形成光阻層26b為遮罩，以定義離子植入範圍，並以離子植入製程，將P型雜質，以加速離子的形式，植入定義的植入範圍內，而形成本體區離子植入區於基板27中，接著再將光阻層去除。
接下來，如剖視示意圖第3E圖所示，形成閘極21於磊晶層22上，且於垂直方向上，閘極21堆疊並連接於磊晶層表面22a上，且由剖視圖第3E圖視之，閘極21覆蓋至少部分通道方向接面JN，在本實施例中，例如但不限於覆蓋全部的通道方向接面JN。
接下來，如剖視示意圖第3F圖所示，形成源極28與汲極29於磊晶層22中，具有第二導電型，例如但不限於為N型，且於垂直方向上，堆疊並連接於磊晶層表面22a下，且由剖視示意圖第3F圖視之，源極28位於本體區26中。汲極29形成於磊晶層22中，具有第二導電型，例如但不限於為N型，且於垂直方向上，堆疊並連接於磊晶層表面22a下，且於通道方向上，源極28與汲極29位於通道方向接面JN不同側，且由剖視示意圖第3F圖視之，汲極29與閘極21由高壓井區25隔開。
其中，例如在N型雙擴散金屬氧化物半導體元件200中，於導通操作中，導通電流由N型汲極29流經高壓井區25與本體區26，而至源極28，此通道路徑是指因施加正電壓於閘極21，而於P型本體區26與閘極21接面處形成通道(channel)，因此導通操作時，導通電流由汲極29流至源極28，此為本領域中具有通常知識者所熟知，在此不予贅述。
源極28與汲極29例如但不限於由相同的微影製程步驟與相同的離子植入製程步驟所形成。如第3F圖所示，例如但不限於以微影製程形成光阻層28a與閘極21為遮罩，定義N型源極28與N型汲極29，並以離子植入製程，將N型雜質，以加速離子的形式，如第3F圖中虛線箭號所示意，植入定義的區域內，而形成N型源極28與N型汲極29於磊晶層表面22a下。
值得注意的是，在一實施例中，埋區41之邊界B1與漂移埋區42之邊界C1，於通道方向上，介於汲極29與通道方向接面JN之間。意即，在一實施例中，埋區41之邊界B1與漂移埋區42之邊界C1可位於汲極29與通道方向接面JN之間的區域L1間。然而，在另一實施例中，埋區41之邊界B1與漂移埋區42之邊界C1則可於通道方向上，位於場氧化區24的正下方的區域L2間。
又，值得注意的是，在一實施例中，埋區41之邊界B2與漂移埋區42之邊界C2，於通道方向上，可於通道方向上，位於邊界M1及第2圖所示的邊界M2之間的區域P。
由剖視示意圖第3F圖視之，在本實施例中，漂移埋區42與埋區41之間會具有一PN接面PN2。或者，高壓井區25與埋區41之間會具有一PN接面PN2。由剖視圖視之， PN接面PN2自磊晶層表面22a開始沿著垂直方向而向下計算所具有的深度H2，淺於PN接面PN1(高壓井區25與基板27之上表面21a之間所形成的)自磊晶層表面22a開始沿著垂直方向而向下計算所具有的深度H1。意即，深度H2＜深度H1。
接下來，如剖視示意圖第3G圖所示，形成接點區26a於磊晶層22中，具有第一導電型，例如但不限於為P型，且於垂直方向上，堆疊並連接於磊晶層表面22a下。接點區26a例如但不限於以微影製程形成光阻層26b為遮罩，以定義離子植入範圍，並以離子植入製程，將P型雜質，以加速離子的形式，植入定義的植入範圍內，而形成接點區離子植入區於磊晶層22中，接著再將光阻層去除；接著再以退火(anneal)製程步驟，將植入範圍內的P型雜質退火，以形成接點區26a；此為本領域中具有通常知識者所熟知，製程步驟細節在此不予贅述。
值得注意的是，以上第2圖及第3A~3G圖中，本體區26亦可替換成P型井區(相同概念當然也可適用於N型元件，只要相應改變摻雜區即可)。本發明中所述的本體區係利用自我對準植入製程決定通道的長度。也就是說，通道是藉由本體區的自我對準植入製程而形成的。然而，本發明中所述的P型井區係利用P型井區與多晶矽層(poly)的彼此重疊而決定通道的長度。也就是說，通道是藉由P型井區的遮罩而形成的。
以上第2圖及第3A~3G圖雖係以N型元件為例來加以說明，但相同概念當然也可適用於P型元件，只要相應改變摻雜的雜質種類與濃度即可。
此外，請參考第4~6圖。第4~6圖示出，對應於第2圖，本發明之雙擴散金屬氧化物半導體元件的電性示意圖。
根據第4圖所示，本發明之雙擴散金屬氧化物半導體元件200在相同的崩潰防護電壓的條件下，相較於先前技術，其導通電阻明顯下降。而本發明之雙擴散金屬氧化物半導體元件200在相同的導通電阻的條件下，相較於先前技術，其崩潰防護電壓明顯有被提高。藉此，可知本發明之雙擴散金屬氧化物半導體元件200於不導通操作時，在提高其元件崩潰防護電壓的同時，亦能夠於導通操作時降低其導通電阻。
第5圖顯示根據先前技術與本發明之崩潰防護電壓之示意圖。根據第5圖所示，本發明之雙擴散金屬氧化物半導體元件200，相較於先前技術，其崩潰防護電壓明顯有被提高。又，第6圖顯示根據先前技術與本發明之導通操作之示意圖。根據第6圖所示，本發明之雙擴散金屬氧化物半導體元件200，相較於先前技術，其於導通操作時的汲極電流，高於先前技術。意即，本發明之雙擴散金屬氧化物半導體元件200在提高其元件崩潰防護電壓的同時，亦能夠降低其導通電阻。
以上已針對較佳實施例來說明本發明，唯以上所述者，僅係為使熟悉本技術者易於了解本發明的內容而已，並非用來限定本發明之權利範圍。在本發明之相同精神下，熟悉本技術者可以思及各種等效變化。例如，在不影響元件主要的特性下，可加入其他製程步驟或結構，如深井區等；又如，微影技術並不限於光罩技術，亦可包含電子束微影技術。凡此種種，皆可根據本發明的教示類推而得。此外，所說明之各個實施例，並不限於單獨應用，亦可以組合應用，例如但不限於將兩實施例併用。因此，本發明的範圍應涵蓋上述及其他所有等效變化。此外，本發明的任一實施型態不必須達成所有的目的或優點，因此，請求專利範圍任一項也不應以此為限。
100‧‧‧習知雙擴散金屬氧化物半導體元件
200‧‧‧雙擴散金屬氧化物半導體元件
11、21‧‧‧閘極
13、23f、23r‧‧‧絕緣結構
13a、23a‧‧‧元件區
14、24‧‧‧場氧化區
15、25‧‧‧高壓井區
16、26‧‧‧本體區
16a、26a‧‧‧接點區
18、28‧‧‧源極
19、29‧‧‧汲極
17、27‧‧‧基板
21a‧‧‧上表面
21b‧‧‧下表面
22‧‧‧磊晶層
22a‧‧‧磊晶層表面
26b、28a‧‧‧光阻層
41‧‧‧埋區
42‧‧‧漂移埋區
B1、B2‧‧‧邊界
C1、C2‧‧‧邊界
JN‧‧‧通道方向接面
M1、M2‧‧‧邊界
N1、N2、N3‧‧‧邊界
H1、H2‧‧‧深度
L1‧‧‧區域
L2‧‧‧區域
P‧‧‧區域
PN0‧‧‧PN接面
PN1‧‧‧PN接面
PN2‧‧‧PN接面
W29‧‧‧長度
W41‧‧‧長度
W42‧‧‧長度
第1圖顯示先前技術之N型雙擴散金屬氧化物半導體元件之剖視圖。 第2圖顯示本發明之雙擴散金屬氧化物半導體元件的一實施例之剖視圖。 第3A~3G圖顯示本發明之雙擴散金屬氧化物半導體元件製造方法的一實施例。 第4~6圖示出，對應於第2圖，本發明之雙擴散金屬氧化物半導體元件的電性示意圖。

Claims (10)

  1. 一種雙擴散金屬氧化物半導體(double diffused metal oxide semiconductor, DMOS)元件，包含： 一基板，具有第一導電型，且該基板於一垂直方向上，具有相對之一上表面與一下表面； 一磊晶層，形成於該基板上，具有相對該上表面之一磊晶層表面，且於該垂直方向上，堆疊並連接於該上表面上； 一高壓井區，形成於該磊晶層中，具有第二導電型，且於該垂直方向上，堆疊並連接於該基板之該上表面上，其中，該高壓井區與該基板之該上表面之間具有一第一PN接面； 一本體區，形成於該磊晶層中，具有第一導電型，且於該垂直方向上，堆疊並連接於該磊晶層表面下，且由剖視圖視之，於該通道方向上，該本體區與該高壓井區間具有一通道方向接面； 一閘極，形成於該磊晶層上，於該垂直方向上，該閘極堆疊並連接於該磊晶層表面上，且由剖視圖視之，該閘極覆蓋至少部分的該通道方向接面； 一源極，形成於該磊晶層中，具有第二導電型，且於該垂直方向上，堆疊並連接於該磊晶層表面之下，且由剖視圖視之，該源極位於該本體區中； 一汲極，形成於該磊晶層中，具有第二導電型，且於該垂直方向上，堆疊並連接於該磊晶層表面下，且於該通道方向上，該源極與該汲極位於該通道方向接面不同側，且由剖視圖視之，該汲極與該閘極由該高壓井區隔開； 一漂移埋區，形成於該磊晶層中，具有第二導電型，其中，由剖視圖視之，於該通道方向上，部分該漂移埋區位於該汲極的正下方，且，該漂移埋區的長度大於或等於該汲極的長度; 以及 一埋區，形成於該基板與該磊晶層中，具有第一導電型，且於該垂直方向上，部分該埋區位於該基板中，且另一部分該埋區位於該磊晶層中，其中，由剖視圖視之，於該通道方向上，至少部分該埋區位於該漂移埋區的正下方，且，該埋區的長度大於或等於該汲極的長度，其中，該埋區的長度大於或等於該漂移埋區的長度; 其中，由剖視圖視之，於該通道方向上，該漂移埋區與該埋區之間或該高壓井區與該埋區之間具有一第二PN接面，且，由剖視圖視之，該第二PN接面自該磊晶層表面開始沿著該垂直方向而向下計算所具有的深度，淺於該第一PN接面自該磊晶層表面開始沿著該垂直方向而向下計算所具有的深度； 其中，該漂移埋區於該通道方向上具有靠近該閘極之一第一邊界及遠離該閘極之一第二邊界，該埋區於該通道方向上具有靠近該閘極之一第三邊界及遠離該閘極之一第四邊界； 其中，該第一邊界及該第三邊界，於該通道方向上，介於該汲極與該通道方向接面之間；該第二邊界及該第四邊界，於該通道方向上，至少超過一第五邊界，其中該第五邊界位於該汲極與靠近該汲極之一絕緣結構之間，其中該絕緣結構用以定義該雙擴散金屬氧化物半導體元件的一元件區。
  2. 如申請專利範圍第1項所述之雙擴散金屬氧化物半導體元件，其中，該漂移埋區中之第二導電型雜質濃度大於該高壓井區中之第二導電型雜質濃度，且，該埋區中之第一導電型雜質濃度大於該基板中之第一導電型雜質濃度。
  3. 如申請專利範圍第1項所述之雙擴散金屬氧化物半導體元件，更包含一場氧化區，形成於該磊晶層上之該操作區中，且於該垂直方向上，該場氧化區堆疊並連接於該高壓井區，且於該通道方向上，該場氧化區介於該通道方向接面與該汲極之間。
  4. 如申請專利範圍第3項所述之雙擴散金屬氧化物半導體元件，該第一邊界及該第三邊界，於該通道方向上，位於該場氧化區的正下方的區域間。
  5. 如申請專利範圍第1項所述之雙擴散金屬氧化物半導體元件，更包含一接點區，形成於該磊晶層中，具有第一導電型，且於該垂直方向上，堆疊並連接於該磊晶層表面之下，且由剖視圖視之，該接點區位於該本體區中。
  6. 一種雙擴散金屬氧化物半導體元件製造方法，包含： 提供一基板，該基板具有第一導電型，且該基板於一垂直方向上，具有相對之一上表面與一下表面； 形成一磊晶層於該基板上，該磊晶層具有相對該上表面之一磊晶層表面，且於該垂直方向上，堆疊並連接於該上表面上； 形成一高壓井區於該磊晶層中，該高壓井區具有第二導電型，且於該垂直方向上，堆疊並連接於該基板之該上表面上，其中，該高壓井區與該基板之該上表面之間具有一第一PN接面； 形成一本體區於該磊晶層中，該本體區具有第一導電型，且於該垂直方向上，堆疊並連接於該磊晶層表面下，且由剖視圖視之，於該通道方向上，該本體區與該高壓井區間具有一通道方向接面； 形成一閘極於該磊晶層上，於該垂直方向上，該閘極堆疊並連接於該磊晶層表面上，且由剖視圖視之，該閘極覆蓋至少部分的該通道方向接面； 形成一源極於該磊晶層中，該源極具有第二導電型，且於該垂直方向上，堆疊並連接於該磊晶層表面之下，且由剖視圖視之，該源極位於該本體區中； 形成一汲極於該磊晶層中，該汲極具有第二導電型，且於該垂直方向上，堆疊並連接於該磊晶層表面下，且於該通道方向上，該源極與該汲極位於該通道方向接面不同側，且由剖視圖視之，該汲極與該閘極由該高壓井區隔開； 形成一漂移埋區於該磊晶層中，該漂移埋區具有第二導電型，其中，由剖視圖視之，於該通道方向上，部分該漂移埋區位於該汲極的正下方，且，該漂移埋區的長度大於或等於該汲極的長度; 以及 形成一埋區於該基板與該磊晶層中，該埋區具有第一導電型，且於該垂直方向上，部分該埋區位於該基板中，且另一部分該埋區位於該磊晶層中，其中，由剖視圖視之，於該通道方向上，至少部分該埋區位於該漂移埋區的正下方，且，該埋區的長度大於或等於該汲極的長度，其中，該埋區的長度大於或等於該漂移埋區的長度; 其中，由剖視圖視之，於該通道方向上，該漂移埋區與該埋區之間或該高壓井區與該埋區之間具有一第二PN接面，且，由剖視圖視之，該第二PN接面自該磊晶層表面開始沿著該垂直方向而向下計算所具有的深度，淺於該第一PN接面自該磊晶層表面開始沿著該垂直方向而向下計算所具有的深度； 其中，該漂移埋區於該通道方向上具有靠近該閘極之一第一邊界及遠離該閘極之一第二邊界，該埋區於該通道方向上具有靠近該閘極之一第三邊界及遠離該閘極之一第四邊界； 其中，該第一邊界及該第三邊界，於該通道方向上，介於該汲極與該通道方向接面之間；該第二邊界及該第四邊界，於該通道方向上，至少超過一第五邊界，其中該第五邊界位於該汲極與靠近該汲極之一絕緣結構之間，其中該絕緣結構用以定義該雙擴散金屬氧化物半導體元件的一元件區。
  7. 如申請專利範圍第6項所述之雙擴散金屬氧化物半導體元件製造方法，其中，該漂移埋區中之第二導電型雜質濃度大於該高壓井區中之第二導電型雜質濃度，且，該埋區中之第一導電型雜質濃度大於該基板中之第一導電型雜質濃度。
  8. 如申請專利範圍第6項所述之雙擴散金屬氧化物半導體元件製造方法，更包含: 形成一場氧化區於該磊晶層上之該操作區中，且於該垂直方向上，該場氧化區堆疊並連接於該高壓井區，且於該通道方向上，該場氧化區介於該通道方向接面與該汲極之間。
  9. 如申請專利範圍第8項所述之雙擴散金屬氧化物半導體元件製造方法，該第一邊界及該第三邊界，於該通道方向上，位於該場氧化區的正下方的區域間。
  10. 如申請專利範圍第6項所述之雙擴散金屬氧化物半導體元件製造方法，更包含: 形成一接點區於該磊晶層中，該接點區具有第一導電型，且於該垂直方向上，堆疊並連接於該磊晶層表面之下，且由剖視圖視之，該接點區位於該本體區中。
TW106101340A 2016-09-22 2017-01-16 雙擴散金屬氧化物半導體元件及其製造方法 TWI624065B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
US15/490,626 US9853099B1 (en) 2016-09-22 2017-04-18 Double diffused metal oxide semiconductor device and manufacturing method thereof

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US201662398103P 2016-09-22 2016-09-22
US62/398,103 2016-09-22

Publications (2)

Publication Number Publication Date
TW201814904A true TW201814904A (zh) 2018-04-16
TWI624065B TWI624065B (zh) 2018-05-11

Family

ID=61762095

Family Applications (1)

Application Number Title Priority Date Filing Date
TW106101340A TWI624065B (zh) 2016-09-22 2017-01-16 雙擴散金屬氧化物半導體元件及其製造方法

Country Status (2)

Country Link
CN (1) CN107871782B (zh)
TW (1) TWI624065B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110491941A (zh) * 2018-05-15 2019-11-22 立锜科技股份有限公司 高压元件及其制造方法

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110690267B (zh) * 2018-07-06 2023-03-24 立锜科技股份有限公司 高压元件及其制造方法
CN110838512B (zh) * 2018-08-16 2023-02-28 立锜科技股份有限公司 高压元件及其制造方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4595002B2 (ja) * 2008-07-09 2010-12-08 株式会社東芝 半導体装置
TWI397180B (zh) * 2008-12-17 2013-05-21 Vanguard Int Semiconduct Corp 在積體電路中具靜電放電防護能力的水平擴散金氧半導體電晶體（ｌｄｍｏｓ）元件
CN201766079U (zh) * 2010-06-11 2011-03-16 东南大学 带浮置埋层的碳化硅高压n型金属氧化物半导体管
US9269806B2 (en) * 2013-10-03 2016-02-23 Macronix International Co., Ltd. Semiconductor device and method of fabricating same
CN104659090B (zh) * 2013-11-18 2017-08-08 上海华虹宏力半导体制造有限公司 Ldmos器件及制造方法
CN104681621B (zh) * 2015-02-15 2017-10-24 上海华虹宏力半导体制造有限公司 一种源极抬高电压使用的高压ldmos及其制造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110491941A (zh) * 2018-05-15 2019-11-22 立锜科技股份有限公司 高压元件及其制造方法

Also Published As

Publication number Publication date
CN107871782B (zh) 2020-06-30
CN107871782A (zh) 2018-04-03
TWI624065B (zh) 2018-05-11

Similar Documents

Publication Publication Date Title
US8772871B2 (en) Partially depleted dielectric resurf LDMOS
WO2014196164A1 (ja) 炭化珪素半導体装置およびその製造方法
TWI656642B (zh) 橫向雙擴散金屬氧化物半導體元件及其製造方法
JP2012039082A (ja) 半導体装置およびその製造方法
US9853099B1 (en) Double diffused metal oxide semiconductor device and manufacturing method thereof
TW201824545A (zh) 高壓半導體裝置
TWI614892B (zh) 高壓元件及其製造方法
TWI612661B (zh) 改善臨界電壓下滑的金屬氧化物半導體元件及金屬氧化物半導體元件的臨界電壓下滑改善方法
JP2013201267A (ja) 半導体装置及びその製造方法
TW201622139A (zh) 高壓半導體裝置與其製造方法
TWI624065B (zh) 雙擴散金屬氧化物半導體元件及其製造方法
JP2008159916A (ja) 半導体装置
KR20110078621A (ko) 반도체 소자 및 그 제조 방법
WO2017175544A1 (ja) 半導体装置およびその製造方法
TWI605586B (zh) 橫向雙擴散金屬氧化物半導體元件及其製造方法
TWI525817B (zh) Semiconductor device and method for manufacturing semiconductor device
TWI608546B (zh) 橫向雙擴散金屬氧化物半導體元件及其製造方法
TWI673880B (zh) 橫向擴散金氧半導體裝置
JP2004335812A (ja) 高耐圧半導体装置及びその製造方法
JP2008147232A (ja) 炭化珪素半導体装置およびその製造方法
JP2014022487A (ja) 半導体装置
JP4952042B2 (ja) 半導体装置
TWI422036B (zh) 高壓元件及其製造方法
TWI619200B (zh) 具有雙井區之金屬氧化物半導體元件及其製造方法
CN108574014B (zh) Ldmos器件及其制造方法