TW201735145A - 矽晶圓的單面研磨方法 - Google Patents

矽晶圓的單面研磨方法 Download PDF

Info

Publication number
TW201735145A
TW201735145A TW105140590A TW105140590A TW201735145A TW 201735145 A TW201735145 A TW 201735145A TW 105140590 A TW105140590 A TW 105140590A TW 105140590 A TW105140590 A TW 105140590A TW 201735145 A TW201735145 A TW 201735145A
Authority
TW
Taiwan
Prior art keywords
polishing
wafer
rate
sio
condition
Prior art date
Application number
TW105140590A
Other languages
English (en)
Other versions
TWI619159B (zh
Inventor
中島敏治
小佐佐和明
杉森勝久
小淵俊也
Original Assignee
Ｓｕｍｃｏ股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ｓｕｍｃｏ股份有限公司 filed Critical Ｓｕｍｃｏ股份有限公司
Publication of TW201735145A publication Critical patent/TW201735145A/zh
Application granted granted Critical
Publication of TWI619159B publication Critical patent/TWI619159B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B24—GRINDING; POLISHING
    • B24B—MACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
    • B24B37/00—Lapping machines or devices; Accessories
    • B24B37/04—Lapping machines or devices; Accessories designed for working plane surfaces
    • B24B37/07—Lapping machines or devices; Accessories designed for working plane surfaces characterised by the movement of the work or lapping tool
    • B24B37/10—Lapping machines or devices; Accessories designed for working plane surfaces characterised by the movement of the work or lapping tool for single side lapping
    • B24B37/105—Lapping machines or devices; Accessories designed for working plane surfaces characterised by the movement of the work or lapping tool for single side lapping the workpieces or work carriers being actively moved by a drive, e.g. in a combined rotary and translatory movement
    • B24B37/107—Lapping machines or devices; Accessories designed for working plane surfaces characterised by the movement of the work or lapping tool for single side lapping the workpieces or work carriers being actively moved by a drive, e.g. in a combined rotary and translatory movement in a rotary movement only, about an axis being stationary during lapping
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B24—GRINDING; POLISHING
    • B24B—MACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
    • B24B37/00—Lapping machines or devices; Accessories
    • B24B37/04—Lapping machines or devices; Accessories designed for working plane surfaces
    • B24B37/042—Lapping machines or devices; Accessories designed for working plane surfaces operating processes therefor
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B24—GRINDING; POLISHING
    • B24B—MACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
    • B24B37/00—Lapping machines or devices; Accessories
    • B24B37/04—Lapping machines or devices; Accessories designed for working plane surfaces
    • B24B37/07—Lapping machines or devices; Accessories designed for working plane surfaces characterised by the movement of the work or lapping tool
    • B24B37/10—Lapping machines or devices; Accessories designed for working plane surfaces characterised by the movement of the work or lapping tool for single side lapping
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B24—GRINDING; POLISHING
    • B24B—MACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
    • B24B37/00—Lapping machines or devices; Accessories
    • B24B37/04—Lapping machines or devices; Accessories designed for working plane surfaces
    • B24B37/07—Lapping machines or devices; Accessories designed for working plane surfaces characterised by the movement of the work or lapping tool
    • B24B37/10—Lapping machines or devices; Accessories designed for working plane surfaces characterised by the movement of the work or lapping tool for single side lapping
    • B24B37/105—Lapping machines or devices; Accessories designed for working plane surfaces characterised by the movement of the work or lapping tool for single side lapping the workpieces or work carriers being actively moved by a drive, e.g. in a combined rotary and translatory movement
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B24—GRINDING; POLISHING
    • B24B—MACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
    • B24B51/00—Arrangements for automatic control of a series of individual steps in grinding a workpiece
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02008—Multistep processes
    • H01L21/0201—Specific process step
    • H01L21/02024—Mirror polishing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30625—With simultaneous mechanical treatment, e.g. mechanico-chemical polishing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/31051—Planarisation of the insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/31051—Planarisation of the insulating layers
    • H01L21/31053—Planarisation of the insulating layers involving a dielectric removal step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/32115—Planarisation
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B24—GRINDING; POLISHING
    • B24B—MACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
    • B24B37/00—Lapping machines or devices; Accessories
    • B24B37/005—Control means for lapping machines or devices
    • B24B37/0053—Control means for lapping machines or devices detecting loss or breakage of a workpiece during lapping

Landscapes

  • Engineering & Computer Science (AREA)
  • Mechanical Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Finish Polishing, Edge Sharpening, And Grinding By Specific Grinding Devices (AREA)

Abstract

目的在於提供能夠大幅改善階差狀微小缺陷之發生率的矽晶圓的單面研磨方法。依據本發明，在裸矽表面已形成氧化矽膜的矽晶圓之單面研磨方法包括：第1研磨程序，依據關於推壓前記矽晶圓的加壓力以及前記矽晶圓和前記旋轉定盤的相對速度的第1研磨條件，進行前記矽晶圓的前記單面之研磨；及第2研磨程序，在該第1研磨程序之後，依據將前記第1研磨條件中的前記加壓力及前記相對速度當中的至少任一者改變後的第2研磨條件，進行前記矽晶圓的前記單面之研磨；其特徵在於：依據前記第1研磨條件之氧化矽研磨率相對於矽研磨率的研磨率比，大於依據前記第2研磨條件之氧化矽研磨率相對於矽研磨率的研磨率比。

Description

矽晶圓的單面研磨方法
本發明係關於矽晶圓的單面研磨方法。
矽晶圓等的要求高平坦度的半導體晶圓之表面研磨法大致分為同時研磨半導體晶圓之兩面的兩面研磨法、以及僅研磨單面的單面研磨法。單面研磨法被廣泛使用，從採用比較硬質的研磨布的粗研磨、到採用比較軟質的研磨布的細研磨都有。
在此，使用第1圖，說明藉由過去所採用的單面研磨裝置100進行的一般的單面研磨方法。單面研磨裝置100具有：固持半導體晶圓W的研磨頭120、以及貼附了研磨布130的旋轉定盤140。另外，單面研磨裝置100具備：使研磨頭120旋轉的旋轉機構、以及使研磨頭120移動到旋轉定盤140的內外之移動機構。在單面研磨裝置100中，研磨頭120一邊固持半導體晶圓W，同時將半導體晶圓W的被研磨面(亦即，定盤140側的面)對於貼附在旋轉定盤140之上面的研磨布130推壓，使研磨頭120和旋轉定盤140一起旋轉，藉此使研磨頭120和旋轉定盤140相對運動，從研磨液供給手段150供給研磨液160，同時將半導體晶圓W的被研磨面進行化學機械研 磨。用以進行此種單面研磨的枚葉式的單面研磨裝置揭露於例如專利文獻1中。
先行技術文獻
專利文獻：專利文獻1：日本特開2008-91594號公報
但是，藉由單面研磨雖然可以形成某種程度的高平坦度的平坦面，而且可以減少表面粗度，但是，難以避免在半導體晶圓面內的研磨不均之發生，難以形成nm等級的完全的平坦面。在將矽晶圓予以單面研磨的情況下也是如此。因此，用各種指標評價細研磨後之矽晶圓表面的品質，將滿足特定的條件者作為良品來處理。
近年來，使用微分干涉差(DIC：Differential Interference Contrast)法來進行細研磨後的矽晶圓表面的品質評價。亦即，用DIC法檢出高度(或者深度)超過所定閾值的凹凸形狀的階差狀微小缺陷之個數，以評價矽晶圓表面的品質。另外，此階差狀微小缺陷的寬幅一般為30~100μm程度，是非常平緩的階差。
DIC法中，如第2圖所示，用分光器S使雷射L(例如He-Ne雷射)分光，以照射半導體晶圓W的表面。光電二極體P，透過鏡面M，接收從半導體晶圓W的表面反射的反射光。在有凹凸形狀的階差狀微小缺陷D的情況下，可以檢出階差狀微小缺陷特有的位相差，從反射光的光路差求出該缺陷的高度資訊。以下，在本說明書中，將現況中特別成為問題的超過高 度閾值3.4nm之由DIC法檢出的凹凸形狀的階差狀微小缺陷，僅稱之為「階差狀微小缺陷」。
若階差狀微小缺陷的個數在所欲的基準內，則能夠判斷為細研磨後的矽晶圓表面的品質是良好的。另一方面，未滿足上記所欲的基準之矽晶圓被判斷為不良品，因此無法將此種矽晶圓出貨作為製品。
在目前的單面研磨方法中，細研磨後的矽晶圓表面之階差狀微小缺陷的發生率並非為一定可滿足的水準，為了提高製品良率，亟需有單面研磨方法的進一步改善。
因此，本發明之目的在於提供能夠大幅改善階差狀微小缺陷之發生率的矽晶圓的單面研磨方法。
本案發明人積極研究解決上記課題的方法，並得出以下想法。首先，在進行矽晶圓的細研磨時，矽晶圓處於自然氧化的狀態。亦即，矽晶圓由裸矽(沒有自然氧化膜的部分：Bare Silicon)、以及覆蓋其表面的氧化矽膜(一般為自然氧化膜)構成，由此狀態開始矽晶圓的單面研磨。在單面研磨法中，難以完全防止矽晶圓面內的研磨不均之發生，會發生氧化矽膜被研磨除去的部分和氧化矽膜殘存的部分混合存在的瞬間(參照後述的第4圖(B))。
在此，在單面研磨法中，氧化矽膜的研磨除去係藉由化學機械研磨進行，但研磨大半是靠機械的研磨的貢獻。另一方面，裸矽的研磨則是靠化學的研磨及機械的研磨兩者之貢獻。因此，一般而言，在矽晶圓的單面研磨中，氧化矽的研 磨率小於矽的研磨率。發明人認為，在發生了前述的混合存在狀態之後，在進行殘存的氧化矽膜的研磨除去的同時，在氧化矽膜已經被研磨除去的部分中的裸矽的研磨急速進行，因此該部分會發生階差狀微小缺陷。
因此，本案發明人研究要以提高氧化矽之研磨率的條件來進行單面研磨。但是在此情況下，機械的研磨的貢獻在中心，所以不只是裸矽的研磨率下降，矽晶圓周緣部中的研磨疲塌也會變大。此係因為，在提高氧化矽的研磨率的條件中，係為機械的研磨作用的貢獻為中心的研磨條件，所以化學的研磨作用的貢獻變小。因此本案發明人得知，首先執行以氧化矽膜的研磨除去為目的的研磨，再執行以矽的細研磨為目的的研磨，藉此能夠大幅改善階差狀微小缺陷的發生率，並且完成了本發明。亦即，本發明的要旨構成如後述。
依據本發明，矽晶圓的單面研磨方法用研磨頭固持在裸矽表面已形成氧化矽膜的矽晶圓，使前記矽晶圓旋轉同時向貼附了研磨布的旋轉定盤推壓，以將前記矽晶圓的前記旋轉定盤側之單面研磨，該方法包括：第1研磨程序，依據關於推壓前記矽晶圓的加壓力以及前記矽晶圓和前記旋轉定盤的相對速度的第1研磨條件，進行前記矽晶圓的前記單面之研磨；及第2研磨程序，在該第1研磨程序之後，依據將前記第1研磨條件中的前記加壓力及前記相對速度當中的至少任一者改變後的第2研磨條件，進行前記矽晶圓的前記單面之研磨，該方法特徵在於：依據前記第1研磨條件之氧化矽研磨率相對於矽研磨率的研磨率比，大於依據前記第2研磨條件之氧化矽 研磨率相對於矽研磨率的研磨率比。
在此，至少在去除前記氧化矽膜之前執行前記第1研磨程序為佳。
再者，依據前記第1研磨條件的前記研磨率比為0.5以上為佳。
另一方面，依據前記第2研磨條件之前記研磨率比未滿0.5為佳。
依據本發明，依據改變氧化矽研磨率相對於矽研磨率的研磨率比的研磨條件進行第1研磨程序及第2研磨程序，因此能夠提供可以大幅改善階差狀微小缺陷之發生率的矽晶圓的單面研磨方法。
10‧‧‧裸矽
20‧‧‧氧化矽膜
20A‧‧‧側面的氧化矽膜
100‧‧‧單面研磨裝置
120‧‧‧研磨頭
130‧‧‧研磨布
140‧‧‧旋轉定盤
W‧‧‧半導體晶圓(矽晶圓)
第1圖為說明過去技術中的半導體晶圓之單面研磨方法的模式圖。
第2圖為說明過去技術中使用微分干涉差法進行階差狀微小缺陷的測定原理之模式圖。
第3圖為用以說明依據本發明之一實施形態中的單面研磨方法的研磨過程之模式剖面圖。
第4圖為用以說明依據過去技術中的單面研磨方法之研磨過程的模式剖面圖。
第5圖為用以說明本發明之一實施形態的矽及氧化矽個別的研磨率之一例的圖表，(A)表示相對於加壓力的研磨率之圖 表、(B)表示相對於相對速度的研磨率的圖表。
第6圖為用以說明本發明之一實施形態的隨著矽研磨率及氧化矽研磨率之階差狀微小缺陷的發生個數之圖表。
第7圖為表示預備實驗例中所測定之研磨率比的圖表。
以下，參照圖面說明本發明的實施形態。另外，在第3及4圖中，為了便於說明，將矽晶圓及氧化矽膜的縱橫的比率顯示為較實際比率更誇張。
(單面研磨方法)
使用第1圖及第3圖，說明依據本發明的一實施形態的矽晶圓的單面研磨方法。在本發明的一實施形態中，用研磨頭固持在裸矽10的表面已形成氧化矽膜20的矽晶圓W，使矽晶圓W旋轉的同時向貼附了研磨布的旋轉定盤推壓，以將矽晶圓W的前記旋轉定盤側的單面研磨。
此單面研磨可以使用一般的單面研磨裝置依照常法來進行。使用上述的第1圖來說明的話，研磨頭120固持矽晶圓W，同時將矽晶圓W的被研磨面(亦即，旋轉定盤140側的面)向貼附於旋轉定盤140的上面的研磨布130推壓，使研磨頭120及旋轉定盤140都旋轉，藉此使研磨頭120和旋轉定盤140進行相對運動，從研磨液供給手段150供給研磨液160，僅將矽晶圓W的被研磨面進行化學機械研磨，藉此進行單面研磨。另外，在單面研磨的時候，可以僅使研磨頭120旋轉，也可以僅使旋轉定盤140旋轉。可以使研磨頭120及旋轉定盤140向相同方向旋轉，也可以使其向著彼此相反的方向旋轉。 第1圖中顯示僅研磨1枚的半導體晶圓W的枚葉式的單面研磨，但也可以是同時將複數枚進行單面研磨的批次式的單面研磨。
在此，本實施形態之單面研磨方法包括：第1研磨程序(第3圖(A),(B))，其依據關於推壓矽晶圓W的加壓力以及矽晶圓W及前記旋轉定盤的相對速度的第1研磨條件，進行矽晶圓W的前記單面之研磨；以及第2研磨程序(第3圖(C),(D))，在該第1研磨程序之後，依據將前記第1研磨條件中的前記加壓力及前記相對速度當中的至少任一者改變後的第2研磨條件，進行矽晶圓W的前記單面的研磨。第1及第2研磨條件是關於加壓力及相對速度的理由為，加壓力及相對速度尤其對於矽研磨率(以下表示為「Si研磨率」)及氧化矽研磨率(以下表示為「SiO2研磨率」)分別造成影響。另外，「SiO2」的記載並非要特定化學量論的組成之組成比，而是方便地表示因為一般的自然氧化而在矽表面形成的氧化矽，以下亦同。
而且，本實施形態中的重點在於，依據第1研磨條件之SiO2研磨率相對於Si研磨率的研磨率比(以下表示為「SiO2/Si研磨率比」)大於依據後續的第2研磨條件的SiO2/Si研磨率比。經過上述程序，能夠大幅改善研磨後的矽晶圓表面中的階差狀微小缺陷的發生率。以下針對各程序進行說明。
第1研磨程序(第3圖(A),(B))中，進行矽晶圓W的單面之研磨。在第1研磨程序中，在研磨矽晶圓W時的關於推壓矽晶圓W的加壓力以及矽晶圓W及旋轉定盤的相對速度的研磨條件，係作為第1研磨條件。此第1研磨程序係為以 氧化矽膜20的研磨除去為目的之研磨。上記第1研磨條件的細節，在下文中和第2研磨條件一起說明。另外，在第1圖的單面研磨裝置100的例中，相對速度係由旋轉定盤140的旋轉速度及研磨頭120造成的矽晶圓W的旋轉速度而定，只要改變至少其中任何一者的旋轉數就會使相對速度也改變。同樣地，在批次式的單面研磨裝置中，相對速度也是由研磨頭及旋轉定盤的旋轉速度而定。
另外，在第1研磨條件中，除了上述的加壓力及相對速度之外，還可以包括研磨漿的種類(粒徑、濃度、pH等)及其供給溫度、以及研磨布的材質、開孔徑及開口率等。第2研磨條件也和第1研磨條件一樣，其研磨條件除了加壓力及相對速度之外，還可以包括研磨漿的種類及其供給溫度、以及研磨布的材質、開孔徑及開口率等。
第2研磨程序(第3圖(C),(D))中，接著第1研磨程序繼續進行矽晶圓W的單面之研磨。此第2研磨程序為，以在已經去除氧化矽膜20之後的裸矽10之研磨為目的的研磨。在此，如上所述，使得依據第1研磨條件的SiO2/Si研磨率比大於依據第2研磨條件的SiO2/Si研磨率比。換言之，使得依據第2研磨條件的SiO2/Si研磨率比小於第1研磨條件的SiO2/Si研磨率比。
在此，使用第3圖~第6圖，說明在本實施形態中，如上述那樣使得依據第1研磨條件的SiO2/Si研磨率比大於依據第2研磨條件的SiO2/Si研磨率比的技術意義說明。如第3圖(A)~(D)所示，在本實施形態中，藉由第1研磨程序研磨氧 化矽膜20之後，再藉由第2研磨程序進行裸矽10的研磨，因此可以大幅改善階差狀微小缺陷的發生率。如後述的說明，和第4圖(A)~(C)所示之過去技術中的單面研磨方法進行對比，能夠更明確第了解此作用效果。
在過去技術中的單面研磨方法中，在不改變SiO2/Si研磨率比的情況下進行矽晶圓W的單面研磨。第4圖(A)~(C)中模式地顯示該研磨過程。
在過去技術中，並不重視階差狀微小缺陷的發生，僅注重裸矽10的研磨，因此，在維持SiO2/Si研磨率比為一定的情況下進行單面研磨。在此，一般而言，在過去技術的研磨條件中，SiO2/Si研磨率比是相對較小的。在過去技術中，如第4圖(B)所示，發生了氧化矽膜20B及裸矽10在研磨側的面內混合存在的狀態(第4圖(B))，在以後的研磨中，在進行殘存之氧化矽膜20B的研磨除去的同時，在氧化矽膜20B已經被研磨除去的部分D1中，裸矽10的研磨急速進行。其結果為，該部分形成了階差狀微小缺陷D2。另外，此種階差狀微小缺陷D2可以用市面上販賣的晶圓表面檢查裝置，使用DIC法檢出。
在此，第5圖(A)為表示，在特定的單面研磨裝置中，僅改變加壓力的情況下，相對於加壓力的研磨率之圖表的一例，矽晶圓和旋轉定盤的相對速度等地加壓力以外的研磨條件為相同。另外，橫軸為任意單位(A.U.)。加壓力越小，SiO2研磨率及Si研磨率都會有變小的傾向，加壓力越大，SiO2研磨率及Si研磨率都會有變大的傾向。而且，由第5圖(A)可知，兩者的SiO2研磨率及Si研磨率的改變率不一樣，加壓力越低 則兩者的研磨率接近，因此加壓力越低，則SiO2/Si研磨率比有變大的傾向。此係因為，加壓力越小，則化學研磨作用的貢獻越小的關係。
另外，第5圖(B)為表示，在上記單面研磨裝置中，僅改變相對速度的情況下，相對於矽晶圓和旋轉定盤之相對速度的研磨率之圖表的一例，加壓力等的相對速度以外的研磨條件為相同。另外，和第5圖(A)一樣，橫軸為任意單位(A.U.)。相對速度越慢，SiO2研磨率及Si研磨率都變小，相對速度越快，SiO2研磨率及Si研磨率都變大。而且，兩者之SiO2研磨率及Si研磨率的改變率不同。此點和第5圖(A)相同，相對速度越快則兩者的研磨率接近，因此相對速度越快則SiO2/Si研磨率比會變大。此係因為，相對速度越慢，則機械研磨作用的貢獻越小的關係。
如上述，在特定的研磨條件之下，分別唯一決定SiO2研磨率及Si研磨率，則SiO2/Si研磨率比也唯一決定。因此，使用第6圖所示圖表，說明階差狀微小缺陷的發生率(發生個數率)、及第1研磨條件的關係。第6圖中的各區域中所示之數值，表示在特定閾值(例如90%)的確率下，發生階差狀微小缺陷之缺陷的個數。「0個」意味著在上記特定閾值的確率下，不發生階差狀微小缺陷。如第6圖所示，Si研磨率越大，且SiO2研磨率越小，則階差狀微小缺陷的發生率較高。除了加壓力及相對速度以外，SiO2研磨率及Si研磨率分別會因為單面研磨裝置的樣式、研磨墊的材料、及矽晶圓的種類等而大幅改變，但是，階差狀微小缺陷的發生率與SiO2/Si研磨率比 攸關。因此，本案發明人著眼於SiO2/Si研磨率比，本案發明人想到使得依據第1研磨條件的SiO2/Si研磨率比大於依據第2研磨條件的SiO2/Si研磨率，並以實驗驗明其效果。
以上，在本實施形態中，使得依據第1研磨條件的SiO2/Si研磨率比大於依據第2研磨條件的SiO2/Si研磨率比，在此條件下，藉由第1研磨程序(第3圖(A),(B))，進行以研磨除去氧化矽膜20為目的之研磨，再藉由第2研磨程序(第3圖(C),(D))，進行氧化矽膜20已經被除去之後的裸矽10的研磨。因此，相較於過去技術，能夠大幅改善階差狀微小缺陷的發生率。
由此技術意義的觀點而言，至少在去除前記氧化矽膜之前執行前記第1研磨程序為佳。在此所說的氧化矽膜20的除去係意味著，如第3圖(A),(B)所示，覆蓋裸矽10之主面的部分的氧化矽膜20的除去，當然可以了解到，並非要包括裸矽10的側面的氧化矽膜20A的除去。
在去除前記氧化矽膜之前執行前記第1研磨程序，可以為例如：是先準備和矽晶圓W同種的矽晶圓，測定完全去除氧化矽膜為止的時間，並在該時間(或者在該時間加上特定時間)內執行第1研磨程序。另外，也可以使用驅動單面研磨裝置中的旋轉定盤或者研磨頭的馬達的扭矩等檢知氧化矽膜的除去，在該檢知之後再進行第2程序。當然，在本實施形態中，光是靠著因應需要適當設定執行第1研磨程序的時間，就能夠使得階差狀微小缺陷的發生率較過去技術大幅改善。
另外，依據第1研磨條件的SiO2/Si研磨率比為0.5以上為佳，可以使SiO2/Si研磨率比更大。在此情況下，能夠顯著減少階差狀微小缺陷發生的個數率。SiO2/Si研磨率比的上限不特別限制。
另一方面，依據第2研磨條件的SiO2/Si研磨率比未滿0.5為佳。可以考慮矽晶圓的平坦性及形狀，在此範圍內適當設定SiO2/Si研磨率比。
另外，只要是基體矽基板表面自然氧化形成氧化矽膜的矽晶圓，本發明可以適用於任意的矽晶圓，矽晶圓的尺寸極厚度沒有任何限制。
另外，在第1研磨程序和第2研磨程序之間，也可將用以改變研磨條件的單面研磨的中斷程序包含於本實施形態中，也可以將逐漸改變研磨條件同時進行單面研磨的研磨條件調整程序包含在本實施形態中。
另外，單面研磨結束後，可以用純水等進行清洗程序。
本實施形態的單面研磨方法特別適用於使用絨面材料等的比較軟質的研磨布以進行單面研磨的細研磨。
另外，本說明書中所述的「相同」或者「同種」，當然並非意指數學意義上的嚴格的相等，而是包含矽晶圓的製造程序上產生的不可避免的誤差，乃至在發揮本發明作用效果的範圍內容許的誤差。例如，1%程度的誤差係包含於本發明中。
【實施例】
以下，用實施例更詳細說明本發明，但本發明並 受到以下實施例的任何限制。
(預備實驗例)
準備複數個直徑300mm、總厚度775μm(其中，自然氧化膜的厚度：1nm)之同種的矽晶圓，將絨面材料的研磨布設置在定盤的表面，供給鹼性研磨液作為研磨漿，同時使用批次式的單面研磨裝置藉由化學機械研磨進行細研磨。另外，使研磨頭及旋轉定盤的旋轉數相同，並使其向同方向旋轉。而且，僅將矽晶圓向旋轉定盤推壓時的加壓力(g/cm2)以及研磨頭及旋轉定盤的旋轉數(rpm)依照以下條件改變。亦即，在單面研磨裝置100中，使研磨頭及旋轉定盤的旋轉數(rpm)為16,24,43,55，在各旋轉數下，將加壓力(g/cm2)改變為50,60,100,150,200。而且，從研磨的移除量分別求出SiO2研磨率及Si研磨率(nm/s)。再從如此求出的SiO2研磨率及Si研磨率求取SiO2/Si研磨率比。結果顯示於第7圖。
(實施例1)
對於和預備實驗例中使用的矽晶圓同種的矽晶圓，依據下記表1所示的研磨條件進行第1研磨程序及第2研磨程序。然後，在第2研磨程序後，用純水進行研磨後的矽晶圓的清洗程序。其他的條件和預備實驗例一樣，進行100枚矽晶圓的單面研磨。另外，表1中，將SiO2/Si研磨率比記載為「研磨率比」。另外，第1研磨程序中的SiO2研磨率為1nm/min，因此可以認為藉由60秒的研磨移除全部的氧化矽膜。另外，在第1研磨程序和第2研磨程序中的SiO2/Si研磨率比不相同，但在第1研磨程序中是低加壓且高速旋轉，第2研磨程序中是高加壓且 低速旋轉，因此在兩研磨程序中的SiO2研磨率為同程度。
(過去例1)
實施例1中未進行第1研磨程序，研磨條件如表1所記載的那樣，除此以外是和實施例1一樣，進行100枚矽晶圓的單面研磨。
(實施例2)
改變實施例1中的第1研磨程序的旋轉速度並使得SiO2/Si研磨率比為0.3，除此以外是和實施例1一樣，進行100枚矽晶圓的單面研磨。
(實施例3)
改變實施例1中的第1研磨程序的旋轉速度並使得SiO2/Si研磨率比為0.1，除此以外是和實施例1一樣，進行100枚矽晶圓的單面研磨。
(評價)
使用晶圓表面檢查裝置(Surfscan SP2；KLA-Tencor公司製造)，用DIC模式(依據DIC法的測定模式)，測定實施例1及過去例1中的各個矽晶圓之研磨後的表面，將凹凸形狀的階差狀微小缺陷的高度閾值設定為3.4nm，求出超過該閾值的階差狀微小缺陷的個數。據此，在實施例1和過去例1中確認用DIC法檢出的缺陷個數為0個的矽晶圓之枚數。在實施例1中，在100枚中的93枚中未確認到階差狀微小缺陷的發生，另一方面，在過去例1中，在100枚中的61枚中未確認到階差狀微小缺陷的發生。亦即，實施例1中的階差狀缺陷之發生率為7%，在過去例1中的階差狀缺陷的發生率為39%。針對實施例2,3，也和實施例1一樣，確認缺陷個數為0個的矽晶圓的枚數，求初階差狀缺陷的發生率。結果表示如下記的表2。另外，在過去例1中，沒有區分第1研磨程序和第2研磨程序，是用一定的SiO2/Si研磨率比進行單面研磨，但在表2中係表示為第1研磨程序的研磨率。
由以上的結果可以確認得知，藉由進行SiO2/Si研磨率比大於後續的第2研磨程序中的SiO2/Si研磨率比之第1研磨程序，其階差狀缺陷的發生率較過去技術有大幅改善。尤 其是，使得第1研磨程序中的SiO2/Si研磨率比為0.5的實施例1中，可以確認得知其改善效果顯著。
【產業上的利用可能性】
依據本發明，能夠提供可大幅改善階差狀微小缺陷之發生率的矽晶圓的單面研磨方法。
10‧‧‧裸矽
20‧‧‧氧化矽膜
20A‧‧‧側面的氧化矽膜
W‧‧‧半導體晶圓(矽晶圓)

Claims (4)

  1. 一種矽晶圓的單面研磨方法，其係用研磨頭固持在裸矽表面已形成氧化矽膜的矽晶圓，使前記矽晶圓旋轉同時向貼附了研磨布的旋轉定盤推壓，以將前記矽晶圓的前記旋轉定盤側之單面研磨，上述矽晶圓的單面研磨方法包括：第1研磨程序，依據關於推壓前記矽晶圓的加壓力以及前記矽晶圓和前記旋轉定盤的相對速度的第1研磨條件，進行前記矽晶圓的前記單面之研磨；及第2研磨程序，在該第1研磨程序之後，依據將前記第1研磨條件中的前記加壓力及前記相對速度當中的至少任一者改變後的第2研磨條件，進行前記矽晶圓的前記單面之研磨；該矽晶圓的單面研磨方法的特徵在於：依據前記第1研磨條件之氧化矽研磨率相對於矽研磨率的研磨率比，大於依據前記第2研磨條件之氧化矽研磨率相對於矽研磨率的研磨率比。
  2. 如申請專利範圍第1項所記載的單面研磨方法，至少在去除前記氧化矽膜之前執行前記第1研磨程序。
  3. 如申請專利範圍第1或2項所記載的單面研磨方法，依據前記第1研磨條件的前記研磨率比為0.5以上。
  4. 如申請專利範圍第1到3項中的任一項所記載的單面研磨方法，依據前記第2研磨條件之前記研磨率比未滿0.5。
TW105140590A 2016-02-03 2016-12-08 矽晶圓的單面研磨方法 TWI619159B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2016-018759 2016-02-03
JP2016018759A JP6418174B2 (ja) 2016-02-03 2016-02-03 シリコンウェーハの片面研磨方法

Publications (2)

Publication Number Publication Date
TW201735145A true TW201735145A (zh) 2017-10-01
TWI619159B TWI619159B (zh) 2018-03-21

Family

ID=59499507

Family Applications (1)

Application Number Title Priority Date Filing Date
TW105140590A TWI619159B (zh) 2016-02-03 2016-12-08 矽晶圓的單面研磨方法

Country Status (7)

Country Link
US (1) US11628534B2 (zh)
JP (1) JP6418174B2 (zh)
KR (1) KR102102719B1 (zh)
CN (1) CN108885982B (zh)
DE (1) DE112016006354B4 (zh)
TW (1) TWI619159B (zh)
WO (1) WO2017134919A1 (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7092092B2 (ja) 2019-05-09 2022-06-28 信越半導体株式会社 片面研磨方法
CN111993265B (zh) * 2020-08-28 2021-11-26 上海华力微电子有限公司 判断研磨头的胶膜是否扭曲的方法
US20220281070A1 (en) * 2021-03-03 2022-09-08 Applied Materials, Inc. Slurry-based temperature control for cmp

Family Cites Families (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000315665A (ja) * 1999-04-29 2000-11-14 Ebara Corp 研磨方法及び装置
JP3575942B2 (ja) * 1997-02-28 2004-10-13 株式会社東芝 半導体装置の製造方法
JP3916375B2 (ja) * 2000-06-02 2007-05-16 株式会社荏原製作所 ポリッシング方法および装置
JP2002050595A (ja) * 2000-08-04 2002-02-15 Hitachi Ltd 研磨方法、配線形成方法及び半導体装置の製造方法
US6790768B2 (en) * 2001-07-11 2004-09-14 Applied Materials Inc. Methods and apparatus for polishing substrates comprising conductive and dielectric materials with reduced topographical defects
JP2005203729A (ja) * 2003-12-19 2005-07-28 Ebara Corp 基板研磨装置
JP3917593B2 (ja) * 2004-02-05 2007-05-23 株式会社東芝 半導体装置の製造方法
JP2005277130A (ja) * 2004-03-25 2005-10-06 Fujitsu Ltd 半導体装置の製造方法
JP2008036783A (ja) * 2006-08-08 2008-02-21 Sony Corp 研磨方法および研磨装置
JP2008091594A (ja) 2006-10-02 2008-04-17 Sumitomo Electric Ind Ltd 半導体ウエハの枚葉研磨装置
JP4696086B2 (ja) * 2007-02-20 2011-06-08 信越半導体株式会社 シリコン単結晶ウエーハの仕上げ研磨方法及びシリコン単結晶ウエーハ
US8721917B2 (en) * 2007-10-05 2014-05-13 Saint-Gobain Ceramics & Plastics, Inc. Polishing of sapphire with composite slurries
CN101417407B (zh) * 2007-10-25 2011-10-05 中芯国际集成电路制造(上海)有限公司 化学机械研磨方法
CN101456150B (zh) * 2007-12-11 2011-09-28 上海华虹Nec电子有限公司 化学机械抛光方法
CN101656195A (zh) * 2008-08-22 2010-02-24 北京有色金属研究总院 大直径硅片的制造方法
JP4990300B2 (ja) * 2009-01-14 2012-08-01 パナソニック株式会社 半導体装置の製造方法
TWI498954B (zh) * 2009-08-21 2015-09-01 Sumco Corp 磊晶矽晶圓的製造方法
JP5707682B2 (ja) * 2009-08-21 2015-04-30 株式会社Sumco エピタキシャルシリコンウェーハの製造方法
JP5649417B2 (ja) * 2010-11-26 2015-01-07 株式会社荏原製作所 固定砥粒を有する研磨テープを用いた基板の研磨方法
US8440094B1 (en) * 2011-10-27 2013-05-14 Rohm And Haas Electronic Materials Cmp Holdings, Inc. Method of polishing a substrate
CN104416466A (zh) * 2013-08-26 2015-03-18 中芯国际集成电路制造(上海)有限公司 一种用于化学机械抛光工艺的抛光垫修整方法
CN103659468B (zh) * 2013-12-09 2016-06-29 天津中环领先材料技术有限公司 一种减少单晶硅晶圆抛光片化学灼伤的有蜡抛光方法
CN104802071A (zh) * 2014-01-24 2015-07-29 中芯国际集成电路制造(上海)有限公司 化学机械抛光方法
JP6244962B2 (ja) 2014-02-17 2017-12-13 株式会社Sumco 半導体ウェーハの製造方法
JPWO2016006553A1 (ja) * 2014-07-09 2017-05-25 日立化成株式会社 Ｃｍｐ用研磨液及び研磨方法
JP6206360B2 (ja) 2014-08-29 2017-10-04 株式会社Sumco シリコンウェーハの研磨方法
JP6421640B2 (ja) * 2015-02-25 2018-11-14 株式会社Sumco 半導体ウェーハの枚葉式片面研磨方法および半導体ウェーハの枚葉式片面研磨装置

Also Published As

Publication number Publication date
CN108885982B (zh) 2022-11-22
US11628534B2 (en) 2023-04-18
TWI619159B (zh) 2018-03-21
KR102102719B1 (ko) 2020-04-21
CN108885982A (zh) 2018-11-23
KR20180075668A (ko) 2018-07-04
DE112016006354T5 (de) 2018-10-11
US20190030676A1 (en) 2019-01-31
JP6418174B2 (ja) 2018-11-07
JP2017139311A (ja) 2017-08-10
WO2017134919A1 (ja) 2017-08-10
DE112016006354B4 (de) 2024-02-15

Similar Documents

Publication Publication Date Title
TWI390616B (zh) Semiconductor wafer manufacturing method
TWI585840B (zh) Manufacturing method of semiconductor wafers
KR101399343B1 (ko) 실리콘 단결정 웨이퍼의 마무리 연마방법 및 실리콘 단결정 웨이퍼
KR101002250B1 (ko) 에피택셜 웨이퍼 제조 방법
JP2006237055A (ja) 半導体ウェーハの製造方法および半導体ウェーハの鏡面面取り方法
KR102117362B1 (ko) 실리콘 웨이퍼의 연마 방법 및 실리콘 웨이퍼의 제조 방법
WO2016031310A1 (ja) シリコンウェーハの研磨方法
KR20030031009A (ko) 반도체 웨이퍼의 가공방법 및 반도체 웨이퍼
TWI619159B (zh) 矽晶圓的單面研磨方法
JP3943869B2 (ja) 半導体ウエーハの加工方法および半導体ウエーハ
WO2014185003A1 (ja) ワークの研磨装置
TWI553722B (zh) Silicon wafer manufacturing method and silicon wafer
TWI642099B (zh) 半導體晶圓的粗磨方法及半導體晶圓
TW553806B (en) Method and device for polishing semiconductor wafer
WO2017098696A1 (ja) 研磨方法
JP2006237098A (ja) 半導体ウェーハの両面研磨装置及び両面研磨方法
TWI528441B (zh) 晶圓硏磨方法以及晶圓硏磨裝置
WO2022130696A1 (ja) シリコンウェーハの研磨方法及びシリコンウェーハの製造方法
JP6683277B1 (ja) 半導体ウェーハの厚み測定方法及び半導体ウェーハの両面研磨装置
JP2005135936A (ja) ウエーハの面取り加工方法及びウエーハ
KR101581469B1 (ko) 웨이퍼 연마방법
JP2016047578A (ja) サファイア基板とその研磨方法
JP2003218066A (ja) 半導体ウェーハの研磨方法