TW201729307A - 封裝結構的製作方法 - Google Patents

封裝結構的製作方法 Download PDF

Info

Publication number
TW201729307A
TW201729307A TW105104075A TW105104075A TW201729307A TW 201729307 A TW201729307 A TW 201729307A TW 105104075 A TW105104075 A TW 105104075A TW 105104075 A TW105104075 A TW 105104075A TW 201729307 A TW201729307 A TW 201729307A
Authority
TW
Taiwan
Prior art keywords
wafer
substrate
wafers
package structure
fabricating
Prior art date
Application number
TW105104075A
Other languages
English (en)
Inventor
張嘉航
Original Assignee
力成科技股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 力成科技股份有限公司 filed Critical 力成科技股份有限公司
Priority to TW105104075A priority Critical patent/TW201729307A/zh
Publication of TW201729307A publication Critical patent/TW201729307A/zh

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/11Manufacturing methods

Landscapes

  • Dicing (AREA)

Abstract

一種封裝結構的製作方法包括下列步驟。設置晶圓於基板上。晶圓包括多個切割道及多個陣列排列的晶片。晶片以切割道彼此分隔。各晶片包括相對的主動表面及背面。主動表面朝向基板。形成重配置線路層於各背面上,以電性連接各晶片的主動表面以及背面。形成防焊層於各背面上,且防焊層暴露各晶片的部分重配置線路層。形成多個焊球於各背面上並電性連接暴露的重配置線路層。沿切割道同時對基板以及晶圓進行隱型雷射切割製程,以於受雷射照射的基板以及晶圓形成變質層。沿變質層分離基板與晶圓,以形成多個彼此獨立的封裝結構。

Description

封裝結構的製作方法
本發明是有關於一種封裝結構的製作方法,且特別是有關於一種晶圓級封裝結構的製作方法。
隨著科技日新月異,積體電路(integrated circuits,IC)元件已廣泛地應用於我們日常生活當中。一般而言,積體電路的生產主要分為三個階段:半導體晶圓(wafer)的製造、積體電路的製作及積體電路的封裝。
一般而言,在製作封裝結構時,係先將玻璃基板裝設到晶圓上,再進行切割玻璃基板以及晶圓的製程,然而,由於玻璃基板以及晶圓的材質不同,也就是說,切割製程須切穿至少兩層以上不同的材質,所以通常都必須利用兩種不同的切割刀具分別切穿玻璃基板以及晶圓,因而使製程步驟繁瑣複雜,導致製程效率低落。並且,在切割晶圓以及基板之後往往會因切割應力而造成晶圓以及基板破損甚而產生背崩(chipping)現象,進而影響所形成的封裝結構的品質。
本發明提供一種封裝結構的製作方法,其可提高製程效率以及增加產品良率。
本發明的封裝結構的製作方法包括下列步驟。首先,設置一晶圓於一基板上。晶圓包括多個切割道以及多個陣列排列的晶片。晶片以切割道彼此分隔。各晶片包括相對的一主動表面以及一背面,且主動表面朝向基板。接著,形成一重配置線路層於各背面上,以電性連接各晶片的主動表面以及背面。接著,形成一防焊層於各背面上,且防焊層暴露各晶片的部分重配置線路層。接著,形成多個焊球於各背面上並電性連接暴露的重配置線路層。接著,沿切割道同時對基板以及晶圓進行一隱型雷射切割製程,以於受雷射照射的基板以及晶圓形成一變質層。接著,沿變質層分離基板與晶圓,以單體化晶片而形成多個彼此獨立的封裝結構。
在本發明的一實施例中,上述的封裝結構的製作方法,更包括:設置晶圓於基板上之後,對各晶片的背面進行一薄化製程,以減薄晶圓的一厚度。
在本發明的一實施例中,上述的薄化製程包括機械研磨。
在本發明的一實施例中,上述的各晶片為一矽晶片,基板為一玻璃基板。
在本發明的一實施例中,上述的各晶片為一影像感測晶片,其具有一感光區,位於各晶片的主動表面上並面向基板。
在本發明的一實施例中,上述的各切割道的一寬度實質上小於或等於80微米(μm)。
在本發明的一實施例中,上述的各切割道的一寬度實質上介於30微米至80微米之間。
在本發明的一實施例中,上述的各晶片更包括位於主動表面的一第一線路層,形成重配置線路層於各晶片的背面上的步驟更包括:形成多個導通孔於各晶片上,以連通各晶片的第一線路層與背面。接著,形成一第二線路層於各晶片上,第二線路層覆蓋至少部份各背面以及各導通孔的一內壁,以電性連接各第一線路層至各晶片的背面。
在本發明的一實施例中,上述的防焊層填充於導通孔內。
在本發明的一實施例中,上述的形成導通孔於各晶片上的方法包括乾式蝕刻。
在本發明的一實施例中,上述的隱型雷射切割製程包括由基板背離晶圓的一側以及晶圓背離基板的一側分別以一聚光透鏡將雷射光聚焦於基板以及晶圓的內部,以形成變質層。
基於上述,本發明的封裝結構的製作方法是先將晶圓設置於基板上,再沿切割道分別對基板以及晶圓進行隱型雷射切割製程,以於受雷射光照射的基板以及晶圓形成變質層。之後,再沿變質層單體化晶圓及基板。如此,本發明可同時對基板以及晶圓進行隱型雷射切割製程,大幅縮短了切割基板以及晶圓的製程時間,增進製程效率。並且,由於本發明是以雷射光對基板以及晶圓進行隱型雷射切割,因而可有效縮短切割道的所需的寬度,具體來說,本發明可將切割道的寬度縮小至約30微米。因此,本發明可有效縮小晶片之間的間隔,甚而可增加單一晶圓所可製得的晶片的個數。並且,由於基板以及晶圓的内部已變質,故在後續對基板以及晶圓進行單體化製程時,可有效降低於基板以及晶圓崩裂的現象,更可抑制加工屑的產生。因此,本發明的封裝結構的製作方法可提升製程效率以及產品良率。
為讓本發明的上述特徵和優點能更明顯易懂,下文特舉實施例,並配合所附圖式作詳細說明如下。
有關本發明之前述及其他技術內容、特點與功效,在以下配合參考圖式之各實施例的詳細說明中,將可清楚的呈現。以下實施例中所提到的方向用語,例如:「上」、「下」、「前」、「後」、「左」、「右」等,僅是參考附加圖式的方向。因此,使用的方向用語是用來說明,而並非用來限制本發明。並且,在下列各實施例中,相同或相似的元件將採用相同或相似的標號。
圖1A至圖1F是依照本發明的一實施例的一種封裝結構的製作方法的流程剖面示意圖。本實施例的封裝結構的製作方法包括下列步驟。首先,請參照圖1A,設置一晶圓110於一基板120上。晶圓110如圖1A所示包括多個切割道SL以及多個陣列排列的晶片112。晶片112以切割道SL彼此分隔。在本實施例中,各切割道的寬度可小於或等於80微米(μm)。在理想狀況下,本實施例的切割道SL的寬度最小可降低至約30微米。在一般狀況下,本實施例的切割道SL的寬度約可介於30微米至80微米之間。當然,上述的數值僅用舉例說明,本發明並不以此為限,在其他實施例中,切割道SL的寬度依實際產品需求亦可大於80微米。各晶片112包括相對的一主動表面112a以及一背面112b,且主動表面112a朝向基板120,也就是說,晶圓110是以其晶片112的主動表面112a固設於基板120上。在本實施例中,各晶片112為一矽晶片,而基板120則可為一玻璃基板。更具體而言,各晶片112可為一影像感測晶片,其具有一感光區112c,其中,感光區112c位於各晶片112的主動表面112a上並面向基板120。
在此須說明的是,為了圖面整潔,圖1B至圖1F僅繪示圖1A中的相鄰兩晶片112的製作流程剖面做舉例說明之用,任何所屬技術領域中具有通常知識者應了解,本實施例應是對晶圓110的所有晶片112進行圖1B至圖1F所述的製作流程。請參照圖1B,接著,對各晶片112的背面112b進行薄化製程,以減薄晶圓110的厚度。
一般而言,在封裝結構的薄型化趨勢中,晶片112的厚度越趨輕薄。然而,減小晶片112厚度伴隨而來的是晶圓110直徑的增加,而晶圓110直徑愈大,其厚度也必須增加以承受加工時的外力。因此,在晶圓110設置於基板120上之後,須再對晶圓110進行薄化製程,以使製作完成後的晶片112可符合薄型化的需求。在本實施例中,薄化製程可透過如圖1B所示的研磨治具200對晶圓110進行機械式研磨。當然,本發明並不以此為限,在其他實施例中,薄化製程亦可包括化學機械拋光研磨、濕蝕刻或常壓氣流電漿(atmospheric downstream plasma, ADP)乾式化學蝕刻(DCE)。
接著,請參照圖1C,形成一重配置線路層116於各晶片112的背面112b上,以電性連接各晶片112的主動表面112a以及背面112b。詳細而言,各晶片112更可包括位於主動表面112a的一第一線路層112d,而形成重配置線路層116於各晶片的背面上的步驟可例如透過乾式蝕刻等製程先形成多個導通孔116a於各晶片112上,以連通各晶片112的第一線路層112d與背面112b,接著再形成一第二線路層116b於各晶片112上,其中,第二線路層116b如圖1C所示覆蓋至少部份晶片112的背面112b以及各導通孔116a的內壁,以電性連接各晶片112的第一線路層112c至對應的背面112b。
接著,請參照圖1D,形成一防焊層118於各晶片112的背面112b上。詳細而言,防焊層118填充於導通孔116a並暴露各晶片112的部分重配置線路層116。接著,形成多個焊球119於各晶片112的背面112b上,並電性連接被防焊層118所暴露的重配置線路層116。如此,各晶片112即可透過焊球119而電性連接至另一電子元件上。
圖2是依照本發明的一實施例的一種隱型雷射切割製程的示意圖。請接續參照圖1E以及圖2,沿切割道SL分別對基板120以及晶圓110進行隱型雷射切割製程,以於受雷射光L1照射的基板120以及晶圓110形成變質層WL。詳細而言,隱型雷射切割製程可如圖1E所示使用兩種不同的雷射頭300、400,並由基板120背離晶圓110的一側以及晶圓110背離基板120的一側同時對基板120以及晶圓110進行隱型雷射切割製程,並可如圖2所示透過聚光透鏡500將雷射光L1分別聚焦於基板120以及晶圓110的内部,以於基板120以及晶圓110的内部形成變質層WL,其中,變質層WL的結構強度遠小於未受雷射光L1照射的基板120以及晶圓110的結構強度。
在本實施例中,雷射頭300、400可依基板120以及晶圓110的材質而射出不同的雷射光L1(例如雷射光的功率、頻率或光束密度不同等),以對不同材質的基板120以及晶圓110同時進行隱型雷射切割製程。此外,由於本實施例是以雷射光L1對基板120以及晶圓110進行隱型雷射切割,因而可輕易應付寬度小於或等於80微米的切割道SL,進而可有效縮小晶片112之間的間隔,甚而可增加單一晶圓110所可製得的晶片112的個數。並且,由於基板120以及晶圓110的内部已變質,故在後續對基板120以及晶圓110進行單體化製程時,可有效降低於基板120以及晶圓110崩裂的現象,更可抑制加工屑的產生,因此,本實施例的製作方法可適用於抗污能力及/或抗負荷能力較差的封裝結構。
接著,請同時參照圖1E以及圖1F,沿變質層WL分離基板110與晶圓120,以單體化各個晶片112,而形成多個彼此獨立的封裝結構100。舉例而言,單體化各個晶片112的方法可包括將基板110與晶圓120設置於一擴展膠膜600上,並在進行隱型雷射切割製程之後,將擴展膠膜的邊緣往遠離其中心的方向延展,以使設置於擴展膠膜600上的基板110與晶圓120承受一拉力,因而使基板110與晶圓120如圖1F所示沿變質層WL(亦即沿切割道SL)分離而形成多個彼此獨立的封裝結構100。當然,本實施例僅用以舉例說明,本發明並不侷限沿變質層WL分離基板110與晶圓120的方法。
綜上所述,本發明是先將晶圓設置於基板上,再沿切割道分別對基板以及晶圓進行隱型雷射切割製程,以於受雷射光照射的基板以及晶圓形成變質層,之後再沿變質層單體化晶圓及基板。也就是說,本發明是由基板背離晶圓的一側以及晶圓背離基板的一側同時對基板以及晶圓進行隱型雷射切割製程,因而大幅縮短了切割基板以及晶圓的製程時間,增進製程效率。並且,由於本發明是以雷射光對基板以及晶圓進行隱型雷射切割,因而可有效縮小切割道的所需的寬度,具體而言,本發明的切割道的最小寬度可縮小至約30微米,進而可有效縮小晶片之間的間隔,甚而可增加單一晶圓所可製得的晶片的個數。並且,由於基板以及晶圓的内部已變質,故在後續對基板以及晶圓進行單體化製程時,可有效降低於基板以及晶圓崩裂的現象,更可抑制加工屑的產生。因此,本發明的封裝結構的製作方法可有效提升製程效率並提升產品良率。
雖然本發明已以實施例揭露如上,然其並非用以限定本發明,任何所屬技術領域中具有通常知識者,在不脫離本發明的精神和範圍內,當可作些許的更動與潤飾,故本發明的保護範圍當視後附的申請專利範圍所界定者為準。
100‧‧‧封裝結構
110‧‧‧晶圓
112‧‧‧晶片
112a‧‧‧主動表面
112b‧‧‧背面
112c‧‧‧感光區
112d‧‧‧第一線路層
116‧‧‧重配置線路層
116a‧‧‧導通孔
116b‧‧‧第二線路層
118‧‧‧防焊層
119‧‧‧焊球
120‧‧‧基板
300、400‧‧‧雷射頭
500‧‧‧聚光透鏡
600‧‧‧擴展膠膜
L1‧‧‧雷射光
SL‧‧‧切割道
WL‧‧‧變質層
圖1A至圖1F是依照本發明的一實施例的一種封裝結構的製作方法的流程剖面示意圖。 圖2是依照本發明的一實施例的一種隱型雷射切割製程的示意圖。
110‧‧‧晶圓
112‧‧‧晶片
112a‧‧‧主動表面
112b‧‧‧背面
112c‧‧‧感光區
112d‧‧‧第一線路層
116‧‧‧重配置線路層
116a‧‧‧導通孔
116b‧‧‧第二線路層
118‧‧‧防焊層
119‧‧‧焊球
120‧‧‧基板
300、400‧‧‧雷射頭
600‧‧‧擴展膠膜
WL‧‧‧變質層

Claims (11)

  1. 一種封裝結構的製作方法,包括: 設置一晶圓於一基板上,該晶圓包括多個切割道以及多個陣列排列的晶片,該些晶片以該些切割道彼此分隔,各該晶片包括相對的一主動表面以及一背面,該主動表面朝向該基板; 形成一重配置線路層於各該背面上,以電性連接各該晶片的該主動表面以及該背面; 形成一防焊層於各該背面上,且該防焊層暴露各該晶片的部分重配置線路層;以及 形成多個焊球於各該背面上並電性連接暴露的重配置線路層; 沿該些切割道分別對該基板以及該晶圓進行隱型雷射切割製程,以於受雷射照射的該基板以及該晶圓形成變質層;以及 沿該變質層分離該基板與該晶圓,以單體化該些晶片而形成多個彼此獨立的封裝結構。
  2. 如申請專利範圍第1項所述的封裝結構的製作方法,更包括: 設置該晶圓於該基板上之後,對各該晶片的背面進行一薄化製程,以減薄該晶圓的一厚度。
  3. 如申請專利範圍第2項所述的封裝結構的製作方法,其中該薄化製程包括機械研磨。
  4. 如申請專利範圍第1項所述的封裝結構的製作方法,其中各該晶片為一矽晶片,該基板為一玻璃基板。
  5. 如申請專利範圍第1項所述的封裝結構的製作方法,其中各該晶片為一影像感測晶片,其具有一感光區,位於各該晶片的主動表面上並面向該基板。
  6. 如申請專利範圍第1項所述的封裝結構的製作方法,其中各該切割道的一寬度實質上小於或等於80微米(μm)。
  7. 如申請專利範圍第1項所述的封裝結構的製作方法,其中各該切割道的一寬度實質上介於30微米至80微米之間。
  8. 如申請專利範圍第1項所述的封裝結構的製作方法,其中各該晶片更包括位於該主動表面的一第一線路層,形成該重配置線路層於各該晶片的背面上的步驟更包括: 形成多個導通孔於各該晶片上,以連通各該晶片的該第一線路層與該背面;以及 形成一第二線路層於各該晶片上,該第二線路層覆蓋至少部份各該背面以及各該導通孔的一內壁,以電性連接各該第一線路層至各該晶片的背面。
  9. 如申請專利範圍第8項所述的封裝結構的製作方法,其中該防焊層填充於該些導通孔內。
  10. 如申請專利範圍第8項所述的封裝結構的製作方法,其中形成該些導通孔於各該晶片上的方法包括乾式蝕刻。
  11. 如申請專利範圍第1項所述的封裝結構的製作方法,其中該隱型雷射切割製程包括由該基板背離該晶圓的一側以及該晶圓背離該基板的一側同時以聚光透鏡將雷射光聚焦於該基板以及該晶圓的內部,以形成該變質層。
TW105104075A 2016-02-05 2016-02-05 封裝結構的製作方法 TW201729307A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
TW105104075A TW201729307A (zh) 2016-02-05 2016-02-05 封裝結構的製作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW105104075A TW201729307A (zh) 2016-02-05 2016-02-05 封裝結構的製作方法

Publications (1)

Publication Number Publication Date
TW201729307A true TW201729307A (zh) 2017-08-16

Family

ID=60186736

Family Applications (1)

Application Number Title Priority Date Filing Date
TW105104075A TW201729307A (zh) 2016-02-05 2016-02-05 封裝結構的製作方法

Country Status (1)

Country Link
TW (1) TW201729307A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113345847A (zh) * 2020-02-18 2021-09-03 欣兴电子股份有限公司 芯片封装结构及其制作方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113345847A (zh) * 2020-02-18 2021-09-03 欣兴电子股份有限公司 芯片封装结构及其制作方法
CN113345847B (zh) * 2020-02-18 2024-03-12 欣兴电子股份有限公司 芯片封装结构及其制作方法

Similar Documents

Publication Publication Date Title
TWI490991B (zh) 半導體裝置及其製造方法
US7888236B2 (en) Semiconductor device and fabrication methods thereof
US20180096952A1 (en) Methods and structures for dicing integrated circuits from a wafer
US9613865B2 (en) Semiconductor die and die cutting method
TWI654709B (zh) 切割晶圓背側上具有焊料凸塊的晶圓
US9275902B2 (en) Dicing processes for thin wafers with bumps on wafer backside
US8692357B2 (en) Semiconductor wafer and processing method therefor
KR100886706B1 (ko) 적층 패키지 및 그의 제조 방법
CN106467289B (zh) 晶圆结构及晶圆加工方法
TWI500078B (zh) 切割具有矽穿通道之半導體晶圓之方法及其所形成之結構
US20170053832A1 (en) Wafer structure and processing method thereof
JP2004055852A (ja) 半導体装置及びその製造方法
US8884390B2 (en) Backside illumination image sensor chips and methods for forming the same
TW201729307A (zh) 封裝結構的製作方法
WO2017104169A1 (ja) 電子部品およびその製造方法ならびに電子部品製造装置
US10453764B2 (en) Molding for large panel fan-out package
WO2012120694A1 (ja) ウエハレベルパッケージの製造方法、及びウエハレベルパッケージ
US20170148679A1 (en) Semiconductor package, semiconductor substrate, semiconductor structure and fabrication method thereof
JPS6226839A (ja) 半導体基板
JP4046645B2 (ja) 半導体デバイス及びその製造方法
CN109920765B (zh) 一种扇出型封装器件
TWI796210B (zh) 影像感測器封裝之切單方法及影像感測器封裝
US20230377896A1 (en) Back surface plasma diced wafers and methods thereof
JP2009038300A (ja) 半導体パッケージの製造方法
TWI740625B (zh) 封裝結構及其製造方法