TW201719760A - 二極體元件及其製造方法 - Google Patents

二極體元件及其製造方法 Download PDF

Info

Publication number
TW201719760A
TW201719760A TW104138486A TW104138486A TW201719760A TW 201719760 A TW201719760 A TW 201719760A TW 104138486 A TW104138486 A TW 104138486A TW 104138486 A TW104138486 A TW 104138486A TW 201719760 A TW201719760 A TW 201719760A
Authority
TW
Taiwan
Prior art keywords
trench
layer
termination
region
terminal
Prior art date
Application number
TW104138486A
Other languages
English (en)
Other versions
TWI576920B (zh
Inventor
于世珩
蔡松穎
張有宏
莊如旭
許志維
Original Assignee
敦南科技股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 敦南科技股份有限公司 filed Critical 敦南科技股份有限公司
Priority to TW104138486A priority Critical patent/TWI576920B/zh
Priority to US15/090,966 priority patent/US9859447B2/en
Application granted granted Critical
Publication of TWI576920B publication Critical patent/TWI576920B/zh
Publication of TW201719760A publication Critical patent/TW201719760A/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/872—Schottky diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H01L29/0661—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body specially adapted for altering the breakdown voltage by removing semiconductor material at, or in the neighbourhood of, a reverse biased junction, e.g. by bevelling, moat etching, depletion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/47—Schottky barrier electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/6609—Diodes
    • H01L29/66143—Schottky diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/872—Schottky diodes
    • H01L29/8725—Schottky diodes of the trench MOS barrier type [TMBS]

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

一種二極體元件及其製造方法。二極體元件包括基板、位於基板上的磊晶層、溝槽式閘極結構、蕭特基二極體結構及終端結構。磊晶層定義一主動區及一終止區。蕭特基二極體結構與溝槽式閘極結構皆位於主動區，而終端結構位於終止區。終端結構包括終端溝槽、終端絕緣層、第一間隙壁、第二間隙壁及第一摻雜區。終端溝槽形成於磊晶層中。終端絕緣層順形地覆蓋於終端溝槽的內壁面。第一間隙壁與第二間隙壁分別位於終端溝槽的兩側壁面。第一摻雜區形成於終止區，並位於終端結構下方，其中第一摻雜區與磊晶層具有相反的導電型。

Description

二極體元件及其製造方法
本發明是關於一種半導體元件及其製造方法，且特別是關於一種用於整流的溝槽式蕭特基二極體元件及其製造方法。
不同於一般的PN二極體，蕭特基二極體(Schottky diode)是利用金屬與半導體接合時所產生的蕭特基能障(Schottky barrier)，來產生整流的效果。並且，蕭特基二極體具有較低的導通電壓降，以及較高的切換速度。除此之外，蕭特基二極體能承載較大的順向電流，並阻擋反向偏壓電流。因此，蕭特基二極體是為一種低功耗、大電流及超高速的半導體器件。
因此，蕭特基二極體(Schottky diode)是一種重要的功率元件，目前已被廣泛地應用在電源供應器的開關、馬達控制、通訊元件的切換、工廠自動化設備、電子自動化以及其他高速電源交換式應用，做為輸出整流二極體之用。
然而，蕭特基二極體的反向崩潰電壓(reverse breakdown voltage)較低，且在被施加反向偏壓時，蕭特基二極體具有較大的漏電流。當反向偏壓大於蕭特基二極體的反向崩潰電壓時，逆向電流會通過蕭特基二極體，並有可能導致蕭特基二極體因過熱而燒燬。另外，蕭特基二極體的製程複雜度較高，製作成本也較高。
本發明提供一種二極體結構及其製造方法，用以提高蕭特基二極體的反向崩潰電壓，並降低蕭特基二極體的反向漏電流。由於蕭特基二極體的反向崩潰電壓提高，可選用具有較低能障的蕭 特基金屬，以更進一步降低蕭特基二極體的導通電壓。
本發明其中一實施例提供一種二極體元件，其包括基板、磊晶層、溝槽式閘極結構、蕭特基二極體結構及終端結構。磊晶層設置於基板上，其中磊晶層定義一主動區及一鄰近所述主動區的終止區。蕭特基二極體結構與溝槽式閘極結構皆位於主動區，而終端結構位於終止區。終端結構包括終端溝槽、終端絕緣層、第一間隙壁、第二間隙壁及第一摻雜區。終端溝槽形成於磊晶層中，其中終端溝槽的內壁面具有一靠近主動區的第一側壁面及一與第一側壁面相對並遠離主動區的第二側壁面。終端絕緣層順形地覆蓋於終端溝槽的內壁面。第一間隙壁位於終端溝槽內，並疊設於終端絕緣層上，其中第一間隙壁緊靠第一側壁面。第二間隙壁位於終端溝槽內，並疊設於終端絕緣層上，其中第二間隙壁緊靠第二側壁面。第一摻雜區形成於終止區，並位於終端結構下方，其中第一摻雜區與磊晶層具有相反的導電型。
本發明另一實施例提供一種二極體元件的製造方法，其包括：提供一基板；形成一磊晶層於所述基板上，其中所述磊晶層定義一主動區以及一位於所述主動區外圍的終止區；執行一蝕刻步驟，以在磊晶層中形成一位於主動區的溝槽及一位於終止區的終端溝槽，其中終端溝槽的寬度大於溝槽的寬度，且溝槽於主動區中定義出至少一平台，其中終端溝槽的內壁面包括底表面、第一側壁面及與第一側壁面相對的第二側壁面；執行第一摻雜步驟於磊晶層，以在鄰近終端溝槽下方的磊晶層中形成一摻雜區，其中摻雜區與磊晶層具有相反的導電型；形成一介電層，以覆蓋溝槽的內壁面，平台的頂面以及終端溝槽的內壁面，其中終端溝槽的內壁面包括一底表面及兩側壁面；形成一閘極於溝槽內，並在終端溝槽的第一側壁面與第二側壁面上分別形成一第一側壁間隔結構及一第二側壁間隔結構；形成一硬質遮罩層覆蓋所述主動區，以及部分第一側壁間隔結構；執行一第二熱氧化製程，以在所述終端溝槽底部形成一底部氧化層，並擴大摻雜區的範圍而形 成一第一摻雜區，其中所述底部氧化層的厚度由中間朝兩端的方向遞減；移除硬質遮罩層以及位於平台頂面上的部分介電層，以分別於溝槽與終端溝槽中形成一閘極介電層及一終端絕緣層；以及形成一金屬層於主動區，其中金屬層電性連接閘極，並接觸所述平台的頂面，以形成蕭特基接觸。
綜上所述，本發明所提供的二極體元件及其製造方法，通過在終端溝槽下方的磊晶層中形成一具有和磊晶層的導電型相反的摻雜區，可改變電場分布，從而提高蕭特基二極體的反向崩潰電壓，並降低反向漏電流。
為讓本發明之上述特徵和優點能更明顯易懂，下文特舉較佳實施例，並配合所附圖式，作詳細說明如下。
1‧‧‧二極體元件
100‧‧‧基板
100a‧‧‧上表面
100b‧‧‧背面
AR‧‧‧主動區
TR‧‧‧終止區
110‧‧‧磊晶層
12‧‧‧終端結構
120‧‧‧終端溝槽
S1‧‧‧第一側壁面
S2‧‧‧第二側壁面
S3‧‧‧底表面
121‧‧‧第一摻雜區
122‧‧‧終端絕緣層
122a、122b‧‧‧側壁氧化層
122c‧‧‧底部氧化層
t1‧‧‧第一厚度
t2‧‧‧第二厚度
122s‧‧‧下表面
123‧‧‧第一間隙壁
123a‧‧‧第一半導體層
123b‧‧‧第一絕緣層
124‧‧‧第二間隙壁
124a‧‧‧第二半導體層
124b‧‧‧第二絕緣層
125‧‧‧終端平台
13‧‧‧溝槽式閘極結構
130‧‧‧溝槽
14‧‧‧蕭特基二極體結構
141‧‧‧平台
142‧‧‧金屬層
140‧‧‧第二摻雜區
15‧‧‧第一接觸墊
16‧‧‧第二接觸墊
131‧‧‧閘極介電層
132‧‧‧閘極
W1‧‧‧終端溝槽寬度
W2‧‧‧溝槽寬度
L‧‧‧重疊長度
d1‧‧‧終端溝槽深度
d2‧‧‧溝槽深度
20‧‧‧遮罩層
20’‧‧‧遮罩圖案層
30‧‧‧氧化層
121’‧‧‧摻雜區
40‧‧‧介電層
50a‧‧‧第一側壁間隔結構
50b‧‧‧第二側壁間隔結構
60‧‧‧硬質遮罩層
S100~S109‧‧‧流程步驟
圖1A 繪示本發明實施例的二極體元件的剖面示意圖。
圖1B 繪示圖1A中在終端結構的局部放大圖。
圖2 繪示本發明實施例的二極體元件的製造方法的流程圖。
圖3A至3K 分別繪示本發明一實施例的二極體元件在各步驟中的剖面示意圖。
圖1繪示本發明一實施例的二極體元件的剖面示意圖。本發明實施例的二極體元件1包括基板100、磊晶層110、終端結構12、溝槽式閘極結構13、蕭特基二極體結構14、第一接觸墊15以及第二接觸墊16。
在圖1中，基板100為半導體基板，並具有高濃度的第一型導電性雜質，而形成第一重摻雜區。第一重摻雜區可分布於基板100的局部區域或是分布於整個基板100中。在本實施例的第一重摻雜區是分布於整個基板100內，但僅用於舉例而非用以限制本發明。
前述的第一型導電性雜質可以是N型或P型導電性雜質。假設基板100為矽基材，N型導電性雜質為五價元素離子，例如磷離子或砷 離子，而P型導電性雜質為三價元素離子，例如硼離子、鋁離子或鎵離子。
另外，基板100具有一上表面100a及一與所述上表面100a相反的背面100b。磊晶層(epitaxial layer)110位於基板100的上表面100a上，並具有低濃度的第一型導電性雜質。在本實施例中，基板100為高濃度的N型摻雜(N+)，而磊晶層110則為低濃度的N型摻雜(N-)。另外，在本實施例中，磊晶層110被定義出一主動區AR以及一與主動區AR相鄰的終止區(termination area)TR。進一步而言，終止區TR是位於主動區AR的外圍。
溝槽式閘極結構13與蕭特基二極體結構14是位於主動區AR內，而終端結構12是位於終止區TR內。詳細而言，終端結構12包括終端溝槽120、終端絕緣層122、第一間隙壁123、第二間隙壁124及第一摻雜區121。
終端溝槽120形成於磊晶層110中，且終端溝槽120的寬度介於15μm至40μm之間，深度則介於1μm至5μm之間。另外，由於終端溝槽120是由磊晶層110表面凹陷而形成，從而在終止區TR內定義出至少一終端平台125。
另外，終端溝槽120的內壁面包括較靠近主動區AR的第一側壁面S1及較遠離主動區AR的第二側壁面S2，其中第一側壁面S1與第二側壁面S2相對。
第一摻雜區121位於終端溝槽120下方的磊晶層110內，進一步而言，第一摻雜區121是緊鄰於終端溝槽120的底部。第一摻雜區121和磊晶層110具有相反的導電型，以提高二極體元件1的反向崩潰電壓。詳細而言，在終端溝槽120下方形成具有和磊晶層110相反導電型的第一摻雜區121，可改變電場分布，增加電場展開的幅度，從而提高二極體元件1的反向崩潰電壓。經實際模擬測試，第一摻雜區121可使二極體元件1的反向崩潰電壓提升10%。在一實施例中，磊晶層110是摻雜n型導電型雜質，第一摻雜區121是摻雜p型導電型雜質。
終端絕緣層122順形地覆蓋於終端溝槽120的內壁面，以及終端平台125的頂面(也就是位於終止區TR內的磊晶層110的表面)。覆蓋於終端溝槽120內壁面的部分終端絕緣層122和終端溝槽120具有大致相符的輪廓。在一實施例中，終端絕緣層122為氧化層，例如：氧化矽層。
請參照圖1B，顯示圖1A中的終端結構的局部放大圖。在本實施例中，終端絕緣層122可以是通過兩階段的熱氧化製程所形成的熱氧化層。前述經由兩階段熱氧化製程所形成的終端絕緣層122包括位於終端溝槽120的第一側壁面S1及第二側壁面S2上的側壁氧化層122a、122b，以及位於終端溝槽120底部的底部氧化層122c。製備終端結構12的詳細流程將於後文中描述，在此並不贅述。
請參照圖1B，顯示圖1A的區域A的局部放大圖。需特別說明的是，形成於終端溝槽120底部的底部氧化層122c的厚度並不一致。詳細而言，在一實施例中，靠近第一側壁面S1與靠近第二側壁面S2的底部氧化層122c具有第一厚度t1，而位於終端溝槽120中央的底部氧化層122c具有第二厚度t2，其中第一厚度t1是小於第二厚度t2。更進一步而言，底部氧化層122c的厚度是由中間朝兩端的方向遞減。另外，底部氧化層122c的下表面122s為一曲面。
請再參照圖1A，第一間隙壁123與第二間隙壁124皆位於終端溝槽120內，並堆疊於終端絕緣層122上。另外，第一間隙壁123與第二間隙壁124是分別緊靠第一側壁面S1與第二側壁面S2而相對設置。因此，第一間隙壁123較靠近主動區AR，而第二間隙壁124較遠離主動區AR。
在本實施例中，第一間隙壁123具有一第一半導體層123a以及形成於第一半導體層123a表面的第一絕緣層123b。另外，須說明的是，在本實施例中，第一絕緣層123b為第一半導體層123a被氧化之後所形成的氧化物。也就是說，若第一半導體層123a是多晶矽層，第一絕緣層123b為氧化矽層，且第一絕緣層123b可通過熱氧化製程形成於 第一半導體層123a表面。但在另一實施例中，第一絕緣層123b也可能是以其他製程方式所製備的介電材料，本發明中並不限制。在其他實施例中，第一間隙壁123也可以只具有第一半導體層123a。
請配合參照圖1B，值得注意的是，在本實施例中，第一間隙壁123的第一絕緣層123b僅形成於第一半導體層123a的局部表面。具體而言，第一絕緣層123b只形成在靠近底部氧化層122c的區域。
和第一間隙壁123相似，第二間隙壁124也具有第二半導體層124a以及形成於第二半導體層124a表面的第二絕緣層124b。並且，第二絕緣層124b可以是由第二半導體層124a氧化而形成的氧化物層。第二間隙壁124和第一間隙壁123不同的地方在於，第二絕緣層124b完全覆蓋第二半導體層124a的表面。
請再參照圖1A，溝槽式閘極結構13包括至少一溝槽130、一閘極介電層131及一閘極132。
詳細而言，溝槽130形成於磊晶層110中，並在主動區AR內定義出至少一平台141。在本實施例中，溝槽130的寬度小於終端溝槽120的寬度，且溝槽130的深度小於終端溝槽120的深度。
閘極介電層131順形地形成於溝槽130的內壁面，並和溝槽130具有大致相符的輪廓。構成閘極介電層131的材料，可根據製程條件以及實際需求選擇氧化物、氮化物或其他絕緣材料，其例如氧化矽、氧化鋁或氮化矽等。閘極132填滿溝槽130，並通過閘極介電層131與磊晶層110電性絕緣。在本實施例中，閘極132為具有重摻雜的多晶矽層。
蕭特基二極體結構14包括上述的平台141、金屬層142以及第二摻雜區140。第二摻雜區140形成於平台141的頂部區域，也就是形成於磊晶層110中，並圍繞溝槽130。第二摻雜區140與磊晶層110具有相反的導電型。也就是說，磊晶層110被摻雜n型導電型雜質，則第二摻雜區140會被摻雜p型導電型雜質。在一實施例中，第二摻雜區140的摻雜劑量(Dose)約介於1012至1014cm-2。另外，在部分 實施例中，也可以不在平台141頂部形成第二摻雜區140。
金屬層142形成於磊晶層110上，並電性連接於閘極132。進一步而言，金屬層142會接觸閘極132以建立電性連接，並接觸位於平台141的頂面，以形成蕭特基接觸(schottky contact)。在一實施例中，金屬層142可選自由鈦、鉑、鎢、鎳、鉻、鉬、錫及其金屬矽化物所組成的群組其中之一種。
第一接觸墊15形成於蕭特基二極體結構14與溝槽式閘極結構13上，以做為二極體元件1的陽極。詳細而言，第一接觸墊15是形成於金屬層142上。另外，第一接觸墊15由主動區AR延伸至終止區TR內的終端溝槽120內，並覆蓋第一間隙壁123與部分終端絕緣層122。
須說明的是，由於在第一間隙壁123中，第一半導體層123a只有局部被第一絕緣層123b所覆蓋，因此第一接觸墊15也會電性連接第一間隙壁123中的第一半導體層123a。據此，當施加反向偏壓時，由於第一接觸墊15與第一半導體層123a電性連接，可舒緩位於終端溝槽120邊角(corner)的電場強度，而有助於提高反向崩潰電壓，並提高元件可靠度(relibility)。
另外，第一接觸墊15與底部氧化層122c的重疊長度L至少大於終端溝槽寬度W1的1/5。在一較佳實施例中，第一接觸墊15與底部氧化層122c的重疊長度L大約10μm至20μm，而終端溝槽寬度W1大約15μm至40μm。第二接觸墊16形成於基板100的背面，以作為二極體元件1的陰極。
請參照圖2，圖2繪示本發明實施例的二極體元件製造方法的流程圖。另外，配合參照圖3A至圖3K，分別繪示本發明一實施例的二極體元件在各步驟中的剖面示意圖。
首先，在步驟S100中，提供一基板。接著，在步驟S101中，形成磊晶層(epitaxial layer)於基板上。請配合參照請配合參照圖3A。圖3A中繪示基板100，並且於基板100上已形成一磊晶層(epitaxial layer)110，其中基板100例如為矽基板(silicon substrate)，其具有高摻 雜劑量，以和電極層之間形成歐姆接觸(ohmic contact)。
磊晶層110和基板100具有相同的導電型，但磊晶層110的摻雜劑量小於基板100的摻雜劑量。另外，在磊晶層110上定義出一主動區AR以及一位於主動區AR外圍的終止區TR。
請參照圖2，接著，在步驟S102中，執行蝕刻步驟，以在磊晶層中形成一位於主動區的溝槽及一位於終止區的終端溝槽，其中終端溝槽的寬度大於溝槽的寬度，且溝槽於主動區中定義出至少一平台。
請先參照圖3B至圖3C，顯示步驟S102的詳細流程。如圖3B所示，在本實施例中，在執行蝕刻步驟之前，會先形成遮罩層20於磊晶層110上，其中遮罩層20為二氧化矽層。
在經過黃光微影製程後，前述的遮罩層20被圖案化，而在磊晶層110上形成一遮罩圖案層20’。遮罩圖案層20’具有多個開口(未標號)，以分別定義出溝槽130及終端溝槽120的位置及尺寸(dimension)。隨後，如圖3C所示，執行蝕刻步驟，在磊晶層110中形成一位於主動區AR的溝槽130及一位於終止區TR的終端溝槽120。終端溝槽120的寬度W1大於溝槽130的寬度W2，且終端溝槽120的深度d1小於溝槽130的深度d2。如前所述，溝槽130在主動區AR定義出多個平台141，而終端溝槽120在終止區TR定義出終端平台125。
需特別說明的是，終端溝槽120的內壁面包括較靠近主動區AR的第一側壁面S1、較遠離主動區AR的第二側壁面S2以及底表面S3，其中底表面S3連接於第一側壁面S1與第二側壁面S2之間。
請再參照圖2，在步驟S103中，執行第一摻雜步驟於磊晶層，以在鄰近終端溝槽下方的磊晶層中形成一摻雜區，其中摻雜區與磊晶層具有相反的導電型。
請參照圖3D，在本實施例中，在執行步驟S102之後，並於執行步驟S103之前，形成一氧化層30，以填滿溝槽130，並在終端溝槽120的第一側壁面S1與第二側壁面S2形成間隔物。前述的氧化層30可以是以四氧乙基矽烷(TEOS)所形成的TEOS氧化層。
具體而言，會先毯覆式地形成TEOS氧化層於平台141、溝槽130的內壁面、終端平台125以及終端溝槽120的內壁面。之後，再以回蝕方式去除部分TEOS氧化層，以暴露出終端溝槽120的底表面S3。
隨後，執行第一摻雜步驟，以在終端溝槽120下方形成摻雜區121’，其中摻雜區121’和磊晶層110具有相反的導電型。
在本實施例中，是利用離子佈植製程來對終端溝槽120的底表面S3下方的磊晶層110進行摻雜。須說明的是，在離子佈植製程中，氧化層30與遮罩圖案層20’可共同作為離子佈植罩冪。進一步而言，預先在終端溝槽120的第一側壁面S1與第二側壁面S2所形成的氧化層30，可避免在離子佈植製程中，摻雜物由終端溝槽120的第一側壁面S1進入主動區AR內，而影響最終的二極體元件的表現(performance)。隨後，將氧化層30與遮罩圖案層20’完全去除。
請配合參照圖2。在步驟S104中，執行第一熱氧化製程，形成介電層，以覆蓋溝槽的內壁面，平台的頂面以及終端溝槽的內壁面。接著，在步驟S105中，形成一閘極於溝槽內，並在終端溝槽的第一側壁面與第二側壁面上分別形成一第一側壁間隔結構及一第二側壁間隔結構。
如圖3E所示，介電層40順形地覆蓋平台141的頂面、溝槽130的內壁面、終端溝槽120的內壁面以及終端平台125的頂面。前述的介電層40可以是氧化層，並通過熱氧化製程(thermal oxidation process)來形成。在一實施例中，介電層40的厚度介於20nm至500nm之間。
需特別說明的是，在去除氧化層30與遮罩圖案層20’之後，本發明實施例所提供的製造方法可更包括在形成介電層40之前，先形成一犧牲氧化層於溝槽130的內壁面之後，再將犧牲氧化層移除，以降低溝槽130的內壁面的缺陷。
接著，毯覆式地形成一重摻雜半導體層，以填滿溝槽130，並覆蓋平台141頂面、終端平台125的頂面以及終端溝槽120的內壁面(圖未示)。形成重摻雜半導體層的方式可以利用任何已知的技術手段，本 發明並不限制。接著，如圖3E所示，在回蝕去除位於平台141頂面、終端平台125的頂面以及終端溝槽120的底表面S3的部分重摻雜半導體層後，剩下位於溝槽130內的重摻雜半導體層形成閘極132，而覆蓋在終端溝槽120的第一側壁面S1與第二側壁面S2的重摻雜半導體層則分別形成第一側壁間隔結構50a與第二側壁間隔結構50b。
請再參照圖2，在步驟S106中，形成一硬質遮罩層覆蓋主動區，以及部分第一側壁間隔結構。請參照圖3F，硬質遮罩層60覆蓋主動區AR，並由主動區AR延伸至終止區TR內，以覆蓋部分第一側壁間隔結構50a。硬質遮罩層60可用來保護閘極132以及第一側壁間隔結構50a，以免在後續的熱氧化製程中，閘極132與第一側壁間隔結構50a的表面被完全氧化。在一實施例中，構成硬質遮罩層60的材料可以是氮化矽層。
請繼續參照圖2。在步驟S107中，執行一第二熱氧化製程，以在所述終端溝槽底部形成底部氧化層，及擴大摻雜區的範圍而形成一第一摻雜區，其中底部氧化層的厚度由中間朝兩端的方向遞減。
請參照圖3G，詳細而言，在執行第二熱氧化製程時，原本形成在終端溝槽120的底表面S3上，且未被第一側壁間隔結構50a與第二側壁間隔結構50b覆蓋的部分介電層40的厚度會在熱氧化製程中持續增加，而被第一側壁間隔結構50a與第二側壁間隔結構50b覆蓋的部分介電層40的厚度大致上不會有太大變化。因此，底部氧化層122c的厚度是由中間朝兩端的方向遞減。
更進一步而言，靠近第一側壁面S1與靠近第二側壁面S2的底部氧化層122c具有第一厚度t1，而位於終端溝槽120中央的底部氧化層122c具有第二厚度t2，其中第一厚度t1會小於第二厚度t2。另外，底部氧化層122c的下表面122s為一曲面，如圖1B所示。
另外，對於第一側壁間隔結構50a而言，沒有被硬質遮罩層60覆蓋的部分表面，也就是靠近終端溝槽120底部的表面會在第二熱氧化製程中被氧化，從而形成如圖1C所示的第一間隙壁123。相似地， 在第二熱氧化製程中，未被硬質遮罩層60覆蓋的第二側壁間隔結構50b的表面會被氧化，以形成如圖1D所示的第二間隙壁124。另外，在終端平台125上的介電層40的厚度也會在第二熱氧化製程中增加。
此外，在執行第二熱氧化製程時，摻雜區121’內的雜質會在磊晶層110內朝基板100的方向擴散，最後形成一第一摻雜區121。由於第一摻雜區121與磊晶層110具有相反的導電型，因此會在磊晶層110內形成PN接面，從而產生空乏區，以改變二極體元件1的電場分布，提高二極體元件的反向崩潰電壓。請繼續參照圖2，在步驟S108中，移除硬質遮罩層以及位於平台頂面上的部分介電層。請配合參照圖3H，移除硬質遮罩層60以及位於平台頂面上的部分介電層40之後，於溝槽130內形成閘極介電層131，並在終端溝槽120內形成終端絕緣層122，其中終端絕緣層122包括位於終端溝槽120的第一側壁面S1及第二側壁面S2上的側壁氧化層122a、122b，以及位於終端溝槽120底部的底部氧化層122c。在一實施例中，底部氧化層122c靠近第一側壁面S1的第一厚度t1約介於20nm至500nm之間，而底部氧化層122c在中間部分的第二厚度t2可介於350nm至2000nm之間。
接著，請配合參照圖3I，本發明實施例的二極體元件的製造方法可更包括執行一第二摻雜步驟，以在平台141頂部形成一第二摻雜區140，其中第二摻雜區與磊晶層具有相反的導電型。詳細而言，可通過離子佈植製程對平台141頂部區域進行摻雜，之後再通過一熱驅入(drive in)製程，使摻雜的雜質擴散而形成第二摻雜區140。前述的熱驅入(drive in)製程是在氮氣下升溫至800℃以上，維持30至60分鐘，以促使雜質擴散。在其他實施例中，第二摻雜步驟可以被省略。第二摻雜區140的摻雜劑量(Dose)大約介於1012至1014cm-2。
請再參照圖2，在步驟S109中，形成一金屬層於主動區，其中金屬層電性連接溝槽內的閘極，並接觸平台的頂面，以形成蕭特基接觸。請參照圖3J，金屬層142形成於主動區AR，並通過與閘極132的頂面接觸，以建立電性連結。詳細而言，金屬層142與閘極132是形成 歐姆接觸(ohmic contact)。
另外，金屬層142接觸平台141的底面，形成蕭特基接觸。構成金屬層142的材料可以選自由鈦、鉑、鎢、鎳、鉻、鉬、錫及其金屬矽化物所組成的群組其中之一種。
在一實施例中，是先毯覆式地將金屬材料層形成於磊晶層110的整個表面上，再通過蝕刻方式，去除位於終止區TR內的金屬材料層，以形成覆蓋於主動區AR的金屬層142。在另一實施例中，在將金屬材料層形成於磊晶層110的整個表面之後，執行矽化製程(silicidation process)，以使金屬材料層與平台141反應而形成金屬矽化物。之後，再以選擇性蝕刻手段，去除未反應的金屬材料層。
接著，請參照圖3K，本發明實施例的二極體元件的製造方法更包括形成第一接觸墊15於金屬層142上，並且第一接觸墊15電性連接於金屬層142，以及形成一第二接觸墊16於基板100的背面。
形成第一接觸墊15與第二接觸墊16的方式可採用已知的任何技術手段，例如沉積、微影及蝕刻步驟，本發明並不限制。第一接觸墊15與與底部氧化層122c的重疊長度L至少大於終端溝槽寬度W1的1/5。
須說明的是，由於在第一間隙壁123中，第一半導體層123a只有局部被第一絕緣層123b所覆蓋，因此第一接觸墊15也會電性連接第一間隙壁123中的第一半導體層123a。據此，當施加反向偏壓時，由於第一接觸墊15與第一半導體層123a電性連接，可舒緩位於終端溝槽120邊角(corner)的電場強度，而有助於提高反向崩潰電壓，並提高元件可靠度(relibility)。
綜上所述，本發明所提供的二極體元件及其製造方法，通過在終端溝槽下方的磊晶層中形成一具有和磊晶層的導電型相反的摻雜區，可改變電場分布，從而提高蕭特基二極體的反向崩潰電壓，並降低反向漏電流。由於反向漏電流降低，在蕭特基二極體結構中，金屬層可以選擇具有更低導通電阻的材料。除此之外，終端絕緣層是通過兩階 段的熱氧化製程形成，因此較為緻密，且具有較佳的品質。
雖然本發明之實施例已揭露如上，然本發明並不受限於上述實施例，任何所屬技術領域中具有通常知識者，在不脫離本發明所揭露之範圍內，當可作些許之更動與調整，因此本發明之保護範圍應當以後附之申請專利範圍所界定者為準。
1‧‧‧二極體元件
100‧‧‧基板
100a‧‧‧上表面
100b‧‧‧背面
AR‧‧‧主動區
TR‧‧‧終止區
110‧‧‧磊晶層
12‧‧‧終端結構
120‧‧‧終端溝槽
121‧‧‧第一摻雜區
122‧‧‧終端絕緣層
123‧‧‧第一間隙壁
124‧‧‧第二間隙壁
125‧‧‧終端平台
13‧‧‧溝槽式閘極結構
130‧‧‧溝槽
131‧‧‧閘極介電層
132‧‧‧閘極
14‧‧‧蕭特基二極體結構
141‧‧‧平台
142‧‧‧金屬層
140‧‧‧第二摻雜區
15‧‧‧第一接觸墊
16‧‧‧第二接觸墊

Claims (19)

  1. 一種二極體元件，包括：一基板；一磊晶層，設置於所述基板上，其中所述磊晶層定義一主動區及一鄰近所述主動區的終止區；一溝槽式閘極結構，位於所述主動區；一蕭特基二極體結構，位於所述主動區；以及一終端結構，位於所述終止區，其中所述終端結構包括：一終端溝槽，形成於所述磊晶層中，其中所述終端溝槽的內壁面包括一靠近所述主動區的第一側壁面及一與所述第一側壁面相對並遠離所述主動區的第二側壁面；一終端絕緣層，順形地覆蓋於所述終端溝槽的內壁面；一第一間隙壁，位於所述終端溝槽內，並疊設於所述終端絕緣層上，其中所述第一間隙壁緊靠所述第一側壁面；一第二間隙壁，位於所述終端溝槽內，並疊設於所述終端絕緣層上，其中所述第二間隙壁緊靠所述第二側壁面；及一第一摻雜區，位於所述終端溝槽下方的磊晶層內，其中所述第一摻雜區與所述磊晶層具有相反的導電型。
  2. 如請求項1所述的二極體元件，其中所述終端絕緣層具有一位於所述終端溝槽底部的一底部氧化層，其中靠近所述第一側壁面或所述第二側壁面的所述底部氧化層的厚度小於位於終端溝槽的中 央的底部氧化層的厚度。
  3. 如請求項1所述的二極體元件，其中所述終端絕緣層具有一位於所述終端溝槽底部的一底部氧化層，其中所述底部氧化層的厚度由中間朝兩端的方向漸減。
  4. 如請求項1所述的二極體元件，其中所述終端絕緣層具有一位於所述終端溝槽底部的一底部氧化層，其中所述底部氧化層的下表面為曲面。
  5. 如請求項2、3或4所述的二極體元件，其中所述第一接觸墊與所述底部氧化層的重疊長度至少大於所述終端溝槽寬度的1/5。
  6. 如請求項1所述的二極體元件，其中所述第一間隙壁包括一第一半導體層及形成於所述第一半導體層表面的一第一絕緣層，其中所述第一絕緣層位於所述第一半導體層的部分表面。
  7. 如請求項1所述的二極體元件，其中所述第二間隙壁包括一第二半導體層及形成於所述第二半導體層表面的一第二絕緣層，其中所述第二氧化層完全覆蓋所述第二半導體層的表面。
  8. 如請求項1所述的二極體元件，其中所述溝槽式閘極結構包括：至少一溝槽，其中所述溝槽形成於所述磊晶層中；一閘極介電層，順形地形成於所述溝槽的內壁面；以及一導電層，填滿所述溝槽，並通過所述閘極介電層與所述磊晶層電性絕緣。
  9. 如請求項8所述的二極體元件，其中所述溝槽的寬度小於所述終端溝槽的寬度，且所述溝槽的深度小於所述中端溝槽的深度。
  10. 如請求項8所述的二極體元件，其中所述蕭特基二極體結構包括：一平台，所述平台由形成於所述磊晶層內的所述溝槽所定義； 一第二摻雜區，形成於所述平台的頂部區域，其中所述第二摻雜區與所述磊晶層具有相反的導電型；以及一金屬層，形成於所述磊晶層上，其中所述金屬層電性連接於所述導電層，並接觸所述平台的頂面，以形成蕭特基接觸。
  11. 如請求項10所述的二極體元件，其中所述金屬層選自由鈦、鉑、鎢、鎳、鉻、鉬、錫及其金屬矽化物所組成的群組其中之一種。
  12. 如請求項1所述的二極體元件，更包括；一第一接觸墊，形成於所述蕭特基二極體結構與所述溝槽式閘極結構上，其中所述第一接觸墊由所述主動區延伸至所述終止區，並覆蓋於所述第一間隙壁與部分所述終端絕緣層；一第二接觸墊，設置於所述基板的背面。
  13. 一種二極體元件的製造方法，包括：提供一基板；形成一磊晶層於所述基板上，其中所述磊晶層定義一主動區以及一位於所述主動區外圍的終止區；執行一蝕刻步驟，以在所述磊晶層中形成一位於所述主動區的溝槽及一位於所述終止區的終端溝槽，其中所述終端溝槽的寬度大於所述溝槽的寬度，且所述溝槽於所述主動區中定義出至少一平台，其中所述終端溝槽的內壁面包括一底表面、一第一側壁面及一與所述第一側壁面相對的第二側壁面；執行一第一摻雜步驟於所述磊晶層，以在所述終端溝槽下方的所述磊晶層中形成一摻雜區，其中所述摻雜區與所述磊晶層具有相反的導電型；執行一第一熱氧化製程，以形成一介電層，以覆蓋所述溝槽的內壁面，所述平台的頂面以及所述終端溝槽的內壁面；形成一閘極於溝槽內，並在終端溝槽的第一側壁面與第二側 壁面上分別形成一第一側壁間隔結構及一第二側壁間隔結構；形成一硬質遮罩層覆蓋所述主動區，以及部分第一側壁間隔結構；執行一第二熱氧化製程，以在所述終端溝槽底部形成一底部氧化層，並擴大摻雜區的範圍而形成一第一摻雜區，其中所述底部氧化層的厚度由中間朝兩端的方向遞減；移除所述硬質遮罩層以及位於所述平台頂面上的部分所述介電層，以分別於所述溝槽與所述終端溝槽中形成一閘極介電層及一終端絕緣層；以及形成一金屬層於所述主動區，其中所述金屬層電性連接所述閘極，並接觸所述平台的頂面，以形成蕭特基接觸。
  14. 如請求項13所述的二極體元件的製造方法，更包括：在執行所述蝕刻步驟之前，形成一遮罩圖案層於所述磊晶層上；在執行所述蝕刻步驟之後，形成一氧化層，以填滿所述溝槽，並覆蓋所述第一側壁面與所述第二側壁面，其中所述氧化層暴露所述終端溝槽的所述底表面；在執行所述第一摻雜步驟時，通過所述氧化層及所述遮罩圖案層，對鄰近所述底表面的磊晶層進行摻雜，以形成所述摻雜區；以及在形成所述介電層之前，移除所述氧化層及所述遮罩圖案層。
  15. 如請求項13所述的二極體元件的製造方法，其中在執行所述第二熱氧化製程之後，所述部分第一側壁間隔結構與部分第二側壁間隔結構的表面被氧化，而分別形成一第一間隙壁與一第二間隙壁。
  16. 如請求項13所述的二極體元件的製造方法，其中所述金屬層選自由鈦、鉑、鎢、鎳、鉻、鉬、錫及其金屬矽化物所組成的群組其中之一種。
  17. 如請求項13所述的二極體元件的製造方法，更包括：形成一第一接觸墊於所述金屬層上，並且所述第一接觸墊電性連接於所述金屬層；以及形成一第二接觸墊於所述基板的背面。
  18. 如請求項17所述的二極體元件的製造方法，其中所述第一接觸墊由所述主動區延伸至所述終止區，並覆蓋於所述第一間隙壁與部分所述底部氧化層。
  19. 如請求項13所述的二極體元件的製造方法，更包括：執行一第二摻雜步驟，以在所述平台頂部形成一第二摻雜區，其中所述第二摻雜區與所述磊晶層具有相反的導電型。
TW104138486A 2015-11-20 2015-11-20 二極體元件及其製造方法 TWI576920B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW104138486A TWI576920B (zh) 2015-11-20 2015-11-20 二極體元件及其製造方法
US15/090,966 US9859447B2 (en) 2015-11-20 2016-04-05 Diode device and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW104138486A TWI576920B (zh) 2015-11-20 2015-11-20 二極體元件及其製造方法

Publications (2)

Publication Number Publication Date
TWI576920B TWI576920B (zh) 2017-04-01
TW201719760A true TW201719760A (zh) 2017-06-01

Family

ID=58721104

Family Applications (1)

Application Number Title Priority Date Filing Date
TW104138486A TWI576920B (zh) 2015-11-20 2015-11-20 二極體元件及其製造方法

Country Status (2)

Country Link
US (1) US9859447B2 (zh)
TW (1) TWI576920B (zh)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111092113B (zh) * 2018-10-24 2023-06-02 力士科技股份有限公司 金氧半场效应晶体管的终端区结构及其制造方法
US11894468B2 (en) * 2018-11-06 2024-02-06 Cornell University High voltage gallium oxide (Ga2O3) trench MOS barrier schottky and methods of fabricating same
TWI726260B (zh) * 2018-11-21 2021-05-01 全宇昕科技股份有限公司 二極體製造方法
CN112786679B (zh) * 2019-11-08 2023-04-14 株洲中车时代电气股份有限公司 碳化硅mosfet器件的元胞结构及碳化硅mosfet器件
CN111969053A (zh) * 2020-08-27 2020-11-20 电子科技大学 低导通压降二极管器件及制备方法
CN113066871A (zh) * 2021-03-25 2021-07-02 电子科技大学 具有变k介质槽复合终端的氧化镓结势垒肖特基二极管
CN113517356B (zh) * 2021-05-21 2023-08-04 浙江芯科半导体有限公司 基于台阶状P型CBN与SiC混合结构的4H-SiC二极管及制备方法
CN115547828B (zh) * 2022-11-07 2023-03-10 瑞森半导体科技(湖南)有限公司 一种肖特基二极管及其制备方法
CN116072704B (zh) * 2023-01-30 2023-07-21 合肥晶合集成电路股份有限公司 肖特基二极管及其形成方法

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW456049B (en) * 2000-09-05 2001-09-21 Ind Tech Res Inst Trench-type metal oxide semiconductor stop structure
US6740951B2 (en) * 2001-05-22 2004-05-25 General Semiconductor, Inc. Two-mask trench schottky diode
TW587338B (en) * 2003-05-06 2004-05-11 Mosel Vitelic Inc Stop structure of trench type DMOS device and its formation method
US7973381B2 (en) * 2003-09-08 2011-07-05 International Rectifier Corporation Thick field oxide termination for trench schottky device
US7202525B2 (en) * 2004-03-01 2007-04-10 International Rectifier Corporation Trench MOSFET with trench tip implants
US7045857B2 (en) * 2004-03-26 2006-05-16 Siliconix Incorporated Termination for trench MIS device having implanted drain-drift region
US8362547B2 (en) * 2005-02-11 2013-01-29 Alpha & Omega Semiconductor Limited MOS device with Schottky barrier controlling layer
US7491633B2 (en) * 2006-06-16 2009-02-17 Chip Integration Tech. Co., Ltd. High switching speed two mask schottky diode with high field breakdown
US7633120B2 (en) * 2006-08-08 2009-12-15 Alph & Omega Semiconductor, Ltd. Inverted-trench grounded-source field effect transistor (FET) structure using highly conductive substrates
US8686493B2 (en) * 2007-10-04 2014-04-01 Fairchild Semiconductor Corporation High density FET with integrated Schottky
CN101465375B (zh) * 2007-12-21 2011-04-13 万国半导体股份有限公司 具有肖特基势垒控制层的mos器件
US8853770B2 (en) * 2010-03-16 2014-10-07 Vishay General Semiconductor Llc Trench MOS device with improved termination structure for high voltage applications
US9252239B2 (en) * 2014-05-31 2016-02-02 Alpha And Omega Semiconductor Incorporated Semiconductor power devices manufactured with self-aligned processes and more reliable electrical contacts
US8933506B2 (en) * 2011-01-31 2015-01-13 Alpha And Omega Semiconductor Incorporated Diode structures with controlled injection efficiency for fast switching
US20130168765A1 (en) * 2012-01-04 2013-07-04 Vishay General Semiconductor Llc Trench dmos device with improved termination structure for high voltage applications
TWI480951B (zh) * 2012-03-21 2015-04-11 Pfc Device Corp 用於半導體元件之寬溝渠終端結構
US8753935B1 (en) * 2012-12-21 2014-06-17 Alpha And Omega Semiconductor Incorporated High frequency switching MOSFETs with low output capacitance using a depletable P-shield
US9496382B2 (en) * 2013-11-21 2016-11-15 Chengdu Monolithic Power Systems Co., Ltd. Field effect transistor, termination structure and associated method for manufacturing

Also Published As

Publication number Publication date
US9859447B2 (en) 2018-01-02
TWI576920B (zh) 2017-04-01
US20170148927A1 (en) 2017-05-25

Similar Documents

Publication Publication Date Title
TWI576920B (zh) 二極體元件及其製造方法
US9245963B2 (en) Insulated gate semiconductor device structure
US10269953B2 (en) Semiconductor device having a trench gate
TWI528458B (zh) 半導體元件及其製備方法
JP2018019045A (ja) 炭化珪素半導体装置および炭化珪素半導体装置の製造方法
US9859449B2 (en) Method of forming trench semiconductor device having multiple trench depths
KR101955055B1 (ko) 전력용 반도체 소자 및 그 소자의 제조 방법
TW201314918A (zh) 帶有整合肖特基能障二極體的溝槽mosfet器件
US10847660B2 (en) Trench semiconductor device having multiple active trench depths and method
TWI697965B (zh) 橫向擴散金屬氧化物半導體（ｌｄｍｏｓ）電晶體及其製造方法
KR20180090928A (ko) 전력 반도체 소자 및 그 제조 방법
US10797182B2 (en) Trench semiconductor device having shaped gate dielectric and gate electrode structures and method
TW202215548A (zh) Ｌｄｍｏｓ電晶體及其製造方法
JP2020107703A (ja) 炭化珪素半導体装置および炭化珪素半導体装置の製造方法
TWI517393B (zh) 半導體裝置及其製作方法
CN105576014A (zh) 肖特基二极管及其制造方法
TW201523892A (zh) 溝渠式金氧半p-n接面二極體結構
CN216435912U (zh) 肖特基势垒器件
CN106816478B (zh) 二极管元件及其制造方法
TWI655772B (zh) 半導體元件
KR101502306B1 (ko) 반도체 정류 소자 및 그의 제조 방법
CN117253903A (zh) 半导体功率器件的终端保护结构及其制造方法
CN116864394A (zh) Sgt mos器件的终端保护环结构的制造方法
CN111180511A (zh) 一种绝缘闸双极晶体管与整流器之整合结构的制造方法
TW201926626A (zh) 溝槽金氧半導體元件

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees