TW201705454A - 半導體裝置及其製造方法 - Google Patents

半導體裝置及其製造方法 Download PDF

Info

Publication number
TW201705454A
TW201705454A TW105100989A TW105100989A TW201705454A TW 201705454 A TW201705454 A TW 201705454A TW 105100989 A TW105100989 A TW 105100989A TW 105100989 A TW105100989 A TW 105100989A TW 201705454 A TW201705454 A TW 201705454A
Authority
TW
Taiwan
Prior art keywords
wiring
region
wirings
connection
axis direction
Prior art date
Application number
TW105100989A
Other languages
English (en)
Inventor
Hiroaki Sekikawa
Original Assignee
Renesas Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Electronics Corp filed Critical Renesas Electronics Corp
Publication of TW201705454A publication Critical patent/TW201705454A/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14603—Special geometry or disposition of pixel-elements, address-lines or gate-electrodes
    • H01L27/14607—Geometry of the photosensitive area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H01L27/14612—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1462—Coatings
    • H01L27/14621—Colour filter arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1462—Coatings
    • H01L27/14623—Optical shielding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14625—Optical elements or arrangements associated with the device
    • H01L27/14627—Microlenses
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14636—Interconnect structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14687—Wafer level processing
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/79—Arrangements of circuitry being divided between different or multiple substrates, chips or circuit boards, e.g. stacked image sensors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Electromagnetism (AREA)
  • Signal Processing (AREA)
  • Multimedia (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

本發明之半導體裝置包含：複數條配線(WR11)，其等係於半導體基板之上方相互形成於同層；及複數條配線(WR12)，其等與複數條配線(WR11)各自形成於同層。複數條配線(WR11)於俯視下各自朝X軸方向延伸，且沿與X軸方向交叉之Y軸方向以間距(PT11)排列，複數條配線(WR12)於俯視下各自朝X軸方向延伸，且沿Y方向以間距(PT12)排列。複數條配線(WR11)係與複數條配線(WR12)之各者各自電性連接；間距(PT11)小於間距(PT12)。

Description

半導體裝置及其製造方法
本發明係關於一種半導體裝置及其製造方法，例如關於一種可理想地應用於包含固體攝像元件之半導體裝置及其製造方法者。
作為數位相機等所使用之固體攝像元件(以下，亦簡稱為「攝像元件」)，使用CMOS(Complementary Metal Oxide Semiconductor：互補型金屬氧化半導體)之CMOS影像感測器之開發正不斷進展。
作為具備該CMOS影像感測器之半導體裝置之攝像元件係具有形成於半導體基板之上表面之複數個像素。複數個像素俯視下係以矩陣狀排列，且分別檢測光。又，於該等複數個像素之各者，形成有檢測光並產生電荷之光電二極體等光電轉換元件。
於專利第2600250號公報(專利文獻1)中，揭示有於固體攝像裝置之複數個受光部上配設聚光部之技術。於專利第3478796號公報(專利文獻2)中，揭示有將固體攝像裝置之光電轉換區域以二維狀排列之技術。於專利第3551437號公報(專利文獻3)中，揭示有於固體攝像裝置之基板上，設置有複數個受光部、複數個彩色濾光片及複數個聚光部之技術。於專利第4419658號公報(專利文獻4)中，揭示有於固體攝像裝置設置有複數個受光部與複數個單片透鏡之技術。於專利第4004302號公報(專利文獻5)中，揭示有攝像元件之由受光元件、彩色濾光片及微透鏡構成之複數個像素配置成矩陣狀之技術。於日本專利特開2007-88851號公報(專利文獻6)中，揭示有攝像裝置具備具有受光 元件與微透鏡之攝像元件、及攝像透鏡的技術。
[先前技術文獻] [專利文獻]
[專利文獻1]日本專利第2600250號公報
[專利文獻2]日本專利第347896號公報
[專利文獻3]日本專利第3551437號公報
[專利文獻4]日本專利第4419658號公報
[專利文獻5]日本專利第4004302號公報
[專利文獻5]日本專利特開2007-88851號公報
作為此種半導體裝置之攝像元件具有形成於半導體基板之上方之遮光膜。遮光膜係以使光適當地入射至形成於複數個像素之各者之光電二極體之方式，遮蔽不需要之光。另一方面，於遮光膜中之位於各光電二極體上之部分，形成有開口部。
此處，入射至配置於複數個像素之排列之周邊側之像素的入射光係自相對於與半導體基板之上表面垂直之方向傾斜之方向入射。於此種情形時，由於入射至各像素之光之一部分並未入射至該像素所包含之光電二極體，以致產生光電二極體PD之感度降低，亦即陰影。
為防止或抑制該陰影，可考慮對形成於遮光膜之開口部以複數個像素之排列之中心側之位置為中心進行縮小之縮小處理，亦即收縮處理而使開口部偏移。然而，若僅對遮光膜之開口部進行收縮處理，因入射至各像素之光被半導體基板之上方之配線層，即與遮光膜不同層之配線層所包含之配線反射，故難以防止或抑制陰影。因此，CMOS影像感測器之感度降低，半導體裝置之性能亦下降。
其他課題與新穎之特徵可自本說明書之記述及附加圖式予以明 瞭。
根據一實施形態，半導體裝置包含複數條第1配線，其等係於半導體基板之上方相互形成於同層；及第2配線，其係與複數條第1配線各自形成於同層。複數條第1配線於俯視下各自朝第1方向延伸，且沿與第1方向交叉之第2方向以第1間距排列；複數條第2配線於俯視下各自朝第1方向延伸，且沿第2方向以第2間距排列。複數條第1配線係與複數條第2配線之各者各自電性連接；第1間距小於第2間距。
根據一實施形態，可提高半導體裝置之性能。
AR1‧‧‧區域
AR2‧‧‧區域
AW11~AW13‧‧‧區域
AW14‧‧‧間隙區域
AW21~AW23‧‧‧區域
AW24‧‧‧間隙區域
AW31~AW33‧‧‧區域
AW34‧‧‧間隙區域
AW231~AW235‧‧‧區域
AWV‧‧‧區域
BS‧‧‧基體
BW‧‧‧間隔壁
CAP‧‧‧被覆絕緣膜
CF‧‧‧彩色濾光片
CT11‧‧‧收縮中心位置(位置)
CT21‧‧‧收縮中心位置(位置)
CT12‧‧‧位置
CT22‧‧‧位置
CT31‧‧‧位置
CT32‧‧‧位置
CW1‧‧‧連接配線(連接圖案)
CW1a‧‧‧連接配線
CW2‧‧‧連接配線
CW2a‧‧‧連接配線
CW11‧‧‧延伸部
CW12‧‧‧延伸部
CW13‧‧‧連接部
DAT1‧‧‧遮罩資料
DAT1a‧‧‧遮罩資料
DAT2‧‧‧遮罩資料
DAT2a‧‧‧遮罩資料
DAT3‧‧‧遮罩資料
DAT3a‧‧‧遮罩資料
DAT11‧‧‧縮小部分遮罩資料
DAT13‧‧‧部分遮罩資料
DAT14‧‧‧間隙部分遮罩資料
DAT21‧‧‧縮小部分遮罩資料
DAT23‧‧‧部分遮罩資料
DAT31‧‧‧縮小部分遮罩資料
DAT33‧‧‧部分遮罩資料
DAT34‧‧‧間隙部分遮罩資料
DS1~DS3‧‧‧偏移量
EP11‧‧‧端部
EP12‧‧‧端部
EP21‧‧‧端部
EP22‧‧‧端部
EX11‧‧‧延伸部
EX12‧‧‧延伸部
FS‧‧‧平面
GE‧‧‧閘極電極
GI‧‧‧閘極絕緣膜
IL‧‧‧層間絕緣膜
IL1~IL3‧‧‧層間絕緣膜
IL4‧‧‧絕緣膜
ML‧‧‧微透鏡
ML1~ML3‧‧‧配線層
MSK‧‧‧曝光用遮罩
NW‧‧‧n型半導體層
OP1‧‧‧開口部
PC1‧‧‧端子部
PC2‧‧‧端子部
PD‧‧‧光電二極體
PD1‧‧‧端子部
PD2‧‧‧端子部
PD21‧‧‧凸出部
PD22‧‧‧凸出部
PT11~PT13‧‧‧間距
PT21~PT23‧‧‧間距
PTN1~PTN3‧‧‧曝光用圖案
PTV1‧‧‧間距
PTV2‧‧‧間距
PU‧‧‧像素
PW‧‧‧p型半導體層
RF1‧‧‧抗蝕劑膜
RG1‧‧‧區域
RG2‧‧‧區域
RG31~RG33‧‧‧區域
RP1~RP3‧‧‧抗蝕圖案
S0‧‧‧間隔寬度
SB‧‧‧半導體基板
SC1‧‧‧側面
SC2‧‧‧側面
SC11‧‧‧側面
SC12‧‧‧側面
SC21‧‧‧側面
SC22‧‧‧側面
SC31‧‧‧側面
SC32‧‧‧側面
SF1‧‧‧遮光膜
SF11~SF13‧‧‧遮光膜
SP1‧‧‧間隔寬度
SW‧‧‧側壁
SW11‧‧‧側面
SW12‧‧‧側面
SW21‧‧‧側面
SW22‧‧‧側面
TR2‧‧‧配線槽
TR3‧‧‧配線槽
TR11~TR13‧‧‧配線槽
TX‧‧‧傳送用電晶體
VA1‧‧‧通孔
VA2‧‧‧通孔
W0‧‧‧寬度
W00‧‧‧寬度
WC1‧‧‧寬度
WD11~WD14‧‧‧寬度
WD21‧‧‧寬度
WD22‧‧‧寬度
WR1a‧‧‧配線
WR2a‧‧‧配線
WR3‧‧‧配線
WR11‧‧‧配線(配線圖案)
WR11a‧‧‧配線
WR12‧‧‧配線(配線圖案)
WR12a‧‧‧配線
WR13‧‧‧配線(配線圖案)
WR21‧‧‧配線(配線圖案)
WR21~WR23‧‧‧配線
WR22‧‧‧配線(配線圖案)
S1~S6‧‧‧步驟
S11~S16‧‧‧步驟
圖1係表示實施形態1之半導體裝置之構成之俯視圖。
圖2係表示實施形態1之半導體裝置之構成之剖視圖。
圖3係表示實施形態1之半導體裝置之構成之剖視圖。
圖4係表示實施形態1之第1層配線層之配線佈局的俯視圖。
圖5係表示實施形態之第1層配線層之配線佈局的俯視圖。
圖6係表示實施形態1之最上層之配線層之配線佈局資料的俯視圖。
圖7係表示實施形態1之最上層之配線層之配線佈局資料的俯視圖。
圖8係表示實施形態1之最上層之配線層之配線佈局資料的俯視圖。
圖9係表示實施形態1之最上層之配線層之配線佈局資料的俯視圖。
圖10係表示實施形態1之最上層之配線層之配線佈局資料的俯視圖。
圖11係表示配線佈局之設計步驟及曝光用遮罩之製造步驟之一部分的流程圖。
圖12係表示實施形態1之第1層配線層之配線佈局資料的俯視圖。
圖13係表示實施形態1之第1層配線層之配線佈局資料的俯視圖。
圖14係表示實施形態1之第1層配線層之配線佈局資料的俯視圖。
圖15係表示實施形態1之第1層配線層之配線佈局資料的俯視圖。
圖16係表示實施形態1之第1層配線層之配線佈局資料的俯視圖。
圖17係表示實施形態1之第1層配線層之配線佈局之另一例的俯視圖。
圖18係表示實施形態1之半導體裝置之製造步驟之一部分的製造流程圖。
圖19係表示實施形態1之半導體裝置之製造步驟中之主要部分剖視圖。
圖20係表示實施形態1之半導體裝置之製造步驟中之主要部分剖視圖。
圖21係表示實施形態1之半導體裝置之製造步驟中之主要部分剖視圖。
圖22係表示實施形態1之半導體裝置之製造步驟中之主要部分剖視圖。
圖23係表示實施形態1之半導體裝置之製造步驟中之主要部分剖視圖。
圖24係表示實施形態1之半導體裝置之製造步驟中之主要部分剖視圖。
圖25係表示比較例之半導體裝置之構成之剖視圖。
圖26係表示比較例之第1層配線層之配線佈局之俯視圖。
圖27係表示實施形態1之第1變化例之第1層配線層之配線佈局之第1變化例的俯視圖。
圖28係表示實施形態1之第1變化例之第1層配線層之配線佈局之另一例的俯視圖。
圖29係表示實施形態1之第1變化例之第1層配線層之配線佈局之另一例的俯視圖。
圖30係表示實施形態1之第1變化例之第1層配線層之配線佈局之另一例的俯視圖。
圖31係表示實施形態1之第1變化例之第1層配線層之配線佈局之進而另一例的俯視圖。
圖32係表示實施形態1之第2變化例之第1層配線層之配線佈局的俯視圖。
圖33係表示實施形態1之第2變化例之第1層配線層之配線佈局之另一例的俯視圖。
圖34係表示實施形態1之第3變化例之第1層配線層之配線佈局的俯視圖。
圖35係表示實施形態1之第3變化例之第1層配線層之配線佈局之另一例的俯視圖。
圖36係表示實施形態1之第3變化例之第1層配線層之配線佈局之另一例的俯視圖。
圖37係表示實施形態1之第4變化例之第1層配線層之配線佈局的俯視圖。
圖38係表示實施形態1之第4變化例之第1層配線層之配線佈局之另一例的俯視圖。
圖39係表示實施形態2之第2層配線層之配線佈局的俯視圖。
圖40係表示實施形態2之第2層配線層之配線佈局的俯視圖。
圖41係表示實施形態2之第2層配線層之配線佈局資料的俯視圖。
圖42係表示實施形態2之第2層配線層之配線佈局資料的俯視圖。
圖43係表示實施形態2之第2層配線層之配線佈局資料的俯視圖。
圖44係表示實施形態2之第2層配線層之配線佈局資料的俯視圖。
圖45係表示實施形態2之第2層配線層之配線佈局資料的俯視圖。
圖46係將實施形態2之第2層配線層之配線佈局資料與第1層配線層之配線佈局資料顯示之俯視圖。
圖47係表示實施形態2之第1變化例之第2層配線層之配線佈局的 俯視圖。
圖48係表示實施形態2之第1變化例之第2層配線層之配線佈局的俯視圖。
圖49係將實施形態2之第1變化例之第2層配線層之配線佈局資料與第1層配線層之配線佈局資料顯示之俯視圖。
圖50係表示實施形態2之第1變化例之第2層配線層之配線佈局之另一例的俯視圖。
圖51係表示實施形態2之第1變化例之第2層配線層之配線佈局之另一例的俯視圖。
圖52係將實施形態2之第2變化例之第1層配線層之配線佈局資料與第2層配線層之配線佈局資料顯示之俯視圖。
圖53係表示實施形態2之第2變化例之第1層配線層之配線佈局的俯視圖。
圖54係表示實施形態2之第2變化例之第1層配線層之配線佈局的俯視圖。
圖55係表示實施形態2之第2變化例之第1層配線層之配線佈局之另一例的俯視圖。
圖56係表示實施形態2之第2變化例之第1層配線層之配線佈局之另一例的俯視圖。
圖57係表示實施形態2之第2變化例之第1層配線層之配線佈局之另一例的俯視圖。
圖58係表示實施形態2之第2變化例之第1層配線層之配線佈局之另一例的俯視圖。
圖59係表示實施形態2之第3變化例之第2層配線層之配線佈局的俯視圖。
圖60係表示實施形態2之第3變化例之第2層配線層之配線佈局的 俯視圖。
圖61係表示實施形態2之第3變化例之第2層配線層之配線佈局之另一例的俯視圖。
圖62係表示實施形態2之第4變化例之第2層配線層之配線佈局的俯視圖。
圖63係表示實施形態2之第4變化例之第2層配線層之配線佈局的俯視圖。
於以下之實施形態中，為了方便起見，於必要時分割成複數個部分或實施形態進行說明，但除了特別明示之情形以外，其等並非相互無關係者，而存在一者為另一者之一部分或全部之變化例、詳細、補充說明等之關係。
又，於以下之實施形態中，於提及要素之數量等(包含個數、數值、量、範圍等)之情形時，除特別明示之情形及原理上明確限定為特定之數量之情形等以外，則並不限定於該特定之數量，亦可為特定之數量以上或以下。
進而，於以下之實施形態中，關於其構成要素(亦包含要素步驟等)，除特別明示之情形及認為原理上明確為必須之情形等以外，當然並非一定為必須。同樣地，於以下之實施形態中，於提及構成要素等之形狀、位置關係等時，除特別明示之情形及認為原理上明確並非如此之情形等以外，包含實質上與該形狀等近似或類似者等。該情況對於上述數值及範圍亦同樣。
以下，基於圖式詳細地說明具代表性之實施形態。再者，於用以說明實施形態之所有圖式中，對具有相同功能之構件標註相同符號，並省略其之重複說明。又，於以下之實施形態中，除特別必要時以外，原則上不重複進行同一或相同之部分的說明。
進而，實施形態中所使用之圖式中，存在雖為剖視圖但為易於觀圖而省略掉陰影線之情形。再者，亦存在雖為俯視圖但為易於觀圖而加上陰影線之情形。
又，於剖視圖及俯視圖中，各部位之大小並非與實際尺寸對應者，而有為使圖式容易理解，而相對較大地顯示特定部位之情形。再者，即使於俯視圖與剖視圖對應之情形中，亦存在變更各部位之大小而顯示之情形。
(實施形態1)
以下，一面參照圖式，一面對作為本實施形態1之半導體裝置之攝像元件之構造及製造步驟詳細地進行說明。於本實施形態1中，對作為半導體裝置之攝像元件具備CMOS影像感測器之例進行說明。
<半導體裝置之構成>
首先，說明作為實施形態1之半導體裝置之攝像元件的構成。
圖1係表示實施形態1之半導體裝置之構成的俯視圖。圖2及圖3係表示實施形態1之半導體裝置之構成的剖視圖。圖2係沿圖1之A-A線之剖視圖，圖3係沿圖1之B-B線之剖視圖。
如圖1~圖3所示，本實施形態1之半導體裝置例如包含由單晶矽(Si)等構成之半導體基板SB。半導體基板SB具有作為半導體基板SB之主面之上表面之區域即區域AR1；及作為半導體基板SB之主面之上表面之區域，且較區域AR1更靠半導體基板SB之周邊側之區域即區域AR2。
本實施形態1之半導體裝置係於區域AR1包含形成於半導體基板SB之上表面之複數個像素PU。亦即，區域AR1係形成有複數個像素PU之像素區域。
將於作為半導體基板SB之主面之上表面內相互交叉，較佳為正交之2個方向設為X軸方向及Y軸方向。又，將垂直於作為半導體基板 SB之主面之上表面之方向設為Z軸方向。此時，複數個像素PU俯視下係沿X軸方向及Y軸方向排列成矩陣狀。
再者，於本說明書中，所謂俯視下，係指以垂直於作為半導體基板SB之主面之上表面之方向，即Z軸方向觀察時之情形。
雖省略圖示，但作為本實施形態1之半導體裝置之攝像元件係於區域AR2包含形成於半導體基板SB之上表面之周邊電路。亦即，區域AR2係形成有周邊電路之周邊電路區域。周邊電路具有形成於半導體基板SB之上表面且例如使用於複數個像素PU之轉換之複數個電晶體、及形成於該等複數個電晶體上之配線層等。
複數個像素PU之各者具有光電二極體PD、傳送用電晶體TX及放大用電晶體(未圖示)等。又，複數個像素PU之各者具有彩色濾光片CF及微透鏡ML。進而，半導體裝置包含遮光膜SF1。遮光膜SF1係以使光適當地入射至複數個像素PU之各者所包含之光電二極體PD之方式，遮蔽不需要之光。另一方面，於遮光膜SF1中之位於各光電二極體PD上之部分，形成有開口部OP1。彩色濾光片CF係以使所期望之波長之光入射至光電二極體PD之方式，僅透過該波長之光。微透鏡ML係以使光適當地入射至光電二極體PD之方式使光聚光。
光電二極體PD係接收入射光並將其轉換為電荷之光電轉換元件。傳送用電晶體TX係用於傳送藉由光電二極體PD轉換入射光而產生之電荷的電晶體。光電二極體PD係於區域AR1形成於半導體基板SB之上表面。
於區域AR1中，於半導體基板SB之上表面側，例如形成有被導入硼(B)等p型雜質之p型半導體層PW。另一方面，於區域AR1中，於p型半導體層PW之上層部，例如形成有被導入磷(P)或砷(As)等n型雜質之n型半導體層NW。因此，於區域AR1中，p型半導體層PW形成於n型半導體層NW之正下方。p型半導體層PW及n型半導體層NW形成pn 接合，構成光電二極體PD。亦即，於區域AR1中，於半導體基板SB之上表面，形成有複數個光電二極體PD。
於半導體基板SB之上表面，例如介隔包含氧化矽(SiO2)膜之閘極絕緣膜GI而例如形成有包含多晶矽膜之閘極電極GE。於閘極電極GE之側面，例如形成有包含氧化矽膜之側壁SW。閘極電極GE係傳送用電晶體TX之閘極電極。另一方面，構成光電二極體PD之n型半導體層NW兼作傳送用電晶體TX之源極區域。
再者，於圖2及圖3中，省略傳送用電晶體TX之汲極區域之圖示。又，雖光電二極體PD係藉由傳送用電晶體TX而連接於放大光電二極體PD所輸出之信號之放大用電晶體等電晶體，但此處僅圖示傳送用電晶體TX，而省略元件分離區域等之圖示。
於區域AR1及區域AR2中，以覆蓋光電二極體PD及傳送用電晶體TX之方式，於半導體基板SB之上表面上，例如形成有包含氧化矽膜之層間絕緣膜IL。又，層間絕緣膜IL之上表面係藉由CMP(Chemical Mechanical Polishing：化學機械研磨)法等被平坦化。
再者，亦可於光電二極體PD之上表面、閘極電極GE之上表面及形成於閘極電極GE之側面之側壁SW之表面，形成例如包含氮化矽膜之被覆絕緣膜CAP。於此種情形時，層間絕緣膜IL係介隔被覆絕緣膜CAP形成於光電二極體PD上及傳送用電晶體TX上。
又，亦可於形成層間絕緣膜IL後，形成複數個貫通層間絕緣膜IL且到達至半導體基板SB之接觸插塞(省略圖示)。於該情形時，藉由CMP法等將接觸插塞之上表面及層間絕緣膜IL之上表面平坦化。
於層間絕緣膜IL上，例如形成有包含氧化矽(SiO2)膜之層間絕緣膜IL1。
於層間絕緣膜IL1，形成有貫通層間絕緣膜IL1之複數個配線槽。藉由於複數個配線槽之各者之內部例如填入銅(Cu)膜，於複數個配線 槽之各者之內部形成有配線WR11。配線WR11係藉由上述接觸插塞與形成於半導體基板SB之上表面之光電二極體PD或傳送用電晶體TX等半導體元件電性連接。
再者，層間絕緣膜IL1及配線WR11構成第1層配線層ML1。
配線WR11配置於相鄰之2個像素PU之間。藉此，於光入射至複數個像素PU之各者所包含之光電二極體PD時，可防止或抑制入射光因配線WR11而被遮蔽。再者，配線WR11及層間絕緣膜IL1之各者之上表面亦可藉由CMP法等被平坦化。
於層間絕緣膜IL1及配線WR11上，例如形成有包含摻碳氧化矽(SiOC)膜等之層間絕緣膜IL2。
於層間絕緣膜IL2之上表面，形成有複數個配線槽，又，於該等配線槽之底面，形成有貫通層間絕緣膜IL2之複數個通孔(省略圖示)。藉由於複數個配線槽及複數個通孔之各者之內部例如填入銅(Cu)膜，而於複數個配線槽之各者之內部形成配線WR21，於複數個通孔之各者之內部形成有通孔(省略圖示)。配線WR21係藉由上述通孔與配線WR11電性連接。
再者，層間絕緣膜IL2、配線WR21及上述通孔(省略圖示)構成第2層配線層ML2。
配線WR21配置於相鄰之2個像素PU之間。藉此，於光入射至複數個像素PU之各者所包含之光電二極體PD時，可防止或抑制入射光因配線WR21而被遮蔽。再者，配線WR21及層間絕緣膜IL2之各者之上表面係藉由CMP法等被平坦化。
於層間絕緣膜IL2及配線WR21上，例如形成有包含摻碳氧化矽(SiOC)膜等之層間絕緣膜IL3。
於層間絕緣膜IL3之上表面，形成有複數個配線槽。藉由對複數個配線槽之各者之內部例如填入銅(Cu)膜，而於複數個配線槽之各者 之內部形成遮光膜SF1。
再者，於區域AR2中，於配線槽TR3之內部，與遮光膜同層地形成有配線WR3。又，層間絕緣膜IL3、遮光膜SF1及配線WR3構成第3層之配線層ML3。
遮光膜SF1配置於相鄰之2個像素PU之間。藉此，於光入射至複數個像素PU之各者所包含之光電二極體PD時，可防止或抑制入射光因遮光膜SF1而被遮蔽。再者，遮光膜SF1及層間絕緣膜IL3之各者之上表面係藉由CMP法等被平坦化。
再者，如圖1所示，遮光膜SF1係於區域AR1一體地形成。因此，於遮光膜SF1中，複數個開口部OP1沿X軸方向及Y軸方向形成為矩陣狀，於複數個開口部OP1之各者形成有像素PU。
如此，本實施形態1之半導體裝置係於區域AR1及AR2具有形成於半導體基板SB之上表面之上方之複數層配線層ML1、ML2及ML3。又，配線WR11包含於較最上層之配線層ML3更下層之配線層ML1，配線WR21包含於較最上層之配線層ML3更下層之配線層ML2。
再者，遮光膜SF1可包含於較最上層之配線層更下層之配線層，配線WR11或配線WR21可包含於較遮光膜更上層之配線層。
於層間絕緣膜IL3、遮光膜SF1及配線WR3上，例如形成有包含氮化矽膜之絕緣膜IL4。
於相鄰之2個像素PU之間，於絕緣膜IL4上，例如形成有包含氧化矽膜之間隔壁BW。
於相鄰之間隔壁BW彼此之間，形成有彩色濾光片CF。彩色濾光片CF係使例如紅色(R)、綠色(G)或藍色(B)等特定顏色之光透過，而不使其他顏色之光透過之膜。
本實施形態1之半導體裝置即攝像元件係由各像素PU所包含之光電二極體PD接收自半導體基板SB之主面側，亦即上表面側照射至各 像素PU之光作為入射光並將其轉換為電荷，藉由讀取經轉換後之電荷作為信號資訊而獲得圖像資訊資料等者。
於彩色濾光片CF上，形成有具有作為上表面之凸曲面之微透鏡ML。微透鏡ML係其之上表面彎曲之凸透鏡，包含使光透過之膜。微透鏡ML係使自半導體基板SB之主面側，亦即上表面側照射至各像素PU之光聚光於光電二極體PD。
如圖3所示，於本實施形態1中，俯視下，與各像素PU中之複數個像素PU之排列之中心側之部分相鄰之配線WR11之相對於該像素PU所包含之光電二極體PD之相對位置係越為複數個像素PU之排列之周邊側，則越朝複數個像素PU之排列之中心側偏移。又，俯視下，與各像素PU中之複數個像素PU之排列之中心側之部分相鄰之配線WR21之相對於該像素PU所包含之光電二極體PD之相對位置係越為複數個像素PU之排列之周邊側，則越朝複數個像素PU之排列之中心側偏移。進而，俯視下，各像素PU所包含之開口部OP1之相對於該像素PU所包含之光電二極體PD之相對位置係越為複數個像素PU之排列之周邊側，則越朝複數個像素PU之排列之中心側偏移。又，相對於同一個像素PU，以配線WR11之偏移量DS1、配線WR21之偏移量DS2、開口部OP1之偏移量DS3之順序增大。
<配線佈局>
其次，對配線層之配線佈局進行說明。以下，雖例示第1層配線層ML1之配線佈局而進行說明，但即使對於例如第2層等除第1層以外之層的配線層之配線佈局亦同樣。
圖4及圖5係表示實施形態1之第1層配線層之配線佈局的俯視圖。圖5係圖4之區域RG1之放大俯視圖。
如圖4及圖5所示，第1層配線層ML1具有複數條配線WR11與複數條配線WR12。複數條配線WR11係於作為半導體基板SB(參照圖3)之 主面之上表面之區域AW11，相互同層地形成於第1層配線層ML1。複數條配線WR12係於作為半導體基板SB(參照圖3)之主面之上表面之區域AW12，與複數條配線WR11各自形成於同層。區域AW12係俯視下配置於X軸方向之區域AW11之一側的區域。又，雖圖4中省略圖示，但於區域AW11，形成複數個像素PU(參照圖1)，於區域AW12，形成有周邊電路。
複數條配線WR11於區域AW11中，於俯視下各自朝X軸方向延伸且沿Y軸方向以間距PT11排列。複數條配線WR12於區域AW12中，於俯視下各自朝X軸方向延伸且沿Y軸方向以間距PT12排列。
於圖4及圖5所示之示例中，第1層配線層ML1具有複數條連接配線CW1。亦即，複數條連接配線CW1係與複數條配線WR11各自形成於同層。複數條配線WR11係藉由複數條連接配線CW1之各者而與複數條配線WR12各自連接。藉由此種配置，複數條配線WR11與複數條配線WR12之各者各自電性連接。
複數條配線WR12連接於周邊電路所包含之例如電晶體等。因此，複數條配線WR11係藉由複數條配線WR12之各者而與周邊電路各自連接。
如圖4及圖5所示，間距PT11小於間距PT12。藉由此種配置，可使形成有像素PU(參照圖1)之區域AW11之相鄰之2條配線WR11之間的間隔短於形成有周邊電路之區域AW12之相鄰之2條配線WR12之間的間隔。
如圖5所示，較佳為，各配線WR11之區域AW12側之端部EP11之Y軸方向上之寬度WD11窄於複數條配線WR12中之與該各配線WR11連接之配線WR12之，區域AW11側之端部EP12之Y軸方向上之寬度WD12。
如使用後述之圖12~圖16所說明般，自區域AW12至區域 AW13，切出具有分別朝X軸方向延伸且沿Y軸方向排列之配線之遮罩資料DAT1中之，配置於區域AW13之部分。接著，於對所切出之部分以所切出之部分內之位置(以下，亦稱為「收縮中心位置」)CT11為中心進行縮小處理後，再次貼附至起初之遮罩資料DAT1。藉此，可容易地製作具有複數條配線WR11與複數條配線WR12之遮罩資料DAT1a。
又，於此種情形時，複數條配線WR11中之任意之配線WR11俯視下較複數條配線WR12中之與該任意之配線WR11連接之配線WR12偏移配置於Y軸方向上之收縮中心位置CT11側。又，複數條配線WR11中之配置於複數條配線WR11之排列之Y軸方向上之負側的端部之配線WR11俯視下較複數條配線WR12中之與該配線WR11連接之配線WR12偏移配置於Y軸方向之正側。
再者，於各配線WR11之寬度WD11相互相等，且各配線WR12之寬度WD12相互相等之情形時，各配線WR11之寬度WD11亦可窄於各配線WR12之寬度WD12。
如圖5所示，複數條連接配線CW1之各連接配線CW1之Y軸方向上之寬度WC1寬於複數條配線WR11中之與該各連接配線CW1連接之配線WR11之區域AW12側之端部EP11之，Y軸方向上之寬度WD11。又，各連接配線CW1之Y軸方向上之寬度WC1係複數條配線WR12中之與該各連接配線CW1連接之配線WR12之區域AW11側之端部EP12之，Y軸方向上之寬度WD12以上。
藉此，即使存在將具有相互不同之Y軸方向之寬度的配線WR11與配線WR12沿Y軸方向偏移配置之情形時，仍可使配線WR11之端部EP11之X軸方向上之區域AW12側之側面全體與連接配線CW1連接。又，可使配線WR12之端部EP12之X軸方向上之區域AW11側之側面全體與連接配線CW1連接。
如圖5所示，複數條連接配線CW1中之連接配線CW1a係與複數條配線WR11中之配線WR11a連接，且與複數條配線WR12中之配線WR12a連接者。將連接配線CW1a之Y軸方向上之收縮中心位置CT11側之側面設為側面SC1，將連接配線CW1a之與Y軸方向上之收縮中心位置CT11側為相反側之側面設為側面SC2。又，將配線WR11a之端部EP11之Y軸方向之收縮中心位置CT11側之側面設為側面SW11，將配線WR11a之端部EP11之與Y軸方向上之收縮中心位置CT11側為相反側之側面設為側面SW12。進而，將配線WR12a之端部EP12之Y軸方向上之收縮中心位置CT11側之側面設為側面SW21，將配線WR12a之端部EP12之與Y軸方向上之收縮中心位置CT11側為相反側之側面設為側面SW22。
此時，較佳為，側面SC1與側面SW11形成同一面，側面SC2與側面SW22形成同一面。藉此，可使配線WR11a之端部EP11之X軸方向上之區域AW12側之側面全體與連接配線CW1a連接，可使配線WR12a之端部EP12之X軸方向上之區域AW11側之側面全體與連接配線CW1a連接，且可將連接配線CW1a之寬度WC1設為最窄。
<配線佈局之設計方法>
其次，包含曝光用遮罩之製造方法在內，說明配線層之配線佈局之設計方法。以下，首先，於說明最上層之配線層之配線佈局之設計方法後，說明較最上層更下層之配線層之配線佈局之設計方法。再者，除配線層以外之各層之佈局，例如晶片佈局亦可同樣地予以設計。
圖6~圖10係表示實施形態1之最上層之配線層之配線佈局資料的俯視圖。
首先，製作晶片佈局資料。於該步驟中，製作用於製作作為半導體裝置之攝像元件之各製造步驟中所使用之遮罩資料之晶片佈局資 料作為GDS2串資料等。
其次，如圖6所示，製作遮罩資料。利用遮罩尺寸效應或光學鄰近效應(Optical Proximity Effect)，於形成於作為曝光用遮罩之中間掩模之表面之曝光用圖案與形成於半導體基板上之抗蝕劑圖案之間產生形狀差。因此，為修正上述形狀差，對各層之佈局資料進行稱為所謂OPC處理之修正處理等，製作作為各層之圖案資料之遮罩資料。此時，對於最上層之配線層ML3如圖6所示般製作作為圖案資料之遮罩資料DAT3。
遮罩資料DTA3具有平面FS之一部分區域即區域AR1、及平面FS之一部分區域即區域AR2。區域AR1係複數個像素PU例如沿X軸方向及Y軸方向排列成矩陣狀之區域，亦即像素區域。區域AR2係形成周邊電路之區域，亦即周邊電路區域。
如圖6所示，於遮罩資料DAT3中，於區域AR1中配置有遮光膜SF1，於區域AR2中配置有配線WR3。又，於遮光膜SF1中之供形成像素PU之部分，亦即光入射之部分，以使光入射至像素PU所包含之光電二極體PD(參照圖2)之方式，於每個像素PU配置有開口部OP1。
其次，如圖7所示，切出部分遮罩資料。於該步驟中，切出最上層之配線層ML3之遮罩資料DAT3中之包含配置於區域AW33之部分之作為圖案資料的部分遮罩資料DAT33。此處，區域AW33係區域AR1中之包含供形成複數個像素PU之區域的區域。又，將區域AR1及區域AR2中之除區域AW33以外之區域設為區域AW32。
將遮光膜SF1中之配置於區域AW33之部分設為遮光膜SF11，再者，將遮光膜SF1中之配置於區域AW32之部分設為遮光膜SF12。
其次，如圖8所示，進行收縮處理。於該步驟中，對所切出之部分遮罩資料DAT33，以部分遮罩資料DAT33內之位置CT31為中心，進行以固定倍率縮小之縮小處理，亦即收縮處理。藉此，製作具有形成 有分別縮小後之複數個開口部OP1之遮光膜SF11之，作為圖案資料之縮小部分遮罩資料DAT31。
其次，如圖9所示，貼附縮小部分遮罩資料。於該步驟中，以縮小部分遮罩資料DAT31內之位置CT31與區域AW33之中心側之位置CT32(參照圖7)成為相同座標之方式，將縮小部分遮罩資料DAT31貼附至平面FS之區域AW33內之區域，即自區域AW32偏離之區域AW31。此時，區域AW31與區域AW32之間之區域係尚未被製作遮罩資料之間隙區域AW34。
其次，如圖10所示，製作間隙部分遮罩資料。於該步驟中，於間隙區域AW34，形成作為圖案資料之間隙部分遮罩資料DAT34，以間隙部分遮罩資料DAT34填入間隙區域AW34。藉此，製作具有縮小部分遮罩資料DAT31、間隙部分遮罩資料DAT34及遮罩資料DAT3之作為圖案資料之遮罩資料DAT3a。
因遮罩資料DAT3a係最上層之配線層ML3之配線佈局資料，故間隙部分遮罩資料DAT34包含配置於間隙區域AW34整面之遮光膜SF13。藉此，配置包含遮光膜SF11、SF12及SF13之遮光膜SF1。
其次，包含曝光用遮罩之製造方法在內，說明較最上層更下層之配線層之配線佈局之設計方法。
圖11係表示配線佈局之設計步驟及曝光用遮罩之製造步驟之一部分的流程圖。圖12~圖16係表示實施形態1之第1層配線層之配線佈局資料之俯視圖。
再者，以下雖例示第1層配線層ML1之設計方法進行說明，但例如亦可對第2層配線層ML2等除第1層以外之配線層之設計方法予以應用。又，以下，省略與上述最上層之配線層ML3之設計方法共通之部分的說明。
首先，於製作晶片佈局資料後，如圖12所示，製作遮罩資料(圖 11之步驟S1)。於該步驟S1中，對第1層配線層ML1之佈局資料，進行稱為所謂OPC處理之修正處理等，準備作為第1層配線層ML1之圖案資料之遮罩資料DAT1。遮罩資料DAT1具有平面FS之一部分區域即區域AR1、及平面FS之一部分區域即區域AR2。雖圖12中並未圖示，但複數個像素PU(參照圖6)係配置於作為像素區域之區域AR1之一部分區域即區域AW13內。又，將區域AR1及區域AR2中之除區域AW13以外之區域設為區域AW12。
如圖12所示，於遮罩資料DAT1中，自區域AR1至區域AR2，配置有複數條配線(配線圖案)WR13。複數條配線WR13係各自朝X軸方向延伸，且沿Y軸方向以間距PT12排列。亦即，遮罩資料DAT1具有於區域AW13各自朝X軸方向衍射且沿Y方向以間距PT12排列之複數條配線(配線圖案)WR13，及於區域AW12各自朝X軸方向延伸，且沿Y軸方向以間距PT12排列之複數條配線(配線圖案)WR13。
其次，如圖13所示，切出部分遮罩資料(圖11之步驟S2)。於該步驟S2中，切出第1層配線層ML1之遮罩資料DAT1中之包含配置於區域AW13之部分之，作為圖案資料之部分遮罩資料DAT13。
將配線WR13中之配置於區域AW13之部分設為配線(配線圖案)WR11。又，將配線WR13中之配置於區域AW12之部分設為配線(配線圖案)WR12。此時，複數條配線WR11係各自朝X軸方向延伸，且沿Y軸方向以間距PT12排列。又，複數條配線WR12係各自朝X軸方向延伸，且沿Y軸方向以間距PT12排列。
其次，如圖14所示，進行收縮處理(圖11之步驟S3)。於該步驟S3中，對於所切出之部分遮罩資料DAT13，以部分遮罩資料DAT13內之位置CT11為中心，進行以固定倍率縮小之縮小處理，亦即收縮處理。藉此，製作包含分別經縮小後之複數條配線(配線圖案)WR11之作為圖案資料之縮小部分遮罩資料DAT11。複數條配線WR11係各自 朝X軸方向延伸，且沿Y軸方向以間距PT11排列。間距PT11小於間距PT12。
其次，如圖15所示，貼附縮小部分遮罩資料(圖11之步驟S4)。於該步驟S4中，以縮小部分遮罩資料DAT11內之位置CT11與區域AW13內之位置CT12(參照圖13)成為相同座標之方式，將縮小部分遮罩資料DAT11貼附至平面FS之區域AW13內之區域，且為自區域AW12偏離之區域即區域AW11。此時，區域AW11與區域AW12之間之區域係尚未被製作遮罩資料之間隙區域AW14。
其次，如圖16所示，製作間隙部分遮罩資料(圖11之步驟S5)。於該步驟S5中，於間隙區域AW14，形成作為圖案資料之間隙部分遮罩資料DAT14，以間隙部分遮罩資料DAT14填入間隙區域AW14。藉此，製作具有縮小部分遮罩資料DAT11、間隙部分遮罩資料DAT14及遮罩資料DAT1之作為圖案資料之遮罩資料DAT1a。
間隙部分遮罩資料DAT14具有複數條連接配線(配線圖案)CW1。複數條連接配線CW1使複數條配線WR11之各者與複數條配線WR12之各者各自連接。
於圖5所示之示例中，將由配線WR12a之端部EP12之X軸方向上之正側之側面與配線WR12a之端部EP12之Y軸方向上之正側之側面SW21形成之角部之座標設為(Xp1、Yp1)。又，將由配線WR12a之端部EP12之X軸方向上之正側之側面與配線WR12a之端部EP12之Y軸方向上之負側之側面SW22形成之角部之座標設為(Xp2、Yp2)。另一方面，將由配線WR11a之端部EP11之X軸方向上之負側之側面與由配線WR11a之端部EP11之Y軸方向上之正側之側面SW11形成之角部之座標設為(Xp3、Yp3)。又，將由配線WR11a之端部EP11之X軸方向上之負側之側面與配線WR11a之端部EP11之Y軸方向上之負側之側面SW12形成之角部之座標設為(Xp4、Yp4)。
此處，將考慮到第1層配線層ML1之遮罩尺寸效應或OPC處理之最小線寬設為寬度W00，將第1層配線層ML1之收縮處理之縮小倍率即收縮率設為α。此時，配線WR11係以配線WR11之寬度WD11成為由下述式(1)定義之寬度W1以上之方式配置。
W1=W00+(1-α)×｜Yp2｜ (1)
於圖5所示之示例中，建立如連接配線CW1之X軸方向上之負側及Y軸方向上之正側(圖5中左上)之角部之座標成為(Xp1、Yp3)、且連接配線CW1之X軸方向上之正側及Y軸方向上之負側(圖5中右下)之角部之座標成為(Xp4、Yp2)之矩形形狀。藉此，可容易地製作具有矩形形狀之連接配線(配線圖案)CW1。
換言之，於圖5所示之示例中，連接配線(配線圖案)CW1係藉由以相互疊加之方式使配置於區域AW11之配線(配線圖案)WR11與配置於區域AW11之配線(配線圖案)WR12各自延伸至間隙區域AW14而製作者。
此時，於Y軸方向上相鄰之2條連接配線CW1之間之Y軸方向上之間隔寬度SP1係考慮到第1層配線層ML1之遮罩尺寸效應或OPC處理之最小間隔寬度以上。
再者，可將配線WR11與配線WR12所疊加之區域之X軸方向上之長度設為短於間隙區域AW14之X軸方向上之長度，或長於間隙區域AW14之X軸方向上之長度。即使於此種情形時，亦能夠獲得與圖5所示之情形相同之效果。
其次，製作曝光用遮罩(圖11之步驟S6)。於該步驟S6中，使用遮罩資料DAT1a製造曝光用遮罩MSK。
如使用後述之圖21所說明般，曝光用遮罩MSK具有基體BS、包含形成於基體BS之表面之例如金屬膜等遮光膜之曝光用圖案PTN1、及包含形成於基體表面之例如金屬膜等遮光膜之曝光用圖案PTN2。 曝光用圖案PTN1係基於遮罩資料DAT1a之複數個配線圖案而形成，且用於形成複數條配線WR11者。又，曝光用圖案PTN2係基於遮罩資料DAT1a之複數個配線圖案而形成，且用於形成複數條配線WR12者。
於本實施形態1中，曝光用遮罩MSK具有曝光用圖案PTN3，其包含形成於基體BS之表面之例如金屬膜等遮光膜。曝光用圖案PTN3係基於遮罩資料DAT1a之複數個配線圖案形成，且用於形成複數條連接配線CW1者。
又，配線WR11及配線WR12之各者俯視下可具有矩形形狀。將此種之示例顯示於圖17。圖17係表示實施形態1之第1層配線層之配置佈局之另一例的俯視圖。
如圖17所示，配線WR11具有區域AR2側之端部EP11、及與端部EP連接且朝X軸方向延伸之延伸部EX11，端部EP11之Y軸方向上之寬度WD11可為延伸部EX11之Y軸方向上之寬度WD13以上。又，配線WR12具有區域AW11側之端部EP12、及與端部EP12連接且朝X軸方向延伸之延伸部EX12，端部EP12之Y軸方向上之寬度WD12可為延伸部EX12之Y軸方向上之寬度WD14以上。
此時，於端部EP11較端部EP12朝Y軸方向上之正側偏移之情形時，連接配線CW1之Y軸方向上之正側之側面SC1與端部EP11之Y軸方向上之正側之側面SW11形成同一面。又，連接配線CW1之Y軸方向上之負側之側面SC2與端部EP12之Y軸方向上之負側之側面SW22形成同一面。
即使圖17所示之情形時，仍可對於端部EP11、端部EP12及連接配線CW1，藉由與使用圖11~圖16所說明之設計方法相同之設計方法，與圖4所示之情形同樣地，容易地製作作為具有矩形形狀之連接配線CW1之連接圖案，能夠獲得與圖5所示之情形相同之效果。
<半導體裝置之製造方法>
其次，對本實施形態1之半導體裝置之製造方法進行說明。圖18係表示實施形態1之半導體裝置之製造步驟之一部分的製造流程圖。圖19~圖24係實施形態1之半導體裝置之製造步驟中之主要部分剖視圖。再者，圖19~圖24示出與圖3之剖視圖對應之剖面。
首先，形成光電二極體PD(圖18之步驟S11)。
於該步驟S11中，首先，如圖19所示，準備例如包含單晶矽(Si)等之半導體基板SB。
其次，如圖19所示，於供形成像素之像素區域即區域AR1(參照圖1)之各者，形成構成各像素之光電二極體PD、傳送用電晶體TX、及放大用電晶體等。
於區域AR1(參照圖1)中，於半導體基板SB之上表面側，形成例如被導入硼(B)等p型雜質之p型半導體層PW。另一方面，於區域AR1中，於p型半導體層PW之上層部，形成例如被導入磷(P)或砷(As)等n型雜質之n型半導體層NW。因此，於區域AR1中，p型半導體層PW形成於n型半導體層NW之正下方。p型半導體層PW及n型半導體層NW形成pn接合，構成光電二極體PD。亦即，於區域AR1中，於半導體基板SB之上表面，形成有複數個光電二極體PD。
於區域AR1(參照圖1)中，於半導體基板SB之上表面，例如介隔包含氧化矽膜之閘極絕緣膜GI而例如形成有包含多晶矽膜之閘極電極GE。於閘極電極GE之側面，例如形成有包含氧化矽膜之側壁SW。閘極電極GE係傳送用電晶體TX之閘極電極。另一方面，構成光電二極體PD之n型半導體層NW兼作傳送用電晶體TX之源極區域。
再者，於圖19中，省略傳送用電晶體TX之汲極區域之圖示。又，雖光電二極體PD係藉由傳送用電晶體TX而連接於放大光電二極體PD所輸出之信號之放大用電晶體等電晶體，但此處僅圖示傳送用 電晶體TX，而省略元件分離區域等之圖示。
其次，形成層間絕緣膜IL(圖18之步驟S12)。於該步驟S12中，如圖20所示，於供形成各像素PU(參照圖3)之區域中，以覆蓋光電二極體PD及傳送用電晶體TX等半導體元件之方式，於半導體基板SB之上表面上，藉由例如CVD(Chemical Vapor Deposition，化學氣相沈積)法形成例如包含氧化矽膜之層間絕緣膜IL。又，藉由CMP法等將層間絕緣膜IL之上表面平坦化。
再者，亦可於光電二極體PD之上表面、閘極電極GE之上表面及形成於閘極電極GE之側面之側壁SW之表面，形成例如包含氮化矽膜之被覆絕緣膜CAP。於此種情形時，將層間絕緣膜IL介隔被覆絕緣膜CAP形成於光電二極體PD上及傳送用電晶體TX上。
又，可於形成層間絕緣膜IL後，形成複數個貫通層間絕緣膜IL且到達至半導體基板SB之接觸孔(省略圖示)，藉由以金屬膜填入所形成之接觸孔內，形成複數個包含被填入至接觸插孔內之金屬膜之接觸插塞(省略圖示)。於該情形時，藉由CMP法等將接觸插塞之上表面及層間絕緣膜IL之上表面平坦化。
其次，如圖21及圖22所示，形成層間絕緣膜IL及配線WR11(步驟S13)。
於該步驟S13中，首先，於層間絕緣膜IL上，藉由以例如四乙氧基矽烷(Tetraethyl orthosilicate；TEOS)氣體為原料氣體之CVD法，形成包含氧化矽(SiO2)膜之層間絕緣膜IL1。
接著，使用所謂單鑲嵌法，形成被填入至層間絕緣膜IL1之上表面之配線槽TR11之配線WR11。
首先，藉由進行光微影步驟及蝕刻步驟將層間絕緣膜IL1圖案化，於供形成相鄰之2個像素之區域之間之區域，形成貫通層間絕緣膜IL1之複數個配線槽TR11。
於將該層間絕緣膜IL1圖案化之步驟中，首先，於層間絕緣膜IL1上，形成抗蝕劑膜RF1。其次，使用曝光用遮罩MSK將抗蝕劑膜RF1圖案曝光。
曝光用遮罩MSK具有基體BS、包含形成於基體BS之表面之例如金屬膜等遮光膜之曝光用圖案PTN1、及包含形成於基體BS之表面之例如金屬膜等遮光膜之曝光用圖案PTN2。曝光用圖案PTN1係用於形成複數條配線WR11(參照圖22)者，曝光用圖案PTN2係用於形成複數條配線WR12(參照圖4)者。又，曝光用遮罩MSK具有曝光用圖案PTN3，其包含形成於基體BS之表面之例如金屬膜等遮光膜。曝光用圖案PTN3係用於形成複數條連接配線CW1(參照圖4)者。
其次，藉由使經圖案曝光後之抗蝕劑膜RF1顯影，而如圖21所示般，於區域AW11(參照圖4)中，形成用於形成複數條配線WR11之抗蝕圖案RP1，於區域AW12(參照圖4)中，形成用於形成複數條配線WR12(參照圖4)之抗蝕圖案RP2。又，於間隙區域AW14(參照圖4)中，形成用於形成複數條連接配線CW1(參照圖4)之抗蝕圖案RP3。
其次，將抗蝕圖案RP1、RP2及RP3用作蝕刻用遮罩而蝕刻層間絕緣膜IL1。藉此，形成用於形成複數條配線WR11之複數個配線槽TR11、用於形成複數條配線WR12之複數個配線槽TR12、及用於形成複數條連接配線CW1之複數個配線槽TR13。於蝕刻該層間絕緣膜IL1之步驟中，例如可藉由將包含碳氟化合物(氟碳化合物)氣體之氣體作為蝕刻氣體之乾式蝕刻法，蝕刻層間絕緣膜IL1。
其後，如圖22所示，於複數個配線槽TR11、複數個配線槽TR12及複數個配線槽TR13之各者之內部，埋入例如銅(Cu)膜作為導電膜。藉此，於區域AW11(參照圖4)中，於配線槽TR11內形成配線WR11，於區域AR2(參照圖4)中，於配線槽TR12內，與配線WR11同層地形成配線WR12，於間隙區域AW14(參照圖4)中，於配線槽TR13內，與配 線WR11同層地形成連接配線CW11。配線WR11係藉由上述接觸插塞與形成於半導體基板SB之上表面之光電二極體PD或傳送用電晶體TX等半導體元件電性連接。
藉由將配線WR11形成於供形成相鄰之2個像素PU(參照圖3)之區域之間之區域，可防止或抑制光入射至複數個像素PU之各者之光電二極體PD時，入射光因配線WR11而被遮蔽。配線WR11及層間絕緣膜IL1之各者之上表面係藉由CMP法等被平坦化。
再者，配線WR11並非限定於銅配線，而亦可由鋁(Al)配線形成。於此種情形時，首先，於層間絕緣膜IL上，形成包含鋁膜之導電膜，於導電膜上，形成抗蝕劑膜。其次，藉由使用曝光用遮罩將抗蝕劑膜圖案曝光及顯影，而於區域AW11(參照圖4)中，形成用於形成複數條配線WR11之第1抗蝕圖案(未圖示)，於區域AW12(參照圖4)中，形成用於形成複數條配線WR12之第2抗蝕圖案(未圖示)。又，於間隙區域AW14(參照圖4)中，形成用於形成複數條連接配線CW1之第3抗蝕圖案(未圖示)。
其次，將第1抗蝕圖案、第2抗蝕圖案及第3抗蝕圖案用作蝕刻用遮罩而蝕刻導電膜。藉此，於區域AW11(參照圖4)中，於半導體基板SB之上方，將包含導電膜之複數條配線WR11相互形成於同層，於區域AW12(參照圖4)中，將包含導電膜之複數條配線WR12與複數條配線WR11各自形成於同層。又，於間隙區域AW14(參照圖4)中，將包含導電膜之複數條連接配線CW1與複數條配線WR11各自形成於同層。
亦即，於步驟S13中，藉由使用曝光用遮罩進行光微影步驟，於區域AW11中，於半導體基板SB之上方，形成複數條配線WR11，於區域AW12中，將複數條配線WR12與複數條配線WR11各自形成於同層。
其次，如圖23所示，形成層間絕緣膜IL2及配線WR21(步驟S14)。於該步驟S14中，首先，於層間絕緣膜IL1上及配線WR11上，藉由以例如三甲基矽烷(SiH(CH3)3)氣體與氧(O2)氣體為原料氣體之CVD法，形成包含摻碳氧化矽(SiOC)膜之層間絕緣膜IL2。
接著，使用所謂雙鑲嵌法，形成被填入至層間絕緣膜IL2之上表面之配線槽TR2之配線WR21、及於配線WR21之正下方連接配線WR21及WR11之通孔(省略圖示)。
首先，使用光微影技術及蝕刻法，將層間絕緣膜IL2圖案化。藉此，於層間絕緣膜IL2之上表面形成複數個配線槽TR2，又，於該等配線槽TR2之底面，形成貫通層間絕緣膜IL2之複數個通孔(省略圖示)。
於將該層間絕緣膜IL2圖案化之步驟中，可藉由例如將包含碳氟化合物(氟碳化合物)氣體之氣體作為蝕刻氣體之乾式蝕刻法，蝕刻層間絕緣膜IL2。
其後，藉由對複數個配線槽TR2及複數個通孔之各者之內部例如填入銅(Cu)膜，而形成各配線槽內之配線WR21與各通孔內之通孔。配線WR21係藉由上述通孔與配線WR11電性連接。
再者，層間絕緣膜IL2、配線WR21及上述通孔(省略圖示)構成第2層配線層ML2。
配線WR21形成於供形成相鄰之2個像素PU(參照圖3)之區域之間之區域。藉此，可防止或抑制光入射至複數個像素PU之各者所包含之光電二極體PD時，入射光因配線WR21而被遮蔽。再者，配線WR21及層間絕緣膜IL2之各者之上表面係藉由CMP法等被平坦化。
其次，如圖24所示，形成層間絕緣膜IL3及遮光膜SF1(步驟S15)。於該步驟S15中，首先，於層間絕緣膜IL2上及配線WR21上，藉由以例如三甲基矽烷(SiH(CH3)3)氣體及氧(O2)氣體為原料氣體之 CVD法，形成包含摻碳氧化矽(SiOC)膜之層間絕緣膜IL3。
接著，使用所謂雙鑲嵌法，形成被填入至層間絕緣膜IL3之上表面之配線槽之配線WR3、及於配線WR3之正下方連接配線WR3及WR21之通孔(省略圖示)。
首先，使用光微影技術及蝕刻法，將層間絕緣膜IL3圖案化。藉此，於層間絕緣膜IL3之上表面形成複數個配線槽TR3。於將該層間絕緣膜IL3圖案化之步驟中，可藉由例如將包含碳氟化合物(氟碳化合物)氣體之氣體作為蝕刻氣體之乾式蝕刻法，蝕刻層間絕緣膜IL3。
其後，藉由於複數個配線槽TR3之各者之內部例如埋入銅(Cu)膜，於各配線槽TR3內形成遮光膜SF1。
再者，層間絕緣膜IL3及遮光膜SF1構成最上層之配線層ML3。
遮光膜SF1形成於供形成相鄰之2個像素PU(參照圖3)之區域之間之區域。藉此，可防止或抑制光入射至複數個像素PU之各者所包含之光電二極體PD時，入射光因遮光膜SF1而被遮蔽。再者，遮光膜SF1及層間絕緣膜IL2之各者之上表面係藉由CMP法等被平坦化。
其次，如圖3所示，形成絕緣膜IL4(圖18之步驟S16)。於該步驟S16中，首先，於層間絕緣膜IL3上及遮光膜SF1上，形成例如包含氮化矽膜之絕緣膜IL4。
其次，如圖3所示，形成間隔壁BW及彩色濾光片CF(圖18之步驟S17)。
於該步驟S17中，首先，於絕緣膜IL4上，例如藉由CVD法形成包含氧化矽膜之膜，並利用光微影技術及蝕刻法將之圖案化。藉此，於供形成相鄰之2個像素PU之區域之間之區域，於絕緣膜IL4上，形成例如包含氧化矽膜之間隔壁BW。
於該步驟S17中，接著，於相鄰之間隔壁BW彼此之間，形成彩色濾光片CF。彩色濾光片CF例如包含被染色為紅色(R)、綠色(G)及 藍色(B)之各色之膜。
其次，如圖3所示，形成微透鏡ML(圖18之步驟S18)。於該步驟S18中，於彩色濾光片CF上，形成微透鏡ML。微透鏡ML係其之上表面彎曲之凸透鏡，包含使光透過之膜。微透鏡ML係使自半導體基板SB之主面側，亦即上表面側照射至各像素PU之光聚光於光電二極體PD。
例如，於間隔壁BW上及彩色濾光片CF上形成膜後，加熱所形成之膜，使之熔融，藉由使該膜之上表面之形狀成為圓形，而可形成微透鏡ML。
藉由以上，完成圖3所示之本實施形態1之半導體裝置。
<關於陰影>
其次，關於陰影，一面與比較例之半導體裝置進行比較，一面進行說明。圖25係表示比較例之半導體裝置之構成的剖視圖。圖26係表示比較例之第1層配線層之配線佈局之俯視圖。圖25係沿圖1之B-B線之剖視圖。再者，沿圖1之A-A線之剖視圖與圖2相同。
作為比較例之半導體裝置之攝像元件亦與實施形態1之半導體裝置之攝像元件同樣地具備CMOS影像感測器。
作為比較例之半導體裝置之攝像元件亦於區域AR1具有形成於半導體基板SB之上表面之複數個像素PU。複數個像素PU俯視下係沿X軸方向及Y軸方向排列成矩陣狀。複數個像素PU之各者具有光電二極體PD、傳送用電晶體TX及放大用電晶體(未圖示)等。光電二極體PD係接收入射光並將其轉換為電荷之光電轉換元件。
比較例之半導體裝置亦與實施形態1之半導體裝置同樣地，複數個像素PU之各者具有彩色濾光片CF及微透鏡ML。進而，比較例之半導體裝置係與實施形態1之半導體裝置同樣地具有遮光膜SF1。
此處，入射至複數個像素PU之各者之入射光未必自垂直於半導 體基板SB之上表面之方向入射。例如，入射至配置成矩陣狀之複數個像素PU中之配置於複數個像素PU之排列之周邊側之像素PU之入射光係自相對於垂直於半導體基板SB之上表面之方向傾斜之方向入射。於此種情形時，由於入射至各像素PU之光之一部分並未入射至該像素PU所包含之光電二極體PD，故產生光電二極體PD之感度之降低，亦即陰影。
為防止或抑制該陰影，對微透鏡ML、彩色濾光片CF及遮光膜SF1之開口部OP1，以複數個像素PU之排列之中心位置為中心進行縮小處理，亦即收縮處理，使微透鏡ML、彩色濾光片CF及開口部OP1偏移。
於比較例之半導體裝置中，對於遮光膜SF1之開口部OP1、彩色濾光片CF及微透鏡ML，與實施形態1同樣地，以供配置複數個像素PU之區域AR1內之位置為中心進行收縮處理。亦即，於比較例之半導體裝置中，對最上層之配線層ML3之遮罩資料進行收縮處理。然而，自比較例之半導體裝置而言，不同於實施形態1，並未對第1層配線層ML1及第2層配線層ML2之遮罩資料進行收縮處理。因此，如圖26所示，供配置複數個像素PU之區域AR1之配線WR11之間距係與供配置周邊電路之區域AR2之配線WR12之間距相等。
如圖25所示，於比較例之半導體裝置中，因入射至配置於複數個像素PU之排列之周邊側之像素PU之入射光被較最上層之配線層ML3更下層之第2層配線層ML2或第1層配線層ML1反射，故並未適當地入射至各像素PU所包含之光電二極體PD，而依然會產生陰影。
亦即，若僅對遮光膜SF1之開口部OP1進行收縮處理，則因入射至各像素PU之光被半導體基板SB之上方之配線層，即與遮光膜SF1為不同層之配線層所包含之配線反射，故難以防止或抑制陰影。因此，CMOS影像感測器之感度降低，以致半導體裝置之性能下降。
又，近年來，伴隨複數個像素PU之各者之微細化或高功能化，為使足夠光量之光入射至光電二極體PD，必須增加各像素PU所包含之光電二極體PD之面積，增加遮光膜SF1之開口部OP1之面積。另一方面，為將複數個像素PU之各者高功能化，第1層配線層ML1所包含之配線數目及第2層配線層ML2所包含之配線數目增加。於此種情形時，自比較例之半導體裝置而言，第1層配線層ML1及第2層配線層ML2之對入射光之陰影問題增大。
<本實施形態之主要特徵與效果>
於本實施形態1中，於製作除最上層之配線層ML3以外之配線層即第1層配線層ML1之遮罩資料時，以包含複數個像素PU之區域AW13內之任意之位置為中心進行收縮處理。因此，於除最上層之配線層ML3以外之配線層即第1層配線層ML1中，配置於區域AW13內之區域AW11之配線WR11之間距小於配置於與區域AW13為不同區域之區域AW12之配線WR12之間距。
於本實施形態1中，對第1層配線層ML1之遮罩資料以供配置複數個像素PU之區域內之位置為中心進行收縮處理。藉此，可使配線WR11之間距小於配線WR12之間距，可防止或抑制因第1層配線層ML1而產生之陰影。因此，可提高CMOS影像感測器之感度，提高半導體裝置之性能。
如使用圖11~圖16所說明般，例如於進行收縮處理前之第1層配線層ML1之遮罩資料DAT1中，第1層配線層ML1係例如由朝X軸方向延伸且沿Y軸方向排列之複數條配線WR13形成。配線WR13係自供配置複數個像素PU(參照圖3)之區域AW13延伸至供配置周邊電路之區域AW12。
於此種情形時，供切出部分遮罩資料DAT13之區域AW13之外周橫切複數條配線WR13。又，於將對部分遮罩資料DAT13進行收縮處 理而製作之縮小部分遮罩資料DAT11貼附至區域AW11後，並未對區域AW11與區域AW12之間之間隙區域AW14製作遮罩資料。因此，於製作間隙部分遮罩資料DAT14時，於區域AW11與區域AW12之間，必須考慮收縮處理前後之配線WR11之間距差而連接配線WR11與配線WR12。
又，配置於區域AW11之配線WR11係於進行製作間隙部分遮罩資料DAT14之步驟(圖11之步驟S5)後，首先與配置於區域AW12之配線WR12電性連接。因此，僅於製作晶片佈局資料時進行配線WR11是否與配線WR12連接之驗證並不充分，還必須於製作遮罩資料DAT1a後進行該驗證。
於本實施形態1中，可藉由使用配置於區域AW11之配線WR11之端部EP11之角部座標及配置於區域AW12之配線WR12之端部EP12之角部座標之運算，容易地製作間隙部分遮罩資料DAT14所包含之連接配線CW1之角部座標。因此，可將運算作為間隙部分遮罩資料DAT14所包含之連接配線CW1之圖案配置的運算處理簡略化。
又，藉由利用運算而自動製作作為連接配線CW1之圖案，可對間隙部分遮罩資料DAT14使用藉由複數種運算之比較驗證等方法，可相對簡便地驗證間隙部分遮罩資料DAT14中是否產生資料之缺失。
再者，可對除第1層配線層ML1以外之配線層進行收縮處理，亦可對p型半導體層PW、n型半導體層NW或閘極電極GE進行收縮處理。又，亦可以將待收縮處理之區域之各部分之收縮率α設為相同之值或不同之值之方式進行調整。
進而，於本實施形態1中，已對被切出之區域AW13具有矩形形狀，配線WR11與配線WR12於區域AW11之X軸方向上之負側之端部與區域AW12之間之部分之間隙區域AW14被連接之例進行說明。然而，被切出之區域AW13亦可不具有矩形形狀。或者，配線WR11與配 線WR12亦可於區域AW11之X軸方向上之正側之端部與區域AW12之間之部分之間隙區域AW14被連接。或者，配線WR11與配線WR12亦可於區域AW11之Y軸方向上之正側或負側之端部與區域AW12之間之部分之間隙區域AW14被連接。無論何種情形下，均能夠獲得與本實施形態1相同之效果。
本實施形態1之製作作為連接配線CW1之圖案之方法係使配置於區域AW11之配線WR11朝區域AW12側延長，使配置於區域AW12之配線WR12朝區域AW11側延長的方法。因此，可簡便地製作具有連接配線CW1之間隙部分遮罩資料DAT14。又，藉由於間隙區域AW14，使配線WR11所延長之部分與配線WR12所延長之部分疊加而製作作為連接配線CW1之圖案。因疊加之部分即連接配線CW1之寬度WC1大於考慮到第1層配線層ML1之遮罩尺寸效應或OPC處理而設之寬度W00，故可提高相對於曝光之加工精度之配線寬之比即曝光餘裕。
再者，於對第1層配線層ML1所包含之配線及第2層配線層ML2所包含之配線進行收縮處理之情形時，亦必須對連接第1層配線層ML1與第2層配線層ML2之間之通孔進行收縮處理。於此種情形時，通孔之寬度(直徑)因收縮處理而變窄。例如，收縮處理前，於將通孔之寬度設為0.16μm，將相對於通孔之收縮率設為0.95之情形時，於收縮處理後，通孔之寬度將縮窄至0.152μm。於此種情形時，於半導體裝置之製造步驟中之形成供形成通孔之通孔之微影步驟中，相對於加工尺寸之加工精度之餘裕減少，而例如有產生無法形成通孔等不良之虞。
另一方面，根據本實施形態1，配線WR11係藉由與配線WR11同層形成之連接配線CW1與配線WR12連接。因此，因無需對通孔進行收縮處理，故於形成通孔之微影步驟中，可確保相對於加工尺寸之加工精度之餘裕，可高形狀精度地形成通孔。
<配線佈局及其設計方法之第1變化例>
其次，對配線層之配線佈局及其設計方法之第1變化例進行說明。
圖27係表示實施形態1之第1變化例之第1層配線層之配線佈局的俯視圖。圖28~圖30係表示實施形態1之第1變化例之第1層配線層之配線佈局之另一例的俯視圖。
於本第1變化例中，區域AW11之配線WR11及區域AW12之配線WR12中之至少一者延長至間隙區域AW14為止，並與另一者連接。再者，配置於間隙區域AW14之部分為連接配線CW1。
即使於圖27~圖30之任一者之例中，仍設定為複數條連接配線CW1中之連接配線CW1a與複數條配線WR11中之配線WR11a連接，且與複數條配線WR12中之配線WR12a連接。又，配線WR11a係設定為較配線WR12a朝Y軸方向上之收縮中心位置CT11側偏移者。
於圖27所示之示例中，配線WR11之區域AW12側之端部EP11延長至與間隙區域AW14中之區域AW12相接之部分為止，延長之端部EP11與配線WR12之區域AW11側之端部EP12接觸。又，延長之部分之端部EP11相當於連接配線CW1。此時，配線WR11a之區域AW12側之端部EP11中之與Y軸方向上之收縮中心位置CT11側為相反側之部分俯視下係與配線WR12a之區域AW11側之端部EP12中之Y軸方向上之收縮中心位置CT11側之部分接觸。
於圖28所示之示例中，配線WR12之區域AW11側之端部EP12延長至與間隙區域AW14中之區域AW11相接之部分為止，延長之端部EP12與配線WR11之區域AW12側之端部EP11接觸。又，延長之部分之端部EP12相當於連接配線CW1。此時，配線WR11a之區域AW12側之端部EP11中之與Y軸方向上之收縮中心位置CT11側為相反側之部分俯視下亦與配線WR12a之區域AW11側之端部EP12中之Y軸方向上之 收縮中心位置CT11側之部分接觸。
於圖29所示之示例中，配線WR11之區域AW12側之端部EP11延長至與間隙區域AW14之中央部為止，配線WR12之區域AW11側之端部EP12延長至與間隙區域AW14中之中央部為止，延長之端部EP11與延長之端部EP12接觸。此時，由延長之部分之端部EP11與延長之部分之端部EP12形成連接配線CW1。又，配線WR11a之區域AW12側之端部EP11中之與Y軸方向上之收縮中心位置CT11側為相反側之部分俯視下係與配線WR12a之區域AW11側之端部EP12中之Y軸方向上之收縮中心位置CT11側之部分接觸。
再者，亦可如圖30所示，延長之端部EP11與延長之端部EP12於X軸方向上疊加。
於本第1變化例中，將間隔寬度SP1設為配線WR11a之端部EP11與配置於配線WR11a之Y軸方向上之收縮中心位置CT11側且跟與配線WR11a相鄰之配線WR11連接之配線WR12之端部EP12之間之，Y軸方向上之間隔寬度。此時，間隔寬度SP1係考慮到第1層配線層ML1之遮罩尺寸效應或OPC處理而設之最小間隔寬度以上。
本第1變化例除具有與實施形態1相同之效果之外，因藉由單純使配線WR11及配線WR12之至少一者延長而配置作為連接配線CW1之圖案，故與實施形態1相比，可簡便地製作作為連接配線CW1之圖案。
又，即使於本第1變化例中，仍與實施形態1同樣地，配線WR11及配線WR12之各者俯視下可具有矩形形狀。將此種之示例顯示於圖31。圖31係表示實施形態1之第1變化例之第1層配線層之配線佈局之進而另一例的俯視圖。
如圖31所示，配線WR11具有區域AW12側之端部EP11、及與端部EP11連接且朝X軸方向延伸之延伸部EX11，端部EP11之Y軸方向上 之寬度WD11可為延伸部EX11之Y軸方向上之寬度WD13以上。又，配線WR12具有區域AW11側之端部EP12、及與端部EP12連接且朝X軸方向延伸之延伸部EX12，端部EP12之Y軸方向上之寬度WD12可為延伸部EX12之Y軸方向上之寬度WD14以上。
即使於圖31所示之情形時，仍可藉由延長端部EP11及端部EP12之至少一者而連接端部EP11與端部EP12。因此，能夠獲得與圖27~圖30所示之情形相同之效果。
<配線佈局及其設計方法之第2變化例>
其次，對配線層之配線佈局及其設計方法之第2變化例進行說明。
圖32係表示實施形態1之第2變化例之第1層配線層之配線佈局的俯視圖。
如圖32所示，即使於本第2變化例中，仍設定為複數條連接配線CW1中之連接配線CW1a與複數條配線WR11中之配線WR11a連接，且與複數條配線WR12中之配線WR12a連接。又，配線WR11a係較配線WR12a朝Y軸方向上之收縮中心位置CT11側偏移者。
於本第2變化例中，連接配線CW1a之Y軸方向上之寬度WC1窄於配線WR11a之Y軸方向上之寬度及配線WR12a之Y軸方向上之寬度之任一者。
再者，於各配線WR11之Y軸方向上之寬度WD11相互相等，各配線WR12之Y軸方向上之寬度WD12相互相等，且寬度WD11窄於寬度WD12之情形時，各連接配線CW1之Y軸方向上之寬度WC1係寬度WD11以下。
於圖32所示之示例中，配線WR11之端部EP11之與Y軸方向上之收縮中心位置CT11為相反側之側面SW12俯視下較配線WR12之端部EP12之Y軸方向上之收縮中心位置CT11側之側面SW21，配置於與Y 軸方向之收縮中心位置CT11側相反之側。又，連接配線CW1a之Y軸方向上之收縮中心位置CT11側之側面SC1與端部EP12之側面SW21形成同一面，連接配線CW1a之與Y軸方向上之收縮中心位置CT11側為相反側之側面SC2與端部EP11之側面SW12形成同一面。
於圖32所示之示例中，將配線WR11a設為配置於較收縮中心位置CT11更靠Y軸方向上之負側之配線WR11。將由配線WR12a之端部ER12之X軸方向上之正側之側面與配線WR12a之端部EP12之Y軸方向上之正側之側面SW21形成之角部之座標設為(Xp1、Yp1)。將由配線WR12a之端部EP12之X軸方向上之正側之側面與配線WR12a之端部EP12之Y軸方向上之負側之側面SW22形成之角部之座標設為(Xp2、Yp2)。將由配線WR11a之端部EP11之X軸方向上之負側之側面與配線WR11a之端部EP11之Y軸方向上之正側之側面SW11形成之角部之座標設為(Xp3、Yp3)。將由配線WR11a之端部EP11之X軸方向上之負側之側面與配線WR11a之端部EP11之Y軸方向上之負側之側面SW12形成之角部之座標設為(Xp4、Yp4)。
此處，將考慮到第1層配線層ML1之遮罩尺寸效應或OPC處理而設之最小線寬設為寬度W00，將第1層配線層ML1之收縮處理之縮小倍率即收縮率設為α。此時，配線WR11係以配線WR11之寬度WD11成為由上述式(1)定義之寬度W1以上之方式配置。
於本第2變化例中，於製作間隙部分遮罩資料DAT14時，形成如連接配線CW1之左上方之座標成為(Xp1、Yp1)，且右下方之座標成為(Xp4、Yp4)之矩形形狀。此處，Yp1及Yp4係由下述式(2)及下述式(3)表示。
Yp1=Yp2+W1=Yp2+W00+(1-α)×｜Yp2｜ (2)
Yp4=α×Yp2 (3)
又，若將連接配線CW1之寬度WC1之最小值設為寬度YW，則寬度YW係由下述式(4)表示。
YW=Yp1-Yp4=Yp2+W00+(1-α)×｜Yp2｜-αYp2=W00+Yp2+｜Yp2｜-α｜Yp2｜-αYp2 (4)
此處，因Yp2為負值，故Yp2與｜Yp2｜成為相反之極性，因Yp2+｜Yp2｜及α｜Yp2｜-αYp2相互抵消，故最終寬度YW與寬度W00相等。
即使於本第2變化例中，仍可與實施形態1同樣地，簡便地進行用於製作作為連接配線CW1之圖案之運算，具有與實施形態1相同之效果。
再者，亦可與後述之實施形態2之第3變化例同樣地，於被切出之區域AW13之整個區域，考慮端部EP11自端部EP12朝Y軸方向偏移地凸出之距離之最大值而決定寬度W1之最大值W1max。並且，亦可將配置於被切出之區域AW13之配線WR11之端部EP11之寬度WD11設為所決定之寬度W1之最大值W1max以上。即使於該情形時，仍能夠獲得與本第2變化例相同之效果。
又，即使於本第2變化例中，仍與實施形態1同樣地，配線WR11及配線WR12之各者俯視下可具有矩形形狀。將此種之示例顯示於圖33。圖33係表示實施形態1之第2變化例之第1層配線層之配線佈局之另一例的俯視圖。
如圖33所示，配線WR11具有區域SW12側之端部EP11、及與端部EP11連接且朝X軸方向延伸之延伸部EX11，端部EP11之Y軸方向上之寬度WD11可為延伸部EX11之Y軸方向上之寬度WD13以上。又，配線WR12具有區域AW11側之端部EP12、及與端部EP12連接且朝X軸方向延伸之延伸部EX12；端部EP12之Y軸方向上之寬度WD12可為延伸部EX12之Y軸方向上之寬度WD14以上。
即使圖33所示之情形時，對於端部EP11、端部EP12及連接配線CW1，仍可藉由與使用圖11~圖16所說明之設計方法相同之設計方法，與圖32所示之情形同樣地，容易地製作作為具有矩形形狀之連接配線CW1之圖案，且能夠獲得與圖32所示之情形相同之效果。
<配線佈局及其設計方法之第3變化例>
其次，對配線層之配線佈局及其設計方法之第3變化例進行說明。
圖34係表示實施形態1之第3變化例之第1層配線層之配線佈局的俯視圖。圖35及圖36係表示實施形態1之第3變化例之第1層配線層之配線佈局之另一例的俯視圖。
於本第3變化例中，連接配線CW1包含延伸部CW11、延伸部CW12、及連接部CW13。延伸部CW11係與配線WR11之區域AW12側之端部EP11連續地形成，且朝X軸方向延伸。延伸部CW12係與配線WR12之區域AW11側之端部EP12連續地形成，且朝X軸方向延伸。連接部CW13係朝Y軸方向延伸，且與延伸部CW11及延伸部CW12之兩者連接。
複數條連接配線CW1中之連接配線CW1a係設定為與複數條配線WR11中之配線WR11a連接，且與複數條配線WR12中之配線WR12連接者。又，配線WR11a係設定為自配線WR12a朝Y軸方向上之收縮中心位置CT11側偏離而配置者。
連接配線CW1a之延伸部CW11之Y軸方向之收縮中心位置CT11側之側面SC11係與配線WR11a之端部EP11之Y軸方向上之收縮中心位置CT11側之側面SW11形成同一面。又，連接配線CW1a之延伸部CW11之與Y軸方向上之收縮中心位置CT11側為相反側之側面SC12係與配線WR11a之端部EP11之與Y軸方向上之收縮中心位置CT11側為相反側之側面SW12形成同一面。
連接配線CW1a之延伸部CW12之Y軸方向上之收縮中心位置CT11側之側面SC21係與配線WR12a之端部EP12之Y軸方向上之收縮中心位置CT11側之側面SW21形成同一面。又，連接配線CW1a之延伸部CW21之與Y軸方向上之收縮中心位置CT11側為相反側之側面SC22係與配線WR12a之端部EP12之與Y軸方向上之收縮中心位置CT11側為相反側之側面SW22形成同一面。
連接配線CW1a之連接部CW13之Y軸方向上之收縮中心位置CT11側之側面SC31係與連接配線CW1a之延伸部CW11之側面SC11形成同一面。又，連接配線CW1a之連接部CW13之與Y軸方向上之收縮中心位置CT11側為相反側之側面SC32係與連接配線CW1a之延伸部CW12之側面SC22形成同一面。
然而，如上所述，配線WR11a係自配線WR12a朝Y軸方向上之收縮中心位置CT11側偏離而配置。因此，配線WR11a之端部EP11之與Y軸方向上之收縮中心位置CT11側為相反側之側面SW12配置於較配線WR12a之端部EP12之Y軸方向上之收縮中心位置CT11側之側面SW21更靠Y軸方向上之收縮中心位置CT11側。又，連接配線CW1a之延伸部CW11之側面SC12配置於較連接配線CW1a之延伸部CW12之側面SC21更靠Y軸方向上之收縮中心位置CT11側。
此處，若將考慮到第1層配線層ML1之遮罩尺寸效應或OPC處理而設之最小線寬設為寬度W00，則可將連接部CW13之X軸方向上之寬度設為寬度W00。此時，藉由將配線WR11延長至間隙區域AW14為止，而製作作為延伸部CW11之圖案，藉由將配線WR12延長至間隙區域AW14為止，而製作作為延伸部CW12之圖案。又，可藉由與實施形態1相同之運算，製作作為連接延伸部CW11與延伸部CW12之連接部CW13之圖案。
即使於本第2變化例中，仍與實施形態1同樣地，於Y軸方向上相 鄰之2條連接配線CW1之間之間隔寬度SP1係考慮到第1層配線層ML1之遮罩尺寸效應或OPC處理而設之最小間隔寬度以上。
於本第3變化例中，除具有與實施形態1相同之效果之外，因藉由單純將配線WR11及配線WR12之至少一者延長而配置作為連接配線CW1之圖案，故與實施形態1相比，可簡便地製作作為連接配線CW1之圖案。
再者，如圖35所示，連接部CW13之X軸方向上之位置可並非為區域AW11與區域AW12之間之X軸方向上之中央位置。即使於此種情形時，仍具有與圖34所示之示例相同之效果。
或者，亦可如圖36所示，複數條連接配線CW1之間連接部CW13之X軸方向上之位置不同。於此種情形時，除具有與圖34所示之示例相同之效果之外，因於Y軸方向上相鄰之2條連接配線CW1之間，連接部CW13之X軸方向上之位置不同，故該2條連接配線CW1之間之間隔部係其Y軸方向上之兩側均未被連接部CW13夾持。因此，可提高相對於曝光之加工精度之配線寬之比即曝光餘裕。
<配線佈局及其設計方法之第4變化例>
其次，對配線層之配線佈局及其設計方法之第4變化例進行說明。
圖37係表示實施形態1之第4變化例之第1層配線層之配線佈局的俯視圖。圖37係表示實施形態1之第4變化例之第1層配線層之配線佈局之另一例的俯視圖。
於本第4變化例中，連接配線WR11之區域AW12側之端部EP11與配線WR12之區域AW11側之端部EP12之連接配線CW1係例如朝自X軸方向傾斜之方向以一直線狀延伸。又，於相互連接之配線WR11、連接配線CW1及配線WR12之組中，連接配線CW1之Y軸方向上之正側之側面SC1係與配線WR11之Y軸方向上之正側之側面SW11及配線 WR12之Y軸方向上之正側之側面SW21之兩者連接。又，於相互連接之配線WR11、連接配線CW1及配線WR12之組中，連接配線CW1之Y軸方向上之負側之側面SC2係與配線WR11之Y軸方向上之負側之側面SW12及配線WR12之Y軸方向上之負側之側面SW22之兩者連接。
於圖37所示之示例中，將由配線WR12之端部EP12之X軸方向上之正側之側面與配線WR12之端部EP12之Y軸方向上之正側之側面SW21形成之角部之座標設為(Xp1、Yp1)。又，將由配線WR12之端部EP12之X軸方向上之正側之側面與配線WR12之端部EP12之Y軸方向上之負側之側面SE22形成之角部之座標設為(Xp2、Yp2)。另一方面，將由配線WR11之端部EP11之X軸方向上之負側之側面與配線WR11之端部EP11之Y軸方向上之正側之側面SW11形成之角部之座標設為(Xp3、Yp3)。又，將由配線WR11之端部EP11之X軸方向上之負側之側面與配線WR11之端部EP11之Y軸方向上之負側之側面SW12形成之角部之座標設為(Xp4、Yp4)。
於本第4變化中，於製作間隙部分遮罩資料時，作為連接配線CW1之圖案，藉由運算使產生包含以由上述座標(Xp1、Yp1)、(Xp2、Yp2)、(Xp3、Yp3)、(Xp4、Yp4)表示之4點為頂點之四邊形之圖案。藉此，於本第4變化例中，不同於實施形態1，雖使用4點之座標，但可簡便地進行用於製作作為連接配線CW1之圖案的運算，且具有與實施形態1大致相同之效果。
如圖38所示，連接配線CW1可包含延伸部CW11、延伸部CW12及連接部CW13。延伸部CW11係與配線WR11之區域AW12側之端部EP11連續地形成，且朝X軸方向延伸。延伸部CW12係與配線WR12之區域AW11側之端部EP連續地形成，且朝X軸方向延伸。連接延伸部CW11之區域AW12側之端部與延伸部CW12之區域AW11側之端部之連接部CW13係例如朝自X軸方向傾斜之方向以一直線狀延伸。
此時，藉由將配線WR11延長至間隙區域AW14為止，而形成作為延伸部CW11之圖案，藉由將配線WR12延長至間隙區域AW14為止，而形成作為延伸部CW12之圖案。又，可藉由與圖37所示之相同之運算，製作作為連接部CW13之圖案。因此，藉由製作包含以4點為頂點之四邊形之圖案作為連接部CW13之點，而具有與圖37所示之示例相同之效果。
又，圖38所示之示例係除連接部CW13是否與Y軸平行之點以外，具有與於實施形態1之第3變化例中圖34所示之示例大致相同之構成者，亦具有與圖34所示之示例大致相同之效果。
(實施形態2)
於實施形態1中，如圖5所示，配置於進行收縮處理後之區域AW11之配線WR11係藉由與配線WR11同層形成之連接配線CW1，而與同層配置於除進行收縮處理後之區域AW11以外之區域AW12之配線WR12連接。另一方面，於實施形態2中，如使用後述之圖40所說明般，配置於進行收縮區域後之區域AW21之配線WR21係藉由形成於與配線WR21不同層之連接配線CW1，而與同層配置於除進行收縮處理後之區域AW21以外之區域AW22之配線WR22連接。
關於本實施形態2之半導體裝置之構成，其係與使用圖1~圖3所說明之實施形態1之半導體裝置之構成相同，而省略其之說明。又，關於本實施形態2之半導體裝置之製造方法，其係與使用圖18~圖24所說明之實施形態1之半導體裝置之製造方法相同，而省略其之說明。
<配線佈局>
其次，對配線層之配線佈局進行說明。以下，雖例示第2層配線層ML2之配線佈局進行說明，但即使對於例如對第1層等除第2層以外之層之配線層之配線佈局亦可同樣。
圖39及圖40係表示實施形態2之第2層配線層之配線佈局的俯視圖。圖40係圖39之區域RG2之放大俯視圖。
如圖39及圖40所示，第2層配線層ML2具有複數條配線WR21與複數條配線WR22。複數條配線WR21係於作為半導體基板SB(參照圖3)之主面之上表面之區域AW12，相互同層地形成於第2層配線層ML2。複數條配線WR22係於作為半導體基板SB(參照圖3)之主面之上表面之區域AW22，與複數條配線AW21各自形成於同層。區域AW22係俯視下X軸方向上之區域AW21之一側之區域。又，雖圖39中省略圖示，但於區域AW21中，形成複數個像素PU(參照圖1)，於區域AW22中，形成有周邊電路。
複數條配線WR22係於區域AW21中，於俯視下各自朝X軸方向延伸且沿Y軸方向以間距PT21排列。複數條配線WR22係於區域AW22中，於俯視下各自朝X軸方向延伸且沿Y軸方向以間距PT22排列。
第1層配線層ML1(參照圖3)具有圖40所示之複數條連接配線CW1。複數條配線WR21係藉由複數條連接配線CW1之各者而與複數條配線WR22各自連接。藉由此種配置，複數條配線WR21係與複數條配線WR22之各者各自電性連接。
複數條配線WR22連接於周邊電路所包含之例如電晶體等。因此，複數條配線WR21係藉由複數條配線WR22之各者而與周邊電路連接。
如圖39及圖40所示，間距PT21小於間距PT22。藉由此種配置，可使形成有像素PU(參照圖1)之區域AW21之相鄰之2條配線WR21之間之間隔短於形成有周邊電路之區域AW22之相鄰之2條配線WR22之間之間隔。
如圖40所示，較佳為，各配線WR21之區域AW22側之端部EP21之Y軸方向上之寬度WD21窄於複數條配線WR22中之與該各配線 WR21連接之配線WR22之區域AW21側之端部EP22之，Y軸方向上之寬度WD22。
如使用後述之圖41~圖45所說明般，切出遮罩資料DAT2中之配置於區域AW23之部分，於對所切出之部分以所切出之部分內之位置(收縮中心位置)CT21為中心進行縮小處理後，再次貼附至起初之遮罩資料DAT2。藉此，可容易地製作具有複數條配線WR21與複數條配線WR22之遮罩資料DAT2a。
又，於此種情形時，複數條配線WR21中之任意之配線WR21俯視下較複數條配線WR22中之與該任意之配線WR21連接之配線WR22，朝Y軸方向上之收縮中心位置CT21側偏移配置。又，複數條配線WR21中之配置於複數條配線WR21之排列之Y軸方向上之負側之端部之配線WR21俯視下較複數條配線WR22中之與該配線WR21連接之配線WR22，朝Y軸方向上之正側偏移配置。
再者，於各配線WR21之寬度WD21相互相等，且各配線WR22之寬度WD22相互相等之情形時，各配線WR21之寬度WD21亦可窄於各配線WR22之寬度WD22。
複數條連接配線CW1形成於與複數條配線WR21不同之層。於本實施形態2中，作為一例，複數條連接配線CW1形成於較形成有複數條配線WR21之第2層配線層ML2更下層之第1層配線層ML1。複數條連接配線CW1於俯視下各自朝X軸方向延伸，且沿Y軸方向以間距PT23排列。可使間距PT23例如與間距PT22相等。
於複數條配線WR21與複數條連接配線CW1之間之層中，相互同層地形成有複數個作為電極之通孔VA1。於複數條配線WR2與複數條連接配線CW1之間之層中，相互同層地形成有複數個作為電極之通孔VA2。複數條配線WR21係藉由複數個通孔VA1之各者而與複數條連接配線CW1之各者各自電性連接。複數條配線WR22係藉由複數個通孔 VA2之各者而與複數條連接配線CW1之各者各自電性連接。
複數個通孔VA1俯視下沿Y軸方向以間距PTV1排列，複數個通孔VA2俯視下沿Y軸方向以間距PTV2排列。間距PTV1及PTV2之任一者可與間距PT22相等。
第2層配線層ML2具有複數個端子部PD2。複數個端子部PD2之各者係於區域AW21中與複數條配線WR21各自形成於同層。各端子部PD2與各配線WR21之區域AW22側之端部EP21連接。
各端子部PD2俯視下與各連接配線CW1重合，各通孔VA1俯視下內含於與各連接配線CW1重合之部分之各端子部PD2。藉此，可使各端子部PD2藉由各通孔VA1而確實地電性連接於各連接配線CW1。
又，複數個端子部PD2中之連接於複數條配線WR21之排列之中央部所配置之配線WR21之端子部PD2之，Y軸方向上之寬度窄於複數個端子部PD2中之連接於複數條配線WR21之排列之端部所配置之配線WR21之端子部PD2之，Y軸方向上之寬度。
<配線佈局之設計方法>
其次，包含曝光用遮罩之製造方法在內，說明配線層之配線佈局之設計方法。再者，因可藉由與於實施形態1中所說明之第1層配線層ML1之配線佈局之設計方法相同之方法設計第2層配線層ML2之配線佈局，故本實施形態2之配線佈局之設計方法係以與實施形態1之配線佈局之設計方法不同之部分為中心進行說明。另，可藉由與實施形態1之最上層之配線層ML3之配線佈局之設計方法相同之方法設計本實施形態2之最上層之配線層ML3之配線佈局。又，本實施形態2之曝光用遮罩亦可與實施形態1之曝光用遮罩同樣地予以製造。
圖41~圖45係表示實施形態2之第2層配線層之配線佈局資料之俯視圖。
首先，與實施形態1同樣地，於製作晶片佈局資料後，進行與圖 11之步驟S1相同之步驟，並如圖41及圖42所示般，製作遮罩資料。於該步驟中，對第2層配線層ML2之佈局資料進行稱為所謂OPC處理之修正處理等，準備作為第2層配線層ML2之圖案資料之遮罩資料DAT2。遮罩資料DAT2具有平面FS之一部分區域即區域AR1、及平面FS之一部分區域即區域AR2。雖圖41中並未圖示，但複數個像素PU(參照圖6)係配置於作為像素區域之區域AR1之一部分區域即區域AW23內。又，將區域AR1及區域AR2中之除區域AW23以外之區域設為區域AW22。
圖41示出利用收縮處理製作圖39之俯視圖所示之配線佈局之前之配線佈局，圖42示出利用收縮處理製作圖40之俯視圖所示之配線佈局之前之配線佈局。
如圖41及圖42所示，遮罩資料DAT2中，於區域AR1中，配置有複數條配線(配線圖案)WR21。複數條配線WR21係各自朝X軸方向延伸部，且沿Y軸方向以間距PT22排列。又，於區域AR2中，配置有複數條配線(配線圖案)WR22。複數條配線WR22係各自朝X軸方向延伸，且沿Y軸方向以間距PT22排列。亦即，遮罩資料DAT2具有於區域AW23中各自朝X軸方向延伸、且沿Y方向以間距PT22排列之複數條配線(配線圖案)WR21；及於區域AW22中各自朝X軸方向延伸、且沿Y軸方向以間距PT22排列之複數條配線(配線圖案)WR22。
其次，進行與圖11之步驟S2相同之步驟，如圖43所示，切出部分遮罩資料。於該步驟中，切出第2層配線層ML2之遮罩資料DAT2中之包含配置於區域AW23之部分之作為圖案資料的部分遮罩資料DAT23。
其次，進行與圖11之步驟S3相同之步驟，如圖44所示，進行收縮處理。於該步驟中，對於所切出之部分遮罩資料DAT23，以部分遮罩資料DAT23內之位置CT21為中心，進行以固定倍率縮小之縮小處 理，亦即收縮處理。藉此，製作包含分別經縮小後之配線(配線圖案)WR21之作為圖案資料之縮小部分遮罩資料DAT21。複數條配線WR21係各自朝X軸方向延伸，且沿Y軸方向以間距PT21排列。間距PT21小於間距PT22。
如圖42所示，進行收縮處理前之端子部PD2係相對於供配置通孔VA1之區域，朝與X軸方向上之收縮中心位置CT21側為相反之側凸出距離Xmargin。又，進行收縮處理前之端子部PD2係相對於供配置通孔VA1之區域，朝與Y軸方向上之收縮中心位置CT21側為相反之側凸出距離Ymargin。
此處，將第2層配線層ML2之收縮處理之縮小倍率即收縮率設為α，將通孔VA1相對於收縮中心位置CT21之中心座標設為(Xv、Yv)。 又，將通孔VA1之X軸方向及Y軸方向上之寬度(通孔VA1具有圓形形狀時為直徑)設為寬度V1，將通孔VA1相對於第2層配線層ML2之位置之可容許之偏移量，亦即偏移量之餘裕設為餘裕△。此時，距離Xmargin及距離Ymargin係由下述式(5)及下述式(6)定義。
Xmargin=(1-α)/α×(｜Xv｜+0.5×V1+△)(5)
Ymargin=(1-α)/α×(｜Yv｜+0.5×V1+△)(6)
另一方面，將考慮到第2層配線層ML2之遮罩尺寸效應或OPC處理而設之最小線寬設為寬度W0。此時，進行收縮處理後之端子部PD2(參照圖40)之X軸方向上之長度成為(W0+αx(Xmargin+△)以上，Y軸方向上之寬度成為(W0+αx(Ymargin+△)以上。
又，將第2層配線層ML2之最小線寬設為寬度W0，將最小間隔寬度設為間隔寬度S0。此時，作為進行收縮處理前之配線WR21之圖案係將由下述式(7)定義之線寬Wshrink作為最小線寬，將由下述式(8)定 義之間隔寬度Sshrink作為最小間隔寬度而配置。
Wshrink=1/α×W0 (7)
Sshrink=1/α×S0 (8)
其次，進行與圖11之步驟S4相同之步驟，如圖45所示，貼附縮小部分遮罩資料。於該步驟中，以縮小部分遮罩資料DAT21內之位置CT21與區域AW23內之位置CT22(參照圖43)成為相同座標之方式，將縮小部分遮罩資料DAT21貼附至平面FS之區域AW23內之區域，且為自區域AW22偏離之區域即區域AW21。此時，區域AW21與區域AW22之間之區域係尚未被製作遮罩資料之間隙區域AW24。
藉此，製作具有縮小部分遮罩資料DAT21與遮罩資料DAT2之作為圖案資料之遮罩資料DAT2a。
再者，於本實施形態2中，不同於實施形態1，亦可不進行與圖11之步驟S5相同之步驟。又，間隙區域AW24中並未形成連接配線。
圖46係將實施形態2之第2層配線層之配線佈局資料與第1層配線層之配線佈局資料重疊顯示之俯視圖。於圖46所示之示例中，第1層配線層ML1包含各自朝Y軸方向延伸、且沿X軸方向排列之複數條配線WR11。
於本實施形態2中，並未對下層之配線層即第1層配線層ML1所包含之連接配線CW1、通孔VA1及VA2進行收縮處理。因此，如圖46所示，於切出第2層配線層ML2之供配置複數個像素PU之區域AW23之情形時，區域AW23大於第1層配線層ML1之被切出之區域AW13。
<本實施形態之主要特徵與效果>
於本實施形態2中，於製作除最上層之配線層ML3以外之配線層即第2層配線層ML2之遮罩資料時，以包含複數個像素PU之區域AW23內之任意之位置為中心進行收縮處理。因此，即使於本實施形 態2中，於除最上層之配線層ML3以外之配線層即第2層配線層ML2中，配置於區域AW23內之區域AW21之配線WR21之配線WR21之間距亦小於配置於與區域AW23不同之區域即區域AW22之配線WR22之間距。
如於實施形態1中使用比較例所說明般，若僅對遮光膜SF1之開口部OP1進行收縮處理，則因入射至各像素PU之光被半導體基板SB上方之配線層，即與遮光膜SF1不同層之配線層所包含之配線反射，故難以防止或抑制陰影。因此，CMOS影像感測器之感度降低，以致半導體裝置之性能下降。
另一方面，於本實施形態2中，與實施形態1同樣地，對於第2層配線層ML2之遮罩資料，以供配置複數個像素PU之區域內之位置為中心進行收縮處理。藉此，可使配線WR21之間距小於配線WR22之間距，可防止或抑制因第2層配線層ML2而產生之陰影。因此，可提高CMOS影像感測器之感度，提高半導體裝置之性能。
於本實施形態2中，被切出部分遮罩資料DAT23之區域AW23之外周並未橫切複數條配線WR21及複數條配線WR22之任一者。因此，無需於間隙區域AW24製作部分遮罩資料，於區域AW21與區域AW22之間，無需進行考慮收縮處理前後之配線WR21之間距差之運算，即可連接配線WR21與配線WR22。
又，於本實施形態2中，進行收縮處理前之端子部PD2係相對於供配置通孔VA1之區域，朝與X軸方向上之收縮中心位置CT21側為相反之側凸出距離Xmargin。又，進行收縮處理前之端子部PD2係相對於供配置通孔VA1之區域，朝與Y軸方向上之收縮中心位置CT21側為相反之側凸出距離Xmargin。因此，即使於不考慮第2層配線層ML2之遮罩尺寸效應或OPC處理之情形，即餘裕△為△=0之情形時，通孔VA1俯視下亦內含於進行收縮處理後之端子部PD2。
根據本實施形態2之配線佈局之設計方法，於製作晶片佈局資料時，只要驗證配線WR21與通孔VA1電性連接，則即使於進行收縮處理後，配線WR21仍與通孔VA1確實地電性連接。因此，於製作晶片佈局資料時，於進行配線WR21是否與通孔VA1電性連接之驗證時，於進行收縮處理後，於貼附縮小部分遮罩資料DAT21而製作遮罩資料DAT2a後，無需再進行驗證。
又，將進行收縮處理後之區域AW21內之最小線寬設為線寬Wshrink(參照上述式(7))，將進行收縮處理後之區域AW21內之最小間隔寬度設為間隔寬度Sshrink(參照上述式(8))。因此，即使進行收縮處理後，仍可將複數條配線WR21以可確保第2層配線層ML2之最小線寬與最小間隔寬度之方式配置。
再者，可對除第2層配線層ML2以外之配線層進行收縮處理，亦可對p型半導體層PW、n型半導體層NW或閘極電極GE進行收縮處理。又，對於要收縮處理之區域之各部分，可將收縮率α設為相同值，亦可調整為不同之值。
進而，於本實施形態2中，已對所要切出之區域AW23具有矩形形狀、且配線WR21與配線WR22於區域AW21之X軸方向上之負側之端部與區域AW22之間之部分之間隙區域AW24經連接之例進行說明。然而，被切出之區域AW23亦可不具有矩形形狀。或者，配線WR21與配線WR22亦可於區域AW21之X軸方向上之正側之端部與區域AW22之間之部分之間隙區域AW24被連接。或者，配線WR21與配線WR22亦可於區域AW21之Y軸方向上之正側或負側之端部與區域AW22之間之部分之間隙區域AW24相連接。無論為何種情形，均能夠獲得與本實施形態2相同之效果。
<配線佈局及其設計方法之第1變化例>
其次，對配線層之配線佈局及其設計方法之第1變化例進行說 明。於本第1變化例中，亦對複數個通孔VA1進行收縮處理。
圖47及圖48係表示實施形態2之第1變化例之第2層配線層之配線佈局的俯視圖。圖47示出進行收縮處理後之配置，圖48示出進行收縮處理前之配置。
於圖47及圖48所示之示例中，對複數個通孔VA1，以與複數條配線WR21之收縮率相等之收縮率進行收縮處理。因此，如圖47所示，可使Y軸方向上之複數個通孔VA1之排列間距PTV1與Y軸方向上之複數條配線WR21之排列間距PT21相等。此時，間距PTV1小於Y軸方向上之複數條配線WR21之排列間距PT22。再者，通孔VA2之排列間距PTV2可與Y軸方向上之複數條配線WR22之排列間距PT22相等。
又，第1層配線層ML1具有複數個端子部PC1。複數個端子部PC1係與複數條連接配線CW1各自形成於同層。各端子部PC1係與各連接配線CW1之區域AW21側之端部連接。
於本第1變化例中，將進行收縮處理前之通孔VA1之X軸方向及Y軸方向上之寬度(通孔VA1具有圓形形狀時為直徑)設為寬度V1'。此時，寬度V1'係由下述式(9)定義。
V1'=1/α×V1 (9)
如圖48所示，進行收縮處理前之端子部PC1係相對於供配置通孔VA1之區域，朝X軸方向上之收縮中心位置CT21側凸出距離Xmargin2。又，進行收縮處理前之端子部PC1係相對於供配置通孔VA1之區域，朝Y軸方向上之收縮中心位置CT21側凸出距離Ymargin2。距離Xmargin2及距離Ymargin2係由下述式(10)及下述式(11)定義。再者，將餘裕△'設為通孔VA1之相對於第2層配線層ML2之位置之可容許之偏移量，亦即偏移量之餘裕。
Xmargin2=(1-α)×(｜Xv｜-0.5×V1')+△'(10)
Ymargin2=(1-α)×(｜Yv｜-0.5×V1')+△'(11)
圖49係將實施形態2之第1變化例之第2層配線層之配線佈局資料與第1層配線層之配線佈局資料重疊顯示之俯視圖。於圖49所示之示例中，第1層配線層ML1包含各自朝Y軸方向延伸、且沿X軸方向排列之複數條配線WR11。
於本第1變化例中，通孔VA1係以與配線WR21相同之收縮率被進行收縮處理。因此，於切出被切出通孔VA1之層之供配置複數個像素PU之區域即區域AWV之情形時，區域AWV係如圖49所示，為與第2層配線層ML2之被切出之區域AW23相同之大小。
根據本第1變化例，不同於實施形態2，形成於較第2層配線層ML2更下層之通孔VA1亦以與第2層配線層ML2之收縮率相等之收縮率被進行收縮處理。然而，即使於並未考慮第2層配線層ML2之遮罩尺寸效應或OPC處理，且餘裕△'等於0之情形時，進行收縮處理後之通孔VA1俯視下亦內含於端部EP21。又，進行收縮處理前之通孔VA1之X軸方向及Y軸方向上之寬度V1'係考慮到收縮處理而設之寬度。因此，本第1變化例使設計自由度提高，具有與實施形態2相同之效果。
圖50及圖51係表示實施形態2之第1變化例之第2層配線層之配線佈局之另一例的俯視圖。圖50示出進行收縮處理後之配置，圖51示出進行收縮處理前之配置。
於圖50及圖51所示之示例中，配置有端子部PD2及端子部PC1。
於圖50所示之示例中，於將複數條配線WR21之收縮率設為收縮率αM2時，對於複數個通孔VA1以大於收縮率αM2之收縮率αV1進行收縮處理。因此，如圖50所示，可使Y軸方向上之複數個通孔VA1之 排列間距PTV1大於Y軸方向上之複數條配線WR21之排列間距PT21，且小於Y軸方向上之複數條配線WR22之排列間距PT22。可將收縮率αV1例如設為0.995，可將收縮率αM2例如設為0.99。
如圖51所示，進行收縮處理前之端子部PD2係相對於供配置通孔VA1之區域，朝與X軸方向上之收縮中心位置CT21側為相反之側凸出距離Xmargin'。又，進行收縮處理前之端子部PD2係相對於供配置通孔VA1之區域，朝與Y軸方向上之收縮中心位置CT21側為相反之側凸出距離Ymargin'。另一方面，進行收縮處理前之端子部PC1係相對於供配置通孔VA1之區域，朝X軸方向上之收縮中心位置CT21側凸出距離Xmargin2'。又，進行收縮處理前之端子部PC1係相對於供配置通孔VA1之區域，朝Y軸方向上之收縮中心位置CT21側凸出距離Ymargin2'。
藉此，圖50及圖51所示之示例亦具有與圖47及圖48所示之示例相同之效果。
<配線佈局及其設計方法之第2變化例>
其次，對配線層之配線佈局及其設計方法之第2變化例進行說明。於本第2變化例中，於像素區域側形成於下層之配線層之配線係藉由形成於較該下層之配線層更上層之配線層的連接配線，而與於周邊電路區域側配置於下層之配線層之配線電性連接。
圖52係將實施形態2之第2變化例之第1層配線層之配線佈局與第2層配線層之配線佈局資料重疊顯示之俯視圖。圖53及圖54係表示實施形態2之第2變化例之第1層配線層之配線佈局的俯視圖。圖53示出進行收縮處理後之配置，圖54示出進行收縮處理前之配置。
如圖52~圖54所示，於本第2變化例中，第1層配線層ML1包含複數條配線WR11與複數條配線WR12。複數條配線WR11係於供配置複數個像素PU之區域即區域AW11中各自朝X軸方向延伸，且沿Y軸方向 排列。複數條配線WR12係於與區域AW11不同之區域即區域AW12中，各自朝X軸方向延伸，且沿Y軸方向排列。複數條配線WR11係藉由形成於較第1層配線層ML1更上層之第2層配線層ML2之複數條連接配線CW2之各者，與複數條配線WR12之各者各自電性連接。複數條連接配線CW2係各自朝X軸方向延伸，且沿Y軸方向排列。
再者，於圖52所示之示例中，第2層配線層ML2包含各自朝Y軸方向延伸、且沿X軸方向排列之複數條配線WR21。
於本第2變化例中，如圖52所示，於切出第1層配線層ML1之供配置複數個像素PU之區域AW13之情形時，區域AW13大於第2層配線層ML2之被切出之區域AW23。
於圖53及圖54所示之示例中，對第1層配線層ML1所包含之複數條配線WR11進行收縮處理，而並未對形成於第2層配線層ML2所包含之複數條連接配線CW2及形成於複數條配線WR11與複數條連接配線CW2之間之層的通孔VA1進行收縮處理。
亦即，圖53及圖54所示之示例係第1層配線層ML1與第2層配線層ML2之關係為與圖40及圖42所示之示例之第1層配線層ML1與第2層配線層ML2之關係相反者。
於圖53及圖54所示之示例中，替代圖40及圖42所示之示例之複數條配線WR21、複數個端子部PD2及複數條配線WR22，而配置有複數條配線WR11、複數個端子部PD1及複數條配線WR12。複數條配線WR11、複數個端子部PD1及複數條配線WR12配置於第1層配線層ML1。複數條配線WR11係於區域AW11中，沿Y軸方向以間距PT11排列，複數條配線WR12係於區域AW12中，沿Y軸方向以間距PT12排列，複數條連接配線CW1係沿Y軸方向以間距PT13排列。複數個端子部PD1之各者連接於配線WR11之區域AW12側之端部EP11。端部EP11之Y軸方向上之寬度WD11窄於配線WR12之區域AW11側之端部EP12 之Y軸方向上之寬度WD12。
又，於圖53及圖54所示之示例中，替代圖40及圖42所示之示例之複數條連接配線CW1，而配置有複數條連接配線CW2。複數條連接配線CW1配置於第2層配線層ML2。複數條連接配線CW2係沿Y軸方向以間距PT13排列。複數個端子部PD1之各者係藉由複數個通孔VA1之各者而與複數條連接配線CW2之各者各自電性連接。又，複數條配線WR12之各者係藉由複數個通孔VA2之各者而與複數條連接配線CW2之各者各自電性連接。
如圖54所示，進行收縮處理前之端子部PD1係相對於供配置通孔VA1之區域，朝與X軸方向上之收縮中心位置CT11側為相反之側凸出距離Xmargin。又，進行收縮處理前之端子部PD1係相對於供配置通孔VA1之區域，朝與Y軸方向上之收縮中心位置CT11側為相反之側凸出距離Ymargin。
藉此，圖53及圖54所示之示例亦使設計自由度提高，且具有與實施形態2中圖40及圖42所示之示例相同之效果。
圖55及圖56係表示實施形態2之第2變化例之第1層配線層之配線佈局之另一例的俯視圖。圖55示出進行收縮處理後之配置，圖56示出進行收縮處理前之配置。
於圖55及圖56所示之示例中，除第1層配線層ML1所包含之複數條配線WR11外，亦對於形成於複數條配線WR11與複數條連接配線CW2之間之層之通孔VA1進行收縮處理。另一方面，並未對第2層配線層ML2所包含之複數條連接配線CW2進行收縮處理。
亦即，圖55及圖56所示之示例係第1層配線層ML1與第2層配線層ML2之關係為與圖47及圖48所示之示例之第1層配線層ML1與第2層配線層ML2之關係相反者。再者，於圖55及圖56所示之示例中，替代圖47及圖48所示之示例之複數個端子部PC1，而配置有複數個端子部 PC2。複數個端子部PC2之各者連接於連接配線CW2之區域AW11側之端部。複數個端子部PC2係藉由複數個通孔VA1之各者而與複數條配線WR11之區域AW12側之端部EP11之各者各自電性連接。
如圖56所示，進行收縮處理前之端子部PC2係相對於供配置通孔VA1之區域，朝X軸方向上之收縮中心位置CT11側凸出距離Xmargin2。又，進行收縮處理前之端子部PC2係相對於供配置通孔VA1之區域，朝Y軸方向上之收縮中心位置CT11側凸出距離Ymargin2。
藉此，圖55及圖56所示之示例亦具有與圖47及圖48所示之示例相同之效果。
圖57及圖58係表示實施形態2之第2變化例之第1層配線層之配線佈局之另一例的俯視圖。圖57示出進行收縮處理後之配置，圖58示出進行收縮處理前之配置。
於圖57及圖58所示之示例中，配置有端子部PD1及端子部PC2。亦即，圖57及圖58所示之示例係第1層配線層ML1與第2層配線層ML2之關係為與圖50及圖51所示之示例之第1層配線層ML1與第2層配線層ML2之關係相反者。
惟，於圖57所示之示例中，不同於圖50所示之示例，於將複數個通孔VA1之收縮率設為收縮率αV1時，對於複數條配線WR11，以大於收縮率αV1之收縮率αM1進行收縮處理。因此，如圖57所示，可使Y軸方向上之複數條配線WR11之排列間距PT11大於Y軸方向上之複數個通孔VA1之排列間距PTV1，且小於Y軸方向上之複數條配線WR12之排列間距PT12。可將收縮率αV1例如設為0.99，可將收縮率αM1例如設為0.995。
如圖58所示，進行收縮處理前之端子部PD1係相對於供配置通孔VA1之區域，朝X軸方向上之收縮中心位置CT11側凸出距離 Xmargin'。又，進行收縮處理前之端子部PD1係相對於供配置通孔VA1之區域，朝Y軸方向上之收縮中心位置CT11側凸出距離Ymargin'。另一方面，進行收縮處理前之端子部PC2係相對於供配置通孔VA1之區域，朝X軸方向上之收縮中心位置CT11側凸出距離Xmargin2'。又，進行收縮處理前之端子部PC2係相對於供配置通孔VA1之區域，朝Y軸方向上之收縮中心位置CT11側凸出距離Ymargin2'。
藉此，圖57及圖58所示之示例亦具有與圖50及圖51所示之示例相同之效果。
<配線佈局及其設計方法之第3變化例>
其次，對配線層之配線佈局及其設計方法之第3變化例進行說明。於本第3變化例中，於像素區域側形成於下層之配線層之配線係藉由形成於該下層之配線層之連接配線，而與於周邊電路區域側配置於上層之配線層之配線電性連接。又，於本第3變化例中，可將複數個端子部PD2之各者之形狀設為相互相同之形狀。
圖59及圖60係表示實施形態2之第3變化例之第2層配線層之配線佈局的俯視圖。圖59示出進行收縮處理後之配置，圖60示出進行收縮處理前之配置。再者，圖59及圖60係圖39之區域RG31、RG32及RG33之放大俯視圖。亦即，圖59及圖60係關於配線WR21、配線WR22及連接配線CW1之各者，示出配置於Y軸方向上之排列之正側之端部之配線、配置於Y軸方向上之排列之中央之配線、及配置於Y軸方向上之排列之負側之端部之配線。
於實施形態2之圖40及圖42所示之示例中，進行收縮處理前之端子部PD2係相對於供配置通孔VA1之區域，朝與X軸方向上之收縮中心位置CT21側為相反之側凸出距離Xmargin。又，進行收縮處理前之端子部PD2係相對於供配置通孔VA1之區域，朝與Y軸方向上之收縮 中心位置CT21側為相反之側凸出距離Ymargin。又，因於分別連接於複數條配線WR21之各者之複數個端子部PD2之間，距離Xmargin及距離Ymargin相互不同，故複數個端子部PD2之間，複數個端子部PD2之各者之形狀相互不同。
另一方面，於本第3變化例中，如圖59所示，複數個端子部PD2之間，複數個端子部PD2之各者之形狀相互相同。
如圖59所示，即使於本第3變化例中，複數個端子部PD2仍與複數條配線WR21之各者各自電性連接，且藉由複數個通孔VA1之各者而與複數條連接配線CW1之各者各自電性連接。又，於相互電性連接之配線WR21、端子部PD2、通孔VA1及連接配線CW1之組中，端子部PD2包含較配線WR21更朝Y軸方向上之正側凸出之凸出部PD21、及較配線WR21更朝Y軸方向上之負側凸出之凸出部PD2。於相互電性連接之配線WR21、端子部PD2、通孔VA1及連接配線CW1之組中，端子部PD2俯視下與連接配線CW1重合，通孔VA1俯視下內含於與連接配線CW1重合之部分之端子部PD2。
如圖60所示，於進行收縮處理之前，將配置於Y軸方向上之複數個通孔VA1之排列之正側之端部之通孔VA1之相對於收縮中心位置CT21之中心座標設為(Xv、Yvu)。又，將配置於Y軸方向上之複數個通孔VA1之排列之負側之端部之通孔VA1之相對於收縮中心位置CT21之中心座標設為(Xv、Yv1)。
於進行收縮處理之前，各端子部PD2所包含之凸出部PD21相對於供配置通孔VA1之區域，朝與X軸方向上之收縮中心位置CT21側為相反之側凸出距離Xmargin。
另一方面，於進行收縮處理之前，各端子部PD2所包含之凸出部PD21係相對於供配置通孔VA1之區域，朝Y軸方向上之正側凸出距離Ymarginu。又，於進行收縮處理之前，各端子部PD2所包含之凸出部 PD22係相對於供配置通孔VA1之區域，朝Y軸方向上之負側凸出距離YmarginI。
此處，距離Xmargin、距離Ymarginu及距離YmarginI之各者係設定為由下述式(12)~下述式(14)定義之值以上之值。
Xmargin=(1-α)/α×(｜Xv｜+0.5×V1+△)(12)
Ymarginu=(1-α)/α×(｜Yvu｜+0.5×V1+△)(13)
YmarginI=(1-α)/α×(｜YvI｜+0.5×V1+△)(14)
端子部PD2只要凸出實施形態2中使用圖40及圖42所說明之距離Xmargin及距離Ymargin即可。然而，因沿Y軸方向排列之端子部PD2之數目非常多，故於製作遮罩資料時，於一面確認與各端子部PD2對應之通孔VA1之座標，一面對每個端子部PD2設定距離Xmargin及距離Ymargin之情形時，製作遮罩資料之步驟變複雜。因此，如圖59及圖60所示，於被切出之區域AW23之整個區域中，算出各端子部PD2之餘裕之最大值，亦即端子部PD2自配置通孔VA1之區域凸出之距離之最大值，配置具有該最大值以上之餘裕且為相同形狀之端子部PD2。藉此，除實施形態2所具有之效果之外，可進而使製作遮罩資料之步驟成為與實施形態2相比更簡便者。
進而，圖61中示出自圖59及圖60所示之示例衍生之示例。圖61係表示實施形態2之第3變化例之第2層配線層之配線佈局之另一例的俯視圖。圖61示出進行收縮處理前之配置。
於圖61所示之示例中，被切出之區域AW23沿Y軸方向分割為5個區域AW231~區域AW235。又，作為區域AW231~區域AW235之各者之距離Xmargin之最大值，設定距離Xmargin1~距離Xmargin5，作為區域AW231~區域AW235之各者之距離Ymargin之最大值，設定距離 Ymargin1~距離Ymargin5。又，於區域AW231~區域AW235之各者中，配置具有Ymargin1~距離Ymargin5之各者之餘裕以上之餘裕且為相同形狀之端子部PD2。
此時，複數個端子部PD2中之連接於複數條配線WR21之排列之中央部所配置之配線WR21之端子部PD2之Y軸方向上之寬度窄於複數個端子部PD2中之連接於複數條配線WR21之排列之端部所配置之配線WR21之端子部PD2之Y軸方向上之寬度。
被切出之區域AW23例如被分割為佈局設計者可容易地處理之數目，對分割後之複數個區域之各者，算出各端子部PD2之餘裕之最大值，配置具有該最大值以上之餘裕且為相同形狀之端子部PD2。藉此，即使圖61所示之示例，亦可使製作遮罩資料之步驟成為與圖59及圖60所示之示例相比雖稍複雜，但與實施形態2相比更簡便者。
再者，雖省略圖示，但亦可對實施形態2之第1變化例及實施形態2之第2變化例應用與本第3變化例相同之變化例。
<配線佈局及其設計方法之第4變化例>
其次，對配線層之配線佈局及其設計方法之第4變化例進行說明。於本第4變化例中，除複數條配線WR21及複數個通孔VA1之外，亦對複數條連接配線CW1進行收縮處理。
圖62及圖63係表示實施形態2之第4變化例之第2層配線層之配線佈局的俯視圖。圖62示出進行收縮處理後之配置，圖63示出進行收縮處理前之配置。
於圖62所示之示例中，與圖50所示之示例同樣地，於將複數條配線WR21之收縮率設為收縮率αM2時，對於複數個通孔VA1，以大於收縮率αM2之收縮率αV1進行收縮處理。因此，如圖62所示，可使Y軸方向上之複數個通孔VA1之排列間距PTV1大於Y軸方向上之複數條配線WR21之排列間距PT21。
進而，於圖62所示之示例中，不同於圖50所示之示例，對複數條連接配線CW1，以大於收縮率αV1之收縮率αM1進行收縮處理。因此，如圖62所示，可使Y軸方向上之複數條連接配線CW1之排列間距PT23大於Y軸方向上之複數個通孔VA1之排列間距PTV1，且小於Y軸方向上之複數條配線WR22之排列間距PT22。
又，第1層配線層ML1具有複數個端子部PC1。複數個端子部PC1係與複數條連接配線CW1各自形成於同層。複數個端子部PC1之各者而與複數條連接配線CW1之各者之區域AW21側之端部連接。
即使於圖62及圖63所示之示例中，於製作遮罩資料時，仍考慮配線WR21、通孔VA1及連接配線CW1之各者之收縮率αM2、αV1及αM1設定餘裕。藉此，即使於進行收縮處理後，亦可使複數條配線WR21之各者藉由複數個通孔VA1之各者而與複數條連接配線CW1之各者電性連接，使複數條配線WR22之各者藉由複數個通孔VA2之各者而與複數條連接配線CW2之各者電性連接。因此，圖62及圖63所示之示例亦可提高設計自由度，具有與實施形態2中圖40及圖42所示之示例相同之效果。
再者，雖省略圖示，但亦可對實施形態2之第1變化例、實施形態2之第2變化例及實施形態2之第3變化例，應用與本第4變化例相同之變化例。
以上，雖已基於實施形態具體說明由本發明人完成之發明，但毋庸贅言，本發明並非限定於上述實施形態者，而可在不脫離其主旨之範圍內進行各種變更。
AR1‧‧‧區域
AR2‧‧‧區域
AW11‧‧‧區域
AW12‧‧‧區域
AW13‧‧‧區域
AW14‧‧‧間隙區域
CW1‧‧‧連接配線(配線圖案)
FS‧‧‧平面
ML1‧‧‧配線層
PT11‧‧‧間距
PT12‧‧‧間距
RG1‧‧‧區域
WR11‧‧‧配線(配線圖案)
WR12‧‧‧配線(配線圖案)
X‧‧‧X軸
Y‧‧‧Y軸
Z‧‧‧Z軸

Claims (20)

  1. 一種半導體裝置，其包含：半導體基板；複數個光電轉換元件，其等係於上述半導體基板之主面之第1區域中，形成於上述半導體基板之上述主面；複數條第1配線，其等係於上述第1區域中，於上述半導體基板之上述主面之上方，相互形成於同層；及複數條第2配線，其等係於上述半導體基板之上述主面之第2區域中，與上述複數條第1配線各自形成於同層；上述第2區域於俯視下配置於第1方向上之上述第1區域之第1側的區域；上述複數條第1配線於俯視下各自朝上述第1方向延伸，且沿與上述第1方向交叉之第2方向以第1間距排列；上述複數條第2配線於俯視下各自朝上述第1方向延伸，且沿上述第2方向以第2間距排列；上述複數條第1配線係與上述複數條第2配線之各者各自電性連接；且上述第1間距小於上述第2間距。
  2. 如請求項1之半導體裝置，其中：於上述第1區域及上述第2區域中，具有形成於上述半導體基板之上述主面之上方之複數層配線層；且上述複數層配線層中較最上層之配線層更為下層之配線層包含上述複數條第1配線與上述複數條第2配線。
  3. 如請求項1之半導體裝置，其中：上述複數條第1配線之各者之上述第2方向上之第1寬度窄於上 述複數條第2配線之各者之上述第2方向上之第2寬度。
  4. 如請求項1之半導體裝置，其包含：與上述複數條第1配線各自形成於同層之複數條連接配線；且上述複數條第1配線係經由上述複數條連接配線之各者而與上述複數條第2配線之各者各自連接。
  5. 如請求項4之半導體裝置，其中：上述複數條連接配線之各者之上述第2方向上之第3寬度，寬於上述複數條第1配線之各者之上述第2區域側之第1端部之上述第2方向上之第4寬度，且為上述複數條第2配線之各者之上述第1區域側之第2端部之上述第2方向上之第5寬度以上。
  6. 如請求項1之半導體裝置，其中：上述複數條第1配線中任意之第1配線於俯視下，較上述複數條第2配線中之與上述任意之第1配線連接之第2配線更朝上述第2方向上之第2側偏移配置。
  7. 如請求項6之半導體裝置，其中：上述任意之第1配線之上述第2區域側之第3端部中與上述第2方向上之上述第2側為相反側之部分係與連接於上述任意之第1配線之第2配線之上述第1區域側之第4端部中上述第2方向上之上述第2側之部分接觸。
  8. 如請求項5之半導體裝置，其中：上述複數條連接配線中之第1連接配線係與上述複數條第1配線中之任意之第1配線連接，且與上述複數條第2配線中之任意之第2配線連接；上述第1連接配線之上述第2方向上之第3側之第1側面、與上述任意之第1配線之上述第1端部之上述第2方向上之上述第3側之第2側面係形成同一面；且 上述第1連接配線之與上述第2方向上之上述第3側為相反側之第3側面、與上述任意之第2配線之上述第2端部之與上述第2方向上之上述第3側為相反側之第4側面係形成同一面。
  9. 如請求項8之半導體裝置，其中：上述任意之第1配線之上述第1端部之與上述第2方向上之上述第3側為相反側之第5側面於俯視下，配置於較上述任意之第2配線之上述第2端部之上述第2方向上之上述第3側之第6側面更靠上述第2方向上之上述第3側。
  10. 如請求項4之半導體裝置，其中：上述複數條連接配線中之第2連接配線係與上述複數條第1配線中之任意之第1配線連接，且與上述複數條第2配線中之任意之第2配線連接；上述任意之第1配線之上述第2區域側之第3端部之上述第2方向上之第4側之第7側面於俯視下，配置於較上述任意之第2配線之上述第1區域側之第4端部之與上述第2方向上之上述第4側為相反側之第8側面更靠上述第2方向上之上述第4側；上述第2連接配線之與上述第2方向上之上述第4側為相反側之第9側面與上述第8側面係形成同一面；且上述第2連接配線之上述第2方向上之上述第4側之第10側面與上述第7側面係形成同一面。
  11. 如請求項4之半導體裝置，其中：於相互連接之上述第1配線、上述連接配線及上述第2配線之組中，上述連接配線之上述第2方向上之第5側之第11側面係與上述第1配線之上述第2方向上之上述第5側之第12側面、及上述第2配線之上述第2方向上之上述第5側之第13側面之兩者連接；且於上述組中，上述連接配線之與上述第2方向上之上述第5側 為相反側之第14側面係與上述第1配線之與上述第2方向上之上述第5側為相反側之第15側面、及上述第2配線之與上述第2方向上之上述第5側為相反側之第16側面之兩者連接。
  12. 如請求項1之半導體裝置，其包含：各自形成於與上述複數條第1配線不同層之複數條連接配線；且上述複數條第1配線係經由上述複數條連接配線之各者而與上述複數條第2配線之各者各自電性連接。
  13. 如請求項12之半導體裝置，其中：上述複數條連接配線之各者係形成於較上述複數條第1配線更為下層。
  14. 如請求項12之半導體裝置，其包含：複數個第1電極，其等形成於上述複數條第1配線與上述複數條連接配線之間之層；及複數個第2電極，其等形成於上述複數條第2配線與上述複數條連接配線之間之層；上述複數條第1配線係經由上述複數個第1電極之各者而與上述複數條連接配線之各者各自電性連接；上述複數條第2配線係經由上述複數個第2電極之各者而與上述複數條連接配線之各者各自電性連接；上述複數個第1電極於俯視下沿上述第2方向以第3間距排列；上述複數個第2電極於俯視下沿上述第2方向以上述第2間距排列；且上述第3間距小於上述第2間距。
  15. 如請求項12之半導體裝置，其中：上述複數條連接配線之各者形成於較上述複數條第1配線更為 上層。
  16. 如請求項14之半導體裝置，其中：於上述第1區域中，包含與上述複數條第1配線各自形成於同層之複數個第1端子部；上述複數個第1端子部係與上述複數條第1配線之各者各自電性連接，且經由上述複數個第1電極之各者而與上述複數條連接配線之各者各自電性連接；於相互電性連接之上述第1配線、上述第1端子部、上述第1電極及上述連接配線之組中，上述第1端子部包含較上述第1配線更朝上述第2方向上之第6側凸出之第1凸出部、及較上述第1配線更朝與上述第2方向上之上述第6側為相反之側凸出之第2凸出部；於上述組中，上述第1端子部於俯視下與上述連接配線重合；且於上述組中，上述第1電極於俯視下內含於與上述連接配線重合之部分之上述第1端子部。
  17. 如請求項14之半導體裝置，其中：於上述第1區域中，包含與上述複數條第1配線各自形成於同層之複數個第2端子部；上述複數個第2端子部係與上述複數條第1配線之各者各自電性連接，且經由上述複數個第1電極之各者而與上述複數條連接配線之各者各自電性連接；於相互電性連接之上述第1配線、上述第2端子部、上述第1電極及上述連接配線之組中，上述第2端子部於俯視下與上述連接配線重合；於上述組中，上述第1電極於俯視下內含於與上述連接配線重 合之部分之上述第2端子部；且上述複數個第2端子部中連接於上述複數條第1配線之排列之中央部所配置之第1配線之第2端子部之上述第2方向上之第6寬度，窄於上述複數個第2端子部中連接於上述複數條第1配線之排列之端部所配置之第1配線之第2端子部之上述第2方向上之第7寬度。
  18. 如請求項12之半導體裝置，其中：上述複數條連接配線於俯視下沿上述第2方向以第4間距排列；且上述第4間距大於上述第1間距且小於上述第2間距。
  19. 一種半導體裝置，其包含：半導體基板；複數個光電轉換元件，其等係於上述半導體基板之主面之第1區域中，形成於上述半導體基板之上述主面；複數條第1配線，其等係於上述第1區域中，於上述半導體基板之上述主面之上方，相互形成於同層；及複數條第2配線，其等係於上述半導體基板之上述主面之第2區域中，與上述複數條第1配線各自形成於同層；上述第2區域係於俯視下配置於第1方向上之上述第1區域之第1側的區域；上述複數條第1配線於俯視下各自朝上述第1方向延伸，且沿與上述第1方向交叉之第2方向排列；上述複數條第2配線於俯視下各自朝上述第1方向延伸，且沿上述第2方向排列；上述複數條第1配線係與上述複數條第2配線之各者各自電性連接；且 上述複數條第1配線中配置於上述複數條第1配線之排列之上述第2方向上之第2側之端部之第1配線於俯視下，較上述複數條第2配線中之與上述第1配線連接之第2配線更朝上述第2方向上之與上述第2側為相反之側偏移配置。
  20. 一種半導體裝置之製造方法，其包含如下步驟：(a)準備半導體基板；(b)於上述半導體基板之主面之第1區域中，於上述半導體基板之上述主面形成複數個光電轉換元件；及(c)於上述第1區域中，於上述半導體基板之上述主面之上方，相互同層地形成複數條第1配線，於上述半導體基板之上述主面之第2區域中，將複數條第2配線與上述複數條第1配線各自形成於同層；上述第2區域於俯視下配置於上述第1方向上之上述第1區域之第1側的區域；上述(c)步驟包含如下步驟：(d)製造曝光用遮罩，該遮罩具有用於形成上述複數條第1配線之第1曝光用圖案、及用於形成上述複數條第2配線之第2曝光用圖案；及(e)於上述(b)步驟之後，使用上述曝光用遮罩進行光微影步驟，形成俯視下各自朝上述第1方向延伸、且沿與上述第1方向交叉之第2方向以第1間距排列之複數條第1配線，並形成俯視下各自朝上述第1方向延伸、且沿上述第2方向以小於上述第1間距之第2間距排列之複數條第2配線；上述複數條第1配線係與上述複數條第2配線之各者各自電性連接；上述(d)步驟包含如下步驟： (d1)製作第1圖案資料，該第1圖案資料具有：複數個第1圖案，其等於上述第1平面之第3區域中，各自朝上述第1平面內之第3方向延伸，且沿上述第1平面內之方向、且為與上述第3方向交叉之方向即第4方向以第3間隔排列；及複數個第2圖案，其等係於上述第1平面之區域、且為配置於上述第3方向上之上述第3區域之第1側之區域即第4區域中，各自朝上述第3方向延伸，且沿上述第4方向以上述第3間距排列；(d2)切出上述第1圖案資料中之包含配置於上述第3區域的部分之第1部分圖案資料；(d3)對所切出之上述第1部分圖案資料進行縮小處理，而製作第2部分圖案資料，該第2部分圖案資料具有分別朝上述第3方向延伸、且沿上述第4方向以小於上述第3間距之第4間距排列之複數個第3圖案；(d4)形成第2圖案資料，其係將上述第2部分圖案資料貼附至上述第1平面之上述第3區域內之區域、且為自上述第4區域隔開之區域即第5區域，具有配置於上述第5區域之上述複數個第3圖案及配置於上述第4區域之上述複數個第2圖案；及(d5)製造上述曝光用遮罩，該曝光用遮罩具有基於上述第2圖案資料之上述複數個第3圖案而形成之上述第1曝光用圖案、及基於上述第2圖案資料之上述複數個第2圖案而形成之上述第2曝光用圖案。
TW105100989A 2015-02-13 2016-01-13 半導體裝置及其製造方法 TW201705454A (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2015/053997 WO2016129109A1 (ja) 2015-02-13 2015-02-13 半導体装置およびその製造方法

Publications (1)

Publication Number Publication Date
TW201705454A true TW201705454A (zh) 2017-02-01

Family

ID=56614439

Family Applications (1)

Application Number Title Priority Date Filing Date
TW105100989A TW201705454A (zh) 2015-02-13 2016-01-13 半導體裝置及其製造方法

Country Status (6)

Country Link
US (1) US9947708B2 (zh)
JP (1) JPWO2016129109A1 (zh)
KR (1) KR20170116937A (zh)
CN (1) CN107210305A (zh)
TW (1) TW201705454A (zh)
WO (1) WO2016129109A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI792553B (zh) * 2021-01-29 2023-02-11 台灣積體電路製造股份有限公司 製造半導體元件之方法和系統

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10825858B2 (en) * 2014-09-24 2020-11-03 Sony Corporation Image pickup element, image pickup apparatus, and method of manufacturing image pickup element
JP6928746B2 (ja) * 2017-04-10 2021-09-01 ブリルニクス シンガポール プライベート リミテッド 固体撮像装置、固体撮像装置の製造方法、および電子機器
KR20200026673A (ko) * 2019-06-11 2020-03-11 엘지전자 주식회사 디스플레이 장치의 제조방법 및 디스플레이 장치 제조를 위한 기판
CN113782559B (zh) * 2021-09-14 2023-11-07 业成科技（成都）有限公司 导电模组及显示装置

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2600250B2 (ja) 1988-02-22 1997-04-16 ソニー株式会社 固体撮像装置およびビデオカメラ
JP2917434B2 (ja) * 1989-09-08 1999-07-12 セイコーエプソン株式会社 マスタースライス集積回路装置
JP3551437B2 (ja) 1992-10-29 2004-08-04 ソニー株式会社 固体撮像装置
JP2001036051A (ja) * 1999-07-23 2001-02-09 Seiko Epson Corp 半導体集積回路装置及びその設計方法
JP3478796B2 (ja) 2000-11-30 2003-12-15 キヤノン株式会社 固体撮像装置
JP2001306641A (ja) * 2000-04-27 2001-11-02 Victor Co Of Japan Ltd 半導体集積回路の自動配置配線方法
JP4004302B2 (ja) 2002-02-07 2007-11-07 富士フイルム株式会社 撮像素子
JP4221940B2 (ja) * 2002-03-13 2009-02-12 ソニー株式会社 固体撮像素子及び固体撮像装置並びに撮像システム
JP4419658B2 (ja) 2004-04-16 2010-02-24 ソニー株式会社 固体撮像装置
JP2006059847A (ja) * 2004-08-17 2006-03-02 Sony Corp 固体撮像装置
JP2006294707A (ja) * 2005-04-06 2006-10-26 Matsushita Electric Ind Co Ltd 半導体集積回路の配線方法および半導体集積回路
US7432491B2 (en) * 2005-05-06 2008-10-07 Micron Technology, Inc. Pixel with spatially varying sensor positions
JP2007088851A (ja) 2005-09-22 2007-04-05 Mitsubishi Electric Corp 撮像装置
JP4193874B2 (ja) * 2006-05-25 2008-12-10 ソニー株式会社 固体撮像装置とその製造方法、及びカメラモジュール
US7537951B2 (en) * 2006-11-15 2009-05-26 International Business Machines Corporation Image sensor including spatially different active and dark pixel interconnect patterns
JP2010098095A (ja) * 2008-10-16 2010-04-30 Sony Corp 半導体装置及び半導体装置の製造方法
JP5025746B2 (ja) * 2010-03-19 2012-09-12 株式会社東芝 固体撮像装置
US9153490B2 (en) * 2011-07-19 2015-10-06 Sony Corporation Solid-state imaging device, manufacturing method of solid-state imaging device, manufacturing method of semiconductor device, semiconductor device, and electronic device
JP6555890B2 (ja) * 2015-01-23 2019-08-07 キヤノン株式会社 撮像装置、撮像システム、および撮像装置の駆動方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI792553B (zh) * 2021-01-29 2023-02-11 台灣積體電路製造股份有限公司 製造半導體元件之方法和系統

Also Published As

Publication number Publication date
KR20170116937A (ko) 2017-10-20
US9947708B2 (en) 2018-04-17
WO2016129109A1 (ja) 2016-08-18
CN107210305A (zh) 2017-09-26
JPWO2016129109A1 (ja) 2017-11-24
US20160372509A1 (en) 2016-12-22

Similar Documents

Publication Publication Date Title
US9893109B2 (en) Method for manufacturing a solid state image sensor with pixels having photodiodes patterned through overlapping divided exposure
TW201705454A (zh) 半導體裝置及其製造方法
JP6262496B2 (ja) 半導体装置およびその製造方法
JP5100991B2 (ja) イメージセンサー及びその製造方法
JP5814626B2 (ja) 光電変換装置及び光電変換装置の製造方法
JP6246076B2 (ja) 半導体装置の製造方法および半導体装置
JP2015041677A (ja) 半導体装置およびその製造方法
JP6362478B2 (ja) 半導体装置の製造方法および半導体装置
JP2017054966A (ja) 半導体装置の製造方法および半導体装置
KR20140085656A (ko) 이미지센서 및 그 제조 방법
KR20010061308A (ko) 박막 이미지센서의 제조 방법
JP2017216480A (ja) 半導体装置およびその製造方法
JP2014086514A (ja) 撮像装置、その製造方法及びカメラ
JP6087681B2 (ja) 固体撮像装置及び撮像システム
US12021095B2 (en) Image sensor and electronic system including the same
JP2013004686A (ja) 固体撮像装置およびその製造方法
US20230361150A1 (en) Manufacturing method of image sensor
JP2018180416A (ja) 半導体デバイスの製造方法および半導体デバイス
US20220059590A1 (en) Solid-state imaging apparatus
JP2014086515A (ja) 撮像装置、その製造方法及びカメラ
CN115775807A (zh) 图像传感器及其制造方法、相机装置、电子装置
JP2024021070A (ja) イメージングセンサ及びその製造方法
KR20240109518A (ko) 반도체 소자, 이미지 센서 및 이의 제조 방법
JP2014041928A (ja) 半導体装置
KR20230037955A (ko) 이미지 센서, 이를 포함하는 카메라 모듈, 이를 포함하는 전자 장치 및 그 제조 방법