TW201703592A - 印刷電路板及製造印刷電路板之方法 - Google Patents

印刷電路板及製造印刷電路板之方法 Download PDF

Info

Publication number
TW201703592A
TW201703592A TW104127222A TW104127222A TW201703592A TW 201703592 A TW201703592 A TW 201703592A TW 104127222 A TW104127222 A TW 104127222A TW 104127222 A TW104127222 A TW 104127222A TW 201703592 A TW201703592 A TW 201703592A
Authority
TW
Taiwan
Prior art keywords
circuit pattern
surface treatment
layer
treatment layer
width
Prior art date
Application number
TW104127222A
Other languages
English (en)
Other versions
TWI699143B (zh
Inventor
裵允美
權純圭
金相和
李相永
李珍鶴
李漢洙
鄭東憲
丁仁晧
崔大榮
黃貞鎬
Original Assignee
Lg伊諾特股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Lg伊諾特股份有限公司 filed Critical Lg伊諾特股份有限公司
Publication of TW201703592A publication Critical patent/TW201703592A/zh
Application granted granted Critical
Publication of TWI699143B publication Critical patent/TWI699143B/zh

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/22Secondary treatment of printed circuits
    • H05K3/24Reinforcing the conductive pattern
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/22Secondary treatment of printed circuits
    • H05K3/24Reinforcing the conductive pattern
    • H05K3/244Finish plating of conductors, especially of copper conductors, e.g. for pads or lands
    • CCHEMISTRY; METALLURGY
    • C25ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25DPROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D3/00Electroplating: Baths therefor
    • C25D3/02Electroplating: Baths therefor from solutions
    • C25D3/48Electroplating: Baths therefor from solutions of gold
    • CCHEMISTRY; METALLURGY
    • C25ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25DPROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/02Electroplating of selected surface areas
    • C25D5/022Electroplating of selected surface areas using masking means
    • CCHEMISTRY; METALLURGY
    • C25ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25DPROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/48After-treatment of electroplated surfaces
    • CCHEMISTRY; METALLURGY
    • C25ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25DPROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D7/00Electroplating characterised by the article coated
    • C25D7/12Semiconductors
    • C25D7/123Semiconductors first coated with a seed layer or a conductive layer
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0296Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/09Use of materials for the conductive, e.g. metallic pattern
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/11Printed elements for providing electric connections to or between printed circuits
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/10Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/108Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by semi-additive methods; masks therefor
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/10Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/18Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material
    • H05K3/181Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material by electroless plating
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/10Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/18Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material
    • H05K3/188Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material by direct electroplating
    • CCHEMISTRY; METALLURGY
    • C25ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25DPROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D3/00Electroplating: Baths therefor
    • C25D3/02Electroplating: Baths therefor from solutions
    • C25D3/38Electroplating: Baths therefor from solutions of copper
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03Conductive materials
    • H05K2201/0332Structure of the conductor
    • H05K2201/0335Layered conductors or foils
    • H05K2201/0338Layered conductor, e.g. layered metal substrate, layered finish layer, layered thin film adhesion layer
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03Conductive materials
    • H05K2201/0332Structure of the conductor
    • H05K2201/0364Conductor shape
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/09654Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/098Special shape of the cross-section of conductors, e.g. very thick plated conductors
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09818Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/0989Coating free areas, e.g. areas other than pads or lands free of solder resist
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09818Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/099Coating over pads, e.g. solder resist partly over pads
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/11Treatments characterised by their effect, e.g. heating, cooling, roughening
    • H05K2203/1184Underetching, e.g. etching of substrate under conductors or etching of conductor under dielectrics; Means for allowing or controlling underetching

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Electrochemistry (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Manufacturing Of Printed Wiring (AREA)

Abstract

本發明提供一種印刷電路板,其包括一絕緣層、該絕緣層上之一電路圖案及該電路圖案上之一表面處理層。該表面處理層包括一底表面,該底表面具有比該電路圖案之一頂表面之一寬度寬的一寬度。

Description

印刷電路板及製造印刷電路板之方法 【對相關申請案的交叉參考】
本申請案依據35 U.S.C.119及35 U.S.C.365主張韓國專利申請案第10-2015-0100404號(2015年7月15日申請)的優先權,該案特此以全文引用之方式併入。
本發明係關於一種印刷電路板,且更明確而言係關於一種包括電路圖案的印刷電路板,該電路圖案在其橫向側的一部分中具有彎曲表面及經由電解電鍍形成的表面處理層;及製造該印刷電路板的方法。
藉由使用諸如銅(Cu)的導電材料在電絕緣基板上印刷電路線圖案形成的印刷電路板(printed circuit board;PCB)表示就在上面安裝電子組件之前的板。即,PCB表示判定電子組件之安裝位置的電路板,且電路圖案印刷於平板上並固定至平板的表面上以使電子組件彼此連接,以便在平板上稠密地安裝各種類型的電子器件。
一般而言,對於形成於PCB上之電路圖案的表面處理,已使用了有機可焊性防腐劑(Organic Solderability Preservative;OSP),且已使用電解鎳/金、電解鎳/金鈷合金,或無電極鎳/鈀/金。
在此狀況下,可根據其使用目的來使用各種表面處理方案。舉例而言,可使用用於焊接、導線結合及連接器的表面處理方案。
圖1為展示根據先前技術之PCB的剖視圖。
參看圖1(a)及1(b),PCB包括絕緣層10、電鍍晶種層20、電路圖案30、保護層40、第一表面處理層50及第二表面處理層60。
圖1(a)及圖1(b)展示具有相同結構的絕緣層10、電鍍晶種層20、電路圖案30、第一表面處理層50及第二表面處理層60,唯根據其所使用的形狀具有不同結構的保護層40外。
換言之,展示於圖1(a)中之保護層40覆蓋絕緣層10的整個曝露表面同時覆蓋電路圖案30之頂表面的至少一部分,且具有自第二表面處理層60之表面向上突出的形狀。
展示於圖1(b)中的保護層40僅充當堤壩。因此,保護層40在保護層40並不與電路圖案30接觸的狀態下曝露絕緣層10之表面的至少一部分。
其間,根據先前技術的以上PCB包括用於電路圖案30之表面處理的以下兩者:包括鎳(Ni)的第一表面處理層50,及包括金(Au)的第二表面處理層60。
在此狀況下,第一表面處理層50及第二表面處理層60通常經由無電極電鍍形成,此係由於用於電鍍的晶種層並不分離地存在。
此外,為了經由電解電鍍形成第一表面處理層50及第二表面處理層60,必須另外形成電鍍晶種層。
然而,設計限制可存在,此係由於額外晶種層經形成以便執行電解電鍍,儘管PCB之表面處理通常經由無電極電鍍執行。
此外,對於包括Cu之電路圖案30的擴散,PCB的表面處理本質上需要形成包括諸如Ni之金屬的第一表面處理層50。
本發明之實施例提供一種具有電路圖案之表面處理層的印刷電路板,該表面處理層係經由使用在形成電路圖案時使用的電鍍晶種層進行電鍍形成;及一種製造印刷電路板之方法。
本發明之實施例提供一種印刷電路板,該印刷電路板包括電路圖案,該電路圖案在其橫向側之至少一部分中具有彎曲表面;及一種製造印刷電路板之方法。
本發明之實施例提供一種印刷電路板,該印刷電路板包括表面處理層,該表面處理層形成於電路圖案上且具有比電路圖案之底表面之 寬度窄且比電路圖案之頂表面之寬度寬的寬度;及一種製造印刷電路板之方法。
實施例之技術目標可不限於以上目標,且熟習此項技術者將自以下描述顯而易見實施例之其他技術目標。
根據實施例,提供一種印刷電路板,其包括一絕緣層、該絕緣層上之一電路圖案,及該電路圖案上之一表面處理層。該表面處理層包括一底表面,該底表面具有比該電路圖案之一頂表面之一寬度寬的一寬度。
另外,在該電路圖案中,該電路圖案之右上橫向側及左上橫向側中的至少一者具有一預定曲率。
此外,該電路圖案之該頂表面的該寬度比該電路圖案之一底表面的一寬度窄,且該電路圖案之該底表面包括與該電路圖案之該頂表面垂直地重疊的一第一區域,及除該第一區域外的一第二區域。
此外,該表面處理層包括一金(Au)表面處理層,該金(Au)表面處理層包括一金屬材料,該金屬材料包括金(Au),且該金(Au)表面處理層之一底表面與該電路圖案之該頂表面直接接觸。
該表面處理層之該底表面具有比該電路圖案之一底表面的一寬度窄的一寬度。
另外,該表面處理層包括與該電路圖案之該頂表面接觸的一接觸區域及並不與該電路圖案之該頂表面接觸的一非接觸區域,該電路圖案之該第二區域包括不與該表面處理層之該非接觸區域垂直地重疊的一第三區域及與該表面處理層之該非接觸區域垂直地重疊的一第四區域,且該第三區域具有比該第四區域之一寬度寬的一寬度。
此外,該第三區域之該寬度對該第四區域之該寬度滿足1.5至4.0之一範圍。
另外,另外包括***於該絕緣層與該電路圖案之間的一電鍍晶種層,且該電鍍晶種層充當用於該電路圖案及該表面處理層之一晶種層。
另外,該電路圖案之一左側橫向側及一右側橫向側中的至少一者包括實質上垂直於該電路圖案之一底表面的一第一部分,及自該第一部件延伸且具有具一預定曲率之一彎曲表面的一第二部分。
此外,該表面處理層之一左側區域或一右側區域分別自該電路圖案之一左上橫向側或一右上橫向側向外突出。
另外,另外包括形成於絕緣層上之保護層以覆蓋絕緣層之表面的至少一部分。
其間,根據實施例,提供一種製造印刷電路板之方法。該方法包括:製備一絕緣層,該絕緣層之一頂表面上形成有一電鍍晶種層;藉由關於充當一晶種層之該電鍍晶種層執行電鍍而在該絕緣層上形成一電路圖案;在該電鍍晶種層上形成具有一開口之一遮罩以曝露該電路圖案之一頂表面的至少一部分;藉由關於充當該晶種層之該電鍍晶種層執行電鍍而在該電路圖案上形成一表面處理層,使得該表面處理層填充該開口之至少一部分;自該電鍍晶種層移除該遮罩;及自該絕緣層移除該電鍍晶種層。
該遮罩包括一乾燥膜。
此外,該遮罩之該開口具有比該電路圖案之該頂表面之一寬度窄的一寬度,且該電路圖案之該頂表面的該至少部分由該遮罩覆蓋。
此外,在移除該電鍍晶種層之前存在的該電路圖案包含與該表面處理層之一底表面接觸的一第一頂表面及並不與該表面處理層之該底表面接觸的一第二頂表面,且該電路圖案之該第二頂表面的一部分係在移除該電鍍晶種層時與該電鍍晶種層一起被移除。
此外,在移除該電鍍晶種層之後存在的該電路圖案包括具有比該表面處理層之該底表面之一寬度窄的寬度之頂表面。
此外,在移除該電鍍晶種層之後存在的該電路圖案具有自第二頂表面延伸且具有預定曲率的橫向側。
另外,表面處理層包含包括金屬材料之金(Au)表面處理層,該金屬材料包括金(Au),且金(Au)表面處理層之底表面與電路圖案之頂表面直接接觸。
此外,該表面處理層之該底表面具有比該電路圖案之底表面的寬度窄的一寬度。
另外,進一步包括在絕緣層上形成保護層以覆蓋絕緣層之表面之至少一部分的步驟。
根據本發明之實施例,表面處理層係藉由利用抽取式膜型材料及用於電路圖案中之電鍍晶種層形成,使得可在無對設計之限制的情況下選擇性地使用電解表面處理及無電極表面處理。
根據本發明之實施例,包括Au之表面處理層係使用在形成電路圖案時使用之電鍍晶種層形成,使得可省略充當用於Au表面處理層之晶種層的習知Ni表面處理層。因此,可減小產品之厚度,且可歸因於省略Ni表面處理層而減少產品成本。
此外,根據本發明之實施例,可省略習知鎳(Ni)表面處理層,且可將包括金(Au)之表面處理層直接形成於電路圖案上,藉此增加電導率並減小電阻。因此,可改良RF特性。
此外,根據本發明之實施例,形成於電路圖案上之表面處理層具有自電路圖案之上部橫向側向外突出的簷式結構,使得可增加安裝於電路圖案上之組件的安裝區域。因此,可改良顧客的可靠性。
一或多個實施例之細節闡述於以下隨附圖式及描述內容中。其他特徵將自描述內容及圖式且自申請專利範圍而顯而易見。
10‧‧‧絕緣層
20‧‧‧電鍍晶種層
30‧‧‧電路圖案
40‧‧‧保護層
50‧‧‧第一表面處理層
60‧‧‧第二表面處理層
100‧‧‧印刷電路板
110‧‧‧絕緣層
120‧‧‧電鍍晶種層
125‧‧‧第一遮罩
130‧‧‧電路圖案
131‧‧‧第一部件
132‧‧‧第二部件
135‧‧‧第二遮罩
140‧‧‧表面處理層
200‧‧‧印刷電路板
210‧‧‧絕緣層
220‧‧‧電鍍晶種層
225‧‧‧遮罩
230‧‧‧電路圖案
240‧‧‧表面處理層
300‧‧‧印刷電路板
310‧‧‧絕緣層
320‧‧‧電鍍晶種層
330‧‧‧電路圖案
340‧‧‧表面處理層
400‧‧‧印刷電路板
410‧‧‧絕緣層
420‧‧‧電鍍晶種層
430‧‧‧電路圖案
440‧‧‧表面處理層
450‧‧‧保護層
500‧‧‧印刷電路板
510‧‧‧絕緣層
520‧‧‧電鍍晶種層
530‧‧‧電路圖案
540‧‧‧表面處理層
550‧‧‧保護層
a‧‧‧開口
b‧‧‧開口
B‧‧‧開口
W1‧‧‧第一寬度
W2‧‧‧第二寬度
W3‧‧‧第三寬度
W4‧‧‧第四寬度
W5‧‧‧第五寬度
W6‧‧‧第六寬度
圖1為展示根據相關技術之印刷電路板的剖視圖。
圖2為展示根據發明之第一實施例的印刷電路板之結構的剖視圖。
圖3為詳細地展示圖2之電路圖案的剖視圖。
圖4至圖11為以製程序列展示製造圖2之印刷電路板的方法的剖視圖。
圖12為展示根據發明之第二實施例的印刷電路板之結構的剖視圖。
圖13至圖15為展示製造圖12之印刷電路板之方法的剖視圖。
圖16為展示根據發明之第三實施例的印刷電路板之結構的剖視圖。
圖17為展示根據發明之第四實施例的印刷電路板之結構的剖視圖。
圖18為展示根據發明之第五實施例的印刷電路板之結構的剖視圖。
下文中,將參看附圖詳細地描述本發明的實施例,使得熟習此項技術者可易於複製實施例。然而,實施例可具有各種修改,且本發明 不限於此。
在以下描述中,當預定部件「包括」預定元件時,該預定部件並不排除其他元件,而是可進一步包括其他組件,除非另有指示。
出於方便或清晰之目的,可誇示、省略或示意性地繪製圖式中所展示之每一層的厚度及大小。此外,元件之大小並不完全反映實際大小。貫穿圖式,向相同元件指派相同參考數字。
在實施例之描述中,應理解,當層、膜、區或板被稱作「在另一層、另一膜、另一區或另一板上」時,其可「直接」在另一層、膜、區、板上,或亦可存在一或多個介入層。其間,應理解,當層、膜、區或板被稱作「直接在另一層、另一膜、另一區或另一板上」時,不存在介入層。
本發明提供一種印刷電路板,在該印刷電路板中,可藉由使用抽取式膜型材料及額外晶種層形成表面處理層而省略習知Ni表面處理層,且可在移除晶種層時將電路圖案之頂表面的一部分與晶種層一起移除。
圖2為展示根據發明之第一實施例的印刷電路板之結構的剖視圖。圖3為詳細地展示圖2之電路圖案的剖視圖。
參看圖2及圖3,印刷電路板100包括絕緣層110、電鍍晶種層120、電路圖案130及表面處理層140。
絕緣層110可意謂具有單一電路圖案之印刷電路板100的支撐基板,且意謂在具有複數個疊層結構之印刷電路板中具有一個電路圖案130的絕緣層區域。
當絕緣層110意謂構成複數個疊層結構的一個絕緣層時,複數個電路圖案可連續地形成於絕緣層110的頂表面且底表面上。
絕緣層110可構成絕緣板,且可包括熱固化或熱塑性聚合物基板、陶瓷基板、有機-無機複合基板或玻璃纖維浸染基板。若絕緣層110包括聚合物樹脂,則絕緣層可包括絕緣環氧樹脂,或可包括聚醯亞胺基樹脂。
絕緣層110在上面形成有電路圖案130。
較佳地,待在形成電路圖案130時使用的電鍍晶種層120 形成於絕緣層110與電路圖案130之間。
電鍍晶種層120的頂表面及底表面可具有相等寬度。
接著,電路圖案130形成於電鍍晶種層120上。
不同於電鍍晶種層120,電路圖案130可形成為其頂表面及底表面具有相互不同之寬度的形狀。在此狀況下,電路圖案130之底表面的寬度可等於電鍍晶種層120之頂表面或底表面的寬度,且電路圖案130之頂表面的寬度可比電路圖案130之底表面的寬度窄。
電鍍晶種層120及電路圖案130可由包括銅(Cu)且具有電導率的金屬形成。
電路圖案130可經由加成製程、消去製程、經修改之半加成製程(modified semi-additive process;MSAP)或為製造印刷電路板之典型製程的半加成製程(semi-additive process;SAP)形成,且將省略其細節。
儘管圖式展示單一電路圖案130形成於絕緣層110上,但複數個電路圖案130可形成於絕緣層110之頂表面及底表面中的至少一者上,同時彼此隔開。
在下文中,將參考圖3更詳細地描述電路圖案130。電路圖案130包括:第一部件131,其形成於電鍍晶種層120上以具有與電鍍晶種層120之頂表面接觸的底表面;及第二部件132,其形成於第一部件131上以使頂表面的至少一部分與表面處理層140之底表面接觸。
儘管電路圖案130包括第一部件131及第二部件132,但第一部件131及第二部件132僅出於解釋電路圖案130之形狀的目的來提供。實際上,第一部件131及第二部件132彼此整合而作為一個組件。
電路圖案130之第一部件131的底表面與電鍍晶種層120的頂表面直接接觸。
在此狀況下,電路圖案130的第一部件131可具有第一部件131之頂表面及底表面具有相等寬度的形狀。
此外,電路圖案130的第二部件132在其底表面及頂表面處具有相互不同的寬度。
換言之,在電路圖案130之第二部件132中,頂表面之寬度 比底表面之寬度窄。因此,第二部件132的橫向側形成有預定縱向曲率。
在此狀況下,電路圖案130的第二部件132可包括具有第一曲率之第一橫向側及具有第二曲率的第二橫向側。此外,第一橫向側之第一曲率可實質上等於第二橫向側的第二曲率。
因此,電路圖案130具有左側橫向側及右側橫向側。左側橫向側及右側橫向側中的每一者包括實質上垂直於主表面的第一部分,及自第一部分延伸並包括具有預定曲率之彎曲表面的第二部分。
表面處理層140形成於電路圖案130上用於電路圖案130的表面處理。
表面處理層140可由包括金(Au)的金屬或包括Au的合金形成。
當表面處理層140由包括Au之合金形成時,表面處理層140可由包括鈷(Co)的Au合金形成。在此狀況下,表面處理層140經由電解電鍍形成。
較佳地,表面處理層140藉由關於電鍍晶種層120執行電鍍來形成,該電鍍晶種層120與在形成電路圖案130時使用的電鍍晶種層相同。
表面處理層140形成於電路圖案130上。因此,表面處理層140的底表面與電路圖案130的頂表面直接接觸。
在此狀況下,表面處理層140包括底表面,該底表面具有比電路圖案130之頂表面之寬度寬的寬度。
因此,表面處理層140的底表面包括與電路圖案130之頂表面直接接觸的第一底表面,及並不與電路圖案130之頂表面接觸的第二底表面。
在此狀況下,表面處理層140的第一底表面可為表面處理層140之底表面的中心區域,且表面處理層140的第二底表面可為表面處理層140的左側區域及右側區域。
此外,表面處理層140可具有頂表面之寬度等於底表面之寬度的形狀。
其間,表面處理層140的頂表面及底表面可具有比電路圖案130之底表面之寬度窄的寬度。
因此,如圖2中所展示,表面處理層140具有自電路圖案130之上部橫向側向外突出的簷式結構。
如上文所描述,根據本發明,包括Au的表面處理層140使用在形成電路圖案130時使用的電鍍晶種層120來形成,可移除充當金(Au)表面處理層之晶種層的鎳(Ni)表面處理層。
此外,如上文所描述,根據本發明,省略習知鎳(Ni)表面處理層,且包括金(Au)之表面處理層140直接形成於電路圖案130上,藉此增加電導率並減小電阻。因此,可改良RF特性。
此外,如上文所描述,根據本發明,形成於電路圖案130上的表面處理層140具有自電路圖案130之上部橫向側向外突出的簷式結構,使得安裝於電路圖案上之組件的安裝區域可得以增加。因此,可改良顧客的可靠性。
下文中,將更詳細地描述電路圖案130與表面處理層140之間的關係。
參看圖2,電路圖案130具有頂表面及底表面,頂表面及底表面具有不同於彼此的寬度。在此狀況下,電路圖案130的底表面具有第一寬度W1,且電路圖案130之頂表面具有比第一寬度W1窄之第二寬度W2。
因此,電路圖案130之底表面包括與電路圖案130之頂表面垂直地重疊的第二區域,及並不與電路圖案130之頂表面重疊的第一區域。
此外,表面處理層140形成於電路圖案130上,且表面處理層140的頂表面及底表面可具有相等的第三寬度W3。
在此狀況下,第三寬度W3比第一寬度W1窄且比第二寬度W2寬。
因此,表面處理層140的底表面包括與電路圖案130之頂表面接觸的接觸區域及自電路圖案130之頂表面向外突出超出接觸區域且並不與電路圖案130之頂表面接觸的非接觸區域。
在此狀況下,電路圖案130的底表面可具有比電路圖案130之頂表面的寬度寬出第四寬度W4的寬度。
即,電路圖案130的第一區域可具有第四寬度W4。
在此狀況下,電路圖案130的第一區域與表面處理層140的非接觸區域部分重疊。
換言之,電路圖案130的第一區域包括第三區域,其不與表面處理層140之非接觸區域垂直地重疊且具有第五寬度W5;及第四區域,其與表面處理層140之非接觸區域垂直重疊且具有第六寬度W6。
在此狀況下,較佳地,第三區域之第五寬度W5比第四區域之第六寬度W6寬。
更佳地,第五寬度W5與第六寬度W6的比率在1.5至4.0的範圍內。
換言之,當第五寬度W5與第六寬度W6之比率小於1.5時,表面處理層140的非接觸區域具有更寬區域。在此狀況下,表面處理層140之自電路圖案130之頂表面向外突出的非接觸區域具有不穩定結構,使得非接觸區域可能坍塌,藉此引起電短路。
此外,當第五寬度W5與第六寬度W6之比率大於4.0時,表面處理層140的非接觸區域具有較窄寬度。在此狀況下,由於表面處理層140之整個寬度變窄,可使安裝區域變窄。
因此,根據本發明,當具有簷式結構之表面處理層140如上文所描述形成時,第五寬度W5至第六寬度W6的比率滿足1.5至4.0之範圍。在此狀況下,第五寬度W5比第六寬度W6寬,使得第五寬度W5具有範圍為第六寬度W6之值的1.5至4倍的值。
下文中,將參看圖4至圖11詳細地描述製造展示於圖2中之印刷電路板的方法。
圖4至圖11為以製程序列展示製造圖2之印刷電路板的方法的剖視圖。
參看圖4,在製備絕緣層110之後,將電鍍晶種層120形成於所製備之絕緣層110上。
電鍍晶種層120可藉由使用包括Cu的金屬關於絕緣層110執行無電極電鍍來形成。
絕緣層110可包括熱固化或熱塑性聚合物基板、陶瓷基板、有機-無機複合基板或玻璃纖維浸染基板。若絕緣層110包括聚合物樹脂,則絕緣層110可包括絕緣環氧樹脂,或可包括聚醯亞胺基樹脂。
電鍍晶種層120可藉由關於絕緣層110的表面執行典型覆銅層壓(copper clad laminate;CCL)而非無電極電鍍來形成。
在此狀況下,當經由無電極電鍍形成電鍍晶種層120時,表面粗糙度應用至絕緣層110的頂表面,使得可平滑地執行無電極電鍍。
無電極電鍍方案可以如下序列來執行:除油製程、軟蝕刻製程、前觸媒製程、觸媒處理製程、加速劑製程、無電極電鍍製程及抗氧化處理製程。此外,電鍍晶種層120可藉由使用電漿來濺鍍金屬顆粒來形成。
在此狀況下,在經由電鍍製程形成電鍍晶種層120之前,可另外執行自絕緣層110之表面移除污跡的去污製程。去污製程經執行以藉由將表面粗糙度應用至絕緣層11之表面上來增強用於形成電鍍晶種層120的電鍍能力。
其後,參看圖5,將第一遮罩125形成於電鍍晶種層120上。在此狀況下,第一遮罩125可包括乾燥膜。
在此狀況下,第一遮罩125具有開口a以曝露電鍍晶種層120之頂表面的至少一部分。
在此狀況下,電鍍晶種層120之由第一遮罩125之開口a曝露的頂表面對應於電路圖案130的區域。
換言之,具有開口a以曝露電鍍晶種層120之頂表面中電路圖案130之區域的第一遮罩125形成於電鍍晶種層120上。
在此狀況下,第一遮罩125可經形成以覆蓋電鍍晶種層120的整個頂表面。因此,開口a可藉由移除電鍍晶種層120之區域的以供形成電路圖案130之一部分來形成。
接著,參看圖6,將電路圖案130形成於電鍍晶種層120上,使得電路圖案130填充第一遮罩125之開口a的至少一部分。
電路圖案130可藉由以下操作形成同時填充第一遮罩125之開口a的至少一部分:使用導電材料較佳地包括Cu的合金關於充當晶種層的電鍍晶種層120執行電鍍。
接著,參看圖7,自電鍍晶種層120移除第一遮罩125。
在此狀況下,在已移除第一遮罩125之後,第一遮罩125的殘餘部分可剩餘於電鍍晶種層120的表面上。因此,可執行移除第一遮罩125之殘餘部分的額外製程。
接著,參看圖8,第二遮罩135形成於電鍍晶種層120上。
在此狀況下,較佳地,第二遮罩135可包括具有強抗熱性及可易於移除性質的乾燥膜。
第二遮罩135包括開口b以曝露電路圖案130的頂表面。
在此狀況下,第二遮罩135的開口b形成有比電路圖案130之頂表面之寬度窄的寬度。
因此,電路圖案130之頂表面的至少一部分由第二遮罩135覆蓋。較佳地,電路圖案130之頂表面的中心區域藉由第二遮罩135之開口b曝露至外部,且電路圖案130之頂表面的邊緣區域由第二遮罩135覆蓋。
接著,參看圖9,表面處理層140藉由使用電鍍晶種層120及電路圖案130中的兩者作為晶種層來形成於電路圖案130上。
在此狀況下,表面處理層140形成有等於第二遮罩135之開口b之寬度的寬度。
表面處理層140可由包括僅金Au的金屬或包括Au的合金來形成。
當表面處理層140由包括Au之合金形成時,表面處理層140可由包括鈷Co的Au合金形成。在此狀況下,表面處理層140可經由無電極電鍍形成。
較佳地,表面處理層140藉由關於電鍍晶種層120執行電鍍來形成,該電鍍晶種層與在形成電路圖案130時使用的電鍍晶種層相同。換言之,由於電鍍晶種層120與電路圖案130連接,使得短路發生於電鍍 晶種層120與電路圖案130之間,因此表面處理層140經由電鍍形成。
表面處理層140形成於電路圖案130上,使得表面處理層140的底表面與電路圖案130的頂表面直接接觸。
在此狀況下,在移除電鍍晶種層120之前存在的表面處理層140包括頂表面及底表面,該頂表面及該底表面具有比電路圖案130之頂表面之寬度窄的寬度。
因此,電路圖案130之頂表面包括與表面處理層140接觸的部件及不與表面處理層140接觸的部件。
接著,參看圖10,移除形成於電鍍晶種層120上的第二遮罩135。
在此狀況下,若第二遮罩135類似於移除第一遮罩125之製程而移除,則額外製程可經執行以移除第二遮罩135的剩餘於電鍍晶種層120上的殘餘部分。
其後,參看圖11,執行移除電鍍晶種層120之一部分的製程,電鍍晶種層的該部分形成於絕緣層110上且不具有電路圖案130。
換言之,在已移除了第二遮罩135之後,執行移除電鍍晶種層120之形成於絕緣層110上的部分的製程。在此狀況下,當執行移除電鍍晶種層120之製程時,歸因於電路圖案130而並不移除電鍍晶種層120的形成於電路圖案130下方之一部分,而是僅選擇性地移除電鍍晶種層120的不具有電路圖案130之部分。
在此狀況下,電路圖案130之頂表面的邊緣區域不具有表面處理層140。因此,當執行移除電鍍晶種層120的形成於絕緣層110上且不具有電路圖案130的部分之製程時,亦移除電路圖案130之頂表面的不被表面處理層140覆蓋的邊緣區域。
在此狀況下,僅移除電路圖案130之頂表面的未被表面處理層140覆蓋的一部分。
因此,移除電路圖案130的具有不同於電路圖案130之下部部分之預定曲率的預定曲率的上部橫向側。
因此,表面處理層140的底表面可具有比電路圖案130之頂 表面之寬度寬的寬度。
此外,歸因於移除以上電鍍晶種層120的製程,表面處理層140的底表面包括與電路圖案130之頂表面直接接觸的第一底表面,及不與電路圖案130之頂表面接觸的第二底表面。
在此狀況下,表面處理層140的第一底表面可為表面處理層140之底表面的中心區域,且表面處理層140的第二底表面可為表面處理層140的左側區域及右側區域。
其間,表面處理層140之頂表面及底表面可具有比電路圖案130之底表面之寬度窄的寬度。
換言之,隨著在移除電鍍晶種層120之製程中移除電路圖案130之上部部分的邊緣區域,可將電路圖案130劃分成如上文所描述的第一部件131及第二部件132。
電路圖案130之第一部件131的底表面與電鍍晶種層120的頂表面直接接觸。
在此狀況下,電路圖案130的第一部件131具有第一部件131之頂表面及底表面具有相等寬度的形狀。
此外,電路圖案130之第二部件132具有頂表面及底表面具有相互不同之寬度的形狀。
換言之,在電路圖案130之第二部件132中,頂表面之寬度比底表面之寬度窄。因此,第二部件132的橫向側形成有預定縱向曲率。
在此狀況下,電路圖案130的第二部件132可包括具有第一曲率之第一橫向側及具有第二曲率的第二橫向側。此外,第一橫向側之第一曲率可實質上等於第二橫向側的第二曲率。
因此,電路圖案130具有左側橫向側及右側橫向側,且左側橫向側及右側橫向側中的每一者包括實質上垂直於主表面的第一部分,及自第一部分延伸且包括具有預定曲率之彎曲表面的第二部分。
因此,如圖2中所展示,表面處理層140具有自電路圖案130之上部橫向側向外突出的簷式結構。
如上文所描述,根據本發明,包括Au之表面處理層140係 藉由利用在形成電路圖案130時使用的電鍍晶種層120形成,使得可省略充當用於金(Au)表面處理層之晶種層的鎳(Ni)表面處理層。
此外,如上文所描述,根據本發明,省略習知鎳(Ni)表面處理層,且包括金(Au)之表面處理層140直接形成於電路圖案130上,藉此增加電導率並減小電阻。因此,可改良RF特性。
此外,如上文所描述,根據本發明,形成於電路圖案130上的表面處理層140具有自電路圖案130之上部橫向側向外突出的簷式結構,使得安裝於電路圖案上之組件的安裝區域可得以增加。因此,可改良顧客的可靠性。
圖12為展示根據發明之第二實施例的印刷電路板之結構的剖視圖。
參看圖12,印刷電路板200包括絕緣層210、電鍍晶種層220、電路圖案230及表面處理層240。
絕緣層210可意謂具有單一電路圖案之印刷電路板100的支撐基板,且意謂具有複數個疊層結構之印刷電路板中具有一個電路圖案230的絕緣層區域。
絕緣層210可構成絕緣板,且可包括熱固化或熱塑性聚合物基板、陶瓷基板、有機-無機複合基板或玻璃纖維浸染基板。若絕緣層210包括聚合物樹脂,則絕緣層210可包括絕緣環氧樹脂,或可包括聚醯亞胺基樹脂。
將電路圖案230形成於絕緣層210上。
較佳地,用於形成電路圖案230的電鍍晶種層220形成於絕緣層210與電路圖案230之間。
電鍍晶種層220的頂表面及底表面可具有相等寬度。
此外,將電路圖案230形成於電鍍晶種層220上。
不同於電鍍晶種層220,電路圖案230可具有其頂表面及底表面具有相互不同之寬度的形狀。在此狀況下,電路圖案230之底表面的寬度可等於電鍍晶種層220之頂表面或底表面的寬度。電路圖案230之頂表面的寬度可比電路圖案230之底表面的寬度窄。
電鍍晶種層220及電路圖案230由包括Cu且具有電導率的金屬形成。
電路圖案230可經由加成製程、消去製程、經修改之半加成製程(MSAP)或為製造印刷電路板之典型製程的半加成製程(SAP)形成,且將省略其細節。
儘管圖式展示單一電路圖案230形成於絕緣層210上,但多個電路圖案230可形成於絕緣層210之頂表面及底表面中的至少一者上,同時彼此隔開預定距離。
在此狀況下,電路圖案230可具有類似於根據第一實施例之電路圖案130之形狀的形狀。儘管根據第一實施例之電路圖案130的兩個橫向側具有預定曲率,但根據第二實施例之電路圖案230僅在其右上橫向側處具有預定曲率。
換言之,電路圖案230之左側橫向側實質上垂直於電路圖案230的底表面,且電路圖案230的右側橫向側具有實質上垂直於電路圖案230之底表面的一部分及自垂直部分延伸且具有預定曲率的彎曲表面部分。
表面處理層240形成於電路圖案230上以執行電路圖案230的表面處理。
表面處理層240可由包括僅金Au的金屬或包括Au的合金來形成。
當表面處理層240由包括Au之合金形成時,表面處理層240可由包括鈷Co的Au合金形成。在此狀況下,表面處理層240經由無電極電鍍形成。
較佳地,表面處理層240藉由關於電鍍晶種層220執行電鍍來形成,該電鍍晶種層220與在形成電路圖案230時使用的電鍍晶種層相同。
表面處理層240形成於電路圖案230上,使得表面處理層240的底表面與電路圖案230的頂表面直接接觸。
在此狀況下,表面處理層240包括底表面,該底表面具有比電路圖案230之頂表面之寬度寬的寬度。
因此,表面處理層240的底表面包括與電路圖案230之頂表面直接接觸的第一底表面,及並不與電路圖案230之頂表面接觸的第二底表面。
在此狀況下,表面處理層240的第一底表面可包括表面處理層240之底表面的中心區域及左側區域,且表面處理層240的第二底表面可包括表面處理層240的右側區域。
此外,表面處理層240可具有其頂表面及底表面具有相等寬度的形狀。
其間,表面處理層240的頂表面及底表面兩者可具有比電路圖案230之底表面之寬度窄的寬度。
因此,不同於第一實施例的表面處理層,根據第二實施例的表面處理層240具有自僅電路圖案230之上部橫向側向外突出的簷式結構。
如上文所描述,根據本發明,包括Au之表面處理層240係利用在形成電路圖案230時使用的電鍍晶種層220形成,使得可省略充當用於金(Au)表面處理層之晶種層的鎳(Ni)表面處理層。
此外,如上文所描述,根據本發明,省略習知鎳(Ni)表面處理層,且將包括金(Au)的表面處理層140直接形成於電路圖案130上,藉此增加電導率並減小電阻。因此,可改良RF特性。
此外,如上文所描述,根據本發明,形成於電路圖案230上的表面處理層240具有自電路圖案230之右上橫向側向外突出的簷式結構,使得安裝於電路圖案230上之組件的安裝區域可得以增加。因此,可改良顧客的可靠性。
下文中,將參看圖13至圖15描述製造展示於圖12中之印刷電路板的方法。
圖13至圖15為以製程序列展示製造圖12中所展示之印刷電路板的方法的剖視圖。
首先,參看圖13,在製備絕緣層210之後,電鍍晶種層220形成於所製備之絕緣層210上。
電鍍晶種層220可藉由使用包括Cu的金屬關於絕緣層210 執行無電極電鍍來形成。
絕緣層210可包括熱固化或熱塑性聚合物基板、陶瓷基板、有機-無機複合基板或玻璃纖維浸染基板。若絕緣層210包括聚合物樹脂,則絕緣層210可包括絕緣環氧樹脂,或可包括聚醯亞胺基樹脂。
接著,電路圖案230藉由使用導電材料較佳包括Cu的合金關於充當晶種層的電鍍晶種層220執行電鍍來形成。
其後,遮罩225形成於電鍍晶種層220上。
在此狀況下,較佳地,遮罩225可包括具有強抗熱性及可易於移除性質的乾燥膜。
遮罩225包括開口B以曝露電路圖案230的頂表面。
遮罩225之開口B的寬度比電路圖案230之頂表面的寬度窄。
因此,電路圖案230之頂表面的至少一部分由遮罩225覆蓋。較佳地,電路圖案230之頂表面的中心區域及左側區域由遮罩225之開口B曝露至外部,且電路圖案230之頂表面的右側邊緣區域由遮罩225覆蓋。
接著,參看圖14,表面處理層240藉由使用電鍍晶種層220及電路圖案230中作為晶種層來形成於電路圖案230上。
在此狀況下,表面處理層240具有等於遮罩225之開口B之寬度的寬度。
表面處理層240可由包括僅金Au的金屬或包括Au的合金來形成。
當表面處理層240由包括Au之合金形成時,表面處理層240可由包括鈷Co的Au合金形成。在此狀況下,表面處理層240經由無電極電鍍形成。
較佳地,表面處理層240藉由關於電鍍晶種層220執行電鍍來形成,該電鍍晶種層220與在形成電路圖案230時使用的電鍍晶種層相同。換言之,由於電鍍晶種層220與電路圖案230連接使得短路發生於電鍍晶種層220與電路圖案230之間,因此表面處理層240經由電鍍形成。
表面處理層240形成於電路圖案230上,使得表面處理層240的底表面與電路圖案230的頂表面直接接觸。
在此狀況下,在移除電鍍晶種層220之前存在的表面處理層240包括具有比電路圖案230之頂表面之寬度窄的寬度之頂表面及底表面。
因此,電路圖案230之頂表面包括與表面處理層240接觸的部分及不與表面處理層240接觸的部分。
其後,參看圖15,自電鍍晶種層220移除遮罩225。
接著,執行移除電鍍晶種層220之一部分的製程,該部分形成於絕緣層210上且不具有電路圖案230。
換言之,在已移除了遮罩225之後,執行移除電鍍晶種層220的形成於絕緣層210上且不具有電路圖案230之部分的製程。在此狀況下,當執行移除電鍍晶種層220的形成於絕緣層210上且不具有電路圖案230之部分的製程時,歸因於電路圖案230而並不移除電鍍晶種層220的形成於電路圖案230下方之一部分,而是僅選擇性地移除電鍍晶種層220的不具有電路圖案230之部分。
在此狀況下,電路圖案230之頂表面的右側邊緣區域不具有表面處理層240。因此,當執行移除電鍍晶種層220之製程時,亦移除電路圖案230之頂表面的不被表面處理層240覆蓋的右側邊緣區域。
在此狀況下,移除僅電路圖案230的未由表面處理層240覆蓋的上部部分。
因此,電路圖案230的並未由表面處理層240覆蓋之右上部分具有具預定曲率的橫向側,該預定曲率不同於電路圖案230之下部部分的曲率。
因此,表面處理層240的底表面具有比電路圖案230之頂表面之寬度寬的寬度。
歸因於移除電鍍晶種層220的製程,表面處理層240的底表面包括與電路圖案230之頂表面直接接觸的第一底表面,及不與電路圖案230之頂表面接觸的第二底表面。
在此狀況下,表面處理層240的第一底表面可包括表面處理 層240之底表面的中心區域及左側區域,且表面處理層240的第二底表面可包括表面處理層240的右側區域。
其間,表面處理層240的頂表面及底表面可具有比電路圖案230之底表面之寬度窄的寬度。
此外,電路圖案230的右上橫向側形成有縱向預定曲率。
因此,如圖12中所展示,表面處理層240具有自電路圖案230之右上橫向側向外突出的簷式結構。
如上文所描述,根據本發明,包括Au之表面處理層240係使用在形成電路圖案230時使用的電鍍晶種層220形成,使得可省略充當用於金(Au)表面處理層之晶種層的鎳(Ni)表面處理層。
此外,如上文所描述,根據本發明,省略習知鎳(Ni)表面處理層,且將包括金(Au)之表面處理層140直接形成於電路圖案130上,藉此增加電導率並減小電阻。因此,可改良RF特性。
此外,如上文所描述,根據本發明,形成於電路圖案230上的表面處理層240具有自電路圖案230之右上橫向側向外突出的簷式結構,使得安裝於電路圖案上之組件的安裝區域可得以增加。因此,可改良顧客的可靠性。
圖16為展示根據發明之第三實施例的印刷電路板之結構的剖視圖。
參看圖16,印刷電路板300包括絕緣層310、電鍍晶種層320、電路圖案330及表面處理層340。
在此狀況下,由於絕緣層310及電鍍晶種層320與第一實施例及第二實施例的彼等元件相同,因此將省略其細節。
此外,根據第二實施例的電路圖案230包括具有預定曲率的右上橫向側。
然而,根據本發明之第三實施例的電路圖案330具有左上橫向側,該左上橫向側具有預定曲率;且右側橫向側經形成以實質上垂直於底表面。
圖17為展示根據本發明之第四實施例之印刷電路板400的 剖視圖。
參看圖17,印刷電路板400包括絕緣層410、電鍍晶種層420、電路圖案430、表面處理層440及保護層450。
在此狀況下,由於絕緣層410、電鍍晶種層420、電路圖案430及表面處理層440與展示於圖2中的根據本發明之第一實施例的印刷電路板之彼等元件相同,因此將省略其細節。
根據第四實施例之印刷電路板400進一步包括保護層450,其形成於絕緣層410上以覆蓋絕緣層410之表面、電鍍晶種層420之橫向側、電路圖案430之橫向側及表面處理層440的頂表面之一部分。
保護層450自表面處理層440之頂表面突出達預定高度。
保護層450可包括阻焊劑,保護絕緣層410之表面,及形成於絕緣層410上的電路圖案之表面處理層240之頂表面的至少一部分。
根據第四實施例之保護層450覆蓋絕緣層410的所曝露之整個表面。
圖18為展示根據第五實施例之印刷電路板的剖視圖。
參看圖18,印刷電路板500包括絕緣層510、電鍍晶種層520、電路圖案530、表面處理層540及保護層550。
由於絕緣層510、電鍍晶種層520、電路圖案530及表面處理層540與展示於圖2中的根據本發明之第一實施例的印刷電路板之彼等元件相同,因此將省略其細節。
根據第五實施例之印刷電路板500進一步包括保護層550,其形成於絕緣層510上以覆蓋絕緣層510之表面的一部分。
保護層550形成於絕緣層510上,且與電路圖案530隔開預定距離。
保護層550可包括阻焊劑,保護絕緣層510之表面,且曝露形成於絕緣層510上的電路圖案之表面處理層540的頂表面,及絕緣層510之表面的一部分。
根據本發明之實施例,表面處理層係藉由利用抽取式膜型材料及用於電路圖案中之電鍍晶種層形成,使得可在無對設計之限制的情況 下選擇性地使用電解表面處理及無電極表面處理。
根據本發明之實施例,包括Au之表面處理層係使用在形成電路圖案時使用之電鍍晶種層來形成,使得可省略根據先前技術的充當用於Au表面處理層之晶種層的Ni表面處理層。因此,可減小產品之厚度,且可歸因於省略Ni表面處理層而減少產品成本。
此外,根據本發明,省略習知鎳(Ni)表面處理層,且將包括金(Au)之表面處理層140直接形成於電路圖案130上,藉此增加電導率並減小電阻。因此,可改良RF特性。
另外,根據本發明之實施例,形成於電路圖案上之表面處理層具有自電路圖案之上部橫向側向外突出的簷式結構,使得安裝於電路圖案上的組件的安裝區域可得以增加。因此,可改良顧客的可靠性。
本說明書中對「一實施例(one embodiment、an embodiment)」、「實例實施例」等之任何參考意謂結合實施例描述之特定特徵、結構或特性包括於本發明之至少一實施例中。此等片語在本說明書中各種地方之出現未必皆係指相同實施例。另外,當結合任何實施例描述特定特徵、結構或特性時,認為結合實施例中之其他者實現此特徵、結構或特性係屬於熟習此項技術者之權限內的。
儘管已參考實施例之數個說明性實施例來描述實施例,但應理解,可由熟習此項技術者設計將屬於本發明原理之精神及範疇內的眾多其他修改及實施例。更特定而言,可能存在屬於本發明、圖式及所附申請專利範圍之範疇內的主題組合配置之組件部件及/或配置的各種變化及修改。除組件部件及/或配置之變化及修改之外,替代性使用對於熟習此項技術者亦將為顯而易見的。
100‧‧‧印刷電路板
110‧‧‧絕緣層
120‧‧‧電鍍晶種層
130‧‧‧電路圖案
140‧‧‧表面處理層
W1‧‧‧第一寬度
W2‧‧‧第二寬度
W3‧‧‧第三寬度
W4‧‧‧第四寬度
W5‧‧‧第五寬度
W6‧‧‧第六寬度

Claims (10)

  1. 一種印刷電路板,其包含:一絕緣層;該絕緣層上之一電路圖案;及該電路圖案上之一表面處理層,其中該表面處理層包括一底表面,該底表面具有比該電路圖案之一頂表面之一寬度寬的一寬度。
  2. 如請求項1之印刷電路板,其中,在該電路圖案中,該電路圖案之一右上橫向側及一左上橫向側中的至少一者具有一預定曲率。
  3. 如請求項1之印刷電路板,其中該電路圖案之該頂表面的該寬度比該電路圖案之一底表面的一寬度窄,且該電路圖案之該底表面包含與該電路圖案之該頂表面垂直地重疊的一第一區域,及除該第一區域外的一第二區域。
  4. 如請求項3之印刷電路板,其中該表面處理層包含與該電路圖案之該頂表面接觸的一接觸區域及並不與該電路圖案之該頂表面接觸的一非接觸區域,該電路圖案之該第二區域包含不與該表面處理層之該非接觸區域垂直地重疊的一第三區域及與該表面處理層之該非接觸區域垂直地重疊的一第四區域,且該第三區域具有比該第四區域之一寬度寬的一寬度。
  5. 如請求項4之印刷電路板,其中該第三區域之該寬度對該第四區域之該寬度滿足1.5至4.0之一範圍。
  6. 如請求項1之印刷電路板,其中該表面處理層包含包括一金屬材料之一金(Au)表面處理層,該金屬材料包括金(Au),且該金(Au)表面處理層之一底表面與該電路圖案之該頂表面直接接觸。
  7. 如請求項1之印刷電路板,其中該表面處理層之該底表面具有比該電路圖案之一底表面之一寬度窄的一寬度。
  8. 如請求項1之印刷電路板,其進一步包含***於該絕緣層與該電路圖案之間的一電鍍晶種層,其中該電鍍晶種層充當用於該電路圖案及該表面 處理層的一晶種層。
  9. 如請求項1之印刷電路板,其中該電路圖案之一左側橫向側及一右側橫向側中的至少一者包含實質上垂直於該電路圖案之一底表面的一第一部分,及自該第一部件延伸且具有具一預定曲率之一彎曲表面的一第二部分。
  10. 如請求項1之印刷電路板,其中該表面處理層之一左側區域或一右側區域分別自該電路圖案之一左上橫向側或一右上橫向側向外突出。
TW104127222A 2015-07-15 2015-08-20 印刷電路板及製造印刷電路板之方法 TWI699143B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2015-0100404 2015-07-15
KR1020150100404A KR102040605B1 (ko) 2015-07-15 2015-07-15 인쇄회로기판 및 그의 제조 방법

Publications (2)

Publication Number Publication Date
TW201703592A true TW201703592A (zh) 2017-01-16
TWI699143B TWI699143B (zh) 2020-07-11

Family

ID=53887017

Family Applications (1)

Application Number Title Priority Date Filing Date
TW104127222A TWI699143B (zh) 2015-07-15 2015-08-20 印刷電路板及製造印刷電路板之方法

Country Status (5)

Country Link
US (8) US9686860B2 (zh)
EP (1) EP3119169A1 (zh)
KR (1) KR102040605B1 (zh)
CN (2) CN106358379B (zh)
TW (1) TWI699143B (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9372589B2 (en) * 2012-04-18 2016-06-21 Facebook, Inc. Structured information about nodes on a social networking system
KR102326505B1 (ko) * 2015-08-19 2021-11-16 엘지이노텍 주식회사 인쇄회로기판 및 그의 제조 방법
JP7183582B2 (ja) * 2018-06-19 2022-12-06 凸版印刷株式会社 ガラス配線基板
CN110493971A (zh) * 2019-08-22 2019-11-22 大连崇达电路有限公司 一种沉金与电金混合表面处理的线路板制作方法
KR20220109642A (ko) * 2021-01-29 2022-08-05 엘지이노텍 주식회사 회로기판 및 이를 포함하는 패키지 기판

Family Cites Families (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5134460A (en) 1986-08-11 1992-07-28 International Business Machines Corporation Aluminum bump, reworkable bump, and titanium nitride structure for tab bonding
KR0147976B1 (ko) * 1995-06-30 1998-10-15 배순훈 박막 헤드의 패턴 평탄화 방법
US5808360A (en) * 1996-05-15 1998-09-15 Micron Technology, Inc. Microbump interconnect for bore semiconductor dice
US7319265B1 (en) * 2000-10-13 2008-01-15 Bridge Semiconductor Corporation Semiconductor chip assembly with precision-formed metal pillar
JP2003203940A (ja) * 2001-10-25 2003-07-18 Seiko Epson Corp 半導体チップ及び配線基板並びにこれらの製造方法、半導体ウエハ、半導体装置、回路基板並びに電子機器
DE10158809B4 (de) 2001-11-30 2006-08-31 Infineon Technologies Ag Herstellungsverfahren für eine Leiterbahn auf einem Substrat und eine entsprechende Leiterbahn
US6756294B1 (en) * 2002-01-30 2004-06-29 Taiwan Semiconductor Manufacturing Company Method for improving bump reliability for flip chip devices
US6596619B1 (en) * 2002-05-17 2003-07-22 Taiwan Semiconductor Manufacturing Company Method for fabricating an under bump metallization structure
JP4081052B2 (ja) 2003-12-05 2008-04-23 三井金属鉱業株式会社 プリント配線基板の製造法
US7473999B2 (en) 2005-09-23 2009-01-06 Megica Corporation Semiconductor chip and process for forming the same
US20070114674A1 (en) * 2005-11-22 2007-05-24 Brown Matthew R Hybrid solder pad
KR100674305B1 (ko) * 2006-01-24 2007-01-24 삼성전기주식회사 인쇄회로기판 및 그 제조방법
JP4813255B2 (ja) * 2006-05-23 2011-11-09 パナソニック株式会社 配線基板及びその製造方法ならびに半導体装置
US20080308307A1 (en) * 2007-06-12 2008-12-18 Advanced Chip Engineering Technology Inc. Trace structure and method for fabricating the same
TWI412111B (zh) * 2009-05-25 2013-10-11 Unimicron Technology Corp 電路板之電性連接結構及電路板裝置
WO2010140725A1 (ko) 2009-06-05 2010-12-09 (주)탑엔지니어링 박막 금속 전도선의 형성 방법
JP5258729B2 (ja) 2009-10-27 2013-08-07 日東電工株式会社 配線回路基板およびその製造方法
JP5502624B2 (ja) 2010-07-08 2014-05-28 新光電気工業株式会社 配線基板の製造方法及び配線基板
KR20120031725A (ko) 2010-09-27 2012-04-04 엘지이노텍 주식회사 인쇄회로기판 및 이의 제조 방법
US8760882B2 (en) 2010-11-18 2014-06-24 Xintec Inc. Wiring structure for improving crown-like defect and fabrication method thereof
JP5929219B2 (ja) * 2011-01-26 2016-06-01 住友ベークライト株式会社 プリント配線板およびプリント配線板の製造方法
JPWO2012176392A1 (ja) 2011-06-24 2015-02-23 パナソニック株式会社 半導体装置及びその製造方法
KR20130041645A (ko) * 2011-10-17 2013-04-25 삼성전기주식회사 인쇄회로기판
KR101980666B1 (ko) * 2011-12-19 2019-08-29 엘지이노텍 주식회사 인쇄회로기판 및 이의 제조 방법
KR101255954B1 (ko) 2011-12-22 2013-04-23 삼성전기주식회사 인쇄회로기판 및 인쇄회로기판 제조 방법
JP6157968B2 (ja) * 2013-07-25 2017-07-05 日東電工株式会社 配線回路基板およびその製造方法
KR101330422B1 (ko) * 2013-09-12 2013-11-20 이진숙 방열용액체의 누출 방지장치가 구비된 램프

Also Published As

Publication number Publication date
US20200396846A1 (en) 2020-12-17
US20210243901A1 (en) 2021-08-05
US20200146156A1 (en) 2020-05-07
US10531569B2 (en) 2020-01-07
US20170019992A1 (en) 2017-01-19
US11019731B2 (en) 2021-05-25
US11723153B2 (en) 2023-08-08
CN112074098B (zh) 2023-12-15
US9686860B2 (en) 2017-06-20
US20220240390A1 (en) 2022-07-28
CN106358379A (zh) 2017-01-25
CN106358379B (zh) 2020-09-08
US11297720B2 (en) 2022-04-05
US20170251556A1 (en) 2017-08-31
KR102040605B1 (ko) 2019-12-05
EP3119169A1 (en) 2017-01-18
KR20170009046A (ko) 2017-01-25
US20230337370A1 (en) 2023-10-19
US10798827B2 (en) 2020-10-06
US20180332714A1 (en) 2018-11-15
US9913383B2 (en) 2018-03-06
CN112074098A (zh) 2020-12-11
TWI699143B (zh) 2020-07-11

Similar Documents

Publication Publication Date Title
US11723153B2 (en) Printed circuit board and method of fabricating the same
KR102659691B1 (ko) 회로기판
US9788437B2 (en) Method for manufacturing printed circuit board with etching process to partially remove conductive layer
TWI397358B (zh) 打線基板及其製作方法
JP3770895B2 (ja) 電解めっきを利用した配線基板の製造方法
CN106332444B (zh) 电路板及其制作方法
KR100674305B1 (ko) 인쇄회로기판 및 그 제조방법
KR102108433B1 (ko) 인쇄회로기판 및 그의 제조 방법
KR102175534B1 (ko) 인쇄회로기판 및 그의 제조 방법
TWI385765B (zh) 內埋式線路結構及其製作方法
KR102457304B1 (ko) 인쇄회로기판 및 그의 제조 방법
KR101154588B1 (ko) 인쇄회로기판 및 이의 제조 방법
KR20130021027A (ko) 인쇄회로기판 및 그의 제조 방법
KR102119807B1 (ko) 인쇄회로기판 및 그의 제조 방법
JP2016082152A (ja) 配線板およびその製造方法
JP2014036043A (ja) フレキシブルプリント配線板及びフレキシブルプリント配線板の製造方法

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees