JP3770895B2 - 電解めっきを利用した配線基板の製造方法 - Google Patents

電解めっきを利用した配線基板の製造方法 Download PDF

Info

Publication number
JP3770895B2
JP3770895B2 JP2004216200A JP2004216200A JP3770895B2 JP 3770895 B2 JP3770895 B2 JP 3770895B2 JP 2004216200 A JP2004216200 A JP 2004216200A JP 2004216200 A JP2004216200 A JP 2004216200A JP 3770895 B2 JP3770895 B2 JP 3770895B2
Authority
JP
Japan
Prior art keywords
plating layer
forming
electroless plating
wiring
wiring pattern
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2004216200A
Other languages
English (en)
Other versions
JP2005197648A (ja
Inventor
弘志 宮川
崇昭 唐沢
秀幸 若林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shinko Electric Industries Co Ltd
Original Assignee
Shinko Electric Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shinko Electric Industries Co Ltd filed Critical Shinko Electric Industries Co Ltd
Priority to JP2004216200A priority Critical patent/JP3770895B2/ja
Priority to EP08007710A priority patent/EP1951012B1/en
Priority to EP05011695A priority patent/EP1619719B1/en
Priority to EP08007713.4A priority patent/EP1942711B1/en
Priority to KR1020050048232A priority patent/KR101068539B1/ko
Priority to US11/146,235 priority patent/US7347949B2/en
Publication of JP2005197648A publication Critical patent/JP2005197648A/ja
Application granted granted Critical
Publication of JP3770895B2 publication Critical patent/JP3770895B2/ja
Priority to US12/003,673 priority patent/US8043514B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/153Connection portion
    • H01L2924/1531Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation

Landscapes

  • Electroplating Methods And Accessories (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
  • Manufacturing Of Printed Circuit Boards (AREA)
  • Manufacturing Of Printed Wiring (AREA)

Description

本発明は半導体装置等に用いる配線基板の製造方法、特に電解めっきを利用して配線基板を製造する場合において、給電用のめっき配線を不要とした配線基板の製造方法に関する。
従来、半導体装置に使用される配線基板を製造する場合、例えば、図1Aに示すようなガラスプリプレグ等の樹脂からなる大判の基板1を用意し、この大判の基板1上にマトリッス状に複数の配線基板3に対応する配線パターン5を一括して形成した後、所定の切断線7に沿って切断することにより個々の配線基板3を得ている。
特に、サブトラクティブ法(テンティング法)により、大判の基板1上に配線パターン5を形成する場合、ボンディングパッド等の配線パターン5の主要部に、電解めっきによりニッケルめっきや金めっきを施すための、配線パターン間を短絡させる給電用のめっき配線9が切断して得られる配線基板3の外側に設けられる。なお、図1Bは図1Aで示した配線パターン5およびめっき配線9の部分を拡大して示すもので、11はボンディングパッド、13はスルーホールである。
電解めっきを施す際は、大判の基板1をめっき液(図示せず)中に浸漬し、大判の基板1の外周部のめっき配線9をめっき用の電極(図示せず)に接続することにより、配線パターン5に給電し、この配線パターン5の必要個所にニッケルや金の電解めっきを施す。
電解めっきを施した後、めっき配線9の内側部分(破線で示す切断線7に沿った部分)で大判の基板1を切断し、個々の配線基板3を得ている。このため、配線基板3の配線パターン5には、めっき配線9に接続させるためにのみ必要で、電気信号の伝達等には不要な部分15がスルーホール11から配線基板3の外縁にかけて存在することとなる。
上記のような配線基板3として、BGA(Ball Grid Array)と呼ばれる半導体装置に使用されるものがある。図2A〜Gおよび図3A〜Dにおいて、従来のサブトラクティブ法による配線基板、特にBGAに使用される配線基板3の製造方法について工程順に説明する。またこのようにして製造された配線基板3を用いたBGAを図4Aに示す。なお、図2および図3の各図では、図4AのXで示した断面部分の配線パターンについての製造方法(配線パターン形成方法)を示す。
図2Aにおいて、まず、樹脂基板(ガラスプリプレグ)1の両面に銅箔17、17を積層した大判の両面銅張り積層板10を用意する。この両面銅張り積層板10上に、図1Aに示すような複数の配線基板3を形成するのである。
図2Bにおいて、ドリル(図示せず)で所要個所にスルーホール13を開口する。
図2Cにおいて、スルーホール13の内壁を含む全表面に、銅などの無電解めっき19を施す。
図2Dにおいて、無電解めっき層19から給電して、無電解めっき層19上に、銅などの電解めっき21を施す。これにより配線パターン形成に必要なめっき厚さとする。
図2Eにおいて、電解めっき層21上に、ドライフィルムレジストと呼ばれるフィルム状のエッチングレジストを積層し、その上から露光・現像して、所定の配線パターンに対応するレジストパターン23を形成する。
図2Fにおいて、レジストパターン23をマスクとしてエッチングを施し、レジストパターン23から露出している配線パターン形成に不要な部分の電解銅めっき層21、無電解銅めっき層19、銅箔17を除去し、配線パターン5を形成する。
図2Gにおいて、レジストパターン23を除去する。これにより、配線パターン5が露出される。この配線パターン5は、その接続部分5cを介して、配線パターン5と同時に形成されるめっき配線9に接続され、図1に示すように相互に短絡されている。なお、このめっき配線9は、図1に示すように、大判の樹脂基板1上に、複数の配線基板3を得るための切断線7の外側に枠状に形成されていて、切断前においては、すべての配線基板3の配線パターン5に接続されている。
次に、図3Aにおいて、ソルダレジストを印刷塗布し、露光・現像により、ソルダレジストパターン25を形成する。この際、配線パターン5のボンディングパッド11や、外部接続用パッド(はんだボールの接合部)31などの所要個所が露出するように、ソルダレジストパターン25を形成する。
図3Bにおいて、めっき配線9(図1)から給電し、ワイヤボンディングパッド11と、外部接続用パッド31に、電解ニッケルめっき27を施し、次いで電解金めっき29を施す。なお、図3Cは、図3Bを上から見た図を示している(ただし、ソルダレジスト25を除いて示している)。図示のように、ニッケル・金(Ni/Au)電解めっきの際、配線パターン5はめっき配線9で短絡されている。
図3Dにおいて、図3B、Cで示した切断線7で大判の基板1を切断し、個々の配線基板3を得る。
この後、配線基板3に半導体素子33を搭載し、ボンディングワイヤ35により半導体素子33とワイヤボンディングパッド11間を接続し、樹脂37により封止し、更にはんだボール39を接合することにより、図4Aに示すような半導体装置(BGA)を得る。図4Bは、図4AのXで示した配線基板の部分を上面から見た図(封止樹脂37やソルダレジスト25を除去した状態)である。
上述のような従来のサブトラクティブ法で製造した図4Aに示す配線基板3を使用すると、図4Bに示すように、配線パターン5に、スルーホール13の部分から切断した配線基板3の外周縁7aまで延びた不要部分(めっき配線への接続部5c)が生じ、この不要部分5cにより信号の反射やノイズが発生し、半導体装置の電気的特性が悪化する。また、このようなめっき配線9を設けると、めっき配線5の分だけ、配線パターン9の配置に制限が生ずるため、配線パターン5の高密度化の妨げとなる。
なお、本発明に関連する先行技術として、特許文献1があるが、配線パターンと基板との密着性を向上させ、配線パターンの微細化を可能とし、また、ソルダレジストと導体部との密着性をも向上させるため、基板面に形成された銅層を給電層して電解めっきを施すこと、銅層をレジストパターンをマスクとしてエッチングすることにより配線パターンを形成すること、が開示されている。
特開2000−114412号公報
上述のような従来のサブトラクティブ法で製造した配線基板によると、電解めっきを施すための給電用の必要性から配線パターンに不要部分が生じ、この不要部分により信号の反射やノイズが発生し、半導体装置の電気的特性が悪化したり、配線パターンの配置に制限が生ずることにより配線パターンの高密度化の妨げとなる。
そこで、本発明では、電解めっきを利用して基板に配線パターンを形成する場合においても、配線パターンに不要部分が生ずることはなく、これによる信号の反射やノイズの発生による半導体装置の電気的特性の悪化を生ずることなく、配線パターンの配置を高密度化することのできる、電解めっきを利用した配線基板の製造方法を提供することを課題とする。
上記の課題を達成するために、本発明によれば、電解めっきを利用して配線基板を製造する方法であって、表面に金属箔が張り付けられた絶縁基板の該金属箔上に第1無電解めっき層を形成し、前記第1電解めっき層、第1無電解めっき層、金属箔の配線パターン形成部位を除く所要個所を除去して配線パターンを形成する工程と、該配線パターンを含む基板表面に第2無電解めっき層を形成する工程と、接続領域に対応する前記配線パターンの第1所要個所のみ露出するように、めっきレジストパターンを形成する工程と、前記第2無電解めっき層より給電することにより、前記配線パターンの第1所要個所上に第2電解めっき層を形成する工程と、前記めっきレジストパターンを除去する工程と、前記第2電解めっき層から露出する前記第2無電解めっき層を除去する工程と、少なくとも前記配線パターンの第1所要個所を含む所要個所のみ露出するようにソルダレジストパターンを形成する工程と、と含むことを特徴とする、電解めっきを利用した配線基板の製造方法が提供される。
前記金属箔、前記第1無電解めっき層及び前記第1電解めっき層は銅であることを特徴とする。
前記配線パターンを形成する工程は、前記第1電解めっき層上にエッチングレジストを塗布する工程と、露光・現像によりエッチングレジストパターンを形成する工程と、該エッチングレジストパターンから露出している領域をエッチングにより除去する工程と、から成ることを特徴とする。
前記めっきレジストパターンを形成する工程は、前記配線パターンを含む基板全面にめっきレジストを塗布する工程と、前記配線パターンの第1所要個所のみ露出するように、該めっきレジストを露光・現像する工程と、から成ることを特徴とする。
両面に金属箔が貼り付けられた絶縁基板に貫通孔を形成し、該貫通孔内壁と金属箔上に前記第1無電解めっき層を形成し、該第1無電解めっき層上に前記第1電解めっき層を形成することを特徴とする。
また、本発明によると、電解めっきを利用して配線基板を製造する方法であって、絶縁基板の表面に第1無電解めっき層を形成する工程と、該第1無電解めっき層上に第1めっきレジストパターンを形成する工程と、該第1無電解めっき層より給電することにより、前記第1めっきレジストパターンから露出している前記第1無電解めっき層上に第1電解めっき層を形成し、基板の端縁に延在しないように配線パターンを形成する工程と、前記第1めっきレジストパターンを除去する工程と、接続領域に対応する前記配線パターンの第1所要個所のみ露出するように、第2めっきレジストパターンを形成する工程と、前記第1無電解めっき層より給電することにより、前記配線パターンの第1所要個所上に第2電解めっき層を形成する工程と、前記第2めっきレジストパターンを除去する工程と、前記第1無電解めっき層の前記配線パターンからの露出個所を除去する工程と、前記配線パターンの少なくとも第1所要個所を含む所要個所のみ露出するようにソルダレジストパターンを形成する工程と、を含むことを特徴とする、電解めっきを利用した配線基板の製造方法が提供される。なお、上記において、「第1めっきレジストパターンを除去する工程」を省略し、「第2めっきレジストパターンを除去する工程」において、第1及び第2めっきレジストパターンを同時に除去することも可能である。
前記第1無電解めっき層及び前記第1電解めっき層は銅めっき層であることを特徴とする。
前記第1めっきレジストパターンを形成する工程は、前記第1無電解めっき層上にめっきレジストを塗布する工程と、露光・現像する工程とを含み、前記第2めっきレジストパターンを形成する工程は、前記配線パターンを含む基板上にめっきレジストを塗布する工程と、露光・現像する工程とを含むことを特徴とする。
絶縁基板に貫通孔を形成し、該貫通孔内壁と絶縁基板表面に前記第1無電解めっき層を形成し、該第1無電解めっき層上に前記第1めっきレジストパターンを形成することを特徴とする。
前記ソルダレジストパターンを形成する工程は、ソルダレジストを塗布する工程と、該ソルダレジストを露光・現像することにより、接続領域に対応する前記配線パターンの第1所要個所を含む所要個所を露出させる工程を含むことを特徴とする。この場合においては、前記ソルダレジストから露出する前記配線パターンの第1所要個所は、ワイヤボンディングパッドの領域及び外部接続端子用パッドの領域であることを特徴とする。また、前記第1所要個所上に形成する第2電解めっき層は、電解ニッケルめっき層と該電解ニッケルめっき上に形成した電解金めっき層からなることを特徴とする。
前記配線基板は、大判型基板を所定の切断線に沿って切断することにより個々に得られるものであって、電解めっきを施す工程での、無電解めっき層よりの給電は、大判型基板の周縁部における無電解めっき層にて給電が行われ、且つ前記配線パターンを形成する工程では、個々配線基板の端縁である前記切断線にまで延在しないように、大判型基板上に配線パターンが形成されることを特徴とする。
本発明の電解めっきを利用した配線基板の製造方法によると、従来の製造方法により製造した配線基板のように、めっき配線が不要となるばかりでなく、配線パターンをめっき配線へ接続するための接続部のような、「不要部分」が存在しないため、これらの「不要部分」による信号の反射やノイズが発生により半導体装置の電気的特性の悪化させることはなく、また、このような「不要部分」が存在しないために、配線パターンの配置の自由度が増し配線基板の高密度化を達成することができる。
以下、添付図面を参照して本発明の実施の形態について詳細に説明する。
本発明によれば、電解めっきを施すためのめっき配線が不要となるため、前述した従来のサブトラクティブ法のような問題は生じない。なお、下記の実施形態の説明において、樹脂基板1としては、内部に複数層の配線層が形成された、多層配線基板を用いても良い。また、配線パターンは、樹脂基板1の両面に形成しても良く、また片面にのみ形成しても良い。
図5A〜F及び図6A〜Cにおいて本発明の第1実施形態に係るサブトラクティブ法による配線基板の製造方法を工程順に説明する。なお、図5、図6の各図においても、図4AのXで示す部分に相当する個所を拡大して断面図で示す。
まず最初は、図2A〜図2Gにおいて説明した方法と同様の方法で、大判の基板1に配線パターン5を形成する。ただし、本発明では、それぞれ対応する図5A〜Cで示すように、従来の図2E〜Gの工程のような、めっき配線9(図1)と、めっき配線9への接続部5cは形成しない。
即ち、図2Eに対応する図5Aにおいて、電解銅めっき層21上に、ドライフィルムレジストと呼ばれるフィルム状のエッチングレジストを積層し、その上から露光・現像して、エッチングレジストパターン23を形成する場合において、基板1の周縁におけるめっき配線9(図1)への接続部5c(図2G)に対応する部分は、エッチングレジストパターン23によって覆われていない露出部としておく。
次に図2Fに対応する図5Bにおいて、エッチングを施し、レジストパターン23によって覆われていない不要部分の電解銅めっき層21、無電解銅めっき層19、銅箔17を除去し、配線パターン5を形成する。
図5Cにおいて、レジストパターン23を除去する。これにより、配線パターン5が露出される。この配線パターン5は、上述のように、接続部分5c(図2G)が存在しないために、配線パターン5は相互間が短絡されない状態となっている。また、本発明によると前述のように、図1に示す、大判の樹脂基板1上の、複数の配線基板3を得るための切断線7の外側に枠状に従来例で形成されていた、めっき配線9(図1)も存在しない。
図5Dにおいて、スルーホール13の内壁を含む全表面に、無電解銅めっき層41を形成する。
図5Eにおいて、ワイヤボンディングパッド領域(5a)や外部接続端子用パッドの領域(5b)等、後の工程において電解ニッケルめっきと電解金めっきを施す配線パターン5の所要個所が露出するように、めっきレジストを塗布し、露光・現像により、めっきレジストパターン(めっきマスク)43を形成する。
図5Fにおいて、銅のクイック・エッチングにより、めっきレジストパターン43から露出した無電解めっき層41を除去する。
次に、図6Aにおいて、無電解めっき層41により給電し、ワイヤボンディングパッド等に、電解ニッケルめっき27と、電解金めっき29を施す。なお、給電のための無電解銅めっき層41は個々の配線基板3の外側へ延在しており、めっきの際は大判の基板はめっき液(図示せず)に沈積し、大判の基板の周縁部における無電解銅めっき層を電極として給電される。
図6Bにおいて、レジストパターン43を除去する。
図6Cにおいて、銅のクイックエッチングにより、電解ニッケルめっき層27、電解金めっき層29から露出した無電解銅めっき層41を除去する。
図6Dにおいて、ソルダレジストを塗布し、露光・現像し、ワイヤボンディングパッド5a、外部接続用パッド5b等が露出したレジストパターン45を形成する。
この後、大判の基板を切断し、個々の配線基板を得、この配線基板に半導体素子33を搭載し、樹脂37で封止し、はんだボール39を接合することにより、図9Aに示すような半導体装置(BGA)を得る。この配線基板には、図9Bに示すように、配線パターン5に不要部分、即ち、めっき配線及びそれへの接続部が存在しないため、従来の配線基板において生じていたような問題は発生しない。
次に、図7A〜F及び図8A〜Gにおいて本発明の第2実施形態に係るセミアディティブ法による配線基板の製造方法を工程順に説明する。なお、図7、図8の各図においても、図4AのXで示す部分に相当する個所を拡大して断面図で示す。この第2実施形態においても、めっき配線9(図1)が不要となるため、従来の配線基板の製造方法におけるような問題は生じない。この方法では、下記工程で配線基板を製造する。
図7Aにおいて、大判の樹脂基板(ガラスプリプレグ)1を用意する。
図7Bにおいて、ドリルによりスルーホール13を形成する。
図7Cにおいて、スルーホールの13内壁を含む全表面に、無電解銅めっき層51を形成する。
図7Dにおいて、無電解銅めっき層51上にめっきレジスト53を塗布する。
図7Eにおいて、めっきレジストを露光・現像し、配線パターンの形状に対応しためっきレジストパターン55を形成する。このめっきレジストパターン55を形成する場合において、基板1の端縁の部分は、めっきレジストパターン55によって覆われている部分としておく。
図7Fにおいて、無電解めっき層51から給電し、めっきレジストパターン55から露出している部分に電解銅めっきを施し、電解銅めっき層57を形成し、配線パターンを形成する。なお、無電解めっき層51への給電は第1実施形態の場合と同様、大判の基板の周縁部の無電解銅めっき層にて行う。
次に、図8Aにおいて、レジストパターン55を除去する。
図8Bにおいて、ワイヤボンディングパッドの領域(5a)や外部接続端子用パッドの領域(5b)等、配線パターン上の電解ニッケルめっきと電解金めっきを施す個所が露出するよう、めっきレジストを塗布した後、露光・現像により、めっきレジストパターン(めっきマスク)59を形成する。
図8Cにおいて、銅のクイック・エッチングにより、配線パターンから露出した無電解銅めっき層51を除去する。
図8Dにおいて、無電解めっき層51により給電し、ワイヤボンディングパッド、外部接続端子用パッド等の配線パターンの所要個所に、電解ニッケルめっき27と、電解金めっき29を施す。この場合の無電解めっき層51への給電も前述の場合と同様、大判の基板の周縁部にて行う。
図8Eにおいて、めっきレジストパターン59を除去する。
図8Fにおいて、銅のクイック・エッチングにより、配線パターン57から露出した無電解めっき層51を除去する。これにより、各配線基板の端縁の部分には配線パターンや無電解めっき層等の電気導通部分は存在しない。
図8Gにおいて、ソルダレジストを塗布し、露光・現像し、ワイヤボンディングパッド5aや外部端子接続用パッド5b等が露出したレジストパターン61を形成する。
この後、大判の基板を切断し、個々の配線基板を得、この配線基板に半導体素子を搭載し、樹脂37で封止し、はんだボール39を接合することにより、図9Aに示すような半導体装置を得る。この配線基板においても、図9Bに示すように、配線パターンに不要部分(めっき配線への接続部)が存在しないため、従来技術のような問題は発生しない。
図10及び図11は本発明の第3実施形態に係る配線基板の製造工程を示すものである。第3実施形態では、両面に銅箔17が貼り付けられた樹脂基板1において、第2実施形態と同様な方法で配線パターンを形成する。即ち、この第3実施形態では、両面に銅箔17が貼り付けられた樹脂基板1に無電解めっき層51を形成し(図10A,B,C)、無電解めっき層51を除去する際には、同時に銅箔17も除去する(図11C,F)。他の部分は図7及び図8に示した第2実施形態の場合と同様である。
次に、図12を参照して本発明の第4実施形態に係る配線基板の製造方法を説明する。図12A〜Eは図7Fに示す工程を示す。上述の第2実施形態又は第3実施形態においては、無電解めっき層51を給電層として、めっきレジストパターン55から露出している部分に電解銅めっきを施して、配線パターン57を形成した(図7F、図10F)後、レジストパターン55を除去していた(図8A、図11A)が、この第4実施形態は、図12Aに示すように、レジストパターン55を除去することなく、そのままの状態とし、レジストパターン55の上から、めっきレジストを塗布した後、露光・現像により、ワイヤボンディングパッド領域(5a)や外部接続端子用パッド領域(5b)等、配線パターン上に電解ニッケルめっきと電解金めっきを施す個所が露出するように、めっきレジストパターン(めっきマスク)59を形成する。
次に、図12Bにおいて、無電解めっき層51により給電し、ワイヤボンディングパッド領域(5a)や外部接続端子用パッド領域(5b)等の配線パターン57上の所要個所に、電解ニッケルめっき27と、電解金めっき29を施す。この場合の無電解めっき層51への給電も前述の場合と同様、大判の基板の周縁部にて行う。
次に、図12Cにおいて、めっきレジストパターン59及び55を同時に除去する。
次に、図12Dにおいて、銅のクイックエッチングにより、配線パターン57から露出している無電解めっき層51を除去する。これにより、各配線基板の端縁の部分には配線パターンや無電解めっき層等の電気導通部分は存在しなくなる。
図12Eにおいて、ソルダレジストを塗布し、このソルダレジストを露光・現像して、ワイヤボンディングパッド5aや外部端子接続用パッド5b等を露出させるようにレジストパターン61を形成する。
この後、前述の第1〜第3実施形態と同様、大判の基板を切断し、個々の配線基板を得、この配線基板に半導体素子を搭載し、樹脂37で封止し、はんだボール39を接合することにより、半導体装置を得る。この配線基板においても、配線パターンに不要部分(めっき配線への接続部)が存在しないため、従来技術のような問題は発生しない。
なお、図12に示した第4実施形態においては、第2実施形態において、レジストパターン55を除去しないで、このレジストパターン55の上から、めっきレジストパターン(めっきマスク)59を形成する場合について図示したが、第3実施形態の場合のように、両面に銅箔が貼り付けられた樹脂基板を用いた場合においても、この第4実施形態と全く同様の工程にて、配線基板を製造することができる。
また、図12に示した第4実施形態においては、上述のように、レジストパターン55を除去していないので、電解めっき工程において、例えば図8又は図11に示すように、ボンディングパッド5aの側面に電解ニッケルめっき層27及び電解銅めっき層29が析出した構造とはならず、平坦面にのみ析出する構造となる。図13にボンディングパッド5aの側面にもこれらのめっき層が析出した場合(A)と平坦面にのみめっき層が析出した場合(B)とを模式的に示すが、ボンディングパッド5aの側面に析出された電解ニッケルめっき層27及び電解銅めっき層29は、ボンディング領域の配線幅を増やしてしまうため、狭ピッチでボンディングパッドを形成する場合においては、ボンディングパッド間の間隔を維持するために邪魔な存在となる。
このようなことから、図12に示す第4実施形態においては、ボンディングパッド5aの側面に電解ニッケルめっき層27及び電解銅めっき層29が析出しないため、狭ピッチでボンディングパッドの形成が可能となり、高密度化に寄与することとなる。
以上添付図面を参照して本発明の実施形態について説明したが、本発明は上記の実施形態に限定されるものではなく、本発明の精神ないし請求範囲内において種々の形態、変形、修正等が可能である。
以上説明したように、本発明によれば、電解めっきを利用して基板に配線パターンを形成する場合においても、配線パターンに不要部分が生ずることはなく、これによる信号の反射やノイズが発生による半導体装置の電気的特性の悪化を生ずることなく、配線パターンの配置を高密度化することができる。
Aは複数の配線基板を形成した大判の基板の平面図、Bは一部拡大図である。 サブトラクティブ法による従来の配線基板の製造工程を示す。 図2に続く従来の配線基板の製造工程を示す。 Aは従来の製造方法による半導体装置の断面図、Bは一部平面図である。 サブトラクティブ法による本発明の配線基板の製造工程(第1実施形態)を示す。 図5に続く本発明の第1実施形態に係る配線基板の製造工程を示す。 セミアディティブ法による本発明の配線基板の製造工程(第2実施形態)を示す。 図7に続く本発明の第2実施形態に係る配線基板の製造工程を示す。 Aは本発明の製造方法による半導体装置の断面図、Bは一部平面図である。 本発明の第3実施形態に係る配線基板の製造工程を示す。 図10に続く本発明の第3実施形態に係る配線基板の製造工程を示す。 本発明の第4実施形態に係る配線基板の製造方法を示す。 ボンディングパッドの側面にもめっき層が析出した場合(A)と平坦面にのみめっき層が析出した場合(B)とを模式的に示す。
符号の説明
1 樹脂基板
5 配線パターン
5a ワイヤボンディングパッド
5b 外部端子接続用パッド
17 銅箔
19、41、51 無電解銅めっき層
21、57 電解銅めっき層
23、43、45、53、59、61 レジスト
27 電解ニッケルめっき層
29 電解金めっき層

Claims (14)

  1. 電解めっきを利用し、且つ大判型基板を所定の切断線に沿って切断することにより個々に得られる配線基板の製造方法であって、
    表面に金属箔が張り付けられた絶縁基板の該金属箔上に第1無電解めっき層を形成し、該第1無電解めっき層上に第1電解めっき層を形成する工程と、
    前記第1電解めっき層、第1無電解めっき層、及び金属箔の、配線パターン形成部位以外の個所を除去することにより配線パターンを形成する工程と、
    該配線パターンを含む基板表面に第2無電解めっき層を形成する工程と、
    接続領域に対応する前記配線パターンの所要個所のみ露出するように、めっきレジストパターンを形成する工程と、
    前記第2無電解めっき層より給電することにより、前記配線パターンの前記所要個所上に第2電解めっき層を形成する工程と、
    前記めっきレジストパターンを除去する工程と、
    前記第2電解めっき層から露出する前記第2無電解めっき層を除去する工程と、
    記所要個所を含む前記配線パターンの領域が露出するようにソルダレジストパターンを形成する工程と、を含み、
    前記第2電解めっき層を形成する前記工程での前記第2無電解めっき層よりの給電は、大判型基板の周縁部における第2無電解めっき層にて給電が行われ、且つ前記配線パターンを形成する前記工程では、個々の配線基板の端縁である前記切断線にまで延在しないように、前記大判型基板上に配線パターンが形成されることを特徴とする、電解めっきを利用した配線基板の製造方法。
  2. 前記金属箔、前記第1無電解めっき層及び前記第1電解めっき層は銅であることを特徴とする請求項1に記載の配線基板の製造方法。
  3. 前記配線パターンを形成する工程は、前記第1電解めっき層上にエッチングレジストを塗布する工程と、露光・現像によりエッチングレジストパターンを形成する工程と、該エッチングレジストパターンから露出している領域をエッチングにより除去する工程と、から成ることを特徴とする請求項1又は2に記載の配線基板の製造方法。
  4. 前記めっきレジストパターンを形成する工程は、前記配線パターンを含む基板全面にめっきレジストを塗布する工程と、接続領域に対応する前記配線パターンの前記所要個所のみ露出するように、該めっきレジストを露光・現像する工程と、から成ることを特徴とする請求項1〜3のいずれか1項に記載の配線基板の製造方法。
  5. 両面に金属箔が貼り付けられた絶縁基板に貫通孔を形成し、該貫通孔内壁と金属箔上に前記第1無電解めっき層を形成し、該第1無電解めっき層上に前記第1電解めっき層を形成することを特徴とする請求項1に記載の配線基板の製造方法。
  6. 電解めっきを利用し、且つ大判型基板を所定の切断線に沿って切断することにより個々に得られる配線基板の製造方法であって、
    絶縁基板の表面に第1無電解めっき層を形成する工程と、
    該第1無電解めっき層上に第1めっきレジストパターンを形成する工程と、
    該第1無電解めっき層より給電することにより、前記第1めっきレジストパターンから露出している前記第1無電解めっき層上に第1電解めっき層を形成し、配線パターンを形成する工程と、
    前記第1めっきレジストパターンを除去する工程と、
    接続領域に対応する前記配線パターンの所要個所のみ露出するように、第2めっきレジストパターンを形成する工程と、
    前記第1無電解めっき層より給電することにより、前記配線パターンの前記所要個所上に第2電解めっき層を形成する工程と、
    前記第2めっきレジストパターンを除去する工程と、
    前記第1無電解めっき層の前記配線パターンからの露出個所を除去する工程と、
    前記所要個所を含む前記配線パターンの領域が露出するようにソルダレジストパターンを形成する工程と、を含み、
    前記第2電解めっき層を形成する前記工程での前記第1無電解めっき層よりの給電は、大判型基板の周縁部における第1無電解めっき層にて給電が行われ、且つ前記配線パターンを形成する前記工程では、個々の配線基板の端縁である前記切断線にまで延在しないように、前記大判型基板上に配線パターンが形成されることを特徴とする、電解めっきを利用した配線基板の製造方法。
  7. 電解めっきを利用し、且つ大判型基板を所定の切断線に沿って切断することにより個々に得られる配線基板の製造方法であって、
    絶縁基板の表面に第1無電解めっき層を形成する工程と、
    該第1無電解めっき層上に第1めっきレジストパターンを形成する工程と、
    該第1無電解めっき層より給電することにより、前記第1めっきレジストパターンから露出している前記第1無電解めっき層上に第1電解めっき層を形成し、配線パターンを形成する工程と、
    接続領域に対応する前記配線パターンの所要個所のみ露出するように、第2めっきレジストパターンを形成する工程と、
    前記第1無電解めっき層より給電することにより、前記配線パターンの前記所要個所上に第2電解めっき層を形成する工程と、
    前記第1及び第2めっきレジストパターンを除去する工程と、
    前記第1無電解めっき層の前記配線パターンからの露出個所を除去する工程と、
    前記所要個所を含む前記配線パターンの領域が露出するようにソルダレジストパターンを形成する工程と、を含み、
    前記第2電解めっき層を形成する前記工程での前記第1無電解めっき層よりの給電は、大判型基板の周縁部における第1無電解めっき層にて給電が行われ、且つ前記配線パターンを形成する前記工程では、個々の配線基板の端縁である前記切断線にまで延在しないように、前記大判型基板上に配線パターンが形成されることを特徴とする、電解めっきを利用した配線基板の製造方法。
  8. 前記第1無電解めっき層及び前記第1電解めっきは銅めっきであることを特徴とする請求項6又は7に記載の配線基板の製造方法。
  9. 前記第1めっきレジストパターンを形成する工程は、前記第1無電解めっき層上にめっきレジストを塗布する工程と、露光・現像する工程とを含み、前記第2めっきレジストパターンを形成する工程は、前記配線パターンを含む基板上にめっきレジストを塗布する工程と、露光・現像する工程とを含むことを特徴とする請求項6〜8のいずれか1項に記載の配線基板の製造方法。
  10. 絶縁基板に貫通孔を形成し、該貫通孔内壁と絶縁基板表面に前記第1無電解めっき層を形成し、該第1無電解めっき層上に前記第1めっきレジストパターンを形成することを特徴とする請求項6〜9のいずれか1項に記載の配線基板の製造方法。
  11. 前記絶縁基板の両面又は片面には、あらかじめ銅箔が貼り付けられており、該銅箔上に前記第1無電解めっき層が形成され、前記第1無電解めっき層の前記配線パターンからの露出個所を除去する工程で、同時に該銅箔も除去されることを特徴とする請求項6〜10のいずれか1項に記載の配線基板の製造方法。
  12. 前記ソルダレジストパターンを形成する工程は、ソルダレジストを塗布する工程と、該ソルダレジストを露光・現像することにより、接続領域に対応する前記配線パターンの前記所要個所を含む領域を露出させる工程を含むことを特徴とする請求項1〜11のいずれか1項に記載の配線基板の製造方法。
  13. 前記ソルダレジストから露出する前記配線パターンの前記所要個所は、ワイヤボンディングパッドの領域、又は外部接続端子用パッドの領域であることを特徴とする請求項12に記載の配線基板の製造方法。
  14. 接続領域に対応する前記配線パターンの前記所要個所上に形成する第2電解めっき層は、電解ニッケルめっき層と該ニッケルめっき上に形成した電解金めっき層からなることを特徴とする請求項12又は13に記載の配線基板の製造方法。
JP2004216200A 2003-12-09 2004-07-23 電解めっきを利用した配線基板の製造方法 Active JP3770895B2 (ja)

Priority Applications (7)

Application Number Priority Date Filing Date Title
JP2004216200A JP3770895B2 (ja) 2003-12-09 2004-07-23 電解めっきを利用した配線基板の製造方法
EP05011695A EP1619719B1 (en) 2004-07-23 2005-05-31 Method of manufacturing a wiring board including electroplating
EP08007713.4A EP1942711B1 (en) 2004-07-23 2005-05-31 Method of manufacturing a wiring board including electroplating
EP08007710A EP1951012B1 (en) 2004-07-23 2005-05-31 Method of manufacturing a wiring board including electroplating
KR1020050048232A KR101068539B1 (ko) 2004-07-23 2005-06-07 전해 도금을 이용한 배선 기판의 제조 방법
US11/146,235 US7347949B2 (en) 2004-07-23 2005-06-07 Method of manufacturing a wiring board by utilizing electro plating
US12/003,673 US8043514B2 (en) 2004-07-23 2007-12-28 Method of manufacturing a wiring board by utilizing electro plating

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2003410644 2003-12-09
JP2004216200A JP3770895B2 (ja) 2003-12-09 2004-07-23 電解めっきを利用した配線基板の製造方法

Publications (2)

Publication Number Publication Date
JP2005197648A JP2005197648A (ja) 2005-07-21
JP3770895B2 true JP3770895B2 (ja) 2006-04-26

Family

ID=34828936

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004216200A Active JP3770895B2 (ja) 2003-12-09 2004-07-23 電解めっきを利用した配線基板の製造方法

Country Status (1)

Country Link
JP (1) JP3770895B2 (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4891578B2 (ja) * 2005-08-10 2012-03-07 京セラSlcテクノロジー株式会社 配線基板およびその製造方法
JP2007067276A (ja) * 2005-09-01 2007-03-15 Nippon Avionics Co Ltd プリント配線板とその製造方法
JP2007088232A (ja) * 2005-09-22 2007-04-05 Daisho Denshi:Kk プリント配線板の製造方法
JP4503039B2 (ja) 2006-04-27 2010-07-14 三洋電機株式会社 回路装置
KR100864616B1 (ko) * 2006-07-04 2008-10-22 손경애 인쇄회로기판 제조방법 및 그에 따라서 제조된인쇄회로기판
US7595553B2 (en) 2006-11-08 2009-09-29 Sanyo Electric Co., Ltd. Packaging board and manufacturing method therefor, semiconductor module and mobile apparatus
JP6799317B2 (ja) * 2016-10-03 2020-12-16 株式会社プロポックス 操作ワイヤの製造方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3770007B2 (ja) * 1999-11-01 2006-04-26 凸版印刷株式会社 半導体装置の製造方法
JP3826651B2 (ja) * 2000-01-31 2006-09-27 日立化成工業株式会社 配線板の製造法
JP3488888B2 (ja) * 2000-06-19 2004-01-19 アムコー テクノロジー コリア インコーポレーティド 半導体パッケージ用回路基板の製造方法及びそれを用いた半導体パッケージ用回路基板

Also Published As

Publication number Publication date
JP2005197648A (ja) 2005-07-21

Similar Documents

Publication Publication Date Title
US7226807B2 (en) Method of production of circuit board utilizing electroplating
TWI446847B (zh) 佈線板,其製造方法及半導體封裝
JP5198105B2 (ja) 多層フレキシブルプリント配線板の製造方法
KR20040076164A (ko) 도금 인입선을 사용하지 않는 패키지 기판 및 그 제조 방법
US8592691B2 (en) Printed wiring board
KR101068539B1 (ko) 전해 도금을 이용한 배선 기판의 제조 방법
JP2004193549A (ja) メッキ引込線なしにメッキされたパッケージ基板およびその製造方法
JP2005236067A (ja) 配線基板と配線基板の製造方法、および半導パッケージ
JP3770895B2 (ja) 電解めっきを利用した配線基板の製造方法
CN110366310B (zh) 软硬复合板及其制法
JP4051273B2 (ja) 配線基板及び配線基板の製造方法
JP2010016061A (ja) プリント配線板およびその製造方法
JP5317491B2 (ja) プリント配線板の製造方法
KR100688697B1 (ko) 패키지 기판의 제조방법
JP2001210952A (ja) 配線基板及び配線基板の製造方法
JP3759755B2 (ja) 恒久的接続のために電気回路の上に***した金属接点を作成する方法
JP4549499B2 (ja) 半導体チップ搭載用基板の製造方法、および半導体チップ搭載用基板と半導体装置
JP2005235980A (ja) 配線基板の製造方法と配線基板、および半導体パッケージ
KR20060014642A (ko) 인쇄회로기판의 제조방법
JP2004063939A (ja) 半導体パッケージ用基板の製造方法
JPH11150364A (ja) 両面プリント配線板の製造方法
JPH0748583B2 (ja) 高密度プリント配線板の電気検査治具板の製造方法
JPH0231871B2 (ja)
JPH09172122A (ja) 半導体搭載用リ−ド付き基板の製造法
JPH11312866A (ja) プリント配線板の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050629

A871 Explanation of circumstances concerning accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A871

Effective date: 20050629

A975 Report on accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A971005

Effective date: 20050715

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050809

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050926

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20051025

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20051206

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20060110

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20060207

R150 Certificate of patent or registration of utility model

Ref document number: 3770895

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090217

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100217

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110217

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110217

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120217

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120217

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130217

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140217

Year of fee payment: 8