TWI385765B - 內埋式線路結構及其製作方法 - Google Patents
內埋式線路結構及其製作方法 Download PDFInfo
- Publication number
- TWI385765B TWI385765B TW97126805A TW97126805A TWI385765B TW I385765 B TWI385765 B TW I385765B TW 97126805 A TW97126805 A TW 97126805A TW 97126805 A TW97126805 A TW 97126805A TW I385765 B TWI385765 B TW I385765B
- Authority
- TW
- Taiwan
- Prior art keywords
- layer
- buried
- conductive layer
- conductive
- oxidation
- Prior art date
Links
Landscapes
- Manufacturing Of Printed Wiring (AREA)
Description
本發明是有關於一種內埋式線路結構的製作方法,且特別是有關於一種不具有電鍍線的內埋式線路結構的製作方法。
近年來,隨著電子技術的日新月異,以及高科技電子產業的相繼問世,使得更人性化、功能更佳的電子產品不斷地推陳出新,並朝向輕、薄、短、小的趨勢邁進。在此趨勢之下,由於線路板具有佈線細密、組裝緊湊及性能良好等優點,因此線路板便成為承載多個電子元件以及使這些電子元件彼此電性連接的主要媒介之一。
於習知技術中,在製作線路板時,通常會在其外部之線路層及圖案化防焊層(solder mask layer)製作完成之後,再於線路層所形成之許多接墊(bonding pad)的表面電鍍一抗氧化層,例如一鎳金層(Ni/Au layer),以防止由銅製成的這些接墊的表面氧化,並可增加這些接墊於銲接時的接合強度。而且,以電鍍的方式形成抗氧化層具有形成速度快的優點。
為了對這些接墊之表面進行電鍍製程,這些接墊可分別連接至一電鍍線(plating bar),進而與外部之電源相互電性連接。並且,在電鍍完成抗氧化層之後,再切除電鍍線或切斷電鍍線與這些接墊的連結,以使這些接墊彼此之間電性絕緣。然而,電鍍線會佔用線路板上有限的線路佈局
空間(layout space),並降低線路層之線路佈局的自由度。
本發明提出一種內埋式線路結構的製作方法,其藉由全面覆蓋線路層的導電層形成抗氧化層,因此其在線路佈局上具有較大的自由度。
本發明提出一種內埋式線路結構的製作方法如下所述。首先,提供一具有一第一內埋線路、一核心層以及一第二內埋線路的線路板,而第一內埋線路與第二內埋線路分別內埋於核心層的相對二表面。接著,形成貫穿線路板的至少一導電通道以及電性連接導電通道的一第一導電層以及一第二導電層,第一導電層覆蓋且電性連接第一內埋線路,而第二導電層覆蓋且電性連接第二內埋線路。
然後,於第一導電層上形成一第一阻鍍層,第一阻鍍層具有至少一第一開口以暴露出第一導電層的一第一表面。並且,於第二導電層上形成一第二阻鍍層,第二阻鍍層具有至少一第二開口以暴露出第二導電層的一第二表面。之後,於第一表面上形成一第一抗氧化層,並且於第二表面上形成一第二抗氧化層。
接著,移除第一阻鍍層、第二阻鍍層、第一導電層以及第二導電層,以顯露第一內埋線路以及第二內埋線路。然後,形成一第一防焊層以覆蓋第一內埋線路,且第一防焊層具有至少一第三開口,第三開口暴露出第一抗氧化層。之後,形成一第二防焊層以覆蓋第二內埋線路,且第二防焊層具有至少一第四開口,第四開口暴露出第二抗氧
化層。
在本發明之一實施例中,在形成第一阻鍍層之前,更包括薄化第一導電層與第二導電層。
在本發明之一實施例中,在薄化第一導電層與第二導電層之前,更包括在第一導電層與第二導電層之位於導電通道上的部分分別形成一第一保護層與一第二保護層,並在薄化第一導電層與第二導電層之後,移除第一保護層與第二保護層。
在本發明之一實施例中,形成第一抗氧化層與第二抗氧化層的方法包括電鍍法或無電電鍍法。
在本發明之一實施例中,無電電鍍法包括化學沉積法或物理沉積法。
在本發明之一實施例中,第一抗氧化層與第二抗氧化層的材質為鎳與金。
在本發明之一實施例中,移除第一導電層以及第二導電層的方法包括蝕刻。
本發明提出一種內埋式線路結構的製作方法如下所述。首先,提供一具有至少一內埋線路以及一核心層的線路板,而內埋線路內埋於核心層的一表面。接著,形成貫穿核心層以及內埋線路的至少一導電通道以及電性連接導電通道的一導電層,導電層覆蓋且電性連接內埋線路。然後,於導電層上形成一阻鍍層,阻鍍層暴露出導電層的一表面。之後,於第一表面上形成一抗氧化層。接著,移除阻鍍層以及未被第一抗氧化層覆蓋的導電層,以顯露內埋
線路。然後,形成一防焊層以覆蓋內埋線路,且防焊層暴露出抗氧化層。
在本發明之一實施例中,在形成阻鍍層之前,更包括薄化導電層。
在本發明之一實施例中,在薄化導電層之前,更包括在導電層之位於導電通道上的部分分別形成一保護層,並在薄化導電層之後,移除保護層。
在本發明之一實施例中,抗氧化層的材質包括鎳與金。
在本發明之一實施例中,移除導電層的方法包括蝕刻。
本發明提出一種內埋式線路結構包括一核心層、一第一內埋線路、一第一導電通道、一第一導電層、一第一抗氧化層與一第一防焊層。第一內埋線路內埋於核心層的一表面。第一導電通道貫穿核心層以及第一內埋線路的一第一接墊。第一導電層覆蓋第一接墊以及第一導電通道。第一抗氧化層形成於第一導電層上。第一防焊層覆蓋第一內埋線路,且暴露出第一抗氧化層。
在本發明之一實施例中,第一抗氧化層的材質包括鎳與金。
在本發明之一實施例中,內埋式線路結構更包括一第二內埋線路、一第二導電通道、一第二導電層、一第二抗氧化層與一第二防焊層。第二內埋線路內埋於核心層的另一表面。第二導電通道貫穿核心層以及第二內埋線路的一
第二接墊。第二導電層覆蓋第二接墊以及第二導電通道。第二抗氧化層形成於第二導電層上。第二防焊層覆蓋第二內埋線路,且暴露出第二抗氧化層。
在本發明之一實施例中,第二抗氧化層的材質包括鎳與金。
綜上所述,由於本發明是藉由導電層形成抗氧化層,因此不需在線路層中形成習知的電鍍線。因此,本發明在線路佈局上具有較大的自由度,且在線路板上可配置較多的訊號線(即非電鍍線的線路)。
為讓本發明之上述和其他目的、特徵和優點能更明顯易懂,下文特舉實施例,並配合所附圖式,作詳細說明如下。
圖1A~圖1F為本發明一實施例之內埋式線路結構的製程剖面圖。圖2A~圖2D為本發明另一實施例之內埋式線路結構的製程剖面圖。
首先,請參照圖1A,提供一線路板110。線路板110例如是一內埋式線路板,且內埋式線路板可以是單層或雙層內埋式線路板,本實施例是以雙層內埋式線路板為例作說明,但並非用以限定本發明。
線路板110具有一第一內埋線路112、一核心層114以及一第二內埋線路116,其中核心層114具有一上表面114a與一下表面114b,而第一內埋線路112與第二內埋線路116分別內埋於核心層114的上表面114a與下表面
114b。第一內埋線路112具有多個第一接墊P1,第二內埋線路116具有多個第二接墊P2。
接著,請參照圖1B,形成貫穿線路板110的二導電通道C以及電性連接導電通道C的一第一導電層120以及一第二導電層130,這些導電通道C貫穿第一接墊P1與第二接墊P2。具體而言,第一導電層120配置於上表面114a上並覆蓋第一內埋線路112,且第一導電層120與第一內埋線路112電性連接。第二導電層130配置於下表面114b上並覆蓋第二內埋線路116,且第二導電層130與第二內埋線路116電性連接。值得注意的是,本發明並不限定導電通道C的數量,舉例來說,導電通道C的數量可以是一個或多個。由於線路板110具有平坦的上表面114a以及下表面114b,因此第一導電層120與第二導電層130以電鍍方式形成於上表面114a與下表面114b時,也能具有平坦的表面,以避免習知線路板的表面凹凸過大而造成導電材料無法均勻沈積或漏鍍。此外,第一導電層120與第二導電層130是在電鍍導電通道C時一起形成的,不需分開製作或增加製程的步驟,因此線路板的製程可進一步簡化。
然後,請參照圖1C於本實施例中,薄化第一導電層120與第二導電層130,且薄化的方法包括蝕刻,以使第一導電層120與第二導電層130的厚度剩下1~6微米。接著,請參照圖1D,於第一導電層120上形成一第一阻鍍層140,且第一阻鍍層140具有一第一開口OP1以暴露出第一導電層120的一第一表面122。並且,於第二導電層
130上形成一第二阻鍍層150,第二阻鍍層150具有一第二開口OP2以暴露出第二導電層130的一第二表面132。詳細而言,第一開口OP1暴露出第一導電層120之位於第一接墊P1上的部分,而第二開口OP2暴露出第二導電層130之位於第二接墊P2上的部分。
之後,請再次參照圖1D,於第一表面122上形成一第一抗氧化層160,並且於第二表面132上形成一第二抗氧化層170,其中第一抗氧化層160與第二抗氧化層170的材質例如是鎳與金。在本實施例中,形成第一抗氧化層160與第二抗氧化層170的方法例如是電鍍法,也就是說,本實施例可藉由對第一導電層120與第二導電層130施加電流或電壓的方式,在第一表面122與第二表面132上分別形成第一抗氧化層160與第二抗氧化層170。
值得注意的是,相較於習知技術需先在線路層中形成電鍍線才能以電鍍法形成抗氧化層,本實施例是藉由第一與第二導電層120、130形成第一與第二抗氧化層160、170。如此一來,本實施例以電鍍法形成第一與第二抗氧化層160、170不會影響第一與第二內埋線路112、116的線路佈局,也不會佔用線路板110上的線路佈局空間。因此,本實施例在線路佈局上具有較大的自由度,且在線路板110上可配置較多的訊號線(即非電鍍線的線路)。另外,形成第一抗氧化層160與第二抗氧化層170的方法還可以是無電電鍍法,無電電鍍法可以是化學沉積法或物理沉積法,其中化學沉積法例如是化學氣相沈積,物理沉積法可
為物理氣相沈積(例如濺鍍法或蒸鍍法)。
接著,請參照圖1E,移除第一阻鍍層140、第二阻鍍層150、第一導電層120以及第二導電層130,以顯露第一內埋線路112以及第二內埋線路116。詳細而言,本實施例僅移除未被第一與第二抗氧化層160、170覆蓋的第一與第二導電層120、130,而保留被第一與第二抗氧化層160、170覆蓋的第一與第二導電層120、130。此外,在本實施例中,移除第一導電層120以及第二導電層130的方法包括蝕刻,同時線路板110的上表面114a和下表面114b為平坦的表面,也有助於清洗殘留的蝕刻液、光阻劑等化學藥劑,以提高產品的品質。
然後,請參照圖1F,形成一第一防焊層180與一第二防焊層190以分別覆蓋第一內埋線路112與第二內埋線路116。第一防焊層180具有一第三開口OP3,且第三開口OP3暴露出第一抗氧化層160。第二防焊層190具有一第四開口OP4,且第四開口OP4暴露出第二抗氧化層170。
此外,請參照圖2A,於其他實施例中,在薄化第一導電層120與第二導電層130之前,可先在第一導電層120與第二導電層130之位於第一接墊P1與第二接墊P2上的部分分別形成一第一保護層210與一第二保護層220。
接著,請參照圖2B,薄化第一導電層120與第二導電層130。詳細而言,由於第一保護層210與第二保護層220分別覆蓋第一導電層120與第二導電層130之位於導電通道C上的部分,因此僅可薄化第一導電層120與第二
導電層130之未被第一保護層210與第二保護層220覆蓋的部分。如此一來,第一導電層120與第二導電層130之位於第一接墊P1與第二接墊P2上的部分較厚。
然後,請參照圖2C,移除第一保護層210與第二保護層220。之後,可接續圖1D~圖1F的製程而得到圖2D的內埋式線路結構200。值得注意的是,由於第一導電層120與第二導電層130之位於第一接墊P1與第二接墊P2上的部分較厚,因此當以電鍍的方式於其上形成第一抗氧化層160與第二抗氧化層170時,電阻較小而較不易漏鍍。
綜上所述,本發明是藉由導電層形成抗氧化層,因此不需在線路層中形成習知的電鍍線。如此一來,本發明以電鍍法形成抗氧化層不會影響內埋線路的線路佈局,也不會佔用線路板上的線路佈局空間。因此,本發明在線路佈局上具有較大的自由度,且線路板上可配置較多的訊號線(即非電鍍線的線路)。此外,本發明還可在薄化導電層之前形成保護層以增厚導電層之位於第一接墊與第二接墊上的部分,進而降低之後形成抗氧化層時的電阻並可避免漏鍍的情況產生。
雖然本發明已以實施例揭露如上,然其並非用以限定本發明,任何所屬領域中具有通常知識者,在不脫離本發明之精神和範圍內,當可作些許之更動與潤飾,因此本發明之保護範圍當視後附之申請專利範圍所界定者為準。
110‧‧‧線路板
112‧‧‧第一內埋線路
114‧‧‧核心層
114a‧‧‧上表面
114b‧‧‧下表面
116‧‧‧第二內埋線路
120‧‧‧第一導電層
122‧‧‧第一表面
130‧‧‧第二導電層
132‧‧‧第二表面
140‧‧‧第一阻鍍層
150‧‧‧第二阻鍍層
160‧‧‧第一抗氧化層
170‧‧‧第二抗氧化層
180‧‧‧第一防焊層
190‧‧‧第二防焊層
200‧‧‧內埋式線路結構
210‧‧‧第一保護層
220‧‧‧第二保護層
C‧‧‧導電通道
OP1‧‧‧第一開口
OP2‧‧‧第二開口
OP3‧‧‧第三開口
OP4‧‧‧第四開口
P1‧‧‧第一接墊
P2‧‧‧第二接墊
圖1A~圖1F為本發明一實施例之內埋式線路結構的
製程剖面圖。
圖2A~圖2D為本發明另一實施例之內埋式線路結構的製程剖面圖。
112‧‧‧第一內埋線路
114‧‧‧核心層
116‧‧‧第二內埋線路
160‧‧‧第一抗氧化層
170‧‧‧第二抗氧化層
180‧‧‧第一防焊層
190‧‧‧第二防焊層
OP3‧‧‧第三開口
OP4‧‧‧第四開口
P1‧‧‧第一接墊
P2‧‧‧第二接墊
Claims (16)
- 一種內埋式線路結構的製作方法,包括:提供一具有一第一內埋線路、一核心層以及一第二內埋線路的線路板,而該第一內埋線路與該第二內埋線路分別內埋於該核心層的相對二表面;形成貫穿該線路板的至少一導電通道以及電性連接該導電通道的一第一導電層以及一第二導電層,該第一導電層覆蓋且電性連接該第一內埋線路,而該第二導電層覆蓋且電性連接該第二內埋線路;於該第一導電層上形成一第一阻鍍層,該第一阻鍍層具有至少一第一開口以暴露出該第一導電層的一第一表面;於該第二導電層上形成一第二阻鍍層,該第二阻鍍層具有至少一第二開口以暴露出該第二導電層的一第二表面;於該第一表面上形成一第一抗氧化層;於該第二表面上形成一第二抗氧化層;移除該第一阻鍍層、該第二阻鍍層、該第一導電層以及該第二導電層,以顯露該第一內埋線路以及該第二內埋線路以及形成一第一防焊層以覆蓋該第一內埋線路,且該第一防焊層具有至少一第三開口,該第三開口暴露出該第一抗氧化層;形成一第二防焊層以覆蓋該第二內埋線路,且該第二 防焊層具有至少一第四開口,該第四開口暴露出該第二抗氧化層。
- 如申請專利範圍第1項所述之內埋式線路結構的製作方法,在形成該第一阻鍍層之前,更包括薄化該第一導電層與該第二導電層。
- 如申請專利範圍第2項所述之內埋式線路結構的製作方法,其中在薄化該第一導電層與該第二導電層之前,更包括在該第一導電層與該第二導電層之位於該導電通道上的部分分別形成一第一保護層與一第二保護層,並在薄化該第一導電層與該第二導電層之後,移除該第一保護層與該第二保護層。
- 如申請專利範圍第1項所述之內埋式線路結構的製作方法,其中形成該第一抗氧化層與第二抗氧化層的方法包括電鍍法或無電電鍍法。
- 如申請專利範圍第4項所述之內埋式線路結構的製作方法,其中無電電鍍法包括化學沉積法或物理沉積法。
- 如申請專利範圍第1項所述之內埋式線路結構的製作方法,其中該第一抗氧化層與該第二抗氧化層的材質包括鎳與金。
- 如申請專利範圍第1項所述之內埋式線路結構的製作方法,其中移除該第一導電層以及該第二導電層的方法包括蝕刻。
- 一種內埋式線路結構的製作方法,包括:提供一具有至少一內埋線路以及一核心層的線路 板,而該內埋線路內埋於該核心層的一表面;形成貫穿該核心層以及該內埋線路的至少一導電通道以及電性連接該導電通道的一導電層,該導電層覆蓋且電性連接該內埋線路;於該導電層上形成一阻鍍層,該阻鍍層暴露出該導電層的一表面;於該導電層的該表面上形成一抗氧化層;移除該阻鍍層以及未被該抗氧化層覆蓋的該導電層,以顯露該內埋線路;以及形成一防焊層以覆蓋該內埋線路,且該防焊層暴露出該抗氧化層。
- 如申請專利範圍第8項所述之內埋式線路結構的製作方法,在形成該阻鍍層之前,更包括薄化該導電層。
- 如申請專利範圍第9項所述之內埋式線路結構的製作方法,其中在薄化該導電層之前,更包括在該導電層之位於該導電通道上的部分分別形成一保護層,並在薄化該導電層之後,移除該保護層。
- 如申請專利範圍第8項所述之內埋式線路結構的製作方法,其中該抗氧化層的材質包括鎳與金。
- 如申請專利範圍第8項所述之內埋式線路結構的製作方法,其中移除該導電層的方法包括蝕刻。
- 一種內埋式線路結構,包括:一核心層;一第一內埋線路,內埋於該核心層的一表面; 一第一導電通道,貫穿該核心層以及該第一內埋線路的一第一接墊;一第一導電層,覆蓋該第一接墊以及該第一導電通道;一第一抗氧化層,形成於該第一導電層上;以及一第一防焊層,覆蓋該第一內埋線路,且暴露出該第一抗氧化層。
- 如申請專利範圍第13項所述之內埋式線路結構,其中該第一抗氧化層的材質包括鎳與金。
- 如申請專利範圍第13項所述之內埋式線路結構,更包括:一第二內埋線路,內埋於該核心層的另一表面;一第二導電通道,貫穿該核心層以及該第二內埋線路的一第二接墊;一第二導電層,覆蓋該第二接墊以及該第二導電通道;一第二抗氧化層,形成於該第二導電層上;以及一第二防焊層,覆蓋該第二內埋線路,且暴露出該第二抗氧化層。
- 如申請專利範圍第15項所述之內埋式線路結構,其中該第二抗氧化層的材質包括鎳與金。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW97126805A TWI385765B (zh) | 2008-07-15 | 2008-07-15 | 內埋式線路結構及其製作方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW97126805A TWI385765B (zh) | 2008-07-15 | 2008-07-15 | 內埋式線路結構及其製作方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
TW201003859A TW201003859A (en) | 2010-01-16 |
TWI385765B true TWI385765B (zh) | 2013-02-11 |
Family
ID=44825708
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW97126805A TWI385765B (zh) | 2008-07-15 | 2008-07-15 | 內埋式線路結構及其製作方法 |
Country Status (1)
Country | Link |
---|---|
TW (1) | TWI385765B (zh) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI419627B (zh) * | 2011-10-12 | 2013-12-11 | Subtron Technology Co Ltd | 線路板結構及其製作方法 |
CN113056107A (zh) * | 2021-02-07 | 2021-06-29 | 深圳明阳芯蕊半导体有限公司 | 新型线路结构的制作工艺及新型线路结构 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TW200601922A (en) * | 2004-06-17 | 2006-01-01 | Advanced Semiconductor Eng | A printed circuit board and its fabrication method |
TW200735315A (en) * | 2006-03-07 | 2007-09-16 | Phoenix Prec Technology Corp | Package substrate and the manufacturing method making the same |
-
2008
- 2008-07-15 TW TW97126805A patent/TWI385765B/zh not_active IP Right Cessation
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TW200601922A (en) * | 2004-06-17 | 2006-01-01 | Advanced Semiconductor Eng | A printed circuit board and its fabrication method |
TW200735315A (en) * | 2006-03-07 | 2007-09-16 | Phoenix Prec Technology Corp | Package substrate and the manufacturing method making the same |
Also Published As
Publication number | Publication date |
---|---|
TW201003859A (en) | 2010-01-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9295150B2 (en) | Method for manufacturing a printed circuit board | |
US7247951B2 (en) | Chip carrier with oxidation protection layer | |
US20230337370A1 (en) | Printed circuit board and method of fabricating the same | |
CN106941102B (zh) | 封装衬底、其制造方法和包括该封装衬底的封装器件 | |
US20070272654A1 (en) | Method for Manufacturing Circuit Board | |
US20130025926A1 (en) | Circuit substrate | |
US8110752B2 (en) | Wiring substrate and method for manufacturing the same | |
TWI419627B (zh) | 線路板結構及其製作方法 | |
CN106304662A (zh) | 电路板及其制作方法 | |
TWI392419B (zh) | 線路結構的製作方法 | |
TWI385765B (zh) | 內埋式線路結構及其製作方法 | |
CN103025057A (zh) | 布线基板及其制造方法 | |
US6896173B2 (en) | Method of fabricating circuit substrate | |
JP4547164B2 (ja) | 配線基板の製造方法 | |
KR20070062414A (ko) | 배선 기판의 제조 방법 | |
TWI301662B (en) | Package substrate and the manufacturing method making the same | |
US6740222B2 (en) | Method of manufacturing a printed wiring board having a discontinuous plating layer | |
TWM568017U (zh) | Circuit board structure with caulking layer | |
CN105990307B (zh) | 封装基板及包含该封装基板的封装结构及其制作方法 | |
CN111343802B (zh) | 电路板及其制作方法 | |
US7807034B2 (en) | Manufacturing method of non-etched circuit board | |
CN101636044B (zh) | 内埋式线路结构及其制作方法 | |
KR20140029241A (ko) | 프린트 배선판 및 프린트 배선판의 제조 방법 | |
US20210282275A1 (en) | Wiring board and manufacturing method thereof | |
JP3940615B2 (ja) | チップパッケージ基板のコンタクトパッドのニッケル/金電気めっき方法と構造 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
MM4A | Annulment or lapse of patent due to non-payment of fees |