TW201611188A - 半導體裝置及其製造方法 - Google Patents

半導體裝置及其製造方法 Download PDF

Info

Publication number
TW201611188A
TW201611188A TW104105416A TW104105416A TW201611188A TW 201611188 A TW201611188 A TW 201611188A TW 104105416 A TW104105416 A TW 104105416A TW 104105416 A TW104105416 A TW 104105416A TW 201611188 A TW201611188 A TW 201611188A
Authority
TW
Taiwan
Prior art keywords
gallium nitride
groove
trench
containing layer
substrate
Prior art date
Application number
TW104105416A
Other languages
English (en)
Inventor
Shingo Masuko
Yoshiharu Takada
Yasuhiro Isobe
Original Assignee
Toshiba Kk
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Kk filed Critical Toshiba Kk
Publication of TW201611188A publication Critical patent/TW201611188A/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • H01L21/30612—Etching of AIIIBV compounds
    • H01L21/30621—Vapour phase etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7782—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with confinement of carriers by at least two heterojunctions, e.g. DHHEMT, quantum well HEMT, DHMODFET
    • H01L29/7783—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with confinement of carriers by at least two heterojunctions, e.g. DHHEMT, quantum well HEMT, DHMODFET using III-V semiconductor material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/6834—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used to protect an active side of a device or wafer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Dicing (AREA)
  • Plasma & Fusion (AREA)

Abstract

本發明之實施形態提供一種抑制了缺陷產生之半導體裝置及其製造方法。 實施形態之半導體裝置包括：矽基板，其具有第1面、及與上述第1面為相反側之第2面，且具有自上述第1面側朝向上述第2面側設置之槽，上述槽之底位於上述第1面與上述第2面之間；及含氮化鎵之層，其設置於上述矽基板之上述第1面上，具有第1溝槽，上述第1溝槽之寬度係越朝向上述矽基板側變得越窄，且上述第1溝槽與上述槽相連。

Description

半導體裝置及其製造方法 [相關申請案]
本申請案享有以日本專利申請案2014-186131號(申請日：2014年9月12日)作為基礎申請案之優先權。本申請案藉由參照該基礎申請案而包含基礎申請案之所有內容。
本發明之實施形態係關於一種半導體裝置及其製造方法。
氮化鎵系HEMT(High Electron Mobility Transistor，高電子遷移率電晶體)等半導體裝置具有於基板上積層複數層含氮化鎵之層而成之積層構造。此處，作為基板，為了謀求積層構造體之低成本化或大口徑化，而存在使用廉價之矽基板之情形。
然而，若於矽基板上形成含氮化鎵之層，則會對矽基板施加局部之應力。若於此種狀況下藉由切割加工使矽基板及含氮化鎵之層單片化，則有可能於矽基板產生裂紋、缺損等缺陷。
本發明所欲解決之問題在於提供一種可抑制缺陷產生之半導體裝置及其製造方法。
實施形態之半導體裝置包括：矽基板，其具有第1面、及與上述第1面為相反側之第2面，且具有自上述第1面側朝向上述第2面側設置之槽，上述槽之底位於上述第1面與上述第2面之間；及含氮化鎵之層，其設置於上述矽基板之上述第1面上，具有第1溝槽，上述第1溝 槽之寬度係越朝向上述矽基板側變得越窄，且上述第1溝槽與上述槽相連。
1‧‧‧積層構造體
10‧‧‧矽基板
10d‧‧‧下表面
10t‧‧‧溝槽
10tb‧‧‧底
10tx‧‧‧切割槽
10ty‧‧‧溝槽
10u‧‧‧上表面
30‧‧‧含氮化鎵之層
30cn‧‧‧角
30sw‧‧‧側面
30t‧‧‧溝槽
30t'‧‧‧溝槽
30tb‧‧‧底
30tx‧‧‧第1溝槽
30ty‧‧‧第2溝槽
31‧‧‧含氮化鋁之層
32‧‧‧含氮化鋁鎵之層
33‧‧‧含氮化鎵之層
34‧‧‧含氮化鋁鎵之層
50‧‧‧第1電極
51‧‧‧第2電極
52‧‧‧第3電極
53‧‧‧閘極絕緣膜
80‧‧‧研磨膠帶
90‧‧‧掩膜層
100‧‧‧半導體裝置
C1‧‧‧箭頭
C2‧‧‧箭頭
X‧‧‧方向
Y‧‧‧方向
Z‧‧‧方向
圖1(a)係第1實施形態之積層構造體之主要部分之模式性俯視圖，圖1(b)係沿圖1(a)之A-A'線之位置處之模式性剖視圖。
圖2(a)~圖2(c)係表示第1實施形態之積層構造體之製造過程之模式性剖視圖。
圖3(a)~圖3(c)係表示第1實施形態之積層構造體之製造過程之模式性剖視圖。
圖4(a)~圖4(d)係表示參考例之積層構造體之製造過程之模式性剖視圖。
圖5係第2實施形態之半導體裝置之主要部分之模式性剖視圖。
以下，一面參照圖式，一面對實施形態進行說明。於以下之說明中，對同一構件標註同一符號，對於已說明過一次之構件，適當省略其說明。
(第1實施形態)
圖1(a)係第1實施形態之積層構造體之主要部分之模式性俯視圖，圖1(b)係沿圖1(a)之A-A'線之位置處之模式性剖視圖。
第1實施形態之半導體裝置(以下，例如稱為積層構造體1)包括矽基板10、及設置於矽基板10上之含氮化鎵之層30。
於矽基板10設置有切割槽(以下，例如稱為溝槽10tx)。溝槽10tx沿第1方向(以下，例如稱為X方向)延伸。又，於矽基板10設置有切割槽(以下，例如稱為溝槽10ty)。溝槽10ty沿第2方向(以下，例如稱為Y方向)延伸。此處，X方向與Y方向交叉。
溝槽10tx之寬度與溝槽10ty之寬度大致相同。此處，所謂「寬度」 係相對於溝槽延伸之方向垂直之方向上之寬度。溝槽10tx之深度與溝槽10ty之深度大致相同。又，溝槽10tx、10ty係自矽基板10之第1面(以下，例如稱為上表面10u)朝向與上表面為相反側之第2面(以下，例如稱為下表面10d)而設置。又，溝槽10tx、10ty之底10tb位於矽基板10之上表面10u與下表面10d之間。
於含氮化鎵之層30設置有第2溝槽(以下，例如稱為溝槽30tx)。溝槽30tx係設置於溝槽10tx之上側。溝槽30tx與溝槽10tx相連。溝槽30tx沿X方向延伸。溝槽30tx係越朝向矽基板10側其寬度變得越窄。即，溝槽30tx之側面30sw成為正錐狀。又，溝槽30tx之寬度較溝槽10tx之寬度寬。於溝槽30tx之底30tb，矽基板10露出。
又，雖然於圖1(b)中表示有含氮化鎵之層30之溝槽30tx等之剖面，但如圖1(a)所示，於含氮化鎵之層30設置有溝槽30ty。溝槽30ty係設置於溝槽10ty之上側。溝槽30ty沿Y方向延伸。溝槽30ty係越朝向矽基板10側其寬度變得越窄。即，溝槽30ty之側面30sw成為正錐狀。又，溝槽30ty之寬度較溝槽10ty之寬度寬。於溝槽30ty之底30tb，矽基板10露出。
溝槽30tx之寬度與溝槽30ty之寬度大致相同。又，溝槽30tx之深度與溝槽30ty之深度大致相同。又，於自Z方向觀察積層構造體1之情形時，溝槽30tx與溝槽30ty交叉之含氮化鎵之層30之角30cn具有曲率，成為圓弧狀。亦即，對角30cn實施有倒角。
再者，矽基板10之厚度作為一例為1mm。溝槽10tx、10ty之深度作為一例為大於等於200μm。含氮化鎵之層30之厚度作為一例為10μm。又，於將積層構造體1應用於器件之情形時，存在自溝槽10tx、10ty之底10tb起將下側之矽基板10之部分去除之情形。經去除後之構造亦包含於實施形態。
又，於實施形態中，存在將溝槽10tx與溝槽10ty總稱為溝槽10t之 情形。又，於實施形態中，存在將溝槽30tx與溝槽30ty總稱為溝槽30t之情形。
圖2(a)~圖3(c)係表示第1實施形態之積層構造體之製造過程之模式性剖視圖。
例如，如圖2(a)所示，於矽基板10之上表面10u側，使含氮化鎵之層30磊晶成長。此處，矽基板10具有上表面10u、及與上表面10u為相反側之下表面10d。矽基板10作為一例係外徑為6~12英吋之矽晶圓。矽基板10之厚度作為一例為1mm。含氮化鎵之層30之厚度作為一例為10μm。關於含氮化鎵之層30之積層構造，將於下文進行技述。
其次，如圖2(b)所示，於含氮化鎵之層30上選擇性地形成第1電極(以下，例如稱為源極電極50)、第2電極(以下，例如稱為汲極電極51)、及第3電極(以下，例如稱為閘極電極52)。在閘極電極52與含氮化鎵之層30之間設置有閘極絕緣膜53。
其次，如圖2(c)所示，於含氮化鎵之層30上形成覆蓋源極電極50、汲極電極51、及閘極電極52之掩膜層90。自掩膜層90露出之含氮化鎵之層30之部分位於切割線上。繼而，對自掩膜層90露出之含氮化鎵之層30實施反應性離子蝕刻(RIE，Reactive Ion Etching)。
藉此，含氮化鎵之層30被選擇性地蝕刻，而於含氮化鎵之層30形成複數個溝槽30t。再者，於該階段，亦可不完全去除自掩膜層90露出之含氮化鎵之層30。即，亦可於溝槽30t之底30tb殘留極薄之含氮化鎵之層30。又，選擇性地去除含氮化鎵之層30之方法並不限於RIE。
再者，雖然於圖2(c)中表示有形成沿X方向延伸之溝槽30t之形態，但亦形成沿Y方向延伸之溝槽30t(參照圖1(a))。又，於實施RIE後，於自Z方向觀察含氮化鎵之層30之情形時，沿X方向延伸之溝槽 30t與沿Y方向延伸之溝槽30t交叉之含氮化鎵之層30之角30cn成為圓弧狀(參照圖1(a))。
其次，如圖3(a)所示，對複數個溝槽30t下之矽基板10進行切割處理。例如使用寬度較溝槽30t窄之切割刀片(未圖示)，對溝槽30t下之矽基板10進行切割。此處，切割刀片之寬度較溝槽30t窄。因此，於矽基板10形成寬度較溝槽30t窄之切割槽(溝槽10t)。溝槽10t之形狀為大致直線形狀。
又，於該階段，進行不使溝槽10t貫通矽基板10而於矽基板10之中途便停止切割之DBG(Dicing Before Grinding，先切割後研磨)處理。亦即，溝槽10t之底10tb位於矽基板10之上表面10u與下表面10d之間。此處，溝槽10t之深度設為大於等於最終之矽基板10之厚度。例如，溝槽10t之深度大於等於200μm。
再者，雖然於圖3(a)中表示有形成沿X方向延伸之溝槽10t之形態，但亦形成沿Y方向延伸之溝槽10t(參照圖1(a))。
其次，如圖3(b)所示，對設置於矽基板10之上表面10u側之含氮化鎵之層30貼附研磨膠帶80。
其次，如圖3(c)所示，對矽基板10之下表面10d進行研磨，使複數個溝槽10t自矽基板10之下表面10d側露出。藉此，矽基板10及含氮化鎵之層30被分離為複數個晶片。再者，單片化後之矽基板10之厚度例如為200μm。此後，將研磨膠帶80自含氮化鎵之層30剝離。
於說明第1實施形態之效果之前，對參考例之積層構造體之作用進行說明。
圖4(a)~圖4(d)係表示參考例之積層構造體之製造過程之模式性剖視圖。
例如，如圖4(a)所示，於矽基板10上使含氮化鎵之層30磊晶成長。於含氮化鎵之層30上選擇性地設置有源極電極50、汲極電極51、 及閘極電極52。矽基板10之厚度作為一例為1mm。含氮化鎵之層30之厚度作為一例為10μm。
其次，如圖4(b)所示，對矽基板10之下表面10d進行研磨。研磨後之矽基板10之厚度例如為200μm。
其次，如圖4(c)所示，使用切割刀片(未圖示)對含氮化鎵之層30進行切割處理。藉此，於含氮化鎵之層30形成大致直線形狀之溝槽30t'。
其次，如圖4(d)所示，使用寬度較溝槽30t窄之切割刀片(未圖示)，對溝槽30t'下之矽基板10進行切割。藉此，於矽基板10形成寬度較溝槽30t窄之切割槽(溝槽10t)。於參考例中，進行使溝槽10t貫通矽基板10之全切割(full-cut dicing)。
然而，含氮化鎵之層30之硬度較矽基板10之硬度高。因此，切割含氮化鎵之層30之時間必然會變長。又，若切割含氮化鎵之層30，則切割刀片之磨耗明顯，從而切割刀片之更換頻度變高。
又，於矽基板10上形成含氮化鎵之層30而成之積層構造體中，對含氮化鎵之層30及矽基板10之各者施加有應力。
因此，若直接將切割刀片觸碰含氮化鎵之層30而對含氮化鎵之層30進行切割，則存在於含氮化鎵之層30、例如於箭頭C1所示之位置產生裂紋、缺損等缺陷之情形(圖4(c))。因此，於參考例中，產生缺陷之區域成為未使用區域，從而晶片尺寸之縮小化產生極限。
另一方面，由於亦對矽基板10施加有應力，故而若藉由切割對矽基板10進行全切，則存在於矽基板10之以箭頭C2所示之位置亦產生裂紋、缺損等缺陷之情形(圖4(d))。藉此，參考例之使用矽基板10及含氮化鎵之層30之晶片之抗彎強度變弱。
相對於此，於第1實施形態中，藉由RIE分離含氮化鎵之層30。因此，於第1實施形態中，無需含氮化鎵之層30之切割步驟。亦即， 於第1實施形態中，無需切割含氮化鎵之層30之時間、及分離含氮化鎵之層30之切割刀片。藉此，可謀求低成本化。
即便於溝槽30t之底30tb殘留有極薄之含氮化鎵之層30，被切割之含氮化鎵之層30與參考例相比亦大幅度地減少。
又，於第1實施形態中，並非使切割刀片與含氮化鎵之層30接觸而分離含氮化鎵之層30，而是藉由RIE分離含氮化鎵之層30。藉此，於含氮化鎵之層30難以產生裂紋、缺損等缺陷。因此，於第1實施形態中，不存在如參考例般之未使用區域，可謀求晶片尺寸之縮小化。
又，於第1實施形態中，無需對矽基板10進行全切。於第1實施形態中，矽基板10之單片化之實現並非僅依靠切割，而是於矽基板10之內部暫時停止切割，其後藉由研磨法而完成。因此，單片化後之矽基板10難以產生裂紋、缺損等缺陷。藉此，於第1實施形態中，使用單片化後之矽基板10及含氮化鎵之層30之晶片之抗彎強度與參考例相比變強。
(第2實施形態)
圖5係第2實施形態之半導體裝置之主要部分之模式性剖視圖。
第2實施形態之半導體裝置100包括積層構造體1、設置於積層構造體1上之源極電極50、與源極電極50並排之汲極電極51、及設置於源極電極50與汲極電極51之間之閘極電極52。在閘極電極52與積層構造體1之間設置有閘極絕緣膜53。半導體裝置100為HEMT。
含氮化鎵之層30包括含氮化鋁之層31、含氮化鋁鎵之層32、含氮化鎵之層33、及含氮化鋁鎵之層34。
源極電極50及汲極電極51與含氮化鋁鎵之層34歐姆接觸。閘極絕緣膜53含有氮化矽膜(Si3N4)、氧化矽膜(SiO2)、氧化鋁(Al2O3)中之任一種。
含氮化鋁之層31與含氮化鋁鎵之層32作為HEMT之緩衝層發揮功 能。含氮化鎵之層33作為HEMT之載流子移動層發揮功能。含氮化鋁鎵之層34作為HEMT之障壁層發揮功能。含氮化鋁鎵之層34為非摻雜或n形AlxGa1-xN(0<X≦1)層。在含氮化鎵之層33內之含氮化鎵之層33與含氮化鋁鎵之層34之界面附近產生二維電子。此種半導體裝置100亦包含於實施形態。
再者，本說明書中所謂「氮化物半導體」，總括而言包含由BxInyAlzGa1-x-y-zN(0≦x≦1，0≦y≦1，0≦z≦1，x+y+z≦1)構成之化學式中使組成比x、y及z於各自之範圍內變化之所有組成之半導體。又，進而於上述化學式中，進而還含有N(氮)以外之V族元素之氮化物半導體、還含有為了控制導電型等各種物性而添加之各種元素之氮化物半導體、以及還含有並非有意圖地包含之各種元素之氮化物半導體亦包含於「氮化物半導體」中。
於上述實施形態中，所謂表達為「部位A設置於部位B之上」之情形時之「之上」，存在以如下意思使用之情形：除了部位A與部位B接觸而將部位A設置於部位B之上之情形以外，還有部位A不與部位B接觸而將部位A設置於部位B之上方之情形。又，「部位A設置於部位B之上」存在如下情形：亦適用於使部位A與部位B反轉而使部位A位於部位B之下之情形、或者部位A與部位B橫向排列之情形。其原因在於：即便旋轉實施形態之半導體裝置，於旋轉前後半導體裝置之構造亦無變化。
以上，一面參照具體例，一面對實施形態進行了說明。然而，實施形態並不限定於該等具體例。即，業者對該等具體例適當添加設計變更所得者只要具備實施形態之特徵，則亦包含於實施形態之範圍內。上述各具體例所具備之各要素及其配置、材料、條件、形狀、尺寸等並不限定於所例示者，可適當進行變更。
又，上述各實施形態所具備之各要素可於技術允許之範圍內進 行複合，組合其等而成者只要包含實施形態之特徵，則亦包含於實施形態之範圍內。此外，於實施形態之思想之範疇內，只要為業者便能想到各種變更例及修正例，應瞭解該等變更例及修正例亦屬於實施形態之範圍。
雖然對本發明之若干實施形態進行了說明，但該等實施形態係作為示例而提出者，並非意在限定發明之範圍。該等新穎之實施形態能以其他各種形態實施，且可於不脫離發明主旨之範圍內進行各種省略、置換、變更。該等實施形態及其變化包含於發明之範圍或主旨內，並且包含於申請專利範圍所記載之發明及其均等之範圍內。
1‧‧‧積層構造體
10‧‧‧矽基板
10d‧‧‧下表面
10tb‧‧‧底
10tx‧‧‧切割槽
10ty‧‧‧溝槽
10u‧‧‧上表面
30‧‧‧含氮化鎵之層
30cn‧‧‧角
30sw‧‧‧側面
30tb‧‧‧底
30tx‧‧‧第1溝槽
30ty‧‧‧第2溝槽
X‧‧‧方向
Y‧‧‧方向
Z‧‧‧方向

Claims (6)

  1. 一種半導體裝置，其包括：矽基板，其具有第1面、及與上述第1面為相反側之第2面，且具有自上述第1面側朝向上述第2面側設置之槽，上述槽之底位於上述第1面與上述第2面之間；及含氮化鎵之層，其設置於上述矽基板之上述第1面上，具有第1溝槽，上述第1溝槽之寬度係越朝向上述矽基板側變得越窄，且上述第1溝槽與上述槽相連。
  2. 如請求項1之半導體裝置，其中上述第1溝槽之上述寬度較上述槽之寬度寬。
  3. 如請求項1或2之半導體裝置，其中於上述第1溝槽之底，上述矽基板露出。
  4. 如請求項1或2之半導體裝置，其中於上述含氮化鎵之層中，上述第1溝槽沿上述第1方向延伸，且設置沿與上述第1方向交叉之第2方向延伸之上述第2溝槽，上述第1溝槽與上述第2溝槽交叉之上述含氮化鎵之層之角具有曲率。
  5. 一種半導體裝置之製造方法，其包括如下步驟：選擇性地對設置於具有第1面與第2面之矽基板之上述第1面側之含氮化鎵之層進行蝕刻，而於上述含氮化鎵之層形成複數個具有第1底部之槽；對上述第1底部進行切割，而形成位於上述第1面與上述第2面之間之第2底部；以及對上述矽基板之上述第2面進行研磨，使上述複數個槽自上述矽基板之上述第2面側露出，而將上述矽基板及上述含氮化鎵之 層分離為複數個晶片。
  6. 如請求項5之半導體裝置之製造方法，其係藉由反應性離子蝕刻對上述含氮化鎵之層進行蝕刻。
TW104105416A 2014-09-12 2015-02-16 半導體裝置及其製造方法 TW201611188A (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014186131A JP2016058678A (ja) 2014-09-12 2014-09-12 半導体装置およびその製造方法

Publications (1)

Publication Number Publication Date
TW201611188A true TW201611188A (zh) 2016-03-16

Family

ID=55455463

Family Applications (1)

Application Number Title Priority Date Filing Date
TW104105416A TW201611188A (zh) 2014-09-12 2015-02-16 半導體裝置及其製造方法

Country Status (3)

Country Link
US (1) US20160079120A1 (zh)
JP (1) JP2016058678A (zh)
TW (1) TW201611188A (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3598481A1 (en) * 2018-07-16 2020-01-22 Infineon Technologies Austria AG Semiconductor wafer, semiconductor chip, semiconductor component and method of fabricating a semiconductor wafer
WO2024040513A1 (en) * 2022-08-25 2024-02-29 Innoscience (Zhuhai) Technology Co., Ltd. Semiconductor device and method for manufacturing the same

Also Published As

Publication number Publication date
JP2016058678A (ja) 2016-04-21
US20160079120A1 (en) 2016-03-17

Similar Documents

Publication Publication Date Title
USRE49603E1 (en) GaN-on-Si semiconductor device structures for high current/ high voltage lateral GaN transistors and methods of fabrication thereof
JP5625558B2 (ja) 半導体ウェハ、及び半導体装置の製造方法
US10249506B2 (en) GaN-on-si semiconductor device structures for high current/ high voltage lateral GaN transistors and methods of fabrication thereof
EP3370253B1 (en) Semiconductor wafer dicing crack prevention using chip peripheral trenches
US9966311B2 (en) Semiconductor device manufacturing method
US11177306B2 (en) Support structure for integrated circuitry
TW201628085A (zh) 半導體裝置及其製造方法
US10242869B2 (en) Method of manufacturing switching element having gallium nitride substrate
US10199216B2 (en) Semiconductor wafer and method
CN107863294B (zh) 半导体晶片和方法
US20160268380A1 (en) Semiconductor device and manufacturing method thereof
TW201611188A (zh) 半導體裝置及其製造方法
TW201611111A (zh) 半導體裝置之製造方法
US9711404B2 (en) Semiconductor device and manufacturing method thereof
US20160211225A1 (en) Semiconductor device and manufacturing method thereof
CN109309090A (zh) 半导体元件及其制造方法
CN107871662B (zh) 使表面平面化的方法
WO2017158747A1 (ja) エピタキシャル基板の製造方法および半導体装置の製造方法
JP2017055014A (ja) 半導体装置の製造方法
CN118202454A (zh) 半导体器件及其制造方法
JP2021114507A (ja) 半導体装置
WO2014038374A1 (ja) 半導体装置の製造方法