JP2016058678A - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法 Download PDF

Info

Publication number
JP2016058678A
JP2016058678A JP2014186131A JP2014186131A JP2016058678A JP 2016058678 A JP2016058678 A JP 2016058678A JP 2014186131 A JP2014186131 A JP 2014186131A JP 2014186131 A JP2014186131 A JP 2014186131A JP 2016058678 A JP2016058678 A JP 2016058678A
Authority
JP
Japan
Prior art keywords
trench
silicon substrate
gallium nitride
containing layer
dicing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2014186131A
Other languages
English (en)
Inventor
真吾 増子
Shingo Masuko
真吾 増子
高田　賢治
Kenji Takada
賢治 高田
康裕 磯部
Yasuhiro Isobe
康裕 磯部
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2014186131A priority Critical patent/JP2016058678A/ja
Priority to TW104105416A priority patent/TW201611188A/zh
Priority to US14/637,277 priority patent/US20160079120A1/en
Publication of JP2016058678A publication Critical patent/JP2016058678A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • H01L21/30612—Etching of AIIIBV compounds
    • H01L21/30621—Vapour phase etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7782—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with confinement of carriers by at least two heterojunctions, e.g. DHHEMT, quantum well HEMT, DHMODFET
    • H01L29/7783—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with confinement of carriers by at least two heterojunctions, e.g. DHHEMT, quantum well HEMT, DHMODFET using III-V semiconductor material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/6834—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used to protect an active side of a device or wafer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Dicing (AREA)
  • Plasma & Fusion (AREA)

Abstract

【課題】欠陥発生を抑えた半導体装置を提供することである。
【解決手段】実施形態の半導体装置は、第１面と、前記第１面とは反対側の第２面とを有し、前記第１面の側から前記第２面の側に向かって設けられたダイシング溝を有し、前記ダイシング溝の底が前記第１面と前記第２面との間に位置するシリコン基板と、前記シリコン基板の前記第１面の上に設けられ、第１トレンチを有し、前記第１トレンチは、前記シリコン基板の側に向かうほど幅が狭くなり、前記第１トレンチは、前記ダイシング溝と繋がっている窒化ガリウム含有層と、を備える。
【選択図】図１

Description

本発明の実施形態は、半導体装置およびその製造方法に関する。
窒化ガリウム系ＨＥＭＴ（High Electron Mobility Transistor）等の半導体装置は、基板の上に複数の窒化ガリウム含有層を積層した積層構造を有している。ここで、基板としては、積層構造体の低コスト化、または大口径化を図るために、安価なシリコン基板を用いる場合がある。
しかし、シリコン基板上に窒化ガリウム含有層を形成すると、シリコン基板に局部的な応力が印加される。このような状況でシリコン基板および窒化ガリウム含有層をダイシング加工により個片化すると、シリコン基板に割れ、欠け等の欠陥が発生する可能性がある。
特開２０１２−１６０５１５号公報
本発明が解決しようとする課題は、欠陥発生を抑えた半導体装置およびその製造方法を提供することである。
実施形態の半導体装置は、第１面と、前記第１面とは反対側の第２面とを有し、前記第１面の側から前記第２面の側に向かって設けられたダイシング溝を有し、前記ダイシング溝の底が前記第１面と前記第２面との間に位置するシリコン基板と、前記シリコン基板の前記第１面の上に設けられ、第１トレンチを有し、前記第１トレンチは、前記シリコン基板の側に向かうほど幅が狭くなり、前記第１トレンチは、前記ダイシング溝と繋がっている窒化ガリウム含有層と、を備える。
図１（ａ）は、第１実施形態に係る積層構造体の要部に係る模式的平面図であり、図１（ｂ）は、図１（ａ）のＡ−Ａ’線に沿った位置での模式的断面図である。 図２（ａ）〜図２（ｃ）は、第１実施形態に係る積層構造体の製造過程を表す模式的断面図である。 図３（ａ）〜図３（ｃ）は、第１実施形態に係る積層構造体の製造過程を表す模式的断面図である。 図４（ａ）〜図４（ｄ）は、参考例に係る積層構造体の製造過程を表す模式的断面図である。 図５は、第２実施形態に係る半導体装置の要部に係る模式的断面図である。
以下、図面を参照しつつ、実施形態について説明する。以下の説明では、同一の部材には同一の符号を付し、一度説明した部材については適宜その説明を省略する。
（第１実施形態）
図１（ａ）は、第１実施形態に係る積層構造体の要部に係る模式的平面図であり、図１（ｂ）は、図１（ａ）のＡ−Ａ’線に沿った位置での模式的断面図である。
第１実施形態に係る半導体装置（以下、例えば、積層構造体１）は、シリコン基板１０と、シリコン基板１０の上に設けられた窒化ガリウム含有層３０と、を備える。
シリコン基板１０には、ダイシング溝（以下、例えば、トレンチ１０ｔｘ）が設けられている。トレンチ１０ｔｘは、第１方向（以下、例えば、Ｘ方向）に延在している。また、シリコン基板１０には、ダイシング溝（以下、例えば、トレンチ１０ｔｙ）が設けられている。トレンチ１０ｔｙは、第２方向（以下、例えば、Ｙ方向）に延在している。ここで、Ｘ方向とＹ方向とは交差している。
トレンチ１０ｔｘの幅は、トレンチ１０ｔｙの幅と略同じである。ここで、「幅」とは、トレンチが延在する方向に対して垂直な方向における幅である。トレンチ１０ｔｘの深さは、トレンチ１０ｔｙの深さと略同じである。また、トレンチ１０ｔｘ、１０ｔｙは、シリコン基板１０の第１面（以下、例えば、上面１０ｕ）から、上面と反対側の第２面（以下、例えば、下面１０ｄ）に向かって設けられている。また、トレンチ１０ｔｘ、１０ｔｙの底１０ｔｂは、シリコン基板１０の上面１０ｕと下面１０ｄとの間に位置している。
窒化ガリウム含有層３０には、第２トレンチ（以下、例えば、トレンチ３０ｔｘ）が設けられている。トレンチ３０ｔｘは、トレンチ１０ｔｘの上側に設けられている。トレンチ３０ｔｘは、トレンチ１０ｔｘに繋がっている。トレンチ３０ｔｘは、Ｘ方向に延在している。トレンチ３０ｔｘは、シリコン基板１０の側に向かうほど、その幅が狭くなっている。すなわち、トレンチ３０ｔｘの側面３０ｓｗは、順テーパ状になっている。また、トレンチ３０ｔｘの幅は、トレンチ１０ｔｘの幅よりも広い。トレンチ３０ｔｘの底３０ｔｂにおいて、シリコン基板１０が露出している。
また、図１（ｂ）には、窒化ガリウム含有層３０のトレンチ３０ｔｘ等の断面が示されているが、窒化ガリウム含有層３０には、図１（ａ）に表すように、トレンチ３０ｔｙが設けられている。トレンチ３０ｔｙは、トレンチ１０ｔｙの上側に設けられている。トレンチ３０ｔｙは、Ｙ方向に延在している。トレンチ３０ｔｙは、シリコン基板１０の側に向かうほど、その幅が狭くなっている。すなわち、トレンチ３０ｔｙの側面３０ｓｗは、順テーパ状になっている。また、トレンチ３０ｔｙの幅は、トレンチ１０ｔｙの幅よりも広い。トレンチ３０ｔｙの底３０ｔｂにおいて、シリコン基板１０が露出している。
トレンチ３０ｔｘの幅は、トレンチ３０ｔｙの幅と略同じである。また、トレンチ３０ｔｘの深さは、トレンチ３０ｔｙの深さと略同じである。また、Ｚ方向から積層構造体１を見た場合、トレンチ３０ｔｘとトレンチ３０ｔｙとが交差する窒化ガリウム含有層３０の隅３０ｃｎは、曲率を有し、ラウンド状になっている。つまり、隅３０ｃｎは、面取りされている。
なお、シリコン基板１０の厚さは、一例として、１ｍｍである。トレンチ１０ｔｘ、１０ｔｙの深さは、一例として、２００μｍ以上である。窒化ガリウム含有層３０の厚さは、一例として、１０μｍである。また、積層構造体１がデバイスに適用される場合、トレンチ１０ｔｘ、１０ｔｙの底１０ｔｂから下側のシリコン基板１０の部分が除去される場合がある。除去された後の構造も、実施形態に含まれる。
また、実施形態では、トレンチ１０ｔｘとトレンチ１０ｔｙとをまとめてトレンチ１０ｔとする場合がある。また、実施形態では、トレンチ３０ｔｘとトレンチ３０ｔｙとをまとめてトレンチ３０ｔとする場合がある。
図２（ａ）〜図３（ｃ）は、第１実施形態に係る積層構造体の製造過程を表す模式的断面図である。
例えば、図２（ａ）に表すように、シリコン基板１０の上面１０ｕの側に、窒化ガリウム含有層３０をエピタキシャル成長させる。ここで、シリコン基板１０は、上面１０ｕと、上面１０ｕとは反対側の下面１０ｄと、を有する。シリコン基板１０は、一例として、外径が６〜１２インチのシリコンウェーハである。シリコン基板１０の厚さは、一例として、１ｍｍである。窒化ガリウム含有層３０の厚さは、一例として、１０μｍである。窒化ガリウム含有層３０の積層構造については、後述する。
次に、図２（ｂ）に表すように、窒化ガリウム含有層３０の上に、第１電極（以下、例えば、ソース電極５０）と、第２電極（以下、例えば、ドレイン電極５１）と、第３電極（以下、例えば、ゲート電極５２）と、を選択的に形成する。ゲート電極５２と窒化ガリウム含有層３０との間には、ゲート絶縁膜５３が設けられている。
次に、図２（ｃ）に表すように、窒化ガリウム含有層３０の上に、ソース電極５０、ドレイン電極５１、およびゲート電極５２を覆うマスク層９０を形成する。マスク層９０から露出された窒化ガリウム含有層３０の部分は、ダイシングラインに乗っている。続いて、マスク層９０から露出された窒化ガリウム含有層３０に反応性イオンエッチング（ＲＩＥ）を施す。
これにより、窒化ガリウム含有層３０が選択的にエッチングされて、窒化ガリウム含有層３０に複数のトレンチ３０ｔが形成される。なお、この段階では、マスク層９０から露出された窒化ガリウム含有層３０を完全に取り除かなくてもよい。すなわち、トレンチ３０ｔの底３０ｔｂに極薄の窒化ガリウム含有層３０が残存してもよい。また、窒化ガリウム含有層３０を選択的に除く手段は、ＲＩＥに限らない。
なお、図２（ｃ）では、Ｘ方向に延在するトレンチ３０ｔを形成する形態が表されているが、Ｙ方向に延在するトレンチ３０ｔも形成する（図１（ａ）参照）。また、ＲＩＥ後において、Ｚ方向から窒化ガリウム含有層３０を見た場合、Ｘ方向に延びるトレンチ３０ｔと、Ｙ方向に延びるトレンチ３０ｔとが交差する窒化ガリウム含有層３０の隅３０ｃｎは、ラウンド状になる（図１（ａ）参照）。
次に、図３（ａ）に表すように、複数のトレンチ３０ｔの下のシリコン基板１０にダイシング処理を行う。例えば、トレンチ３０ｔよりも幅の狭いダイシングブレード（図示しない）を用い、トレンチ３０ｔの下のシリコン基板１０をダイシングする。ここで、ダイシングブレードの幅は、トレンチ３０ｔよりも狭い。このため、シリコン基板１０には、トレンチ３０ｔよりも幅の狭いダイシング溝（トレンチ１０ｔ）が形成される。トレンチ１０ｔの形状は、略ストレート形状である。
また、この段階では、トレンチ１０ｔをシリコン基板１０に貫通させず、ダイシングをシリコン基板１０の途中で止めるＤＢＧ（Dicing Before Grinding）処理を行う。つまり、トレンチ１０ｔの底１０ｔｂは、シリコン基板１０の上面１０ｕと下面１０ｄとの間に位置している。ここで、トレンチ１０ｔの深さは、最終的なシリコン基板１０の厚さ以上にする。例えば、トレンチ１０ｔの深さは、２００μｍ以上である。
なお、図３（ａ）では、Ｘ方向に延在するトレンチ１０ｔを形成する形態が表されているが、Ｙ方向に延在するトレンチ１０ｔも形成する（図１（ａ）参照）。
次に、図３（ｂ）に表すように、シリコン基板１０の上面１０ｕの側に設けられた窒化ガリウム含有層３０に、グラインドテープ８０を貼り付ける。
次に、図３（ｃ）に表すように、シリコン基板１０の下面１０ｄをグラインドし、シリコン基板１０の下面１０ｄの側から複数のトレンチ１０ｔを表出させる。これにより、シリコン基板１０および窒化ガリウム含有層３０が複数のチップに分離される。なお、個片化後のシリコン基板１０の厚さは、例えば、２００μｍである。この後、グラインドテープ８０は、窒化ガリウム含有層３０から剥がされる。
第１実施形態の効果を説明する前に、参考例に係る積層体構造体の作用を説明する。
図４（ａ）〜図４（ｄ）は、参考例に係る積層構造体の製造過程を表す模式的断面図である。
例えば、図４（ａ）に表すように、シリコン基板１０の上に、窒化ガリウム含有層３０をエピタキシャル成長させる。窒化ガリウム含有層３０の上には、ソース電極５０と、ドレイン電極５１と、ゲート電極５２と、が選択的に設けられている。シリコン基板１０の厚さは、一例として、１ｍｍである。窒化ガリウム含有層３０の厚さは、一例として、１０μｍである。
次に、図４（ｂ）に表すように、シリコン基板１０の下面１０ｄをグラインドする。グラインド後のシリコン基板１０の厚さは、例えば、２００μｍである。
次に、図４（ｃ）に表すように、窒化ガリウム含有層３０にダイシングブレード（図示しない）を用いてダイシング処理を行う。これにより、窒化ガリウム含有層３０には、略ストレート形状のトレンチ３０ｔ’が形成される。
次に、図４（ｄ）に表すように、トレンチ３０ｔよりも幅の狭いダイシングブレード（図示しない）を用いて、トレンチ３０ｔ’の下のシリコン基板１０をダイシングする。これにより、シリコン基板１０には、トレンチ３０ｔよりも幅の狭いダイシング溝（トレンチ１０ｔ）が形成される。参考例では、トレンチ１０ｔがシリコン基板１０を貫通するフルカットダイシングを行う。
しかし、窒化ガリウム含有層３０の硬度は、シリコン基板１０の硬度に比べて高い。このため、窒化ガリウム含有層３０をダイシングする時間が必然的に長くなってしまう。また、窒化ガリウム含有層３０をダイシングすると、ダイシングブレードの摩耗が著しく、ダイシングブレードの交換頻度が高くなってしまう。
また、シリコン基板１０の上に窒化ガリウム含有層３０を形成した積層構造体は、窒化ガリウム含有層３０およびシリコン基板１０のそれぞれに応力が印加されている。
従って、窒化ガリウム含有層３０に直接、ダイシングブレードを当てて窒化ガリウム含有層３０をダイシングすると、窒化ガリウム含有層３０には、例えば、矢印Ｃ１で示す位置に割れ、欠けといった欠陥が発生する場合がある（図４（ｃ））。このため、参考例では、欠陥が発生する領域が未使用領域となり、チップサイズの縮小化に限界が生じている。
一方、シリコン基板１０にも応力が印加されていることから、ダイシングにより、シリコン基板１０をフルカットすると、シリコン基板１０にも矢印Ｃ２で示す位置に割れ、欠けといった欠陥が発生する場合がある（図４（ｄ））。これにより、参考例に係るシリコン基板１０および窒化ガリウム含有層３０を用いたチップの抗折強度は弱くなる。
これに対して、第１実施形態では、窒化ガリウム含有層３０をＲＩＥによって分離する。従って、第１実施形態では、窒化ガリウム含有層３０のダイシング工程が不要になる。つまり、第１実施形態では、窒化ガリウム含有層３０をダイシングする時間と、窒化ガリウム含有層３０を分離するダイシングブレードと、が不要になる。これにより、低コスト化を図ることができる。
仮に、トレンチ３０ｔの底３０ｔｂに極薄の窒化ガリウム含有層３０が残存したとしても、ダイシングされる窒化ガリウム含有層３０は参考例に比べて大きく減少する。
また、第１実施形態では、ダイシングブレードを窒化ガリウム含有層３０に接触させて窒化ガリウム含有層３０を分離するのではなく、ＲＩＥによって窒化ガリウム含有層３０を分離する。これにより、窒化ガリウム含有層３０には、割れ、欠けといった欠陥が発生し難くなる。このため、第１実施形態では、参考例のような未使用領域がなくなり、チップサイズの縮小化を図ることができる。
また、第１実施形態では、シリコン基板１０のフルカットを要しない。第１実施形態では、シリコン基板１０の個片化をダイシングのみに依らず、シリコン基板１０の内部でダイシングを一旦止め、その後、グラインド法によって遂行している。従って、個片化後のシリコン基板１０には、割れ、欠けといった欠陥が発生し難くなる。これにより、第１実施形態では、個片化後のシリコン基板１０および窒化ガリウム含有層３０を用いたチップの抗折強度は参考例に比べて強くなる。
（第２実施形態）
図５は、第２実施形態に係る半導体装置の要部に係る模式的断面図である。
第２実施形態に係る半導体装置１００は、積層構造体１と、積層構造体１の上に設けられたソース電極５０と、ソース電極５０に並ぶドレイン電極５１と、ソース電極５０とドレイン電極５１との間に設けられたゲート電極５２と、を備える。ゲート電極５２と積層構造体１との間には、ゲート絶縁膜５３が設けられている。半導体装置１００は、ＨＥＭＴである。
窒化ガリウム含有層３０は、窒化アルミニウム含有層３１と、窒化アルミニウムガリウム含有層３２と、窒化ガリウム含有層３３、窒化アルミニウムガリウム含有層３４と、を有する。
ソース電極５０およびドレイン電極５１は、窒化アルミニウムガリウム含有層３４とオーミック接触をしている。ゲート絶縁膜５３は、窒化珪素膜（Ｓｉ３Ｎ４）、酸化珪素膜（ＳｉＯ２）、酸化アルミニウム（Ａｌ２Ｏ３）のいずれかを含む。
窒化アルミニウム含有層３１と、窒化アルミニウムガリウム含有層３２と、はＨＥＭＴのバッファ層として機能している。窒化ガリウム含有層３３は、ＨＥＭＴのキャリア走行層として機能している。窒化アルミニウムガリウム含有層３４は、ＨＥＭＴの障壁層として機能している。窒化アルミニウムガリウム含有層３４は、ノンドープもしくはｎ形のＡｌＸＧａ１−ＸＮ（０＜Ｘ≦１）層である。窒化ガリウム含有層３３内の窒化ガリウム含有層３３と窒化アルミニウムガリウム含有層３４の界面付近には二次元電子が発生する。このような半導体装置１００も実施形態に含まれる。
なお、本明細書において「窒化物半導体」とは、総括的に、ＢｘＩｎｙＡｌｚＧａ１−ｘ−ｙ−ｚＮ（０≦ｘ≦１，０≦ｙ≦１，０≦ｚ≦１，ｘ＋ｙ＋ｚ≦１）なる化学式において組成比ｘ、ｙ及びｚをそれぞれの範囲内で変化させた全ての組成の半導体を含むものとする。またさらに、上記化学式において、Ｎ（窒素）以外のＶ族元素もさらに含むもの、導電形などの各種の物性を制御するために添加される各種の元素をさらに含むもの、及び、意図せずに含まれる各種の元素をさらに含むものも、「窒化物半導体」に含まれるものとする。
上記の実施形態では、「部位Ａは部位Ｂの上に設けられている」と表現された場合の「の上に」とは、部位Ａが部位Ｂに接触して、部位Ａが部位Ｂの上に設けられている場合の他に、部位Ａが部位Ｂに接触せず、部位Ａが部位Ｂの上方に設けられている場合との意味で用いられる場合がある。また、「部位Ａは部位Ｂの上に設けられている」は、部位Ａと部位Ｂとを反転させて部位Ａが部位Ｂの下に位置した場合や、部位Ａと部位Ｂとが横に並んだ場合にも適用される場合がある。これは、実施形態に係る半導体装置を回転しても、回転前後において半導体装置の構造は変わらないからである。
以上、具体例を参照しつつ実施形態について説明した。しかし、実施形態はこれらの具体例に限定されるものではない。すなわち、これら具体例に、当業者が適宜設計変更を加えたものも、実施形態の特徴を備えている限り、実施形態の範囲に包含される。前述した各具体例が備える各要素およびその配置、材料、条件、形状、サイズなどは、例示したものに限定されるわけではなく適宜変更することができる。
また、前述した各実施形態が備える各要素は、技術的に可能な限りにおいて複合させることができ、これらを組み合わせたものも実施形態の特徴を含む限り実施形態の範囲に包含される。その他、実施形態の思想の範疇において、当業者であれば、各種の変更例および修正例に想到し得るものであり、それら変更例および修正例についても実施形態の範囲に属するものと了解される。
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
１ 積層構造体、 １０ シリコン基板、 １０ｄ 下面、 １０ｔ トレンチ、 １０ｔｂ 底、 １０ｔｘ ダイシング溝、 １０ｔｙ トレンチ、 １０ｕ 上面、 ３０ 窒化ガリウム含有層、 ３０ｃｎ 隅、 ３０ｓｗ 側面、 ３０ｔ トレンチ、 ３０ｔｂ 底、 ３０ｔｘ 第１トレンチ、 ３０ｔｙ 第２トレンチ、 ３１ 窒化アルミニウム含有層、 ３２ 窒化アルミニウムガリウム含有層、 ３３ 窒化ガリウム含有層、 ３４ 窒化アルミニウムガリウム含有層、 ５０ 第１電極、 ５１ 第２電極、 ５２ 第３電極、 ５３ ゲート絶縁膜、 ８０ グラインドテープ、 ９０ マスク層、 １００ 半導体装置

Claims (6)

  1. 第１面と、前記第１面とは反対側の第２面とを有し、前記第１面の側から前記第２面の側に向かって設けられたダイシング溝を有し、前記ダイシング溝の底が前記第１面と前記第２面との間に位置するシリコン基板と、
    前記シリコン基板の前記第１面の上に設けられ、第１トレンチを有し、前記第１トレンチは、前記シリコン基板の側に向かうほど幅が狭くなり、前記第１トレンチは、前記ダイシング溝と繋がっている窒化ガリウム含有層と、
    を備えた半導体装置。
  2. 前記第１トレンチの前記幅は、前記ダイシング溝の幅よりも広い請求項１に記載の半導体装置。
  3. 前記第１トレンチの底において、前記シリコン基板が露出している請求項１または２に記載の半導体装置。
  4. 前記窒化ガリウム含有層においては、前記第１方向に前記第１トレンチが延在し、前記第１方向と交差する第２方向に延在する前記第２トレンチが設けられ、
    前記第１トレンチと前記第２トレンチとが交差する前記窒化ガリウム含有層の隅は、曲率を有している請求項１〜３のいずれか１つに記載の半導体装置。
  5. 第１面と第２面とを有するシリコン基板の前記第１面の側に設けられた窒化ガリウム含有層を選択的にエッチングし、前記窒化ガリウム含有層に複数のダイシング溝を形成する工程と、
    前記複数のダイシング溝の下の前記シリコン基板にダイシング処理を行い、前記ダイシング処理により形成されるダイシング溝の底を、前記第１面と前記第２面との間に位置させる工程と、
    前記シリコン基板の前記第２面を研磨し、前記シリコン基板の前記第２面の側から前記複数のダイシング溝を表出させて前記シリコン基板および前記窒化ガリウム含有層を複数のチップに分離する工程と、
    を備えた半導体装置の製造方法。
  6. 前記窒化ガリウム含有層を反応性イオンエッチングによりエッチングする請求項５に記載の半導体装置の製造方法。
JP2014186131A 2014-09-12 2014-09-12 半導体装置およびその製造方法 Pending JP2016058678A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2014186131A JP2016058678A (ja) 2014-09-12 2014-09-12 半導体装置およびその製造方法
TW104105416A TW201611188A (zh) 2014-09-12 2015-02-16 半導體裝置及其製造方法
US14/637,277 US20160079120A1 (en) 2014-09-12 2015-03-03 Semiconductor device and method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014186131A JP2016058678A (ja) 2014-09-12 2014-09-12 半導体装置およびその製造方法

Publications (1)

Publication Number Publication Date
JP2016058678A true JP2016058678A (ja) 2016-04-21

Family

ID=55455463

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014186131A Pending JP2016058678A (ja) 2014-09-12 2014-09-12 半導体装置およびその製造方法

Country Status (3)

Country Link
US (1) US20160079120A1 (ja)
JP (1) JP2016058678A (ja)
TW (1) TW201611188A (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3598481A1 (en) * 2018-07-16 2020-01-22 Infineon Technologies Austria AG Semiconductor wafer, semiconductor chip, semiconductor component and method of fabricating a semiconductor wafer
CN118202454A (zh) * 2022-08-25 2024-06-14 英诺赛科（珠海）科技有限公司 半导体器件及其制造方法

Also Published As

Publication number Publication date
TW201611188A (zh) 2016-03-16
US20160079120A1 (en) 2016-03-17

Similar Documents

Publication Publication Date Title
USRE49603E1 (en) GaN-on-Si semiconductor device structures for high current/ high voltage lateral GaN transistors and methods of fabrication thereof
US10249506B2 (en) GaN-on-si semiconductor device structures for high current/ high voltage lateral GaN transistors and methods of fabrication thereof
US9966311B2 (en) Semiconductor device manufacturing method
US20160218067A1 (en) Semiconductor device and method of manufacturing the semiconductor device
JP2011192954A (ja) 半導体ウェハ、及び半導体装置の製造方法
US10199216B2 (en) Semiconductor wafer and method
US10403724B2 (en) Semiconductor wafer
US9583577B2 (en) Semiconductor device and manufacturing method thereof
US10553676B2 (en) Compound semiconductor device, method for producing same, and resin-sealed type semiconductor device
JP2015146406A (ja) 縦型電子デバイスの製造方法および縦型電子デバイス
US20240145558A1 (en) Semiconductor device
JP2016058678A (ja) 半導体装置およびその製造方法
US9472467B2 (en) Manufacturing method of semiconductor device
US20160211225A1 (en) Semiconductor device and manufacturing method thereof
US9711404B2 (en) Semiconductor device and manufacturing method thereof
CN107871662B (zh) 使表面平面化的方法
US20140284660A1 (en) Method for manufacturing semiconductor wafer, and semiconductor wafer
JP2017055014A (ja) 半導体装置の製造方法
WO2014038374A1 (ja) 半導体装置の製造方法