TW201607046A - 半導體裝置中之簡易電平衡 - Google Patents

半導體裝置中之簡易電平衡 Download PDF

Info

Publication number
TW201607046A
TW201607046A TW104117243A TW104117243A TW201607046A TW 201607046 A TW201607046 A TW 201607046A TW 104117243 A TW104117243 A TW 104117243A TW 104117243 A TW104117243 A TW 104117243A TW 201607046 A TW201607046 A TW 201607046A
Authority
TW
Taiwan
Prior art keywords
region
charge
epitaxial
epitaxial region
type
Prior art date
Application number
TW104117243A
Other languages
English (en)
Other versions
TWI585979B (zh
Inventor
馬克Ｅ 葛瑞那漢
Original Assignee
馬克Ｅ 葛瑞那漢
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 馬克Ｅ 葛瑞那漢 filed Critical 馬克Ｅ 葛瑞那漢
Publication of TW201607046A publication Critical patent/TW201607046A/zh
Application granted granted Critical
Publication of TWI585979B publication Critical patent/TWI585979B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/225—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a solid phase, e.g. a doped oxide layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/225—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a solid phase, e.g. a doped oxide layer
    • H01L21/2251—Diffusion into or out of group IV semiconductors
    • H01L21/2254—Diffusion into or out of group IV semiconductors from or through or into an applied layer, e.g. photoresist, nitrides
    • H01L21/2255—Diffusion into or out of group IV semiconductors from or through or into an applied layer, e.g. photoresist, nitrides the applied layer comprising oxides only, e.g. P2O5, PSG, H3BO3, doped oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/063—Reduced surface field [RESURF] pn-junction structures
    • H01L29/0634—Multiple reduced surface field (multi-RESURF) structures, e.g. double RESURF, charge compensation, cool, superjunction (SJ), 3D-RESURF, composite buffer (CB) structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
    • H01L29/66333—Vertical insulated gate bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/73—Bipolar junction transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/872—Schottky diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Composite Materials (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Bipolar Transistors (AREA)

Abstract

本發明係關於一種在主動半導體裝置中形成電平衡區之方法，其包括：在該半導體裝置之基板之上表面上形成包括第一導電型材料之磊晶區；形成多個至少部分地穿過該磊晶區之凹陷特徵；使用原子層沈積在該等凹陷特徵之底部及/或側壁上沈積包含第二導電型材料之薄膜；及實施熱處理，使得沈積於該等凹陷特徵中之每一者之該等底部及/或側壁上之該薄膜之至少一部分在該磊晶層中形成遵循該等凹陷特徵之輪廓之該第二導電型之區，該第二導電型之該區結合鄰近該第二導電型之該區之該磊晶層形成該電平衡區。

Description

半導體裝置中之簡易電平衡
本發明概言之係關於電及電子電路，且更具體而言係關於半導體裝置及其製作。
業內眾所周知半導體裝置(包括(但不限於)金屬-氧化物-半導體場效應電晶體(MOSFET)、絕緣閘雙極性電晶體(IGBT)及二極體)，同樣眾所周知可採用該等裝置之各種應用。使用半導體裝置之實例性應用包括通訊系統(例如，射頻(RF)及微波)、汽車電子裝置、電源、高電壓馬達等。簡言之，半導體裝置包括通常由單一導電型形成之主體區，及用於形成遍及主體之至少一部分之空乏區(亦稱作空乏層)之構件。可藉由在閘或其他控制終端與裝置之主體之間施加正電壓V GB 形成空乏層。此閘-主體電壓迫使帶正電的洞遠離半導體與閘-絕緣體間之界面，由此使得不移動的、帶負電的受體離子之無載流子區暴露。若所施加閘-主體電壓足夠高，則在位於淺層中鄰近閘-絕緣體/半導體界面之逆轉層中形成高濃度的負電荷載流子以將電流傳導穿過裝置。
當裝置係以ON模式操作時，主體區之至少一部分(例如，汲極區)可作為漂移區操作以轉移電荷載流子，此至少部分地由半導體裝置中之電場效應引起。當裝置處於OFF模式中時，另一方面，此漂移區有效成為空乏區以降低施加於其上之電場強度，從而使得裝置中之 崩潰電壓增加。漂移區經設計以支持高阻斷電壓。
通常用於描述半導體裝置、具體而言功率半導體裝置之性能的兩個重要電參數係崩潰電壓及導通狀態電阻(亦稱作導通電阻)。崩潰電壓V BD 係P-N接面之參數(例如，在二極體、電晶體等中)，其通常定義可施加而不會致使流經接面之電流指數增加而最終損壞裝置之最大反向電壓。當裝置處於其完全傳導(即，「導通」)狀態時，場效應電晶體(FET)裝置之導通狀態電阻R DSon 通常係指裝置之內部電阻。
對於某些應用(例如(但不限於)功率應用)，通常期望電晶體裝置具有儘可能高的崩潰電壓及儘可能低的導通狀態電阻。然而，崩潰電壓及導通狀態電阻具有習用半導體裝置之互斥性質，此乃因藉由(例如)納入較厚且較低摻雜之漂移區增加額定崩潰電壓可能不合意地引起較高導通狀態電阻。相反，增加漂移區中之摻雜密度藉此降低導通狀態電阻可在裝置中不合意地引起較低崩潰電壓。
用於增加裝置中之崩潰電壓而不顯著增加導通電阻之在文獻中完備記載之常見方法涉及設計半導體裝置之漂移區以包括電平衡區(亦通常稱作超接面結構或電平衡結構)。藉由將空乏區延伸至兩個維度中來增強電平衡半導體裝置中之漂移區。然而，製作電平衡結構之習用方法具有與其相關之實質缺點。
根據本發明之實施例，形成半導體裝置中之電平衡區之方法包括：在該半導體裝置之基板之上表面上形成包括第一導電型材料之磊晶區；形成至少部分地穿過該磊晶區之凹陷特徵；使用原子層沈積在凹陷特徵之至少側壁上沈積包括第二導電型材料之薄膜；及實施熱處理，使得沈積於凹陷特徵之側壁中之每一者上之薄膜之至少一部分在磊晶層中形成遵循凹陷特徵之輪廓之第二導電型之區。
根據本發明之另一實施例，形成半導體裝置中之電平衡區之方 法包括：在該半導體裝置之基板之上表面上形成包括第一導電型材料之磊晶區；形成至少部分地穿過該磊晶區之凹陷特徵；使用原子層沈積在凹陷特徵之至少側壁上沈積包括第二導電型材料之薄膜，第二導電型材料具有與其相關之另一電荷類型之淨靜電荷；及以使磊晶區中之至少一部分自由電荷載流子朝向所沈積薄膜遷移之方式實施熱處理，藉此在鄰近凹陷特徵之磊晶層中形成電平衡區，電平衡區遵循凹陷特徵之輪廓。
根據本發明之再一實施例，半導體裝置包括基板、於基板之表面上形成之第一導電型之磊晶區，及形成複數個至少部分地穿過磊晶區之凹陷特徵。已使用原子層沈積將包含第二導電型材料之薄膜沈積於凹陷特徵之至少側壁上。半導體裝置進一步包括在鄰近凹陷特徵之磊晶層中形成之電平衡區。電平衡區包括沈積於凹陷特徵之至少側壁上之薄膜之至少一部分，電平衡區遵循凹陷特徵之輪廓。
在以下詳細闡述(包括申請專利範圍)中闡述本發明之額外及/或其他實施例，該詳細闡述應結合附圖閱讀。
100‧‧‧漂移層/超接面漂移層
102‧‧‧習用N型本質漂移層
104‧‧‧N型支柱/N層/N區
106‧‧‧P型支柱/P層/P區
108‧‧‧本質區
200‧‧‧超接面裝置/裝置
202‧‧‧P型管柱/管柱
204‧‧‧N型區
206‧‧‧N型磊晶層
208‧‧‧緩衝層
300‧‧‧半導體裝置
302‧‧‧溝槽
304‧‧‧N型漂移區
400‧‧‧結構
402‧‧‧基板
404‧‧‧磊晶層/N型磊晶區
406‧‧‧溝槽
408‧‧‧薄膜
410‧‧‧經摻雜區
500‧‧‧結構
502‧‧‧絕緣層
504‧‧‧自由電荷載流子
506‧‧‧電平衡區
508‧‧‧薄膜/材料
Ex‧‧‧電場之x分量
Ey‧‧‧電場之y分量
Ez‧‧‧電場之z分量
WP-Column‧‧‧側向寬度
xP‧‧‧有效寬度
xN‧‧‧側向寬度
tepi‧‧‧厚度
tbuffer‧‧‧厚度
NA‧‧‧受體載流子之數量
ND‧‧‧供體載流子之數量
僅藉助實例而非限定之方式呈現以下圖式，其中在全部若干個視圖中，相同元件符號(當使用時)指示對應元件，且其中：圖1A及圖1B係概念性地繪示闡釋性超接面結構中之漂移層之至少一部分之俯視平面圖；圖2係繪示使用多磊晶(即，多epi)植入方法形成之習用超接面結構之至少一部分之剖面圖；圖3係繪示使用溝槽重填方法形成之習用超接面結構之至少一部分之剖面圖；圖4係根據本發明之實施例繪示在半導體裝置中產生電平衡之實例性結構之至少一部分之剖面圖； 圖5係根據本發明之另一實施例繪示在半導體裝置中產生電平衡之實例性結構之至少一部分之剖面圖；且圖6係根據本發明之實施例繪示在主動半導體裝置中形成電平衡區之實例性方法之至少一部分之流程圖。
應瞭解，本文所闡述之圖式僅出於闡釋性目的呈現。此外，可不展示在商業上可行之實施例中有用或必需之共同但眾所周知之元件，以便有利於較少地阻礙對所闡釋實施例之查看。
本文將在闡釋性半導體製作方法及裝置之背景下闡述本發明之實施例，其在半導體裝置中形成電平衡區中利用原子層沈積(ALD)。特定而言，在一或多個實施例中，在裝置之主體區中形成凹陷特徵，且使用ALD利用薄膜保形塗覆凹陷特徵之一或多個所暴露表面(例如，側壁及底部壁)。薄膜包含與磊晶區之導電型相反之導電型材料。在熱處理期間，根據一或多個實施例，沈積於凹陷特徵之表面上之薄膜之至少一部分自凹陷特徵向外擴散至磊晶區中且在裝置中形成電平衡區，該電平衡區遵循凹陷特徵之輪廓。由於根據一或多個實施例之凹陷特徵之高縱橫比，可形成具有減小之間距(即，毗鄰凹陷特徵間之間隔)之凹陷特徵，由此使得P區及N區之摻雜密度能夠增加，藉此降低主體區中之導通電阻而不降低裝置之崩潰電壓。
應瞭解，本發明之實施例並非限於該等或任何其他具體半導體製作方法及/或半導體裝置。而是，本發明之實施例更廣泛地適用於用以在半導體裝置中有益地產生電平衡區之技術。亦應瞭解，本發明之實施例並不限於垂直功率半導體裝置，而是本發明之實施例亦適用於(例如)其他功率裝置、平面閘裝置、側向功率裝置、N-通道裝置、P-通道裝置、側向半導體裝置、絕緣閘雙極性電晶體(IGBT)、二極體、雙極性接面電晶體(BJT)、增強模式裝置、空乏模式裝置及諸如 此類。類似地，本文所闡述之技術適用於具有N型基板材料及/或P型基板材料之裝置。因此，在本文中之教示下，熟習此項技術者將易於瞭解，可對在本發明之範圍內之所顯示闡釋性實施例作出眾多修改。 亦即，不意欲或不應推斷出關於本文中所顯示及所闡述之實施例之限制。
已使用各種半導體製作技術力圖在不顯著增加導通電阻之情況下增加電晶體裝置中之崩潰電壓。用於增加裝置中之崩潰電壓之闡釋性技術包括在半導體處理中使用主要由於成本而在商業上令人望而卻步的異類材料(例如，碳化矽及氮化鎵)，及使用超接面結構。由Infineon Technologies基於頒予David Coe之美國專利第4,754,310號開創之超接面結構係商業製作高電壓電晶體裝置之一種方法，該案之揭示內容係以引用方式併入本文中。
在一個態樣中，超接面概念涉及使用所生長的多個N型摻雜磊晶層且隨後在磊晶生長步驟之間離子植入P型材料以形成N型及P型材料之交替管柱。圖1A闡釋產生二維場之N型及P型材料之經典交替管柱。製造電平衡區之常用方法涉及多個磊晶層之生長隨後離子植入以形成N型及P型材料之交替管柱(通常稱作多層磊晶生長或多epi植入方法)。特定而言，參考圖1A，俯視平面圖繪示闡釋性超接面結構中之漂移層100之至少一部分。漂移層100經形成具有複數個交替N型支柱104及P型支柱106。藉由使N層104及P層106之高縱橫比區交錯，藉由空乏於該等區中形成之空間電荷實質上經平衡且不超過突崩潰之臨界值。當與習用N型本質漂移層102相比時，習用漂移層及超接面漂移層100完全空乏，且因此超接面漂移層之宏觀特性類似於本質區108。在此有效本質區108中，電場E實質上恆定，且因此崩潰電壓與電場×漂移層之長度L成正比(即，BV=E‧L)。由於導通電阻與漂移層之長度L成正比，導通電阻將與崩潰電壓成正比(即，R ON ~BV)。
圖1B概念性地繪示超接面漂移層100中之電場分佈。自圖1B明顯可見，每一垂直P-N接面(在毗鄰N型支柱104與P型支柱106之間)在空乏區中產生橫向於愈來愈大電勢之方向之側向場。應瞭解，電荷及場必須遵守高斯定律(Gauss’s Law)，且因此以下表達適用：
其中▽係電場之發散量，E x 、E y 及E z 分別係電場之x、y及z分量，q係點電荷，ε si 係矽之電常數，N D 係供體載流子之數量，且N A 係受體載流子之數量。端視側向場斜率之值而定，垂直場之斜率可增加或降低，藉此改變裝置可支持之電勢。由於分別藉由N區104及P區106之幾何排列產生之側向場之存在而破壞崩潰電壓及電荷之強耦合。
圖2係繪示習用超接面裝置200之至少一部分之剖面圖。超接面裝置200係使用多個N型磊晶層製作，其中在磊晶生長步驟之間離子植入硼以產生交替P型管柱202及於P型管柱間之N型區204；應注意管柱202之側壁上之扇貝特徵，其係該製程之人造物。P型管柱202具有與其相關之側向寬度Wp-管柱。同樣，N型區204具有與其相關之側向寬度x n 。參考圖2，t epi 表示N型磊晶層206在垂直維度中之厚度，且t 緩衝 表示超接面裝置200中之緩衝層208之垂直厚度。緩衝層208用以提供管柱之底部與基板間之電隔離。
由於所植入硼向外擴散，P型管柱202之有效寬度將增加至x p ，其對超接面裝置200之最小間距(即，具有相同導電型之毗鄰管柱之間之中心-至-中心間隔)產生實際限制，藉此防止縮放。此增加之間距不合意地導致裝置中之導通電阻增加。作為額外缺點，用於形成裝置200之多epi植入方法因所涉及之許多製造步驟而遭受極長製程時間及高成本，且由此呈現高體積製造挑戰。
圖3中顯示製造電平衡區之替代方法，其涉及在半導體裝置300之N型漂移區304中形成深溝槽302，隨後利用P型矽重填溝槽，其通常稱作溝槽重填製作方法。在圖3中應注意溝槽302之錐形側壁，其於可接受之溝槽重填係必需的；此側壁錐形化使得毗鄰溝槽間之間隔增加從而影響密度。此外，儘管與用於形成圖2中所顯示裝置200之多epi植入方法相比，此方法可減少所需製作步驟之數量，但溝槽重填方法遭受高缺陷率，此尤其歸因於溝槽重填製程本身固有的空隙形成及滑移位錯因素。
已使用各種半導體製作技術力圖研發電平衡區但遭受與長製造時間相關之高成本或遭受與其各別製程方法相關之高缺陷率。例如，如先前所解釋，圖2及圖3中分別闡釋之多epi植入及溝槽重填製作方法極少或未改良密度，此至少部分地由處理設備及相關方法之固有限制引起。因此，需要提供可繼續縮放至較高密度結構(例如，深、窄、高縱橫比的溝槽)，從而提供改良之成本及超接面裝置性能之製造方法。如下文將進一步詳細地闡述，本發明之實施例有利地解決習用裝置及/或製作方法中存在之缺點。
圖4係繪示用於在根據本發明實施例之主動半導體裝置(例如，MOSFET、二極體、絕緣閘雙極性電晶體(IGBT)等)中產生電平衡區之實例性結構400之至少一部分之剖面圖。應瞭解裝置中所形成之電平衡區無需具有零淨電荷。而是，根據一或多個實施例，可將電平衡區之淨電荷設為規定值；亦即電平衡區可經構形以展現規定量之電荷失衡。顯示結構400包括三個闡釋性處理階段之進化：溝槽或井形成階段(1)，薄膜沈積階段(2)，及熱處理階段(3)。下文將進一步詳細地闡述該等階段中之每一者。
參考圖4，結構400包含第一導電型(在此實施例中為N型)之基板402，及於基板之至少一部分上形成之第一導電型之磊晶層404。在此 實施例中，磊晶層404係由N型導電性形成(如基板402)，但另一選擇為可採用P型磊晶層。
第一階段中之結構400包含複數個凹陷特徵，其在此實施例中繪示為深溝槽406，其係至少部分地穿過磊晶層404形成。溝槽406自磊晶層404之上表面延伸，在實質上垂直於基板402之平面之方向(即，垂直維度)上繼續穿過磊晶層。可(例如)使用反應性離子蝕刻(RIE)或替代製程形成溝槽406，其經構形以達成期望縱橫比(例如，約100：1)，且在毗鄰溝槽之間具有相對緊密(例如，約1μm)的間隔(在本文中稱作間距)；較緊密間距有益地減小裝置之大小及/或容許在裝置中製作較高密度的電路。較緊密間距有益地減小裝置之大小及/或容許在裝置中製作較高密度的電路。
根據本發明之一或多個實施例，使用RIE製程形成溝槽406，其中毗鄰溝槽間之間隔(即，間距)為約1μm，但本發明之實施例並非限於任何具體間隔。儘管對於具有600伏特(volt)額定崩潰電壓之闡釋性裝置本發明之實施例並非限於溝槽406之任何特定深度或寬度，但溝槽406經構形具有約30μm或更大之深度及約1μm或更小之寬度。此外，應瞭解本發明之實施例並非限於在結構400中形成之溝槽406之任何具體數量。
在第二製作階段，將材料沈積於溝槽406之至少一個子集之底部及/或側壁上。具體而言當縱橫比大於規定值時，本發明之實施例利用原子層沈積(ALD)將材料(例如，介電薄膜)沈積於溝槽406之至少一個子集中之每一者之底部及/或側壁上，而不是使用易受缺陷(例如，空隙、針孔、裂縫等)影響之標準溝槽重填製程。在利用(例如)化學氣相沈積(CVD)之標準溝槽重填製程中，當溝槽之深度增加時，將材料沈積於溝槽之側壁及底部上變得顯著更具挑戰性(若並非不可行)。ALD係使用相對低的溫度(例如，環境至約400攝氏度(℃))將一組多種 多樣的材料作為單一原子層一次沈積於各種基板材料上之方法。對於在半導體裝置中形成電平衡區，此方法提供若干重要益處，一些該等益處係於下文進行闡述。
使用連續自限性表面反應，ALD能夠達成埃(Angstrom，Å)或單層水準下之精確厚度控制。大多數ALD製程係基於其中發生兩個表面反應且沈積二元化合物薄膜之二元反應順序。由於僅存在有限數量的表面位點，故該等反應僅可沈積有限數量的表面物質。假定兩個表面反應中之每一者均具有自限性，則該兩個反應可以連續方式繼續進行來以原子層級控制沈積薄膜。ALD之自限性性質導致極佳的階梯覆蓋且在高縱橫比結構上(例如在溝槽406之底部及側壁上)完全保形。此外，可將ALD製程與標準半導體製作製程整合而不影響對溫度敏感之其他半導體製作步驟。
更具體而言，一旦形成深溝槽406，即使用ALD步驟在溝槽之至少一個子集中之每一者之底部及/或側壁上沈積含有第二導電型(在此實施例中為P型導電性)之元件之薄膜408。在使用ALD將薄膜408直接沈積於溝槽406之底部及/或側壁上之前，可實施蝕刻步驟(例如，氟化氫(HF)或氫氟酸蝕刻)以去除溝槽之表面(例如，底部及側壁)上的由(例如)溝槽表面暴露於含氧環境所造成之任何自然氧化物。在一或多個實施例中，所沈積薄膜408係介電材料，例如(但不限於)金屬氧化物(例如，三氧化硼(B2O3))。當使用ALD時，即使當使用高縱橫比溝槽時，亦可將金屬氧化物沈積於溝槽406之底部及側壁上。應瞭解，可類似地採用用於在結構400中達成規定電平衡之其他適宜材料。
在第三製作階段，使用(例如)在約900攝氏度之溫度下達約1分鐘之快速熱處理(RTP)來離解沈積於溝槽406之底部及側壁上之薄膜408中之摻雜劑(例如，硼，在硼摻雜之金屬氧化物薄膜之情形下)，且藉助擴散將摻雜劑驅逐至磊晶層404中(即，向外擴散)。特定而言，在 RTP期間，升高之溫度使得於溝槽406之底部及/或側壁上之沈積薄膜408中之摻雜劑自溝槽局部向外擴散至鄰近溝槽之磊晶層404中。由於熱處理，摻雜劑將在鄰近溝槽406之磊晶層404中形成第二導電型(在此闡釋性實施例中為P型導電性)之經摻雜區410。經摻雜區410將遵循磊晶層404中之溝槽406之輪廓。以此方式，經摻雜區410結合介於溝槽406間之磊晶區404將形成交替P型及N型管柱，從而在裝置中形成電平衡區。由於環繞溝槽406中之每一者形成經摻雜區410之機制主要依賴擴散係高度可控的，故與製作電平衡區之市售製程相比可在結構400中達成更精確之電荷平衡程度。
在熱處理後，例如藉由使用溝槽填充製程或替代填充步驟利用適於提供溝槽之結構完整性之基本上任何材料(例如氧化物(例如，二氧化矽))視情況填充溝槽406。與在標準電平衡結構中不同，不使用填充溝槽之材料提供交替P型及N型導電性之管柱。而是，根據本發明之實施例，僅使用溝槽406作為促進嚴格材料水準之沈積及沈積於溝槽之底部及側壁上之摻雜劑材料(例如，硼)之向外擴散之機制。因此，以無空隙或無缺陷方式填充溝槽並非關鍵所在；亦即產率不受溝槽填充步驟(若使用)中之缺陷數量之影響。
圖5係根據本發明之另一實施例繪示用於在半導體裝置中產生電平衡區之實例性結構500之至少一部分之剖面圖。結構500就第一及第二製作階段而言與圖4中顯示之闡釋性結構400類似，只是形成電平衡區之機制不同。特定而言，根據一或多個實施例，溝槽406之底部及側壁包括形成於其上之絕緣層502，例如二氧化矽(SiO2)。可將絕緣層502沈積於溝槽406之底部及側壁上，或在一或多個替代實施例中，可使用在溝槽406之所暴露表面上形成(例如，藉由(例如)使用氧化製程生長)之自然氧化物(例如，二氧化矽)作為絕緣層。
使用ALD將薄膜508沈積於絕緣層502上，而非直接沈積於溝槽 406(如在圖4中顯示之結構400中)之底部及側壁上。此絕緣層502防止薄膜508中之摻雜劑(例如，鋁)在熱處理期間局部向外擴散至磊晶層404中。在一或多個實施例中，薄膜508包含氧化鋁材料(例如，Al2O3)。將氧化鋁薄膜508沈積於溝槽406之至少一個子集之底部及側壁上之絕緣層502上。氧化鋁材料具有之負表面電荷性質從而適於將正電荷載流子吸引至鄰近溝槽406之底部及側壁之區，藉此在結構500中達成電平衡。當使用ALD時，即便當使用高縱橫比溝槽(例如，約100：1或更大)時亦能夠將氧化鋁沈積於溝槽406之底部及側壁上。應瞭解，可類似地採用在結構500中達成規定電平衡之其他適宜材料。
更具體而言，參考圖5，磊晶層404固有地包括第一電荷類型(在此闡釋性實施例中其為正電荷)之自由電荷載流子504。沈積於溝槽406之表面上之絕緣層502上之薄膜508具有與其相關之第二電荷類型之淨靜電荷，該第二電荷類型之極性與第一電荷類型相反；在此實例中其為負靜電荷。代替所沈積薄膜508中之摻雜劑向外擴散至磊晶層404中，結構500(第三製作階段)中之熱處理經構形以使得磊晶層404中之自由電荷載流子504(具有正電荷)之至少一部分朝向所沈積薄膜508(具有負電荷)遷移，以藉此在鄰近溝槽406之磊晶層中形成電平衡區506。
以與圖4中所顯示實施例一致之方式，在熱處理後，可使用溝槽填充製程或替代填充步驟利用適於提供溝槽之結構完整性之基本上任何材料(例如氧化物(例如，二氧化矽))填充溝槽406。與在標準電平衡結構中不同，不使用填充溝槽之材料來直接提供交替P型及N型導電性之管柱。而是，根據本發明之實施例，僅使用溝槽406來促進材料沈積於溝槽之底部及側壁上，且由此將磊晶層中之自由載流子吸引至環繞溝槽之輪廓之區。因此，以無空隙或無缺陷之方式填充溝槽並非關鍵所在。
在其他參數中尤其隨沈積於溝槽406中之材料508之百分比以及熱處理持續時間(即，時間)、氛圍及/或溫度而變化，控制在結構500中形成電平衡區506中的介於所沈積薄膜508與N型磊晶區404間之電平衡。根據本發明之一或多個實施例之方法之重要優點在於與先前所論述之方法相比ALD係更嚴格受控之製程，如可用於製作習用電平衡結構，且因此用於在裝置中提供電平衡之P型及N型材料之交替區之各別尺寸可為更小間距，從而改良裝置成本及性能。
圖6係根據本發明之實施例繪示在主動半導體裝置中形成電平衡區之實例性方法600之至少一部分之流程圖。應瞭解，方法600並非包括製作半導體裝置中所必需之所有步驟，如熟習此項技術者將明瞭。而是，呈現與形成電平衡區相關之基本步驟，如上文進一步詳細地闡述。圖4及圖5中顯示根據方法600形成之結構之闡釋性實施例。
參考圖6，在步驟602中，在基板之上表面上形成第一導電型之磊晶區。在步驟604中，至少部分地穿過磊晶區形成凹陷特徵。根據本發明之實施例，凹陷特徵可呈深溝槽、井、階梯式特徵等形式，其具有高縱橫比(例如，大於約2：1，且更佳大於約20：1)。在步驟606中，使用ALD將薄膜沈積於凹陷特徵之底部及/或側壁上。如先前所闡述，較佳地將薄膜直接沈積於凹陷特徵之暴露表面上。在處理期間，可在凹陷特徵之暴露表面上形成(例如，藉助氧化)鈍化層或自然氧化物層(例如，二氧化矽)。因此，為使得能夠將薄膜直接沈積於凹陷特徵之底部及/或側壁上，在一或多個實施例中，使用蝕刻劑組合物(例如，HF蝕刻)或替代蝕刻製程去除此鈍化層，如熟習此項技術者將明瞭。在一或多個實施例中，將此鈍化層去除製程納入步驟606中，且在使用ALD沈積薄膜之前加以實施。
在步驟608中，實施熱處理(例如，快速熱處理)使得沈積於凹陷特徵之底部及/或側壁上之薄膜中之至少一部分摻雜劑藉由擴散之製 程在磊晶層中形成電平衡區，如先前結合圖4所闡述。另一選擇為，方法600可代替步驟608實施步驟610作為形成電平衡區之機制。特定而言，在圖5中所顯示之實例性結構500之情形下，其中在不依賴摻雜劑自凹陷特徵向外擴散至磊晶層中之情況下形成電平衡區，步驟610作為步驟608之替代實施熱處理，以使得磊晶區中之至少一部分自由電荷載流子朝向凹陷特徵中之所沈積薄膜遷移以在鄰近凹陷特徵之磊晶層中形成電平衡區。
當使用根據步驟610之機制形成電平衡區時，在一或多個實施例中，預計步驟606納入在凹陷特徵之暴露表面(例如，底部及/或側壁)上形成絕緣層(例如，圖5中之層502)之額外步驟。然後，使用ALD將薄膜沈積於凹陷特徵之底部及/或側壁上之絕緣層上，以便防止薄膜中之摻雜劑在熱處理期間向外擴散至磊晶層中，如先前所闡述。
隨後實施未明確顯示但暗指之額外處理步驟(包括(例如)形成一或多個陽極區及陰極區、源極區及汲極區、集極區及射極區等)，此端視所形成之主動裝置之類型(分別包括(例如)二極體、場效應電晶體及/或雙極性電晶體)而定，如熟習此項技術者將知曉。
本文中所闡述之本發明之實施例之闡釋意欲提供各種實施例之結構之一般理解，且其並非意欲用作可利用本文所闡述結構之裝置及系統之所有元件及特徵之完整說明。在本文之教示下，熟習此項技術者將明瞭許多其他實施例；利用且自其導出其他實施例，以使得可作出結構及邏輯取代及改變而不背離本發明之範圍。該等圖式亦僅具有代表性且未按比例繪製。因此，應將說明書及圖式視為具有闡釋意義而非限制意義。
本發明之實施例僅出於便利之目的而在本文中個別地及/或共同地由術語「實施例」指代，且若事實上已顯示一個以上實施例或發明性概念，則並非意欲將此申請案之範圍限制於任何單一實施例或發明 性概念。因此，儘管已在本文中闡釋及闡述特定實施例，但應瞭解，可用達成同一目的之排列取代所顯示之特定實施例；亦即，本發明意欲涵蓋各種實施例之任何及所有變更或變化。在本文之教示下，熟習此項技術者將明瞭上述實施例之組合及本文中未特別闡述之其他實施例。
本摘要經提供以符合37 C.F.R.§ 1.72(b)，其要求將允許讀者快速獲取技術揭示內容之本質之摘要。提交本概述係基於下列理解：其並非用於解釋或限制本申請專利範圍之範圍或含義。另外，在前述詳細實施方式中，可見出於簡化本發明之目的而將各種特徵共同分組於單一實施例中。不應將此揭示方法解釋為反映所主張實施例需要較每一請求項中所明確陳述更多之特徵之意圖。而是，如隨附申請專利範圍反映：發明性標的物在於少於單一實施例之所有特徵。因此，特此將以下申請專利範圍併入詳細實施方式中，其中每一請求項作為單獨主張之標的物而獨立存在。
在本文中所提供之本發明之實施例之教示下，熟習此項技術者將能夠預計本發明之實施例之技術之其他實施方案及應用。儘管已參考附圖在本文中闡述本發明之闡釋性實施例，但應瞭解，本發明之實施例並非限於彼等精確實施例，且熟習此項技術者可作出各種其他改變及修改而不背離隨附申請專利範圍之範圍。
400‧‧‧結構
402‧‧‧基板
404‧‧‧磊晶層
406‧‧‧溝槽
408‧‧‧薄膜
410‧‧‧經摻雜區

Claims (30)

  1. 一種在主動半導體裝置中形成電平衡區之方法，該方法包含：在該半導體裝置之基板之上表面上形成包含第一導電型材料之磊晶區；形成複數個至少部分地穿過該磊晶區之凹陷特徵；使用原子層沈積將包含第二導電型材料之薄膜沈積於該等凹陷特徵之底部及側壁中之至少一者上；及實施熱處理，使得沈積於該等凹陷特徵之該等側壁中之每一者上之該薄膜之至少一部分在該磊晶區中形成遵循該等凹陷特徵之輪廓之該第二導電型之區，該第二導電型之該區結合鄰近該第二導電型之該區之該磊晶區形成該電平衡區。
  2. 如請求項1之方法，其中該第一導電型材料為N型材料且該第二導電型材料為P型材料。
  3. 如請求項1之方法，其中該第一導電型材料為P型材料且該第二導電型材料為N型材料。
  4. 如請求項1之方法，其中沈積於該等凹陷特徵之該等底部及側壁中之至少一者上之該薄膜包含金屬氧化物。
  5. 如請求項4之方法，其中該金屬氧化物包含氧化鋁(Al2O3)及三氧化硼(B2O3)中之至少一者。
  6. 如請求項1之方法，其中該複數個凹陷特徵之至少一個子集中之每一者經形成有較其寬度大至少兩倍之穿過該磊晶區之深度。
  7. 如請求項1之方法，其中該主動半導體裝置包含場效應電晶體、肖特基二極體(schottky diode)、單極二極體、雙極性電晶體、雙極性二極體及絕緣閘雙極性電晶體中之至少一者，且其中在該場效應電晶體、肖特基二極體、單極二極體、雙極性電晶體、 雙極性二極體及絕緣閘雙極性電晶體中之該至少一者中該電平衡區形成漂移區。
  8. 如請求項1之方法，其中該複數個凹陷特徵之至少一個子集中之每一者係在實質上垂直於該基板之平面之方向上至少部分地穿過該磊晶區形成。
  9. 如請求項1之方法，其中該複數個凹陷特徵之至少一個子集中之每一者保持至少部分地未經填充。
  10. 如請求項1之方法，其中形成該複數個凹陷特徵之至少一個子集中之每一者包含在該磊晶區中形成溝槽、井及階梯式結構中之至少一者。
  11. 如請求項1之方法，其進一步包含藉由控制該裝置中該等凹陷特徵之深度來控制該電平衡區之撞擊離子化。
  12. 如請求項1之方法，其進一步包含藉由控制氛圍條件及該熱處理之持續時間中之至少一者來控制該電平衡區之撞擊離子化，以藉此控制形成於該裝置之該磊晶區中之該第二導電型之該區之寬度及摻雜濃度中之至少一者。
  13. 如請求項1之方法，其中將該薄膜沈積於該等凹陷特徵之至少側壁上包含將摻雜劑及介電材料中之至少一者沈積於該等凹陷特徵之至少一個子集之至少側壁上。
  14. 如請求項1之方法，其中實施熱處理包含快速熱處理。
  15. 如請求項1之方法，其進一步包含控制該第一導電型之該磊晶區之雜質濃度、該第二導電型之該區之至少一部分之雜質濃度、該第二導電型之該區之體積及該磊晶區之體積中之至少一者，以藉此控制該磊晶區與該第二導電型之該區之間之電平衡。
  16. 如請求項15之方法，其進一步包含使與鄰近該第二導電型之該區之至少一部分之該磊晶區相關之電荷與和該第二導電型之該 區相關之電荷實質上相匹配。
  17. 如請求項15之方法，其進一步包含在鄰近該第二導電型之該區之至少一部分之該磊晶區與該第二導電型之該區之間產生規定量的電荷失衡。
  18. 如請求項1之方法，其中形成該複數個凹陷特徵之至少一個子集包含使用反應性離子蝕刻形成該複數個凹陷特徵之至少一個子集。
  19. 如請求項1之方法，其進一步包含控制該複數個凹陷特徵間之間隔，使得該第二導電型之該區與該磊晶區交錯以便產生遍及該磊晶區之至少一部分之第一導電型及第二導電型之交替區。
  20. 如請求項19之方法，其中毗鄰凹陷特徵之間之間距係小於約10微米。
  21. 如請求項1之方法，其中該第二導電型之該區經形成有至少1×1012個原子/立方公分之摻雜濃度。
  22. 如請求項1之方法，其中將包含該第二導電型材料之該薄膜沈積於該等凹陷特徵之至少側壁上包含將該薄膜沈積於在該複數個凹陷特徵之至少一個子集之至少側壁上形成之絕緣層上。
  23. 如請求項1之方法，其中將包含該第二導電型材料之該薄膜沈積於該等凹陷特徵之至少側壁上包含：去除形成於該複數個凹陷特徵之至少一個子集之至少該等側壁上之氧化物層；及將該薄膜直接沈積於該複數個凹陷特徵之至少一個子集之至少該等側壁上。
  24. 一種在主動半導體裝置中形成電平衡區之方法，該方法包含：在該半導體裝置之基板之上表面上形成包含第一導電型材料之磊晶區，該磊晶區包括第一電荷類型之電荷載流子； 形成複數個至少部分地穿過該磊晶區之凹陷特徵；在該等凹陷特徵之至少一個子集中之每一者之底部及側壁中之至少一者上形成絕緣層；使用原子層沈積將薄膜沈積於該等凹陷特徵之至少該子集中之每一者之該等底部及側壁中之至少一者上之該絕緣層之至少一部分上，該薄膜具有與其相關之第二電荷類型之淨靜電荷，該第二電荷類型之極性與該第一電荷類型相反；及以使該磊晶區中該第一電荷類型之該等電荷載流子之至少一部分朝向該所沈積薄膜遷移之方式實施熱處理，藉此在該磊晶區中形成該電平衡區。
  25. 一種半導體裝置，其包含：基板；形成於該基板之表面上之磊晶區，該磊晶區包括第一電荷類型之本質電荷載流子；複數個至少部分地穿過該磊晶區形成之凹陷特徵，該複數個凹陷特徵之至少一個子集中之每一者之底部及側壁中之至少一者已在其上使用原子層沈積來沈積包含具有該第一電荷類型之淨靜電荷之材料之介電薄膜；及形成於該磊晶區中之電平衡區，該電平衡區包含第一區，該第一區包括在該半導體裝置之熱處理期間自該磊晶區朝向該介電薄膜遷移之第二電荷類型之電荷載流子；及該第一電荷類型之第二區，其包含該磊晶區中該第一電荷類型之該等本質電荷載流子，該第二電荷類型之極性與該第一電荷類型相反。
  26. 一種在主動半導體裝置中形成電平衡區之方法，該方法包含：在該半導體裝置之基板之表面上形成磊晶區，該磊晶區包括第一電荷類型之電荷載流子； 形成複數個至少部分地穿過該磊晶區之凹陷特徵；使用原子層沈積將薄膜沈積於該等凹陷特徵之至少一個子集中之每一者之底部及側壁中之至少一者上，該薄膜具有與其相關之第二電荷類型之淨靜電荷，該第二電荷類型之極性與該第一電荷類型相反；及以使該磊晶區中該第一電荷類型之該等電荷載流子之至少一部分朝向該所沈積薄膜遷移之方式實施熱處理，藉此在該磊晶區中形成該電平衡區。
  27. 一種在主動半導體裝置中形成電平衡區之方法，該方法包含：在該半導體裝置之基板上形成磊晶區；形成複數個至少部分地穿過該磊晶區之凹陷特徵；使用原子層沈積將薄膜沈積於該等凹陷特徵之至少一個子集中之每一者之底部及側壁中之至少一者上；及實施熱處理使得沈積於該等凹陷特徵之該等底部及側壁中之至少一者中之每一者上之該薄膜之至少一部分在該磊晶區中形成具有極性與該磊晶區之本質電荷相反之電荷之第一區，該第一區結合該磊晶區中鄰近該第一區之一部分形成該電平衡區。
  28. 如請求項27之方法，其中沈積該薄膜包含將該薄膜沈積於在該複數個凹陷特徵之至少該子集之該等底部及側壁中之至少一者上形成之絕緣層上。
  29. 一種半導體裝置，其包含：基板；形成於該基板之表面上之第一導電型之磊晶區；複數個至少部分地穿過該磊晶區形成之凹陷特徵，該複數個凹陷特徵之至少一個子集中之每一者之底部及側壁中之至少一者已在其上使用原子層沈積來沈積三氧化硼；及 形成於鄰近該等凹陷特徵之該磊晶區中之第二導電型之第一區，該第一區包括來自沈積於該等凹陷特徵之至少該子集之該等底部及側壁中之至少一者上之該三氧化硼且已在該半導體裝置之熱處理期間擴散至該磊晶區中之硼，該第一區結合該磊晶區在該半導體裝置中形成電平衡區。
  30. 如請求項29之半導體裝置，其進一步包含在沈積於該等凹陷特徵之至少該子集之該等底部及側壁中之至少一者上之該三氧化硼之至少一部分上形成之氧化鋁層。
TW104117243A 2014-05-28 2015-05-28 半導體裝置中之簡易電平衡 TWI585979B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US14/289,628 US9245754B2 (en) 2014-05-28 2014-05-28 Simplified charge balance in a semiconductor device

Publications (2)

Publication Number Publication Date
TW201607046A true TW201607046A (zh) 2016-02-16
TWI585979B TWI585979B (zh) 2017-06-01

Family

ID=54699633

Family Applications (1)

Application Number Title Priority Date Filing Date
TW104117243A TWI585979B (zh) 2014-05-28 2015-05-28 半導體裝置中之簡易電平衡

Country Status (7)

Country Link
US (1) US9245754B2 (zh)
EP (2) EP3425672A1 (zh)
JP (2) JP2017521875A (zh)
KR (1) KR101767866B1 (zh)
CN (1) CN106575654B (zh)
TW (1) TWI585979B (zh)
WO (1) WO2015183777A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI797493B (zh) * 2019-12-18 2023-04-01 日商Ｔｄｋ股份有限公司 肖特基能障二極體

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20170006978A (ko) * 2015-07-10 2017-01-18 에스케이하이닉스 주식회사 반도체 장치의 제조방법
DE102015122833A1 (de) * 2015-12-23 2017-06-29 Infineon Technologies Ag Verfahren zum Herstellen einer Halbleitervorrichtung
US20170373142A1 (en) * 2016-06-23 2017-12-28 Littelfuse, Inc. Semiconductor device having side-diffused trench plug
US11056586B2 (en) * 2018-09-28 2021-07-06 General Electric Company Techniques for fabricating charge balanced (CB) trench-metal-oxide-semiconductor field-effect transistor (MOSFET) devices
US11456171B2 (en) * 2020-11-20 2022-09-27 Applied Materials, Inc. Deep trench integration processes and devices
WO2023140840A1 (en) * 2022-01-20 2023-07-27 Applied Materials, Inc. Methods for near surface work function engineering

Family Cites Families (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2089119A (en) 1980-12-10 1982-06-16 Philips Electronic Associated High voltage semiconductor devices
CN1019720B (zh) 1991-03-19 1992-12-30 电子科技大学 半导体功率器件
DE4309764C2 (de) 1993-03-25 1997-01-30 Siemens Ag Leistungs-MOSFET
US5557115A (en) * 1994-08-11 1996-09-17 Rohm Co. Ltd. Light emitting semiconductor device with sub-mount
DE19748523C2 (de) * 1997-11-03 1999-10-07 Siemens Ag Halbleiterbauelement, Verfahren zum Herstellen eines derartigen Halbleiterbauelementes und Verwendung des Verfahrens
US6337499B1 (en) * 1997-11-03 2002-01-08 Infineon Technologies Ag Semiconductor component
DE19808348C1 (de) 1998-02-27 1999-06-24 Siemens Ag Durch Feldeffekt steuerbares Halbleiterbauelement
DE19840032C1 (de) 1998-09-02 1999-11-18 Siemens Ag Halbleiterbauelement und Herstellungsverfahren dazu
DE19947020B4 (de) 1999-09-30 2006-02-23 Infineon Technologies Ag Kompensationsbauelement mit variabler Ladungsbilanz und dessen Herstellungsverfahren
JP2001345444A (ja) * 1999-10-25 2001-12-14 Seiko Instruments Inc 半導体装置とその製造方法
JP3899231B2 (ja) 2000-12-18 2007-03-28 株式会社豊田中央研究所 半導体装置
US6713813B2 (en) 2001-01-30 2004-03-30 Fairchild Semiconductor Corporation Field effect transistor having a lateral depletion structure
DE10132136C1 (de) 2001-07-03 2003-02-13 Infineon Technologies Ag Halbleiterbauelement mit Ladungskompensationsstruktur sowie zugehöriges Herstellungsverfahren
KR100799857B1 (ko) * 2003-10-27 2008-01-31 삼성전기주식회사 전극 구조체 및 이를 구비하는 반도체 발광 소자
JP4773716B2 (ja) 2004-03-31 2011-09-14 株式会社デンソー 半導体基板の製造方法
US7554137B2 (en) * 2005-10-25 2009-06-30 Infineon Technologies Austria Ag Power semiconductor component with charge compensation structure and method for the fabrication thereof
US20070181927A1 (en) * 2006-02-03 2007-08-09 Yedinak Joseph A Charge balance insulated gate bipolar transistor
US7679146B2 (en) 2006-05-30 2010-03-16 Semiconductor Components Industries, Llc Semiconductor device having sub-surface trench charge compensation regions
US7476591B2 (en) 2006-10-13 2009-01-13 Taiwan Semiconductor Manufacturing Company, Ltd. Lateral power MOSFET with high breakdown voltage and low on-resistance
KR101279574B1 (ko) 2006-11-15 2013-06-27 페어차일드코리아반도체 주식회사 고전압 반도체 소자 및 그 제조 방법
CN101641763B (zh) 2007-01-09 2012-07-04 威力半导体有限公司 半导体器件及其制造方法
JP5365016B2 (ja) 2008-02-06 2013-12-11 富士電機株式会社 半導体素子およびその製造方法
US9000550B2 (en) * 2008-09-08 2015-04-07 Semiconductor Components Industries, Llc Semiconductor component and method of manufacture
TWI388059B (zh) 2009-05-01 2013-03-01 Niko Semiconductor Co Ltd The structure of gold-oxygen semiconductor and its manufacturing method
US8084811B2 (en) * 2009-10-08 2011-12-27 Monolithic Power Systems, Inc. Power devices with super junctions and associated methods manufacturing
JP4868079B1 (ja) * 2010-01-25 2012-02-01 日立化成工業株式会社 ｎ型拡散層形成組成物、ｎ型拡散層の製造方法、及び太陽電池セルの製造方法
US8525260B2 (en) * 2010-03-19 2013-09-03 Monolithic Power Systems, Inc. Super junction device with deep trench and implant
US8956983B2 (en) * 2010-04-15 2015-02-17 Novellus Systems, Inc. Conformal doping via plasma activated atomic layer deposition and conformal film deposition
US8580664B2 (en) 2011-03-31 2013-11-12 Tokyo Electron Limited Method for forming ultra-shallow boron doping regions by solid phase diffusion
JP6085592B2 (ja) * 2011-03-31 2017-02-22 東京エレクトロン株式会社 固相拡散により極浅ドーピング領域を形成する方法
KR20140063703A (ko) 2011-08-17 2014-05-27 램고스, 인크. 산화물 반도체 기판 상의 수직 전계 효과 트랜지스터 및 그 제조 방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI797493B (zh) * 2019-12-18 2023-04-01 日商Ｔｄｋ股份有限公司 肖特基能障二極體

Also Published As

Publication number Publication date
CN106575654B (zh) 2019-01-01
JP6705870B2 (ja) 2020-06-03
US20150348784A1 (en) 2015-12-03
US9245754B2 (en) 2016-01-26
JP2019024094A (ja) 2019-02-14
WO2015183777A1 (en) 2015-12-03
TWI585979B (zh) 2017-06-01
KR101767866B1 (ko) 2017-08-11
CN106575654A (zh) 2017-04-19
KR20170005139A (ko) 2017-01-11
EP3149773A4 (en) 2018-02-28
EP3425672A1 (en) 2019-01-09
JP2017521875A (ja) 2017-08-03
EP3149773A1 (en) 2017-04-05

Similar Documents

Publication Publication Date Title
TWI585979B (zh) 半導體裝置中之簡易電平衡
JP5479915B2 (ja) 半導体装置
KR101279574B1 (ko) 고전압 반도체 소자 및 그 제조 방법
US9865727B2 (en) Device architecture and method for improved packing of vertical field effect devices
JP2000101082A (ja) 半導体構成素子用の縁構造及びドリフト領域体及び半導体構成素子用の縁構造及びドリフト領域体の製造方法
JP2010525605A (ja) 熱的に敏感な再充填材料を備えたトレンチ型半導体デバイスの製造方法
US20110198689A1 (en) Semiconductor devices containing trench mosfets with superjunctions
US11158705B2 (en) Method for forming a superjunction transistor device
US8963239B2 (en) 800 V superjunction device
WO2023116383A1 (zh) 带有超结结构的绝缘栅双极型晶体管及其制备方法
US20190198661A1 (en) Transistor Having at Least One Transistor Cell with a Field Electrode
CN108470772A (zh) 一种soi半导体器件及其形成方法
KR102198982B1 (ko) 절연 게이트 바이폴라 트랜지스터를 제조하기 위한 방법
JP2019517132A (ja) 短チャネルのトレンチパワーｍｏｓｆｅｔ
KR101190007B1 (ko) 반도체 소자 및 그 수퍼정션 구조 형성 방법
TW201631759A (zh) 具場電極功率電晶體
EP3998638A1 (en) Laterally diffused metal oxide semiconductor device and manufacturing method therefor
CN105826375B (zh) 一种沟槽型半超结功率器件及其制作方法
JP2023134909A (ja) 半導体装置及びその製造方法