DE19748523C2 - Halbleiterbauelement, Verfahren zum Herstellen eines derartigen Halbleiterbauelementes und Verwendung des Verfahrens - Google Patents

Halbleiterbauelement, Verfahren zum Herstellen eines derartigen Halbleiterbauelementes und Verwendung des Verfahrens

Info

Publication number
DE19748523C2
DE19748523C2 DE19748523A DE19748523A DE19748523C2 DE 19748523 C2 DE19748523 C2 DE 19748523C2 DE 19748523 A DE19748523 A DE 19748523A DE 19748523 A DE19748523 A DE 19748523A DE 19748523 C2 DE19748523 C2 DE 19748523C2
Authority
DE
Germany
Prior art keywords
cavity
semiconductor component
layer
semiconductor
trenches
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
DE19748523A
Other languages
English (en)
Other versions
DE19748523A1 (de
Inventor
Wolfgang Werner
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Siemens AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens AG filed Critical Siemens AG
Priority to DE19748523A priority Critical patent/DE19748523C2/de
Priority to US09/530,668 priority patent/US6337499B1/en
Priority to PCT/DE1998/002373 priority patent/WO1999023704A1/de
Priority to JP2000519470A priority patent/JP3348090B2/ja
Priority to EP98948800A priority patent/EP1029362A1/de
Publication of DE19748523A1 publication Critical patent/DE19748523A1/de
Application granted granted Critical
Publication of DE19748523C2 publication Critical patent/DE19748523C2/de
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/063—Reduced surface field [RESURF] pn-junction structures
    • H01L29/0634—Multiple reduced surface field (multi-RESURF) structures, e.g. double RESURF, charge compensation, cool, superjunction (SJ), 3D-RESURF, composite buffer (CB) structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41766—Source or drain electrodes for field effect devices with at least part of the source or drain electrode having contact below the semiconductor surface, e.g. the source or drain electrode formed at least partially in a groove or with inclusions of conductor inside the semiconductor

Landscapes

  • Microelectronics & Electronic Packaging (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Composite Materials (AREA)
  • Element Separation (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

Die Erfindung betrifft ein Halbleiterbauelement mit einem Halbleiterkörper mit zwei Hauptflächen, wenigstens zwei Elek­ troden, von denen jeweils wenigstens eine auf einer Hauptflä­ che vorgesehen ist, und im Halbleiterkörper alternierend an­ geordneten und sich senkrecht zu den beiden Hauptflächen er­ streckenden Zonen von zueinander entgegengesetztem Leitungs­ typ, wobei sich die alternierend angeordneten Zonen bei Anle­ gen einer Spannung an die beiden Elektroden gegenseitig von Ladungsträgern ausräumen, so daß sich im Halbleiterkörper zwischen den beiden Elektroden eine im wesentlichen konstante Feldstärke aufbaut.
Aus der DE 43 09 764 C2 ist ein ähnliches Halbleiterbauele­ ment bekannt. Diese Druckschrift beschreibt nämlich einen Leistungs MOSFET mit einem Halbleiterkörper mit einer Innen­ zone vom ersten Leitungstyp, mit einer an die Innenzone und eine erste Hauptfläche des Halbleiterkörpers angrenzenden Ba­ siszone vom zweiten Leitungstyp, in die eine Sourcezone ein­ gebettet ist, und mit einer an eine der Hauptflächen des Halbleiterkörpers angrenzenden Drainzone. In der Innenzone sind zusätzliche Zonen des zweiten Leitungstyps und zwischen diesen zusätzlichen Zonen liegende, höher als die Innenzone dotierte weitere zusätzliche Zonen vom ersten Leitungstyp vorgesehen.
Durch das in diesem Leistungs-MOSFET realisierte sog. "Junction-Trench"-Prinzip, dessen Bezeichnung auf die Erzeu­ gung der zusätzlichen Zonen durch Gräben zurückgeht, kann der spezifische Einschaltwiderstand von hochsperrenden DMOS-Tran­ sistoren erheblich verbessert werden: die sonst bei DMOS- Transistoren homogen dotierte Driftzone wird nämlich durch die alternierend angeordneten Zonen von zueinander entgegen­ gesetztem Leitungstyp, also durch alternierend angeordnete n- dotierte Zonen und p-dotierte Zonen, ersetzt. Diese n-dotier­ ten Zonen und p-dotierten Zonen räumen bereits bei kleinen, an den jeweiligen Elektroden angelegten Spannungen ihre La­ dungsträger gegenseitig aus, so daß sich bei einem solchen DMOS-Transistor, ähnlich wie bei einer PIN-Diode, bei Anlegen einer Sperrspannung eine nahezu konstante Feldstärke zwischen den beiden Elektroden, also der Drainelektrode bzw. dem hoch­ dotierten n+-Drainanschluß und der Sourceelektrode bzw. dem p-leitenden Halbleiterkörper aufbauen kann. Die n-dotierten Zonen können dabei um etwa eine Größenordnung höher dotiert werden, was zu einer entsprechenden Reduzierung des Ein­ schaltwiderstandes führt.
Das oben geschilderte Prinzip der Ausräumung des Driftgebie­ tes von Ladungsträgern wird auch bei lateralen Resurftransi­ storen ("Resurf = reduced surface field") angewandt, wie dies in einem Aufsatz "1200 V High-Side Lateral MOSFET in Juncti­ on-Isolated Power IC Technology Using Two Field-Reduction Layers", von J. S. Ajit, Dan Kinzer und Niraj Ranjan in "International Rectifier", 233 Kansas St., El Segundo, CA 90245, Seiten 230 bis 235, beschrieben ist. Solche laterale Resurftransistoren lassen sich einfacher herstellen als ver­ tikale Strukturen mit Zonen von alternierend unterschiedli­ chem Leitungstyp. Der laterale Aufbau bedingt aber einen er­ heblich größeren Flächenbedarf, der etwa um einen Faktor 10 größer ist als derjenige bei vertikalen Strukturen.
Zur Herstellung von vertikal zu den Hauptflächen eines Halb­ leiterkörpers sich erstreckenden Zonen von alternierend ab­ wechselndem Leitungstyp, also von n-dotierten Zonen und p- dotierten Zonen werden zur Zeit verschiedene Wege beschrit­ ten: bei einem ersten Verfahren wird die sog. Aufbautechnik eingesetzt, bei der mit Hilfe entsprechender Masken die n- dotierten Zonen und die p-dotierten Zonen schrittweise "auf­ gebaut" werden. Ein zweites, derzeit bevorzugt diskutiertes Verfahren besteht darin, tiefe Gräben bzw. Löcher in bei­ spielsweise einem n-dotierten Halbleiterkörper einzuätzen und die so entstandenen Löcher mit entgegengesetzt dotiertem Halbleitermaterial, also vorzugsweise Silizium, epitaktisch aufzufüllen. Für Spannungen in der Größenordnung von 600 V müssen hierzu die Gräben bzw. Löcher etwa 40 µm tief einge­ bracht werden und sollten dabei eine Breite aufweisen, die 2 µm nicht wesentlich überschreitet.
Das an zweiter Stelle genannte Verfahren erlaubt es, wesent­ lich kleinere Raster und damit auch kleinere Einschaltwider­ stände zu realisieren als es mit der Aufbautechnik möglich ist. Ein großes Problem stellt hier aber die Auffüllung der Gräben bzw. Löcher dar: ob es jemals möglich sein wird, die Gräben lunkerfrei aufzufüllen, ist derzeit offen. Um die ge­ wünschte Spannungsfestigkeit für Spannungen in der Größenord­ nung von 600 V zu erzielen, sollten die Gräben bzw. Löcher eine Tiefe von 40 µm haben. Die Herstellung eines vertikalen Resurftransistors mit den derzeit in Entwicklung befindlichen Verfahren ist also problematisch, wenn eine Spannungsfestig­ keit bis etwa 600 V oder mehr erzielt werden soll.
Aus der DE 196 00 400 A1 ist ein mikromechanisches Bauteil mit einem planarisiertem Deckel auf einem Hohlraum bekannt. Dieser Deckel weist eine Membranschicht und eine Abdeck­ schicht auf, die vorzugsweise aus dotiertem Glas besteht. Die Abdeckschicht wird dabei einem Verfließschritt unterworfen, wobei sich zeigt, daß sie nicht in den Hohlraum hineinfließt, sondern einen an Ober- und Unterkante planen Deckel bildet.
Es ist Aufgabe der vorliegenden Erfindung, ein Halbleiterbau­ element der eingangs genannten Art so zu verbessern, daß die­ ses ohne größere Schwierigkeiten, wie Lunker in Gräben usw. erzeugt werden kann; außerdem sollen ein Verfahren zum Her­ stellen eines derartigen Halbleiterbauelements sowie dessen vorteilhafte Verwendung angegeben werden.
Diese Aufgabe wird bei einem Halbleiterbauelement nach dem Oberbegriff des Patentanspruches 1 erfindungsgemäß durch die in dessen kennzeichnendem Teil erhaltenen Merkmale gelöst.
Ein vorteilhaftes Verfahren zum Herstellen eines solchen Halbleiterbauelements ist im Patentanspruch 9 angegeben. Vor­ teilhafte Verwendungsmöglichkeiten für das Verfahren ergeben sich aus dem Patentanspruch 11.
Außerdem sind vorteilhafte Weiterbildungen der Erfindung in den Unteransprüchen angegeben.
An dem erfindungsgemäßen Halbleiterbauelement ist also we­ sentlich, daß dieses wenigstens einen Hohlraum enthält, der eine Grabenstruktur mit einer Breite von beispielsweise 1 µm und einer Tiefe von beispielsweise 40 µm haben kann. Dieser Hohlraum ist an seinem der einen Hauptfläche gegenüberliegen­ den Ende verschlossen, wozu eine Glasschicht herangezogen werden kann. Diese Glasschicht kann beispielsweise aus do­ tiertem Borphosphorsilikat (BPSG) bestehen. Eine andere Mög­ lichkeit zum Verschließen des Hohlraumes besteht im Sputtern einer Abdeckschicht.
Die Innenwände des Hohlraumes können mit einer Passivierungs­ schicht aus beispielsweise Siliziumdioxid versehen werden.
Wesentlich an dem erfindungsgemäßen Halbleiterbauelement ist, daß auf das vollständige Auffüllen von Löchern bzw. Gräben verzichtet wird. Vielmehr bleiben die Gräben nach Herstellung der alternierend angeordneten, entgegengesetzt zueinander do­ tierten Zonen erhalten. Diese Zonen können beispielsweise durch Ätzen von Gräben und anschließende epitaktische Ab­ scheidung oder durch Abscheidung eines dotierten Oxides auf die Innenfläche der Gräben und anschließende Ausdiffusion aus dem dotierten Oxid erzeugt werden.
Für die Herstellung der Gräben selbst kann die übliche Ätz­ technik oder aber auch ein elektrochemisches Verfahren einge­ setzt werden. Von Bedeutung ist aber, daß nach Erzeugung der entgegengesetzt zueinander dotierten Zonen die Gräben noch eine Öffnung von etwa 1 µm über ihrer gesamten Tiefe von bei­ spielsweise 40 µm besitzen.
Wie bereits erwähnt wurde, wird vor dem Verschließen der Grä­ ben deren Innenwand durch eine dünne Oxidschicht passiviert, wofür eine beispielsweise 50 nm dicke Gateoxidschicht heran­ gezogen werden kann.
Das Verschließen der Gräben bzw. Löcher kann beispielsweise durch Abscheidung eines dotierten Glases, wie beispielsweise Borphosphorsilikatglas, und anschließendes Verfließen im Va­ kuum vorgenommen werden. Jedoch kann auch durch Sputtern eine Verschlußschicht auf die Öffnungen der Gräben bzw. Löcher aufgebracht werden.
Nach Auftragen des dotierten Glases wird dieses in üblicher Weise naßchemisch in verdünnter Flußsäure (HF) zurückgeätzt, so daß eine planare Oberflächenstruktur entsteht.
Wird ein vertikaler Resurftransistor hergestellt, so kann die Transistorstruktur anschließend zwischen den Gräben mittels einer Standard-DMOS-Zelle aufgebaut werden. Es ist aber auch möglich, zuerst beispielsweise einen DMOS-Transistor herzu­ stellen und anschließend die Gräben bzw. Löcher zu ätzen und diese sodann, wie oben erläutert wurde, zu dotieren und zu verschließen.
Nachfolgend wird die Erfindung anhand der Zeichnungen näher erläutert. Es zeigen:
Fig. 1 einen Schnitt durch eine Halbleiteranordnung zur Erläuterung eines ersten Verfahrens zur Erzeugung von Gräben und alternierend entge­ gengesetzt dotierten Schichten,
Fig. 2 einen Schnitt durch eine Halbleiteranordnung zur Erläuterung eines zweiten Verfahrens zum Herstellen von Gräben und alternierend entge­ gengesetzt dotierten Schichten,
Fig. 3 bis 5 Schnitte zur Erläuterung eines Verfahrens zum Verschließen der Gräben,
Fig. 6 einen Schnitt durch einen DMOS-Transistor ge­ mäß einem Ausführungsbeispiel der Erfindung und
Fig. 7 einen Schnitt durch einen DMS-Transistor ge­ mäß einem anderen Ausführungsbeispiel der Er­ findung.
Fig. 1 zeigt einen Halbleiterkörper 1 aus einem n+-leitenden Bereich 2 und einem p-leitenden Bereich 3. Der p-leitende Be­ reich 3 kann beispielsweise durch epitaktische Abscheidung auf dem n+-leitenden Bereich 2, der als Substrat dient, aus­ gebildet werden.
In den p-leitenden Bereich 3 werden durch Ätzen Gräben 4 mit einer Tiefe T von etwa 40 µm und einer Breite B von etwa 3 µm eingebracht. Anstelle des Ätzens kann auch ein elektrochemi­ sches Verfahren herangezogen werden. Die Ätztiefe kann auch geringer sein als die Dicke des Bereiches 3.
Sodann wird in den Gräben 4 eine n-leitende epitaktische Schicht 5 abgeschieden, die eine Schichtdicke d von etwa 1 µm besitzt. Nach Auftragen dieser epitaktischen Schicht 5 ver­ bleibt so im Graben 4 ein Hohlraum 6, der noch eine Breite b von etwa 1 µm besitzt.
Die jeweiligen epitaktischen Schichten 5 und der p-leitende Bereich 3 bilden so alternierend angeordnete und sich senk­ recht zu den beiden Hauptflächen des Halbleiterkörpers 1 er­ streckende Zonen von zueinander entgegengesetztem Leitungs­ typ.
Fig. 2 veranschaulicht ein anderes Verfahren zum Herstellen dieser Zonen von zueinander entgegengesetztem Leitungstyp: auch bei diesem Verfahren werden zunächst Gräben 4 mit einer Breite von etwa 2,2 bis 3 µm in den p-leitenden Bereich 3 bis zu dem n+-leitenden Bereich 2 eingebracht. Anstelle der epi­ taktischen Schicht 5 wird hier aber auf die Innenfläche der Gräben 4 eine dotierte Oxidschicht 8, beispielsweise eine do­ tierte Siliziumdioxidschicht, abgeschieden, die anschließend erwärmt wird, so daß aus der dotierten Oxidschicht 8 Dotier­ stoff, beispielsweise Phosphor, in die benachbarten Gebiete des p-leitenden Bereiches 3 eindringt, um dort eine n-leiten­ de Zone 7 zu bilden. Diese dotierte Oxidschicht 8 weist eine Schichtdicke von etwa 0,1 bis 0,5 µm auf, so daß auch hier eine Restbreite b von etwa 1 µm für den Hohlraum 6 zurück­ bleibt.
Unabhängig davon, ob das Verfahren gemäß Fig. 1 ("Trenchätzen und Epiabscheidung") oder das Verfahren nach Fig. 2 ("Trench­ ätzen, Abscheiden von dotiertem Oxid und Ausdiffusion") durchgeführt wird, ist wesentlich, daß der Hohlraum 6 mit ei­ ner Breite b von etwa 1 µm über einer Tiefe T von etwa 40 µm (ausreichend für 600 V) zurückbleibt.
Mit der Halbleiteranordnung gemäß Fig. 1 oder Fig. 2 wird so­ dann in der in den Fig. 3 bis 5 gezeigten Weise verfahren: nach Abscheidung einer dünnen Passivierungsschicht 9 aus bei­ spielsweise Siliziumdioxid mit einer Schichtdicke von etwa 50 nm wird auf die Öffnung des Hohlraumes 6 ein dotiertes Glas 10, wie beispielsweise Borphosphorsilikatglas, aufgetra­ gen und anschließend im Vakuum zum Verfließen gebracht, so daß die in Fig. 4 gezeigte Struktur entsteht. Sodann wird das dotierte Glas 10 zurückgeätzt, was durch naßchemisches Ätzen in verdünnter Flußsäure geschehen kann, um so eine planare Struktur entsprechend der Fig. 5 zu erhalten.
Unterhalb dem dotierten Glas verbleibt der Hohlraum 6 mit ei­ ner Breite b von etwa 1 µm unter Vakuum zurück.
Fig. 6 zeigt, wie zwischen den einzelnen Hohlräumen 6 bzw. Gräben 4 ein Standard-DMOS-Transistor mit einer Sourceelek­ trode S, einer Drainelektrode D, einer Gateelektrode G, einem Sourcekontakt 11 aus Aluminium, Gatekontakten 12 aus polykri­ stallinem Silizium und n+-leitenden Sourcezonen 14 in p-Wan­ nen 13 aufgebaut werden kann. Die Gate-Kontakte 12 sind dabei in eine Isolierschicht 15 aus beispielsweise Siliziumdioxid eingebettet.
Fig. 7 veranschaulicht ein Ausführungsbeispiel, bei dem zu­ nächst die Struktur mit dem DMOS-Transistor hergestellt ist, worauf sich das Ätzen des Grabens 4 und die Herstellung des Hohlraumes 6 anschließt.
Die Erfindung ermöglicht so ein Halbleiterbauelement, das in einfacher Weise hergestellt werden kann, da die Zonen mit al­ ternierend abwechselndem Leitungstyp ohne weiteres mit Hilfe der Gräben 4 erzeugt werden können und die verbleibenden Hohlräume 6 ohne weiteres zu verschließen sind. Auch ist der Flächenbedarf des erfindungsgemäßen Halbleiterbauelements äu­ ßerst gering, da die die Ausräumung der Ladungsträger bewir­ kenden Zonen vertikal zu den Hauptflächen verlaufen, so daß eine hohe Integrationsdichte erzielbar ist.
Das erfindungsgemäße Halbleiterbauelement kann in vorteilhaf­ ter Weise ein Transistor, insbesondere ein vertikaler Resurf­ transistor, oder eine Diode, insbesondere eine Schottky-Dio­ de, oder auch ein Kondensator sein.
Bezugszeichenliste
1
Halbleiterkörper
2
n+
-Bereich
3
p-Bereich
4
Graben
5
epitaktische Schicht
6
Hohlraum
7
n-leitende Zone
8
dotierte Oxidschicht
9
Passivierungsschicht
10
dotiertes Glas
11
Source-Kontakt
12
Gate-Kontakt
13
p-Wannen
14
Source-Zonen
15
Isolierschicht
TTiefe
BBreite
dSchichtdicke
bBreite
SSourceelektrode
DDrainelektrode
GGateelektrode

Claims (11)

1. Halbleiterbauelement mit:
  • 1. einem Halbleiterkörper (1) mit zwei Hauptflächen,
  • 2. wenigstens zwei Elektroden (S, D), von denen jeweils wenig­ stens eine auf einer Hauptfläche vorgesehen ist, und
  • 3. im Halbleiterkörper (1) alternierend angeordneten und sich senkrecht zu den beiden Hauptflächen erstreckenden Zonen (3; 5, 7) von zueinander entgegengesetztem Leitungstyp,
  • 4. wobei sich die alternierend angeordneten Zonen (3; 5, 7) bei Anlegen einer Spannung an die beiden Elektroden (S, D) gegenseitig von Ladungsträgern ausräumen, so daß im Halb­ leiterkörper (1) zwischen den beiden Elektroden (S, D) eine im wesentlichen konstante Feldstärke aufbaut,
dadurch gekennzeichnet, daß
  • 1. die alternierend angeordneten Zonen (3; 5, 7) wenigstens einen Hohlraum (6) enthalten.
2. Halbleiterbauelement nach Anspruch 1, dadurch gekennzeichnet, daß der Hohlraum (6) eine Grabenstruktur mit einer Breite (b) von etwa 1 µm und einer Tiefe (T) von etwa 40 µm hat.
3. Halbleiterbauelement nach Anspruch 2, dadurch gekennzeichnet, daß der Hohlraum (6) an seinem der einen Hauptfläche gegen­ überliegenden Ende verschlossen ist.
4. Halbleiterbauelement nach Anspruch 3, dadurch gekennzeichnet, daß der Hohlraum durch eine Glasschicht (10) verschlossen ist.
5. Halbleiterbauelement nach Anspruch 4, dadurch gekennzeichnet, daß die Glasschicht (10) aus dotiertem Borphosphorsilikat be­ steht.
6. Halbleiterbauelement nach Anspruch 3, dadurch gekennzeichnet, daß der Hohlraum (6) durch eine gesputterte Schicht ver­ schlossen ist.
7. Halbleiterbauelement nach einem der Ansprüche 1 bis 6, dadurch gekennzeichnet, daß die Innenwände des Hohlraumes (6) mit einer Passivie­ rungsschicht (9) versehen sind.
8. Halbleiterbauelement nach Anspruch 7, dadurch gekennzeichnet, daß die Passivierungsschicht (9) eine Siliziumdioxidschicht mit einer Schichtdicke von etwa 50 nm ist.
9. Verfahren zum Herstellen eines Halbleiterbauelements nach einem der Ansprüche 1 bis 8, dadurch gekennzeichnet, daß nach dem Einbringen von Gräben (4) in den Halbleiterkör­ per (1) auf den Innenwänden der Gräben (4) eine dünne epitak­ tische Schicht (5) abgeschieden oder eine dotierte Oxid­ schicht (8) aufgetragen wird, und daß dann der verbleibende Hohlraum (6) der Gräben (4) verschlossen wird.
10. Verfahren nach Anspruch 9, dadurch gekennzeichnet, daß das Verschließen des Hohlraumes (6) mittels eines dotier­ ten Glases (10) erfolgt, das zur Planarisierung rückgeätzt wird.
11. Verwendung des Verfahrens nach Anspruch 9 oder 10 zur Herstellung eines Transistors, insbesondere eines vertikalen Resurftransistors, oder einer Diode, insbesondere einer Schottky-Diode, oder eines Kondensators.
DE19748523A 1997-11-03 1997-11-03 Halbleiterbauelement, Verfahren zum Herstellen eines derartigen Halbleiterbauelementes und Verwendung des Verfahrens Expired - Lifetime DE19748523C2 (de)

Priority Applications (5)

Application Number Priority Date Filing Date Title
DE19748523A DE19748523C2 (de) 1997-11-03 1997-11-03 Halbleiterbauelement, Verfahren zum Herstellen eines derartigen Halbleiterbauelementes und Verwendung des Verfahrens
US09/530,668 US6337499B1 (en) 1997-11-03 1998-08-17 Semiconductor component
PCT/DE1998/002373 WO1999023704A1 (de) 1997-11-03 1998-08-17 Halbleiterbauelement
JP2000519470A JP3348090B2 (ja) 1997-11-03 1998-08-17 半導体モジュール
EP98948800A EP1029362A1 (de) 1997-11-03 1998-08-17 Halbleiterbauelement

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE19748523A DE19748523C2 (de) 1997-11-03 1997-11-03 Halbleiterbauelement, Verfahren zum Herstellen eines derartigen Halbleiterbauelementes und Verwendung des Verfahrens

Publications (2)

Publication Number Publication Date
DE19748523A1 DE19748523A1 (de) 1999-05-12
DE19748523C2 true DE19748523C2 (de) 1999-10-07

Family

ID=7847468

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19748523A Expired - Lifetime DE19748523C2 (de) 1997-11-03 1997-11-03 Halbleiterbauelement, Verfahren zum Herstellen eines derartigen Halbleiterbauelementes und Verwendung des Verfahrens

Country Status (4)

Country Link
EP (1) EP1029362A1 (de)
JP (1) JP3348090B2 (de)
DE (1) DE19748523C2 (de)
WO (1) WO1999023704A1 (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102007046557A1 (de) * 2007-09-28 2009-04-02 Infineon Technologies Austria Ag Halbleiterstruktur mit verfüllter Ausnehmung

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0973203A3 (de) * 1998-07-17 2001-02-14 Infineon Technologies AG Halbleiterschicht mit lateral veränderlicher Dotierung und Verfahren zu dessen Herstellung
DE19923466B4 (de) * 1999-05-21 2005-09-29 Infineon Technologies Ag Junctionsisolierter Lateral-MOSFET für High-/Low-Side-Schalter
EP1192640A2 (de) 1999-06-03 2002-04-03 GENERAL SEMICONDUCTOR, Inc. Leistungs-mosfet und verfahren zu dessen herstellung
JP2006210368A (ja) * 1999-07-02 2006-08-10 Toyota Central Res & Dev Lab Inc 縦型半導体装置及びその製造方法
FR2797094B1 (fr) * 1999-07-28 2001-10-12 St Microelectronics Sa Procede de fabrication de composants unipolaires
GB0003186D0 (en) * 2000-02-12 2000-04-05 Koninkl Philips Electronics Nv A semiconductor device
DE10014660C2 (de) * 2000-03-24 2002-08-29 Infineon Technologies Ag Halbleiteranordnung mit einer durch einen Hohlraum von einer Driftstrecke getrennten Trenchelektrode
US6479352B2 (en) 2000-06-02 2002-11-12 General Semiconductor, Inc. Method of fabricating high voltage power MOSFET having low on-resistance
US6660571B2 (en) 2000-06-02 2003-12-09 General Semiconductor, Inc. High voltage power MOSFET having low on-resistance
US6627949B2 (en) 2000-06-02 2003-09-30 General Semiconductor, Inc. High voltage power MOSFET having low on-resistance
JP4088033B2 (ja) * 2000-11-27 2008-05-21 株式会社東芝 半導体装置
US6878989B2 (en) 2001-05-25 2005-04-12 Kabushiki Kaisha Toshiba Power MOSFET semiconductor device and method of manufacturing the same
JP4559691B2 (ja) * 2001-05-25 2010-10-13 株式会社東芝 半導体装置の製造方法
WO2003028108A1 (fr) * 2001-09-19 2003-04-03 Kabushiki Kaisha Toshiba Semi-conducteur et procede de fabrication
JP2004311673A (ja) * 2003-04-07 2004-11-04 Denso Corp 半導体装置の製造方法
CN100472801C (zh) 2003-04-10 2009-03-25 印芬龙科技股份有限公司 制造双极型半导体元件的方法和相应的双极型半导体元件
JP2005150522A (ja) 2003-11-18 2005-06-09 Toshiba Corp 半導体装置及びその製造方法
US7553740B2 (en) 2005-05-26 2009-06-30 Fairchild Semiconductor Corporation Structure and method for forming a minimum pitch trench-gate FET with heavy body region
US9245754B2 (en) * 2014-05-28 2016-01-26 Mark E. Granahan Simplified charge balance in a semiconductor device
JP6817895B2 (ja) 2017-05-24 2021-01-20 株式会社東芝 半導体装置

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE4309764C2 (de) * 1993-03-25 1997-01-30 Siemens Ag Leistungs-MOSFET

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2089118A (en) * 1980-12-10 1982-06-16 Philips Electronic Associated Field-effect semiconductor device
JPS62193261A (ja) * 1986-02-20 1987-08-25 Seiko Epson Corp 半導体装置の製造方法
JPH03229443A (ja) * 1990-02-05 1991-10-11 Nec Corp 半導体装置
JPH04363069A (ja) * 1990-09-24 1992-12-15 Nippondenso Co Ltd 縦型半導体装置
CN1019720B (zh) * 1991-03-19 1992-12-30 电子科技大学 半导体功率器件
EP1039548B1 (de) * 1996-02-05 2004-03-31 Infineon Technologies AG Durch Feldeffekt steuerbares Halbleiterbauelement
WO1997040527A1 (de) * 1996-04-22 1997-10-30 Siemens Aktiengesellschaft Verfahren zur herstellung eines dotierten gebietes in einem halbleitersubstrat

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE4309764C2 (de) * 1993-03-25 1997-01-30 Siemens Ag Leistungs-MOSFET

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
"1200 V High-Side Lateral MOSFET in Junction- Isolated Power IC Technology Using Two Field- Reduction Layers", von J.S. Ajit, Dan Kinzer und Niraj Ranjan in "International Rectifier", 233 Kansas St., El Segundo, CA 90245, S. 230-235 *

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102007046557A1 (de) * 2007-09-28 2009-04-02 Infineon Technologies Austria Ag Halbleiterstruktur mit verfüllter Ausnehmung

Also Published As

Publication number Publication date
EP1029362A1 (de) 2000-08-23
JP2001522146A (ja) 2001-11-13
WO1999023704A1 (de) 1999-05-14
DE19748523A1 (de) 1999-05-12
JP3348090B2 (ja) 2002-11-20

Similar Documents

Publication Publication Date Title
DE19748523C2 (de) Halbleiterbauelement, Verfahren zum Herstellen eines derartigen Halbleiterbauelementes und Verwendung des Verfahrens
DE19949364B4 (de) Halbleiterbauteil mit MOS-Gate-Steuerung und Grabenstruktur sowie Verfahren zur Herstellung
DE60125784T2 (de) Graben-mosfet-struktur mit geringer gate-ladung
DE102014117780B4 (de) Halbleiterbauelement mit einer Grabenelektrode und Verfahren zur Herstellung
DE102005046711B4 (de) Verfahren zur Herstellung eines vertikalen MOS-Halbleiterbauelementes mit dünner Dielektrikumsschicht und tiefreichenden vertikalen Abschnitten
DE102013224134B4 (de) Halbleiterbauelement und Verfahren zu seiner Herstellung
DE102011082289B4 (de) Verfahren zur Herstellung einer SiC-Halbleitervorrichtung
DE102007001643B4 (de) Halbleitervorrichtung
DE102008026516B4 (de) Halbleitervorrichtung mit P-N-Säulenschicht und Verfahren zu deren Fertigung
DE10297349T5 (de) Halbleiterstruktur mit verbesserten geringeren Durchlassspannungsverlusten und höherer Sperrfähigkeit
DE102011053147B4 (de) Halbleiterstruktur mit grabenstrukturen in direktem kontakt
DE102010030179B4 (de) Halbleiterbauelement mit einer amorphen Kanalsteuerschicht
DE19535140A1 (de) Lateraler MOSFET mit hoher Stehspannung und einem Graben sowie Verfahren zu dessen Herstellung
DE102013007685A1 (de) Siliziumkarbid-halbleiterbauelement und verfahren zu dessen herstellung
DE2502235A1 (de) Ladungskopplungs-halbleiteranordnung
DE102009024919A1 (de) Verfahren zur Herstellung einer Siliciumcarbidhalbleitervorrichtung mit einer Grabengatestruktur
DE102009002813B4 (de) Verfahren zur Herstellung eines Transistorbauelements mit einer Feldplatte
DE102008023474A1 (de) Halbleitervorrichtung mit Super-Junction-Struktur und Verfahren zu deren Fertigung
DE102012217031A1 (de) Halbleiterbauelement und herstellungsverfahren dafür
DE102009027008B4 (de) Verfahren zur Herstellung eines Halbleiterbauelements oder eines Transistorbauelements mit einer dünnen Fremdmaterialschicht in einem Halbleiterkörper
DE102007004320A1 (de) Halbleiterbauelement mit vertikalen Strukturen von hohem Aspektverhältnis und Verfahren zur Herstellung einer kapazitiven Struktur in einem Halbleiterkörper
DE102014118227A1 (de) Verfahren zur herstellung einer halbleiterstruktur und halbleiterstruktur
DE102015116473A1 (de) Halbleiterbauelement und verfahren
WO1998015011A1 (de) Leistungs-mos-bauelement
DE102008024949B3 (de) Verfahren zur Herstellung einer Feldplatte in einem Graben eines Leistungstransistors

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
D2 Grant after examination
8364 No opposition during term of opposition
R081 Change of applicant/patentee

Owner name: INFINEON TECHNOLOGIES AG, DE

Free format text: FORMER OWNER: SIEMENS AKTIENGESELLSCHAFT, 80333 MUENCHEN, DE

Effective date: 20111107

R071 Expiry of right