TW201535721A - 半導體裝置 - Google Patents

半導體裝置 Download PDF

Info

Publication number
TW201535721A
TW201535721A TW103121985A TW103121985A TW201535721A TW 201535721 A TW201535721 A TW 201535721A TW 103121985 A TW103121985 A TW 103121985A TW 103121985 A TW103121985 A TW 103121985A TW 201535721 A TW201535721 A TW 201535721A
Authority
TW
Taiwan
Prior art keywords
semiconductor
region
electrode
semiconductor device
semiconductor region
Prior art date
Application number
TW103121985A
Other languages
English (en)
Inventor
Tsuneo Ogura
Tomoko Matsudai
Original Assignee
Toshiba Kk
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Kk filed Critical Toshiba Kk
Publication of TW201535721A publication Critical patent/TW201535721A/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0626—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a localised breakdown region, e.g. built-in avalanching region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/868—PIN diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/872—Schottky diodes
    • H01L29/8725—Schottky diodes of the trench MOS barrier type [TMBS]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/407—Recessed field plates, e.g. trench field plates, buried field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/47—Schottky barrier electrodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

本發明提供一種回復時之安全動作區域更廣之半導體裝置。 實施形態之半導體裝置包含：第1電極；第2電極；第1導電型之第1半導體層，其設於上述第1電極與上述第2電極之間，且與上述第1電極相接；第2導電型之第1半導體區域，其設於上述第1半導體層與上述第2電極之間，且與上述第2電極相接；第2導電型之第2半導體區域，其設於上述第1半導體區域與上述第2電極之間，且與上述第2電極相接，其雜質濃度高於上述第1半導體區域之雜質濃度；及絕緣層，其一端與上述第2電極相接，另一端位於上述第1半導體層，且沿第2電極而於自上述第1電極朝上述第2電極之第1方向延伸。

Description

半導體裝置 [相關申請案]
本申請案享受以日本專利申請2014-52704號(申請日：2014年3月14日)為基礎申請案之優先權。本申請案藉由參照該基礎申請案而包含基礎申請案之全體內容。
本發明之實施形態係關於一種半導體裝置。
近年來，作為反相器等電力轉換裝置中使用之半導體裝置使用有IGBT(Insulated Gate Bipolar Transistor，絕緣閘雙極電晶體)、二極體等。二極體一般係與IGBT逆平行地連接而作為回流用二極體使用。因此，二極體亦被稱為FWD(Free Wheeling Diode，續流二極體)。
為改善反相器等電力轉換裝置之特性，重要的是改善IGBT之特性之同時改善FWD之特性。作為FWD之重要特性有導通電壓(即，導通狀態下之電壓降)、回復時間(即，回復時之回復電流之湮滅時間)及回復時之安全動作區域(即，回復電流流通之狀態下即便被施加電壓亦不會破壞之區域)等。又，更理想為回復時之電流‧電壓振動較少。其中，重要的是縮短回復時間並擴大回復時之安全動作區域。
本發明提供一種回復時間較短之半導體裝置。
實施形態之半導體裝置包含：第1電極；第2電極；第1導電型之 第1半導體層，其設於上述第1電極與上述第2電極之間，且與上述第1電極相接；第2導電型之第1半導體區域，其設於上述第1半導體層與上述第2電極之間，且與上述第2電極相接；第2導電型之第2半導體區域，其設於上述第1半導體區域與上述第2電極之間，且與上述第2電極相接，其雜質濃度高於上述第1半導體區域之雜質濃度；及絕緣層，其一端與上述第2電極相接，另一端位於上述第1半導體層，且沿著第2電極於自上述第1電極朝向上述第2電極之第1方向延伸。
1A‧‧‧半導體裝置
1Ba‧‧‧半導體裝置
1Bb‧‧‧半導體裝置
1C‧‧‧半導體裝置
1D‧‧‧半導體裝置
1E‧‧‧半導體裝置
2A‧‧‧半導體裝置
2B‧‧‧半導體裝置
2C‧‧‧半導體裝置
2D‧‧‧半導體裝置
2E‧‧‧半導體裝置
2F‧‧‧半導體裝置
2G‧‧‧半導體裝置
3A‧‧‧半導體裝置
3B‧‧‧半導體裝置
4A‧‧‧半導體裝置
4B‧‧‧半導體裝置
1p‧‧‧距離
1u‧‧‧範圍
10‧‧‧陰極電極
11‧‧‧陽極電極
11a‧‧‧連接區域
12‧‧‧絕緣層
12d‧‧‧下端
13‧‧‧角部
15‧‧‧電洞電流
16‧‧‧電子電流
17‧‧‧雪崩電流
18‧‧‧層
20‧‧‧半導體層
21‧‧‧半導體層
30‧‧‧半導體區域
31‧‧‧半導體區域
30a‧‧‧部分
30'‧‧‧區域
30p‧‧‧部位
31a‧‧‧區域
31b‧‧‧區域
31c‧‧‧區域
31d‧‧‧區域
35‧‧‧半導體區域
40‧‧‧閘極電極
41‧‧‧閘極絕緣膜
95‧‧‧活化區域
96‧‧‧周邊區域
97‧‧‧任意區域
100‧‧‧半導體裝置
e‧‧‧電子
h‧‧‧電洞
p‧‧‧波峰值
W1‧‧‧寬度
W2‧‧‧寬度
圖1係第1實施形態之半導體裝置之模式性立體圖。
圖2(a)及圖2(b)係第1實施形態之半導體裝置之模式性剖面圖，圖2(c)係該半導體裝置之模式性俯視圖。
圖3(a)及圖3(b)係表示第1實施形態之半導體裝置之導通狀態之動作的模式性剖面圖。
圖4(a)及圖4(b)係表示第1實施形態之半導體裝置之回復狀態之動作的模式性剖面圖。
圖5(a)及圖5(b)係第1實施形態之第1變化例之半導體裝置之模式性剖面圖，圖5(c)係該半導體裝置之模式性俯視圖，圖5(d)係第1變化例之另一半導體裝置之模式性俯視圖。
圖6(a)及圖6(b)係第1實施形態之第2變化例之半導體裝置之模式性剖面圖。
圖7係第1實施形態之第3變化例之半導體裝置之模式性剖面圖。
圖8係第2實施形態之半導體裝置之模式性立體圖。
圖9(a)係第2實施形態之半導體裝置之模式性剖面圖，圖9(b)係第2實施形態之半導體裝置之模式性俯視圖。
圖10(a)及圖10(b)係表示第2實施形態之半導體裝置之導通狀態之動作之模式性剖面圖。
圖11(a)係第2實施形態之半導體區域之模式性剖面圖，圖11(b)係表示第2實施形態之半導體區域之雜質濃度分佈之曲線圖。
圖12係表示參考例之半導體裝置之回復狀態之動作之模式性剖面圖。
圖13(a)及圖13(b)係第2實施形態之第1變化例之半導體裝置之模式性剖面圖，圖13(c)係該半導體裝置之模式性俯視圖。
圖14(a)及圖14(b)係第2實施形態之第2變化例之半導體裝置之模式性剖面圖。
圖15係第2實施形態之第3變化例之半導體裝置之模式性剖面圖。
圖16(a)係第3實施形態之半導體裝置之模式性剖面圖，圖16(b)係第3實施形態之半導體裝置之模式性俯視圖。
圖17(a)係第3實施形態之變化例之半導體裝置之模式性剖面圖，圖17(b)係第3實施形態之變化例之半導體裝置之模式性俯視圖。
圖18係第4實施形態之半導體裝置之模式性俯視圖。
圖19係第5實施形態之第1例之半導體裝置之模式性剖面圖。
圖20係第5實施形態之第2例之半導體裝置之模式性剖面圖。
以下，一面參照圖式說明實施形態。於以下之說明中，對相同構件標註相同符號，對於已說明過一次之構件適當地省略其說明。
(第1實施形態)
圖1係第1實施形態之半導體裝置之模式性立體圖。
圖2(a)及圖2(b)係第1實施形態之半導體裝置之模式性剖面圖，圖2(c)係該半導體裝置之模式性俯視圖。
圖2(a)中，表示圖2(c)之A-A'截面，圖2(b)中，表示圖2(c)之B-B'截面。圖2(a)所示之範圍1u係半導體裝置1A之最小單元(unit)之範 圍。因具有最小單元而半導體裝置1A實現後述作用效果。
第1實施形態之半導體裝置1A基本上為pin(p-intrinsic-n)二極體之一種。半導體裝置1A係作為例如反相器電路等回流用二極體使用。
半導體裝置1A包含陰極電極10(第1電極)、陽極電極11(第2電極)、n+型之半導體層20、n型之半導體層21、p型之半導體區域30(第1半導體區域)、p+型之半導體區域31(第2半導體區域)、連接區域11a、及絕緣層12。再者，將半導體層20與半導體層21合併而成為第1半導體層。
半導體層20係設於陰極電極10與陽極電極11之間。半導體層20與陰極電極10相接。半導體層20係與陰極電極10歐姆接觸。半導體層21係設於半導體層20與陽極電極11之間。半導體層21與半導體層20相接。
此處，半導體層21所含之雜質元素之濃度亦可設定得低於半導體層20相接陰極電極10之面之半導體層20所含之雜質元素的濃度。又，亦可於半導體層21與半導體層20之間設置n型之緩衝層(未圖示)。該緩衝層之雜質濃度為半導體層21所含之雜質元素濃度與半導體層20所含之雜質元素濃度之間的值。
半導體區域30係設於半導體層21與陽極電極11之間。半導體區域30係與陽極電極11及半導體層21相接。半導體區域30係其表面相接陽極電極11。半導體區域30之雜質濃度低於半導體區域31即可，且可與陽極電極11肖特基接觸，亦可不與陽極電極11肖特基接觸。半導體區域30之膜厚為例如0.5μm(微米)~10μm。
半導體區域31係設於半導體區域30與陽極電極11之間。半導體區域31設有複數個，且分別於相對於自陰極電極10朝陽極電極11之方向(例如Z方向)交叉的方向(例如Y方向)延伸。進而，各半導體區域31係排列於與Z方向及Y方向交叉之方向(例如X方向)。即，高濃度之半導 體區域31成為複數個區域而於X方向排列。
又，半導體區域31係與半導體區域30、陽極電極11、及絕緣層12相接。即，半導體區域31與陽極電極11及絕緣層12相接之部分以外的部分係與半導體區域30相接。半導體區域31之雜質濃度高於半導體區域30之雜質濃度。半導體區域31與陽極電極11歐姆接觸。半導體區域31之膜厚為例如0.1μm~5μm。
例如，半導體區域31之與陽極電極11相接之面之半導體區域31所含之雜質元素的濃度高於半導體區域30之與陽極電極11相接之面之半導體區域30所含之雜質元素的濃度。
連接區域11a係與陽極電極11電性相接。連接區域11a係自陽極電極11朝陰極電極10延伸，直至到達半導體層21。絕緣層12係設於連接區域11a與半導體層21之間、及連接區域11a與半導體區域30、31之間。再者，亦可利用與絕緣層12相同之材料之絕緣層置換連接區域11a(以下之實施形態中相同)。此處，該絕緣層之一端係與陽極電極11接觸，其另一端位於半導體層21。又，該絕緣層係沿陽極電極11而於自陽極電極11朝陰極電極10之方向延伸。
連接區域11a及絕緣層12係於例如X方向延伸。連接區域11a及絕緣層12係於例如Y方向排列。即，於俯視半導體裝置1A之情形時，連接區域11a與半導體區域31交叉。
如上述般，半導體區域31並不於X方向延伸，而是於例如與X方向交叉之Y方向延伸。於X方向上有設有半導體區域31之區域、及未設置半導體區域31之區域。例如，於半導體裝置1A中，被相鄰之連接區域11a夾著的部分於X方向成為由未配置半導體區域31之區域、與配置有半導體區域31之區域交替排列而成的構造。即，半導體區域31係於X方向隔開間隔而配置。再者，半導體區域31係與絕緣層12相接。
對半導體裝置1A之動作進行說明。
圖3(a)及圖3(b)係表示第1實施形態之半導體裝置之導通狀態之動作的模式性剖面圖。
首先，根據圖3(a)，說明自陰極側流向陽極側之電子電流。此處，於圖3(a)表示有以X-Z平面切斷後之半導體裝置1A之截面。
於導通狀態，陰極‧陽極間被施加有順向偏壓之電壓。即，以陽極電極11之電位高於陰極電極10之電位之方式對陰極‧陽極間施加電壓。例如，陽極電極11為正極、陰極電極10為負極。
此處，半導體層20係與陰極電極10歐姆接觸。因此，電子(e)係自半導體層20經由半導體層21而到達半導體區域30。
半導體區域30係與陽極電極11電阻性接觸或肖特基接觸。即，該接觸係p型半導體與金屬之電阻性接觸或肖特基接觸。因此，半導體區域30與陽極電極11之間對於電洞(h)而言為能量障壁，對於電子(e)而言並非能量障壁。
因此，電子(e)係自半導體層20經由半導體層21、及半導體區域30而流入陽極電極11。藉此，於陰極‧陽極間形成有電子電流16。
其次，藉由圖3(b)說明自陽極側流向陰極側之電洞電流。半導體區域30與陽極電極11之間對於電子(e)而言並不成為能量障壁。然而，對於電子(e)而言，p型高濃度層之半導體區域31、與p型之低濃度層之半導體區域30之間成為能量障壁。因此，最多流至半導體區域31之正下方之半導體區域30之電子(e)難以流入半導體區域31。
藉此，電子(e)自陰極側流向陽極側之方向流動後，到達半導體區域31附近時，之後會於半導體區域31之下方橫向、即向與Y方向大致平行之方向移動。
因該電子(e)之移動，與陽極電極11相接之半導體區域31成為正極，位於半導體區域31之下方之部分30a以相對於半導體區域31而成 為負極之方式經偏壓。
藉由於部分30a與陽極電極11之間形成之偏壓，在半導體區域31之下方，半導體區域30與半導體區域31之間之相對於電洞的能量障壁變低。藉此，自半導體區域31向半導體區域30注入電洞(h)。藉由該注入之電洞(h)而形成電洞電流15。
電洞電流15係半導體區域31之Y方向之寬度越大、或半導體區域31與陽極電極11之接觸面積越大則越增大。換言之，根據上述寬度或上述接觸面積，而調整自陽極側之電洞之注入量。
再者，於導通狀態，在半導體區域30與半導體層21之間被施加有順向偏壓。因此，不言而喻，電洞及電子係於pn接面間流動。
如此，於導通狀態，電洞自陽極側流向陰極側，電子自陰極側流向陽極側。此處，於陽極側，電洞係自半導體區域31注入，相對於此，自半導體區域30之電洞之注入量較少，半導體區域30主要係幫助電子排出。藉此，半導體裝置1A之回復速度高速化。
尤其，於半導體裝置1A，在X方向有設置有半導體區域31之區域、及未設置半導體區域31之區域，該點使得半導體區域31與陽極電極11之相接面積減少。藉此，於半導體裝置1A，自陽極側之電洞之注入量被抑制，其回復速度變得高速。
於本實施形態之溝槽構造中，基板於Y方向使半導體區域31間隔開，溝槽間之距離亦為1~6μm左右，故而無法充分實現電洞之低注入化。因此，首次發現於X方向使半導體區域31間隔開之構造有效。
為實現此種間隔，有效之尺寸例為，半導體區域31之寬度為例如0.5~5μm，相鄰之半導體區域31之中心、與半導體區域31之中心間之X方向之距離(1間距)為1~20μm。
又，連接區域11a之中心、與相鄰於該連接區域11a之連接區域11a之中心之間之距離(1間距)係如上述般為例如1~6μm。
圖4(a)及圖4(b)係表示第1實施形態之半導體裝置之回復狀態之動作的模式性剖面圖。
於圖4(a)，表示自對陽極‧陰極間施加有順向偏壓之狀態轉為施加有逆向偏壓之回復時之狀態。此處，以陽極電極11為負極、陰極電極10為正極之方式，對陰極‧陽極間施加電壓。
若自對陽極‧陰極間施加有順向偏壓之狀態轉為對陽極‧陰極間施加逆向偏壓，則存在於半導體層21之電洞(h)向陽極電極11之側移動。又，存在於半導體層21之電子(e)向陰極電極10之側移動。
於逆偏壓施加時，電子(e)經由半導體層20而流入陰極電極10。另一方面，電洞(h)於逆偏壓施加時係經由半導體區域31而流入陽極電極11。
於回復時，在電子流向陰極電極10、電洞流向陽極電極11之狀態下，以半導體區域30與半導體層21之接合部為起點，空乏層向半導體層21及半導體區域30擴散。藉此，半導體裝置1A中之陽極電極11與陰極電極10之間之導通逐漸被遮斷。然而，於pin二極體中，一般而言於回復時pn接面部之任意部位會引起電場集中，而有引起雪崩之情形。於第1實施形態中，抑制因該雪崩引起之弊端，擴大回復時之安全動作區域。
圖4(b)中表示半導體裝置1A之回復狀態之動作。
例如，於將連接區域11a及絕緣層12之組稱為溝槽區域之情形時，半導體裝置1A於該溝槽區域之下端，具有溝槽區域與半導體層21之接合部急遽彎曲之角部13。回復時電場容易集中於該角部13。藉此，角部13之附近容易引起雪崩。將因雪崩而產生之電洞(h)之流動設為雪崩電流17。
此處，半導體區域31係與絕緣層12相接。即，半導體區域31係位於角部13之至少正上方附近，故而因雪崩而產生之電洞(h)經由半 導體區域31而被排出至陽極電極11。
又，角部13於半導體裝置1A設有複數個。半導體裝置1A中，係於複數之角部13之各者容易引起雪崩，故而引起雪崩之部位分散。因此，雪崩電流亦於複數之角部13之各者之附近被分散。然後，雪崩電流經由複數之半導體區域31之各者而被排出至陽極電極11。藉此，回復時之半導體裝置1A之耐破壞量增加。
又，於半導體裝置1A中，雪崩電流係優先經由半導體區域31而被排出至陽極電極11。因此，亦可進而降低半導體區域30之雜質濃度，進而抑制自陽極側之電洞之注入。
又，於回復時於連接區域11a中被施加與陽極電極11相同之負電位，故而於半導體區域30，沿著絕緣層12而誘發產生電洞濃度增加之層18。該層18對於電洞(h)而言係電阻較低之層。即，藉由形成低電阻之層18，電洞(h)被排出至陽極電極11之效率進而上升。如此，即便於無半導體區域31之區域，雪崩電流亦被排出至陽極電極，故而可增大回復時之耐破壞量。
又，於半導體裝置1A中，於陽極電極11與半導體區域30之間並未設置n型(或n+型)之半導體區域(以下稱為附加n型層)。因此，於半導體裝置1A並不存在npn電晶體區域，從而不會產生因npn電晶體驅動所致之弊端。即，於回復時陽極電極11相對於陰極電極10而經負偏壓，故而存在電子自附加n型層注入，回復電流增大，回復損耗增大之弊端。又，施加靜電耐壓時空乏層大致擴散至n型之半導體層21之大致整個區域，故而亦存在因包含附加n型層、p型半導體區域30、n型半導體層20之npn電晶體之電流增幅率變大而使得漏電流變大之弊端。
如以上所述，根據第1實施形態之半導體裝置1A，可同時實現回復速度之高速化及回復時之耐破壞量之增加、即安全動作區域之擴 大。如此，根據本實施形態，首次提出，藉由具有溝槽區域並應用本實施形態特有之陽極構造，可同時實現因自陽極之電洞注入量之減少帶來的高速化及回復時之耐破壞量之提昇。
又，於實施形態中，亦可將半導體層20替換成n+形陰極層之說法，將半導體層21替換成n型基極(base)層之說法，將半導體區域30、31之各者替換成p型陽極區域之說法。
半導體層20、21、半導體區域30、31之各者之主成分為例如矽(Si)。作為n+型、n型等導電型(第1導電型)之雜質元素，可應用例如磷(P)、砷(As)等。作為p+型、p型等導電型(第2導電型)之雜質元素，可應用例如硼(B)等。又，半導體層20、21、半導體區域30、31之各者之主成分除了可為矽(Si)以外，亦可為矽碳化物(SiC)、氮化鎵(GaN)等。
又，於將與電極相接之面之半導體所含之雜質元素之濃度設為表面雜質濃度之情形時，半導體層20之表面雜質濃度大於3×1017cm-3(atoms/cm3)，例如1×1018cm-3以上。關於半導體層20之雜質濃度，亦可隨著朝向陰極電極10而設定得較高。半導體層21之雜質濃度為例如1×1015cm-3以下，可根據元件之耐壓設計而設定任意之雜質濃度。半導體區域30之表面雜質濃度較理想為未達3×1017cm-3。半導體區域31之表面雜質濃度高於3×1017cm-3，例如1×1019cm-3以上。關於該等p型半導體區域之雜質濃度，亦可隨著朝向陽極電極11而設定得較高。尤其，對於有效地實施本實施形態而言，重要的是，將半導體區域30之表面雜質濃度(或最大濃度)設定為未達3×1017cm-3，且將半導體區域31之表面雜質濃度(或最大濃度)設定為3×1017cm-3以上。
又，所謂上述「雜質濃度」，係指有助於半導體材料之導電性之雜質元素之有效濃度。例如，於半導體材料含有成為施體之雜質元素及成為受體之雜質元素之情形時，將經活化之雜質元素中除施體與受 體之抵消量以外的濃度設為雜質濃度。
又，於實施形態中，只要未特別指明，係以n+型、n型之順序表示n型雜質元素之濃度變低。又，以p+型、p型之順序表示p型雜質元素之濃度變低。又，於半導體裝置1A中，即便將p+型、p型分別設為n+型、n型亦可獲得相同效果。
又，只要未特別指明，所謂n+型半導體區域之雜質濃度高於n型半導體區域之雜質濃度，係指n+型半導體區域之與陰極電極10相接之面之n+型半導體區域之雜質濃度高於n型半導體區域之雜質濃度的情形亦包含於實施形態。又，所謂p+型半導體區域之雜質濃度高於p型半導體區域之雜質濃度，係指p+型半導體區域之與陽極電極11相接之面之p+型半導體區域之雜質濃度高於p型半導體區域之與陽極電極11相接之面之p型半導體區域之雜質濃度的情形亦包含於實施形態。
陰極電極10之材料及陽極電極11之材料係包含選自例如鋁(Al)、鈦(Ti)、鎳(Ni)、鎢(W)、金(Au)等之群之至少一者的金屬。
連接區域11a例如包含多晶矽。連接區域11a之材料並不限於多晶矽，亦可為與陽極電極11相同之材料。
<第1實施形態之變化例>
圖5(a)及圖5(b)係第1實施形態之第1變化例之半導體裝置之模式性剖面圖，圖5(c)係該半導體裝置之模式性俯視圖，圖5(d)係第1變化例之另一半導體裝置之模式性俯視圖。
於圖5(a)中，表示圖5(c)之A-A'截面，圖5(b)中表示圖5(c)之B-B'截面。
於半導體裝置1Ba，連接區域11a及絕緣層12係於例如X方向延伸。半導體區域31被分割成複數個區域31c。複數個區域31c之各者係於例如X方向排列。複數之半導體區域31之各者係與絕緣層12相接。
於半導體裝置1Ba中，亦實現與半導體裝置1A相同之作用效果。 進而，於半導體裝置1Ba中，與半導體裝置1A相比，半導體區域31與陽極電極11之相接面積減少。藉此，於半導體裝置1Ba，自陽極側之電洞之注入量進而被抑制，其回復速度變得更高速。
進而，關於於X方向排列之半導體區域31(區域31c)之週期，無須將其全部以相同相位配置，亦可如圖5(d)所示之半導體裝置1Bb般使相位錯開。
<第1實施形態之第2變化例>
圖6(a)及圖6(b)係第1實施形態之第2變化例之半導體裝置之模式性剖面圖。
於圖6(a)所示之半導體裝置1C中，半導體區域31被一對連接區域11a夾著，且於被相鄰之連接區域11a夾著之區域30'，被劃分成設置有半導體區域31之區域、及未設置半導體區域31之區域。
於半導體裝置1C，亦實現與半導體裝置1A相同之作用效果。進而，於半導體裝置1C中，有未設置半導體區域31之區域，故而與半導體裝置1A相比，半導體區域31與陽極電極11之相接面積減少。藉此，於半導體裝置1C中，自陽極側之電洞之注入量進而被抑制，其回復速度變得更高速。
又，於圖6(b)所示之半導體裝置1D中，未設置半導體區域31之區域30'之半導體區域30覆蓋絕緣層12之下端12d之一部分。藉此，回復時之雪崩優先於設置有半導體區域31之側之角部13引起。然後，該雪崩電流經由角部13之上方之半導體區域31而被排出至陽極電極11。藉此，與半導體裝置1D相比，半導體裝置1D中耐破壞量增加。
<第1實施形態之第3變化例>
於連接區域11a之兩側之一側設置半導體區域31，於另一側不設置半導體區域31之構造並不限於上述構造。
圖7係第1實施形態之第3變化例之半導體裝置之模式性剖面圖。
於半導體裝置1E中，設置有半導體區域31之區域、及未設置半導體區域31之區域係於Y方向上交替排列。進而，於雙方之區域配置有陽極電極11。
即便為此種構造，亦可進而抑制電洞之注入量。藉此，半導體裝置之回復速度變得更高速。
(第2實施形態)
圖8係第2實施形態之半導體裝置之模式性立體圖。
圖9(a)係第2實施形態之半導體裝置之模式性剖面圖，圖9(b)係第2實施形態之半導體裝置之模式性俯視圖。
第2實施形態之半導體裝置2A基本上為pin(p-intrinsic-n)二極體之一種。半導體裝置2A係作為例如反相器電路等回流用二極體使用。 圖9(a)、(b)所示之範圍1u係半導體裝置2A之最小單元之範圍。半導體裝置2A因具有最小單元而實現後述之作用效果。以下，對與第1實施形態相同或相似之部位標註相同符號，僅對與第1實施形態不同之部分進行說明。
於第1實施形態中，表示了在X方向使半導體區域31間隔配置之構造，但於第2實施形態中，並非該間隔構造，而是使半導體區域31於X方向延伸。其中，半導體區域30係與陽極電極11肖特基接觸。
例如，半導體區域30係設於半導體層21與陽極電極11之間。半導體區域30與陽極電極11及半導體層21接觸。於半導體區域30，其低濃度之表面與陽極電極11接觸。此處，特徵點為半導體區域30與陽極電極11肖特基接觸。半導體區域30之膜厚為例如0.5μm(微米)~10μm。
半導體區域31係設於半導體區域30與陽極電極11之間。半導體區域31係於X方向連續地延伸。半導體區域31與半導體區域30、陽極電極11、及絕緣層12相接。即，半導體區域31除了與陽極電極11及絕緣層12相接之部分以外之部分與半導體區域30相接。半導體區域31之雜 質濃度高於半導體區域30之雜質濃度。半導體區域31與陽極電極11歐姆接觸。半導體區域31之膜厚為例如0.1μm~5μm。
例如，半導體區域31與陽極電極11相接之面之半導體區域31所含之雜質元素之濃度高於半導體區域30與陽極電極11相接之面之半導體區域30所含的雜質元素之濃度。
連接區域11a與陽極電極11相接。連接區域11a係自陽極電極11朝向陰極電極10延伸，直至到達半導體層21。絕緣層12係設於連接區域11a與半導體層21之間、及連接區域11a與半導體區域30、31之間。
連接區域11a、絕緣層12、及半導體區域31係於相對於自陰極電極10朝向陽極電極11之方向(例如Z方向)交叉的方向(例如X方向)延伸(圖9(b))。即，連接區域11a並不與半導體區域31交叉，而是與半導體區域31一併在X方向延伸。連接區域11a及絕緣層12係於相對於自陰極電極10朝向陽極電極11之方向(例如Z方向)交叉的方向(例如Y方向)排列。
連接區域11a之中心、與相鄰於該連接區域11a之連接區域11a之中心之間的距離1p(1間距)為例如1~6μm。
對半導體裝置2A之動作進行說明。
圖10(a)及圖10(b)係表示第2實施形態之半導體裝置之導通狀態之動作的模式性剖面圖。
首先，藉由圖10(a)說明自陰極側流向陽極側之電子電流。於導通狀態下，陰極‧陽極間被施加有順向偏壓之電壓。即，以陽極電極11之電位高於陰極電極10之電位之方式對陰極‧陽極間施加電壓。例如，陽極電極11為正極，陰極電極10為負極。
此處，半導體層20係與陰極電極10歐姆接觸。因此，電子(e)係自半導體層20經由半導體層21而到達半導體區域30。
半導體區域30係與陽極電極11肖特基接觸。即，該接觸係藉由p 型半導體與金屬之肖特基接觸。因此，半導體區域30與陽極電極11之間對於電洞(h)而言成為能量障壁，但對於電子(e)而言並不成為能量障壁。
因此，電子(e)自半導體層20經由半導體層21、及半導體區域30而流入陽極電極11。藉此，陰極‧陽極間形成電子電流16。
其次，藉由圖10(b)說明自陽極側流向陰極側之電洞電流。半導體區域30與陽極電極11之間對於電子(e)而言並不成為能量障壁。但，對於電子(e)而言，p型高濃度層之半導體區域31、與p型之低濃度層之半導體區域30之間成為能量障壁。因此，最多流至半導體區域31之正下方之半導體區域30之電子(e)難以流入半導體區域31。
藉此，電子(e)自陰極側向陽極側之方向流動後，到達半導體區域31附近時，其後於半導體區域31之下方橫向、即向與Y方向大致平行之方向移動。
藉由該電子(e)之移動，與陽極電極11接觸之半導體區域31成為正極，位於半導體區域31之下方之部分30a以相對於半導體區域31成為負極之方式經偏壓。
藉由於部分30a與陽極電極11之間形成之偏壓，在半導體區域31之下方，半導體區域30與半導體區域31之間之相對於電洞的能量障壁變低。藉此，自半導體區域31向半導體區域30注入電洞(h)。藉由該注入之電洞(h)而形成電洞電流15。
電洞電流15係半導體區域31之Y方向上之寬度越大、或半導體區域31與陽極電極11之相接面積越大則越增大。換言之，可根據上述寬度或上述相接面積而調整自陽極側之電洞之注入量。
再者，於導通狀態下，於半導體區域30與半導體層21之間被施加順向偏壓。因此，電洞及電子自然會於pn接面間流動。
如此，於導通狀態下，電洞自陽極側流向陰極側，電子自陰極 側流向陽極側。此處，於陽極側，電洞係自半導體區域31注入，相對於此，半導體區域30由於與陽極電極11肖特基接觸，故而並無電洞注入，半導體區域30僅助於電子排出。因此，與未設置半導體區域30之半導體裝置相比，可抑制電洞之注入量。藉此，於半導體裝置2A中，其回復速度高速化。如此，於第2實施形態中，其特徵為半導體區域30與陽極電極11肖特基接觸，藉此實現低注入化。因此，半導體區域30之表面雜質濃度(或其最大值)必須為3×1017cm-3以下。
第2實施形態之半導體裝置之回復動作係與第1實施形態之半導體裝置相同，雖省略說明，但其依然可增加耐破壞量。
如以上所述，根據第2實施形態之半導體裝置2A，可同時實現回復速度之高速化及回復時之耐破壞量之增加、即安全動作區域之擴大。
又，半導體區域30、31之雜質濃度分佈亦可以如下方式構成。
圖11(a)係第2實施形態之半導體區域之模式性剖面圖，圖11(b)係表示第2實施形態之半導體區域之雜質濃度分佈的曲線圖。
圖11(b)表示圖11(a)所示之半導體區域30、31之X-X'截面之位置的雜質濃度分佈。又，圖11(b)中亦表示有參考例之雜質濃度分佈200。
如參考例之雜質濃度分佈200般，若半導體區域30中之雜質濃度自陽極側朝陰極側逐漸變低，則存在回復時產生之空乏層過度延伸，空乏層於回復時到達陽極電極11之可能性。該情形時，存在引起所謂之穿通而半導體裝置之耐壓劣化之可能性。
相對於此，圖11(b)所示之半導體裝置中，半導體區域30中之雜質濃度係自陽極側朝陰極側暫時變高，其後逐漸變低。即，半導體區域30中之雜質濃度於半導體區域30內具有波峰值p。波峰之位置為陽極電極11與半導體層21之間。
若為此種構造，於半導體區域30與陽極電極11肖特基接合之情形時，回復時產生之空乏層之延伸得到抑制，難以引起上述穿通。其結果，可維持半導體裝置之耐壓。
再者，波峰值p之位置可為較半導體區域31深之位置，亦可為半導體區域32內。
再者，圖11(a)、(b)所示之濃度分佈並不限於半導體裝置2A，可應用於本說明書所揭示之半導體裝置。
(參考例)
圖12係表示參考例之半導體裝置之回復狀態之動作的模式性剖面圖。
於參考例之半導體裝置100中，在陽極側設有半導體區域30、31。然而，於半導體裝置100中並未設置上述連接區域11a、絕緣層12。
於半導體裝置100，在陽極側設有低濃度之半導體區域30，故而自陽極側之電洞之注入量得到抑制。然而，存在回復時於半導體區域30與半導體層21之pn接面部之任意處引起電場集中之情形。於引起電場集中之部位有引起雪崩之可能性。
作為一例，圖12中例示有於相鄰之半導體區域31之間之部位30p產生雪崩的狀態。於此種部位30p一旦引起雪崩，則雪崩於部位30p優先持續，而自部位30p產生大量之雪崩電流。
於半導體裝置100，在部位30p上方並未設置半導體區域31。又，半導體區域30為低濃度，故而半導體區域30係與陽極電極11高電阻接觸或肖特基接合。因此，於半導體裝置100中，與半導體裝置1A相比，雪崩電流難以被排出至陽極電極11。
由於半導體區域30與陽極電極11間為高電阻接觸或肖特基接合，故而於部位30p產生之雪崩電流經由半導體區域30與陽極電極11之界 面附近而流入半導體區域31。其後，雪崩電流被排出至陽極電極11。因該雪崩電流之移動，回復時半導體區域30與陽極電極11之間被施加偏壓，半導體裝置100中耐破壞量劣化。
如此，於半導體裝置100中，與半導體裝置1A相比，回復時之耐破壞量並未增加。
又，於半導體裝置100中，若為減少自陽極側之電洞注入而降低半導體區域30之雜質濃度，則會引起回復時之耐量劣化。因此，半導體區域30之低濃度化亦產生極限。其原因在於，回復時僅半導體區域30之一部分容易引起電流集中。
對第2實施形態之半導體裝置之變化例進行說明。
以下要說明之半導體裝置包含陰極電極10、陽極電極11、半導體層20、半導體層21、半導體區域30、半導體區域31、連接區域11a、及絕緣層12。對各變化之部位進行說明。
<第2實施形態之第1變化例>
圖13(a)及圖13(b)係第2實施形態之第1變化例之半導體裝置之模式性剖面圖，圖13(c)係該半導體裝置之模式性俯視圖。
於圖13(a)中，表示圖13(c)之A-A'截面，圖13(b)中表示圖13(c)之B-B'截面。
於半導體裝置2B中，連接區域11a及絕緣層12係於例如X方向延伸。半導體區域31包含例如於X方向延伸之區域31a(第1區域)、及於相對於X方向交叉之例如Y方向延伸的區域31b(第2區域)。於自Z方向觀察半導體區域31之情形時，形成為梯狀。半導體區域31與絕緣層12相接。
於半導體裝置2B亦設有半導體區域30、31，故而實現與半導體裝置2A相同之作用效果。進而，於半導體裝置2B，與半導體裝置2A相比，半導體區域31與陽極電極11之相接面積增加。藉此，於回復時 雪崩電流被更有效率地發射至陽極電極11，回復時之耐破壞量進而增加。
<第2實施形態之第2變化例>
圖14(a)及圖14(b)係第2實施形態之第2變化例之半導體裝置之模式性剖面圖。
於圖14(a)所示之半導體裝置2C中，係於連接區域11a之兩側之一側設置半導體區域31，於另一側並未設置半導體區域31。即，於半導體裝置2C中，被相鄰之連接區域11a夾著的區域30'被劃分成設置有半導體區域31之區域、及未設置半導體區域31之區域。
於半導體裝置2C，實現與半導體裝置2A相同之作用效果。進而，於半導體裝置2C中，有未設置半導體區域31之區域，故而與半導體裝置2A相比，半導體區域31與陽極電極11之相接面積減少。藉此，於半導體裝置2C中，自陽極側之電洞之注入量進而得到抑制，其回復速度變得更高速。
又，於圖14(b)所示之半導體裝置2D中，未設置半導體區域31之區域30'之半導體區域30覆蓋絕緣層12之下端12d之一部分。藉此，回復時之雪崩係於設有半導體區域31之側之角部13優先引起。然後，該雪崩電流經由角部13之上方之半導體區域31被排出至陽極電極11。藉此，與半導體裝置2D相比，半導體裝置2D之耐破壞量增加。
<第2實施形態之第3變化例>
於連接區域11a之兩側之一側設置半導體區域31，於另一側不設置半導體區域31之構造並不限於上述構造。
圖15係第2實施形態之第3變化例之半導體裝置之模式性剖面圖。
於半導體裝置2E中，於被相鄰之連接區域11a夾著的半導體區域30之上，設有半導體區域31之區域、及未設置半導體區域31之區域係 於Y方向交替排列。又，於雙方之區域配置有陽極電極11。
即便為此種構造亦可進而抑制電洞之注入量。藉此，半導體裝置之回復速度變得更高速。
(第3實施形態)
圖16(a)係第3實施形態之半導體裝置之模式性剖面圖，圖16(b)係第3實施形態之半導體裝置之模式性俯視圖。
高濃度之半導體區域31並不限於與絕緣層12相接。例如，於Y方向上，半導體區域31亦可自絕緣層12隔開特定距離而設置。
第3實施形態之半導體裝置3A包含陰極電極10、陽極電極11、半導體層20、半導體層21、半導體區域30、半導體區域31、連接區域11a、及絕緣層12。
於半導體裝置3A中，半導體區域30與陽極電極11相接之面之雜質濃度(或其最大值)未達3×1017cm-3(atoms/cm3)。半導體區域30與陽極電極11肖特基接觸。
半導體區域31係設於半導體區域30與陽極電極11之間。半導體區域31與陽極電極11相接。半導體區域31與陽極電極11相接之面之雜質濃度(或其最大值)高於3×1017cm-3，例如1×1019cm-3(atoms/cm3)以上。
半導體區域31之雜質濃度高於半導體區域30之雜質濃度。半導體區域31與陽極電極11歐姆接觸。例如，半導體區域31與陽極電極11相接之面之半導體區域31所含之雜質元素之濃度高於半導體區域30與陽極電極11相接之面之半導體區域30所含之雜質元素的濃度。
絕緣層12係設於連接區域11a與半導體層21之間及連接區域11a與半導體區域30之間。連接區域11a、絕緣層12、及半導體區域31係於相對於自陰極電極10朝陽極電極11之方向(例如Z方向)交叉的方向(例如X方向)延伸。連接區域11a及絕緣層12係於相對於自陰極電極10朝 陽極電極11之方向交叉的方向(例如Y方向)排列。
此種半導體裝置3A亦實現與半導體裝置2A相同之作用效果。進而，於半導體裝置3A中，例如於第3實施形態之例中係在相鄰之絕緣層12之間設置1塊半導體區域31，故而與半導體裝置2A相比，半導體區域31與陽極電極11之相接面積減少。藉此，於半導體裝置3A中，自陽極側之電洞之注入量進而得到抑制，其回復速度變得更高速。
<第3實施形態之變化例>
圖17(a)係第3實施形態之變化例之半導體裝置之模式性剖面圖，圖17(b)係第3實施形態之變化例之半導體裝置之模式性俯視圖。
圖17(a)表示圖17(b)之A-A'截面。於半導體裝置3B中，連接區域11a及絕緣層12係於例如X方向延伸。又，於半導體裝置3B中，並未設置於X方向連續之半導體區域31，而是於X方向將該半導體區域31分割成複數個區域31d。複數個區域31d之各者係於例如X方向排列。
此種半導體裝置3B亦實現與半導體裝置3A相同之作用效果。於半導體裝置3B中，與半導體裝置3A相比，半導體區域31與陽極電極11之相接面積減少。藉此，於半導體裝置3B中，自陽極側之電洞之注入量進而得到抑制，其回復速度變得更高速。
再者，發現若如該變化例般成為使半導體區域31縱深地間隔之構造，則可充分地減少電洞之注入量，故而半導體區域30並非必須與陽極電極11肖特基接觸。該情形時，半導體區域30之表面雜質濃度(或其最大值)為例如未達3×1018cm-3。半導體區域31之表面雜質濃度(或其最大值)為3×1017cm-3以上，例如1×1019cm-3以上。該等p型半導體區域之雜質濃度亦可為隨著朝向陽極電極11而設定得高。
(第4實施形態)
圖18係第4實施形態之半導體裝置之模式性俯視圖。
於圖18中表示成為晶片狀之半導體裝置1A~3B之模式性平面。 半導體裝置1A~3B之各者包含活化區域95、及包圍活化區域95之周邊區域96。此處，所謂活化區域95係指可供半導體裝置作為元件(二極體)發揮功能之區域。
例如，活化區域95內之任意區域97之半導體區域31之佔據率為30%以下，較佳為20%以下。此處，任意區域97係自活化區域95內隨機選擇之例如100μm見方之區域。於區域97，半導體裝置可作為本實施形態例示之二極體發揮功能。
藉由此種半導體區域31之佔據率，可實現半導體裝置1A~3B之高速回復及回復時之高耐破壞量。
再者，於將半導體層20、21設為半導體基板之情形時，亦可並非使用該半導體基板藉由晶圓製程僅形成半導體裝置1A~3B，而是於該半導體基板形成MOSFET(Metal Oxide Semiconductor Field Effect Transistor，金屬氧化物半導體場效電晶體)、IGBT(Insulated Gate Bipolar Transistor)等。此處，MOSFET、IGBT係所謂之溝槽閘極型之電晶體，亦可同時形成MOSFET、IGBT等所含之溝槽閘極、連接區域11a及絕緣層12。因此，基板對半導體裝置1A~3B導入連接區域11a及絕緣層12亦不會導致成本上升。
(第5實施形態)
上述半導體裝置1A~3B可與IGBT複合。
作為一例，圖19、20表示使半導體裝置1A與半導體裝置2A及IGBT複合而成的形態。
圖19係第5實施形態之第1例之半導體裝置之模式性剖面圖。
半導體裝置4A係包含設於第1區域3-1之IGBT元件、及設於第2區域3-2之FWD元件的複合裝置。
將第1區域3-1中之集極電極10、第2區域3-2中之陰極電極10設為第1電極，將第1區域3-1中之射極電極11、第2區域3-2中之陽極電極 11設為第2電極。
於第1區域3-1，半導體層20之第1區域部係設於集極電極11與射極電極11之間。半導體層21之第1區域部係設於半導體層20之第1區域部與射極電極11之間。半導體層21之第1區域部之雜質濃度低於半導體層20之第1區域部之雜質濃度。又，半導體層22(第2半導體層)為p型集極層，且設於集極電極10與半導體層20之第1區域部之間。半導體層22與集極電極10相接。
又，半導體區域30之第1區域部為p型基極區域，且設於半導體層21之第1區域部與射極電極11之間。又，作為射極區域之n+型之半導體區域35(第3半導體區域)係設於半導體區域30之第1區域部與射極電極11之間。半導體區域35之雜質濃度高於半導體層21之雜質濃度。進而，複數之閘極電極40(第3電極)係介隔閘極絕緣膜41而與半導體層21之第1區域部、半導體區域30之第1區域部、及半導體區域35相接。
又，於第1電極與第2電極之間之第2區域3-2，半導體層20之第2區域部係設於陰極電極10與陽極電極11之間。半導體層20之第2區域部係與陰極電極10相接。
半導體層21之第2區域部係設於半導體層20之第2區域部與陽極電極11之間。半導體層21之第2區域部之雜質濃度為低於半導體層20之雜質濃度之雜質濃度。
於半導體裝置4A，半導體區域30之第2區域部係設於半導體層21之第2區域部與陽極電極11之間，且與陽極電極11相接。複數之連接區域11a與陽極電極11相接，且自陽極電極11到達半導體層21。於Y方向，複數之連接區域11a之排列間距較複數之閘極電極40之排列間距更廣。
絕緣層12係設於複數之連接區域11a之各者與半導體層21之間、 及複數之連接區域11a之各者與半導體區域30之間。半導體區域31係設於半導體區域30與陽極電極11之間，且與絕緣膜12相接。進而，半導體區域31係如圖1般設有複數個，且分別於相對於自陰極電極10朝陽極電極11之方向(例如Z方向)交叉的方向(例如Y方向)延伸。進而，各半導體區域31係於與Z方向及Y方向交叉之方向(例如X方向)排列(未圖示)。半導體區域31之雜質濃度高於半導體區域30之雜質濃度。半導體區域31與陽極電極11相接。
於半導體裝置4A，使Y方向之閘極電極40之間距設為狹間距，實現IGBT元件之低導通電阻化。進而，使Y方向之連接區域11a之間距較閘極電極40之間距更廣，抑制FWD元件之電洞之注入量，從而實現FWD之回復速度之高速化。
圖20係第5實施形態之第2例之半導體裝置之模式性剖面圖。
於半導體裝置4B中，半導體區域30之第2區域部係設於半導體層21之第2區域部與陽極電極11之間，且與陽極電極11肖特基接觸。複數之連接區域11a係與陽極電極11相接，且自陽極電極11到達半導體層21。於Y方向，複數之連接區域11a之排列間距較複數之閘極電極40之排列間距更廣。
絕緣層12係設於複數之連接區域11a之各者與半導體層21之間、及複數之連接區域11a之各者與半導體區域30之間。半導體區域31係設於半導體區域30與陽極電極11之間，且與絕緣膜12相接。半導體區域31之雜質濃度高於半導體區域30之雜質濃度。半導體區域31與陽極電極11歐姆接觸。
於半導體裝置4B中，使Y方向之閘極電極40之間距設為狹間距，實現IGBT元件之低導通電阻化。進而，使Y方向之連接區域11a之間距較閘極電極40之間距更廣，抑制FWD元件之電洞之注入量，從而實現FWD之回復速度之高速化。如此，首次發現藉由改變IGBT與 FWD之溝槽間距而可實現最佳化。
於上述實施形態中，於表述為「部位A設於部位B之上」之情形時之「之上」，除了部位A與部位B相接而部位A設於部位B之上的情形以外，還有於部位A不與部位B相接而部位A設於部位B之上方之含義下使用的情形。又，「部位A設於部位B之上」還有於使部位A與部位B反轉而部位A位於部位B之下的情形、或應用於部位A與部位B橫排之情況的情形。其原因在於即便使實施形態之半導體裝置旋轉，半導體裝置之構造於旋轉前後並無變化。
以上，參照具體例對實施形態進行了說明。但是，實施形態並非限定於該等具體例者。即，本領域技術人員適當地對該等具體例施加設計變更而成者，只要具備實施形態之特徵，便包含於實施形態之範圍。上述各具體例包含之各要素及其配置、材料、條件、形狀、大小等不可限定於例示者而可適當地進行變更。
又，上述各實施形態所包含之各要素只要技術上允許便可進行複合，且該等組合而成者只要包含實施形態之特徵變包含於實施形態之範圍。此外，應瞭解到，於實施形態之思想範疇內本領域技術人員可想到各種變更例及修正例，且此等變更例及修正例亦包含於實施形態之範圍。
雖對本發明之若干實施形態進行了說明，但該等實施形態係作為例子而提示者，並不意圖限定發明之範圍。該等新穎之實施形態可以其他各種形態實施，於不脫離發明主旨之範圍可進行各種省略、置換、變更。該等實施形態及其變化包含於發明之範圍及主旨，且包含於申請專利範圍所記載之發明及其均等範圍內。
1A‧‧‧半導體裝置
10‧‧‧陰極電極
11‧‧‧陽極電極
11a‧‧‧連接區域
12‧‧‧絕緣層
20‧‧‧半導體層
21‧‧‧半導體層
30‧‧‧半導體區域
31‧‧‧半導體區域

Claims (18)

  1. 一種半導體裝置，其包含：第1電極；第2電極；第1導電型之第1半導體層，其設於上述第1電極與上述第2電極之間，且與上述第1電極相接；第2導電型之第1半導體區域，其設於上述第1半導體層與上述第2電極之間，且與上述第2電極相接；第2導電型之第2半導體區域，其設於上述第1半導體區域與上述第2電極之間，且與上述第2電極相接，上述第2半導體區域之雜質濃度高於上述第1半導體區域之雜質濃度；及絕緣層，其一端與上述第2電極相接，另一端位於上述第1半導體層，且沿第2電極而於自上述第1電極朝上述第2電極之第1方向延伸。
  2. 如請求項1之半導體裝置，其中上述第2半導體區域係於與上述第1方向交叉之第2方向上被分割成複數個區域。
  3. 如請求項1之半導體裝置，其進而包含如下區域：與上述第2電極相接，自上述第2電極到達上述第1半導體層，且於與上述第1方向交叉之第2方向延伸之區域；於上述區域與上述第1半導體層之間及上述區域與上述第1半導體區域之間設有上述絕緣層。
  4. 如請求項1之半導體裝置，其中上述第2半導體區域與上述絕緣層相接。
  5. 如請求項1之半導體裝置，其中上述第2半導體區域之雜質濃度之最大值為3×1017cm-3以上。
  6. 如請求項1之半導體裝置，其中上述第1半導體區域之雜質濃度之最大值未達3×1017cm-3。
  7. 一種半導體裝置，其包含：第1電極；第2電極；第1導電型之第1半導體層，其設於上述第1電極與上述第2電極之間，且與上述第1電極相接；第2導電型之第1半導體區域，其設於上述第1半導體層與上述第2電極之間，且雜質濃度之最大值未達3×1017cm-3；絕緣層，其一端與上述第2電極相接，另一端位於上述第1半導體層，且沿第2電極而於自上述第1電極朝上述第2電極之第1方向延伸；及第2導電型之第2半導體區域，其設於上述第1半導體區域與上述第2電極之間，且與上述絕緣層相接，上述第2半導體區域之雜質濃度高於上述第1半導體區域之雜質濃度，且雜質濃度之最大值為3×1017cm-3以上。
  8. 如請求項7之半導體裝置，其進而包含如下區域：與上述第2電極相接，且自上述第2電極到達上述第1半導體層之區域；於上述區域與上述第1半導體層之間及上述區域與上述第1半導體區域之間設有上述絕緣層。
  9. 如請求項7之半導體裝置，其中上述區域、上述絕緣層、及上述第2半導體區域係於與自上述第1電極朝上述第2電極之上述第1方向交叉的第2方向延伸。
  10. 如請求項7之半導體裝置，其中上述區域及上述絕緣層係於與自上述第1電極朝上述第2電極之上述第1方向交叉的第2方向延伸， 上述第2半導體區域包含於上述第2方向延伸之第1區域、及於與上述第2方向交叉之第3方向延伸的第2區域。
  11. 如請求項7之半導體裝置，其中自上述第1電極朝上述第2電極之方向上之上述第1半導體區域之雜質濃度分佈之波峰係位於上述第2電極與上述第1半導體層之間。
  12. 如請求項1至11中任一項之半導體裝置，其中上述第2半導體區域設置於上述區域之兩側之一側，而未設置於另一側。
  13. 一種半導體裝置，其包含：第1電極；第2電極；第1導電型之第1半導體層，其設於上述第1電極與上述第2電極之間，且與上述第1電極相接；第2導電型之第1半導體區域，其設於上述第1半導體層與上述第2電極之間，且雜質濃度之最大值未達3×1017cm-3；絕緣層，其一端與上述第2電極相接，另一端位於上述第1半導體層，且沿第2電極而於自上述第1電極朝上述第2電極之第1方向延伸；及第2導電型之第2半導體區域，其設於上述第1半導體區域與上述第2電極之間，且雜質濃度之最大值為3×1017cm-3以上，且不與上述絕緣層相接。
  14. 如請求項13之半導體裝置，其進而包含如下區域：與上述第2電極相接，自上述第2電極到達上述第1半導體層，且於與上述第1方向交叉之第2方向延伸之區域；於上述區域與上述第1半導體層之間及上述區域與上述第1半導體區域之間設有上述絕緣層。
  15. 如請求項13之半導體裝置，其中上述區域、上述絕緣層、及上 述第2半導體區域係於與自上述第1電極朝上述第2電極之上述第1方向交叉的第2方向延伸。
  16. 如請求項13之半導體裝置，其中上述區域及上述絕緣層係於與自上述第1電極朝上述第2電極之第1方向交叉的第2方向延伸，且上述第2半導體區域被分割成複數個區域，上述複數個區域之各者係排列於上述第2方向。
  17. 一種半導體裝置，其包含：第1電極、及第2電極，且上述半導體裝置於上述第1電極與上述第2電極之間之第1區域中包含：第1導電型之第1半導體層之第1區域部，其設於上述第1電極與上述第2電極之間；第2導電型之第2半導體層，其設於上述第1電極與上述第1半導體層之第1區域部之間，且與上述第1電極相接；第2導電型之第1半導體區域之第1區域部，其設於上述第1半導體層之第1區域部與上述第2電極之間；第1導電型之第3半導體區域，其設於上述第1半導體區域之第1區域部與上述第2電極之間；及複數之第3電極，其介隔絕緣膜而與上述第1半導體層之第1區域部、上述第1半導體區域之第1區域部、及上述第3半導體區域相接；且該半導體裝置於上述第1電極與上述第2電極之間之第2區域中包含：第1導電型之第1半導體層之第2區域部，其設於上述第1電極與上述第2電極之間，且與上述第1電極相接； 第2導電型之第1半導體區域之第2區域部，其設於上述第1半導體層之第2區域部與上述第2電極之間，且與上述第2電極相接；複數之絕緣層，其等之一端與上述第2電極相接，另一端位於上述第1半導體層，且沿第2電極而於自上述第1電極朝上述第2電極之第1方向延伸，以較上述複數之第3電極更廣之間距排列；及第2導電型之第2半導體區域，其設於上述第1半導體區域與上述第2電極之間，與上述絕緣層相接，雜質濃度高於上述第1半導體區域之雜質濃度，且與上述第2電極相接。
  18. 如請求項17之半導體裝置，其進而包含如下之複數個區域：與上述第2電極相接，自上述第2電極到達上述第1半導體層，且以較上述複數之第3電極更廣之間距排列之區域；於上述區域與上述第1半導體層之間及上述區域與上述第1半導體區域之間設有上述絕緣層。
TW103121985A 2014-03-14 2014-06-25 半導體裝置 TW201535721A (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014052704A JP6184352B2 (ja) 2014-03-14 2014-03-14 半導体装置

Publications (1)

Publication Number Publication Date
TW201535721A true TW201535721A (zh) 2015-09-16

Family

ID=54069840

Family Applications (1)

Application Number Title Priority Date Filing Date
TW103121985A TW201535721A (zh) 2014-03-14 2014-06-25 半導體裝置

Country Status (5)

Country Link
US (1) US9224844B2 (zh)
JP (1) JP6184352B2 (zh)
KR (1) KR20150107560A (zh)
CN (1) CN104916663A (zh)
TW (1) TW201535721A (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016174041A (ja) 2015-03-16 2016-09-29 株式会社東芝 半導体装置
JP6441192B2 (ja) 2015-09-11 2018-12-19 株式会社東芝 半導体装置
JP7283287B2 (ja) * 2019-07-23 2023-05-30 株式会社デンソー 半導体装置
WO2021089808A1 (en) 2019-11-08 2021-05-14 Abb Power Grids Switzerland Ag Insulated gate bipolar transistor
JP7339908B2 (ja) * 2020-03-19 2023-09-06 株式会社東芝 半導体装置およびその制御方法
JP2023136874A (ja) * 2022-03-17 2023-09-29 株式会社東芝 半導体装置

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4351745B2 (ja) * 1997-09-19 2009-10-28 株式会社東芝 半導体装置
JP4080659B2 (ja) * 2000-01-28 2008-04-23 三菱電機株式会社 半導体装置
JP4865166B2 (ja) * 2001-08-30 2012-02-01 新電元工業株式会社 トランジスタの製造方法、ダイオードの製造方法
JP4004357B2 (ja) * 2002-08-29 2007-11-07 新電元工業株式会社 ダイオード
KR100789033B1 (ko) * 2003-12-22 2007-12-26 마쯔시다덴기산교 가부시키가이샤 종형게이트 반도체장치 및 그 제조방법
JP4731848B2 (ja) * 2004-07-16 2011-07-27 株式会社豊田中央研究所 半導体装置
JP2007258363A (ja) 2006-03-22 2007-10-04 Denso Corp 半導体装置
JP4483918B2 (ja) * 2007-09-18 2010-06-16 株式会社デンソー 半導体装置
JP4893609B2 (ja) 2007-12-07 2012-03-07 トヨタ自動車株式会社 半導体装置とその半導体装置を備えている給電装置の駆動方法
CN101946324B (zh) * 2008-02-14 2013-02-27 丰田自动车株式会社 反向导通半导体元件的驱动方法和半导体装置以及供电装置
JP4788734B2 (ja) * 2008-05-09 2011-10-05 トヨタ自動車株式会社 半導体装置
JP2010067901A (ja) 2008-09-12 2010-03-25 Toyota Motor Corp 半導体装置とその製造方法
JP5045733B2 (ja) * 2008-12-24 2012-10-10 株式会社デンソー 半導体装置
JP2010232335A (ja) * 2009-03-26 2010-10-14 Sanyo Electric Co Ltd 絶縁ゲートバイポーラトランジスタ
JP2011199041A (ja) 2010-03-19 2011-10-06 Toshiba Corp 半導体装置
JP5695343B2 (ja) 2010-05-13 2015-04-01 株式会社豊田中央研究所 半導体装置
JP5874210B2 (ja) 2011-06-23 2016-03-02 トヨタ自動車株式会社 ダイオード
JP5620421B2 (ja) * 2012-02-28 2014-11-05 株式会社東芝 半導体装置
JP2014063980A (ja) 2012-08-30 2014-04-10 Toshiba Corp 半導体装置
JP5787853B2 (ja) 2012-09-12 2015-09-30 株式会社東芝 電力用半導体装置
JP6082314B2 (ja) 2012-11-06 2017-02-15 株式会社東芝 半導体装置
DE112012007249B4 (de) * 2012-12-20 2021-02-04 Denso Corporation Halbleitervorrichtung
JP5865860B2 (ja) 2013-03-25 2016-02-17 株式会社東芝 半導体装置

Also Published As

Publication number Publication date
US9224844B2 (en) 2015-12-29
US20150263148A1 (en) 2015-09-17
JP2015177058A (ja) 2015-10-05
JP6184352B2 (ja) 2017-08-23
CN104916663A (zh) 2015-09-16
KR20150107560A (ko) 2015-09-23

Similar Documents

Publication Publication Date Title
JP6158123B2 (ja) 半導体装置
US9159722B2 (en) Semiconductor device
JP6082314B2 (ja) 半導体装置
JP6222702B2 (ja) 半導体装置
TW201535721A (zh) 半導體裝置
JP2016502763A (ja) ショットキーダイオード及びショットキーダイオードの製造方法
JP2014063980A (ja) 半導体装置
JP6736531B2 (ja) 半導体装置
JP6441192B2 (ja) 半導体装置
JP6721648B2 (ja) 半導体装置
US9634128B2 (en) Semiconductor device
US9613951B2 (en) Semiconductor device with diode
JPWO2017010164A1 (ja) 電力用半導体装置
JPWO2015107614A1 (ja) 電力用半導体装置
JP2017157673A (ja) 半導体装置
US9741872B2 (en) Semiconductor device