KR102365473B1 - 피처리체를 에칭하는 방법 - Google Patents

피처리체를 에칭하는 방법 Download PDF

Info

Publication number
KR102365473B1
KR102365473B1 KR1020177001874A KR20177001874A KR102365473B1 KR 102365473 B1 KR102365473 B1 KR 102365473B1 KR 1020177001874 A KR1020177001874 A KR 1020177001874A KR 20177001874 A KR20177001874 A KR 20177001874A KR 102365473 B1 KR102365473 B1 KR 102365473B1
Authority
KR
South Korea
Prior art keywords
gas
multilayer film
magnetic layer
etching
layer
Prior art date
Application number
KR1020177001874A
Other languages
English (en)
Other versions
KR20170048321A (ko
Inventor
다모츠 모리모토
강송윤
Original Assignee
도쿄엘렉트론가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 도쿄엘렉트론가부시키가이샤 filed Critical 도쿄엘렉트론가부시키가이샤
Publication of KR20170048321A publication Critical patent/KR20170048321A/ko
Application granted granted Critical
Publication of KR102365473B1 publication Critical patent/KR102365473B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H01L27/105—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration including field-effect components
    • H01L43/08—
    • H01L43/12—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/01—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/10—Magnetoresistive devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/80—Constructional details
    • H10N50/85—Magnetic active materials

Abstract

일 실시형태에서는, 하부 전극과, 그 하부 전극 상에 마련되는 다층막이며, 제1 자성층, 제2 자성층, 및 제1 자성층과 제2 자성층의 사이에 개재하는 절연층을 포함하는 그 다층막을 포함하는 피처리체를 마스크를 통하여 에칭하는 방법이 제공된다. 이 방법은, 제1 희가스, 및 그 제1 희가스보다 큰 원자 번호를 갖는 제2 희가스를 포함하고, 또한 수소 가스를 포함하지 않는 제1 처리 가스의 플라즈마에 피처리체를 노출시키는 공정을 포함한다.

Description

피처리체를 에칭하는 방법{METHOD FOR ETCHING OBJECT TO BE PROCESSED}
본 발명의 실시형태는, 피처리체를 에칭하는 방법에 관한 것이다.
자기(磁氣) 저항 효과 소자를 이용한 메모리 소자의 일종으로서, MTJ(Magnetic Tunnel Junction) 구조를 갖는 MRAM(Magnetic Random Access Memory) 소자가 주목받고 있다.
MRAM 소자는, 천이 금속이나 자성체와 같은 난(難)에칭 재료로 구성된 다층막을 포함하고 있다. 이와 같은 MRAM 소자의 제조에서는, 예를 들면 PtMn(백금 망간)층을, Ta(탄탈)를 포함하는 마스크를 통하여 에칭하는 경우가 있다. 이 에칭에 의하여 형성되는 형상은, 높은 수직성을 갖는 것이 바람직하다. 하기 특허문헌 1에는, 수소 가스, 이산화 탄소 가스, 메탄 가스, 및 희가스를 포함하는 에칭 가스의 플라즈마를 발생시키고, 탄탈층을 마스크로 하여 백금 망간층을 드라이 에칭하는 것이 기재되어 있다. 특허문헌 1에 기재된 방법에서는, 에칭 가스에 포함되는 수소의 플라즈마에 의하여, 백금 망간층의 표면에 형성된 퇴적물을 제거하면서 에칭을 행하므로, 백금 망간층을 높은 수직성으로 가공하는 것이 가능해진다.
특허문헌 1: 일본 공개특허공보 2013-89857호
본 발명자는, 특허문헌 1에 기재된 방법과 같이, 에칭 가스에 수소 가스가 포함되어 있으면, 다층막의 전기 특성, 구체적으로는 제조된 MRAM 소자의 MR비가 열화되는 것을 발견했다. 이 전기 특성의 열화는, 에칭 가스의 여기에 의하여 발생하는 수소 이온 또는 수소 원자가 다층막의 접합면에 손상을 주는 것에 기인하는 것이라고 추측된다.
따라서, 본 기술 분야에서는, 다층막의 전기 특성의 열화를 억제하면서, 다층막의 측벽면의 수직성을 향상시킬 수 있는 에칭 방법이 요청되고 있다.
일 측면에 있어서는, 하부 전극과, 상기 하부 전극 상에 마련되는 다층막이며, 제1 자성층, 제2 자성층, 및 제1 자성층과 제2 자성층의 사이에 개재하는 절연층을 포함하는 상기 다층막을 포함하는 피처리체를 마스크를 통하여 에칭하는 방법이 제공된다. 이 방법은, 제1 희가스, 및 상기 제1 희가스보다 큰 원자 번호를 갖는 제2 희가스를 포함하고, 또한 수소 가스를 포함하지 않는 제1 처리 가스의 플라즈마에 피처리체를 노출시키는 공정을 포함한다.
일 측면에 관한 방법에서는, 제1 희가스 및 제2 희가스를 포함하고, 또한 수소 가스를 포함하지 않는 제1 처리 가스의 플라즈마에 의하여, 피처리체가 에칭된다. 이 제1 처리 가스에는, 수소 가스가 포함되어 있지 않으므로, 수소 이온에 의하여 다층막의 접합면이 손상되는 것을 방지할 수 있다. 그 결과, 다층막의 전기 특성의 열화를 억제하는 것이 가능해진다. 또, 상대적으로 작은 원자 번호를 갖는 제1 희가스의 원자는, 다층막을 구성하는 각 층이 에칭되기 쉬워지도록 개질한다. 개질된 다층막은, 제1 희가스보다 큰 원자 번호를 갖는 제2 희가스에 의하여 용이하게 에칭할 수 있다. 따라서, 일 측면에 관한 방법에서는, 에칭 후의 다층막의 측벽면의 수직성을 향상시킬 수 있다.
일 형태에 관한 방법은, 헬륨 및 네온을 포함하는 제2 처리 가스의 플라즈마에 피처리체를 노출시키는 공정이며, 제1 처리 가스의 플라즈마에 피처리체를 노출시키는 공정에 의하여, 다층막이 에칭되어 하부 전극의 표면이 노출된 후에 행해지는, 상기 공정을 더 포함해도 된다. 다층막의 에칭에서는, 다층막의 폭(CD: Critical Dimension)을 작게 하기 위하여 오버 에칭이 행해지는 경우가 있다. 오버 에칭에서는, 다층막 상의 마스크의 막두께를 유지하는 것이 바람직하다. 제2 처리 가스에 포함되는 헬륨 및 네온은, 비교적 가벼운 희가스이므로 마스크에 대한 에칭 효율이 낮다. 한편, 헬륨 및 네온의 플라즈마는, 다층막을 구성하는 자성체를 에칭하는 것이 가능하다. 즉, 헬륨 및 네온을 포함하는 플라즈마를 이용함으로써, 마스크에 대한 다층막의 에칭 선택비를 높일 수 있다. 그 결과, 마스크의 막두께를 유지하면서, 다층막의 폭을 작게 할 수 있다.
일 형태에 있어서는, 메인 에칭 가스 및 오버 에칭 가스는, 메탄 가스를 더 포함하고 있어도 된다. 이로써, 에칭 후의 다층막의 수직성을 더 향상시키는 것이 가능하다. 또, 일 형태에 있어서는, 다층막은, 하부 전극과 제1 자성층의 사이에 마련되는 고정층을 더 포함하고 있어도 된다.
일 형태에 있어서는, 제1 자성층 및 제2 자성층은, CoFeB로 구성되며, 절연층은, MgO로 구성되고, 고정층은, CoPt로 구성되어 있어도 된다.
일 형태에 있어서는, 제1 희가스는, 헬륨 또는 네온이며, 제2 희가스는, 아르곤, 크립톤, 제논 중 어느 하나여도 된다. 또, 제1 희가스는, 헬륨이며, 제2 희가스는, 크립톤이어도 된다.
본 발명의 일 측면 및 실시형태에 의하면, 다층막의 전기 특성의 열화를 억제하면서, 다층막의 측벽면의 수직성을 향상시킬 수 있다.
도 1은 피처리체를 에칭하는 방법의 일 실시형태를 나타내는 흐름도이다.
도 2는 플라즈마 처리 장치의 일례를 나타내는 도이다.
도 3은 방법(MT)이 적용되는 피처리체의 일례를 나타내는 도이다.
도 4는 방법(MT)의 공정 ST2가 실시된 후의 피처리체의 일례를 나타내는 도이다.
도 5는 형상의 파라미터를 나타내는 도이다.
도 6은 에칭 시간에 대한 마스크의 막두께, 및 다층막의 폭의 변화를 나타내는 그래프이다.
이하, 도면을 참조하여 다양한 실시형태에 대하여 상세하게 설명한다. 또한, 각 도면에 있어서 동일 또는 상당하는 부분에 대해서는 동일한 부호를 붙이는 것으로 하여, 동일 또는 상당하는 부분에 대한 중복된 설명은 생략한다.
도 1은, 피처리체를 에칭하는 방법의 일 실시형태를 나타내는 흐름도이다. 일 실시형태의 피처리체를 에칭하는 방법에 있어서는, 하부 전극과, 제1 자성층, 제2 자성층, 및 제1 자성층과 제2 자성층의 사이에 개재하는 절연층을 포함하는 다층막을 포함하는 피처리체가 마스크를 통하여 에칭된다. 도 1에 나타내는 방법(MT)은, 공정 ST1 및 공정 ST2를 포함한다. 방법(MT)은, 플라즈마 처리 장치를 이용하여 행해진다. 이하에서는, 방법(MT)의 실시에 이용하는 것이 가능한 플라즈마 처리 장치에 대하여 설명한다.
도 2는, 플라즈마 처리 장치의 일례를 나타내는 도이다. 도 2에 나타내는 플라즈마 처리 장치(10)는, 용량 결합형 플라즈마 처리 장치이다. 또한, 방법(MT)의 실시에는, 유도 결합형 플라즈마 처리 장치, 마이크로파와 같은 표면파를 이용하는 플라즈마 처리 장치와 같이, 임의의 플라즈마 처리 장치를 이용할 수 있다.
도 2에 나타내는 바와 같이, 플라즈마 처리 장치(10)는, 처리 용기(12)를 구비하고 있다. 처리 용기(12)는, 대략 원통 형상을 갖고 있으며, 그 내부 공간으로서 처리 공간(S)을 구획 형성하고 있다. 플라즈마 처리 장치(10)는, 처리 용기(12) 내에, 대략 원판 형상의 베이스(14)를 구비하고 있다. 베이스(14)는, 처리 공간(S)의 하방에 마련되어 있다. 베이스(14)는, 예를 들면 알루미늄제이며, 하부 전극을 구성하고 있다. 베이스(14)는, 프로세스에 있어서 후술하는 정전 척(50)의 열을 흡열하여, 정전 척(50)을 냉각하는 기능을 갖는다.
베이스(14)의 내부에는, 냉매 유로(15)가 형성되어 있으며, 냉매 유로(15)에는, 냉매 입구 배관, 냉매 출구 배관이 접속되어 있다. 플라즈마 처리 장치(10)에서는, 냉매 유로(15)에 적절한 냉매, 예를 들면 냉각수 등이 순환된다. 이로써, 베이스(14) 및 정전 척(50)이 소정의 온도로 제어되게 되어 있다.
또, 플라즈마 처리 장치(10)는, 통 형상 유지부(16) 및 통 형상 지지부(17)를 더 구비하고 있다. 통 형상 유지부(16)는, 베이스(14)의 측면 및 바닥면의 가장자리부에 접하여, 베이스(14)를 유지하고 있다. 통 형상 지지부(17)는, 처리 용기(12)의 바닥부로부터 수직 방향으로 연장되어 있고, 통 형상 유지부(16)를 통하여 베이스(14)를 지지하고 있다. 플라즈마 처리 장치(10)는, 이 통 형상 유지부(16)의 상면에 재치되는 포커스 링(18)을 더 구비하고 있다. 포커스 링(18)은, 예를 들면 실리콘 또는 석영으로 구성될 수 있다.
일 실시형태에 있어서는, 처리 용기(12)의 측벽과 통 형상 지지부(17)의 사이에는, 배기로(20)가 형성되어 있다. 배기로(20)의 입구 또는 그 도중에는, 배플판(22)이 장착되어 있다. 또, 배기로(20)의 바닥부에는, 배기구(24)가 마련되어 있다. 배기구(24)는, 처리 용기(12)의 바닥부에 끼워 넣어진 배기관(28)에 의하여 구획 형성되어 있다. 이 배기관(28)에는, 배기 장치(26)가 접속되어 있다. 배기 장치(26)는, 진공 펌프를 갖고 있으며, 처리 용기(12) 내의 처리 공간(S)을 소정의 진공도까지 감압할 수 있다. 처리 용기(12)의 측벽에는, 피처리체(W)의 반입출구를 개폐하는 게이트 밸브(30)가 장착되어 있다.
베이스(14)에는, 이온 인입용 고주파 전원(32)이 정합기(34)를 통하여 전기적으로 접속되어 있다. 고주파 전원(32)은, 이온 인입에 적합한 주파수, 예를 들면 400KHz의 고주파 바이어스 전력을 하부 전극, 즉, 베이스(14)에 인가한다.
플라즈마 처리 장치(10)는, 샤워 헤드(38)를 더 구비하고 있다. 샤워 헤드(38)는, 처리 공간(S)의 상방에 마련되어 있다. 샤워 헤드(38)는, 전극판(40) 및 전극 지지체(42)를 포함하고 있다.
전극판(40)은, 대략 원판 형상을 갖는 도전성의 판이며, 상부 전극을 구성하고 있다. 전극판(40)에는, 플라즈마 생성용 고주파 전원(35)이 정합기(36)를 통하여 전기적으로 접속되어 있다. 고주파 전원(35)은, 플라즈마 생성용 주파수, 예를 들면 60MHz의 고주파 전력을 전극판(40)에 공급한다. 고주파 전원(35)에 의하여 전극판(40)에 고주파 전력이 부여되면, 베이스(14)와 전극판(40)의 사이의 공간, 즉, 처리 공간(S)에는 고주파 전계가 형성된다.
전극판(40)에는, 복수의 가스 통기 구멍(40h)이 형성되어 있다. 전극판(40)은, 전극 지지체(42)에 의하여 착탈 가능하게 지지되어 있다. 전극 지지체(42)의 내부에는, 버퍼실(42a)이 마련되어 있다. 플라즈마 처리 장치(10)는, 가스 공급부(44)를 더 구비하고 있으며, 버퍼실(42a)의 가스 도입구(25)에는 가스 공급 도관(46)을 통하여 가스 공급부(44)가 접속되어 있다. 가스 공급부(44)는, 처리 공간(S)에 처리 가스를 공급한다. 가스 공급부(44)는, 복수 종의 가스를 공급할 수 있다. 일 실시형태에 있어서는, 가스 공급부(44)는, 제1 처리 가스, 제2 처리 가스, 및 메탄 가스를 공급할 수 있다. 제1 처리 가스는, 제1 희가스 및 제2 희가스를 포함하고, 또한 수소 가스를 포함하지 않는 가스이다. 제2 처리 가스는, 헬륨 및 네온을 포함하는 가스이다. 일 실시형태에서는, 제1 처리 가스 및 제2 처리 가스는, 메탄을 더 포함하고 있어도 된다.
전극 지지체(42)에는, 복수의 가스 통기 구멍(40h)에 각각 연속하는 복수의 구멍이 형성되어 있으며, 당해 복수의 구멍은 버퍼실(42a)에 연통되어 있다. 따라서, 가스 공급부(44)로부터 공급되는 가스는, 버퍼실(42a), 가스 통기 구멍(40h)을 경유하여, 처리 공간(S)에 공급된다.
또, 플라즈마 처리 장치(10)의 처리 용기(12)의 천장부에는, 환상(環狀) 또는 동심(同心) 형상으로 연장되어 있는 자장 형성 기구(48)가 마련되어 있다. 이 자장 형성 기구(48)는, 처리 공간(S)에 있어서의 고주파 방전의 개시(플라즈마 착화)를 용이하게 하고 방전을 안정적으로 유지하도록 기능한다.
또, 베이스(14)의 상면의 위에는, 정전 척(50)이 마련되어 있다. 이 정전 척(50)은, 전극(52)과 한 쌍의 절연막(54a 및 54b)을 포함하고 있다. 절연막(54a 및 54b)은, 세라믹 등의 절연체에 의하여 형성되는 막이다. 전극(52)은, 도전막이며, 절연막(54a)과 절연막(54b)의 사이에 마련되어 있다. 이 전극(52)에는, 스위치(SW)를 통하여 직류 전원(56)이 접속되어 있다. 직류 전원(56)으로부터 전극(52)에 직류 전압이 부여되면, 쿨롱력(Coulomb's Force)이 발생하고, 당해 쿨롱력에 의하여 피처리체(W)가 정전 척(50) 상에 흡착 유지된다. 또, 정전 척(50)의 내부에는, 가열 소자인 히터가 매립되어, 피처리체(W)를 소정 온도로 가열할 수 있게 되어 있다. 히터는, 배선을 통하여 히터 전원에 접속된다.
플라즈마 처리 장치(10)는, 가스 공급 라인(58 및 60)과 전열 가스 공급부(62 및 64)를 더 구비하고 있다. 전열 가스 공급부(62)는, 가스 공급 라인(58)에 접속되어 있다. 이 가스 공급 라인(58)은, 정전 척(50)의 상면까지 연장되고, 당해 상면의 중앙 부분에 있어서 환상으로 연장되어 있다. 전열 가스 공급부(62)는, 예를 들면 He 가스와 같은 전열 가스를, 정전 척(50)의 상면과 피처리체(W)의 사이에 공급한다. 또, 전열 가스 공급부(64)는 가스 공급 라인(60)에 접속되어 있다. 가스 공급 라인(60)은, 정전 척(50)의 상면까지 연장되고, 당해 상면에 있어서 가스 공급 라인(58)을 둘러싸도록 환상으로 연장되어 있다. 전열 가스 공급부(64)는, 예를 들면 He 가스와 같은 전열 가스를, 정전 척(50)의 상면과 피처리체(W)의 사이에 공급한다.
또, 플라즈마 처리 장치(10)는, 제어부(66)를 더 구비하고 있다. 이 제어부(66)는, 배기 장치(26), 스위치(SW), 고주파 전원(32), 정합기(34), 고주파 전원(35), 정합기(36), 가스 공급부(44)와 전열 가스 공급부(62 및 64)에 접속되어 있다. 제어부(66)는, 배기 장치(26), 스위치(SW), 고주파 전원(32), 정합기(34), 고주파 전원(35), 정합기(36), 가스 공급부(44)와 전열 가스 공급부(62 및 64)의 각각에 제어 신호를 송출한다. 제어부(66)로부터의 제어 신호에 의하여, 배기 장치(26)에 의한 배기, 스위치(SW)의 개폐, 고주파 전원(32)으로부터의 고주파 바이어스 전력의 공급, 정합기(34)의 임피던스 조정, 고주파 전원(35)으로부터의 고주파 전력의 공급, 정합기(36)의 임피던스 조정, 가스 공급부(44)에 의한 처리 가스의 공급, 전열 가스 공급부(62 및 64) 각각에 의한 전열 가스의 공급이 제어된다.
이 플라즈마 처리 장치(10)는, 가스 공급부(44)로부터 처리 공간(S)에 제1 처리 가스, 제2 처리 가스를 선택적으로 공급할 수 있다. 또, 제1 처리 가스 및 제2 처리 가스와 같은 처리 가스가 처리 공간(S)에 공급된 상태에서, 전극판(40)과 베이스(14)의 사이, 즉, 처리 공간(S)에 있어서 고주파 전계(電界)가 형성되면, 처리 공간(S)에 있어서 플라즈마가 발생한다. 이 처리 가스에 포함되는 원소의 활성종에 의하여, 피처리체(W)의 피에칭층의 에칭이 행해진다.
다시, 방법(MT)에 대하여 설명한다. 먼저, 방법(MT)이 적용되는 피처리체에 대하여 설명한다. 도 3은, 방법(MT)이 적용되는 피처리체의 일례를 나타내는 도이다. 도 3에 나타내는 피처리체(W)는, MTJ 구조를 갖는 MRAM 소자의 제조의 도중에 얻어지는 생산물이다.
도 3에 나타내는 피처리체(W)는, 하부 전극(102), 다층막(ML), 상부 전극(112), 상층(114)을 갖고 있다. 하부 전극(102)은, 도전성 재료로 구성되는 전극이며, 그 상부에 각 층을 적층하기 위한 하지층으로서도 기능한다. 하부 전극(102)은, 예를 들면 탄탈(Ta)막, 루테늄(Ru)막, 탄탈막이 순서대로 적층된 적층 구조를 가질 수 있다.
다층막(ML)은, 하부 전극(102) 상에 마련되어 있으며, 고정층(104), 제1 자성층(106), 절연층(108), 제2 자성층(110)을 포함하고 있다. 이 다층막(ML)은, 한 쌍의 강자성체의 사이에 절연체가 마련된 MTJ 구조를 포함하고 있다. 고정층(104)은, 하부 전극(102)과 제1 자성층(106)의 사이에 마련되어 있으며, 코발트 백금(CoPt), 백금 망간(PtMn)과 같은 반강자성체 재료로 구성되어 있다. 이 고정층(104)은, 반강자성체에 의한 핀 고정 효과에 의하여 제1 자성층(106)의 자화(磁化)의 방향을 고정하는 핀 고정층으로서 기능한다.
제1 자성층(106)은, 고정층(104) 상에 마련되어 있으며, 강자성체 재료로 구성되어 있다. 제1 자성층(106)은, 고정층(104)에 의한 핀 고정 효과에 의하여, 자화의 방향이 외부 자계의 영향을 받지 않고 일정하게 유지된다. 제1 자성층(106)은, 예를 들면 CoFeB로 구성되어 있다.
절연층(108)은, 제1 자성층(106)과 제2 자성층(110)의 사이에 마련되어 있다. 제1 자성층(106)과 제2 자성층(110)의 사이에 절연층(108)이 개재함으로써, 제1 자성층(106)과 제2 자성층(110)의 사이에는, 터널 자기 저항 효과가 발생한다. 즉, 제1 자성층(106)과 제2 자성층(110)의 사이에는, 제1 자성층(106)의 자화 방향과 제2 자성층(110)의 자화 방향의 상대 관계(평행 또는 반(反)평행)에 따른 전기 저항이 발생한다. 절연층(108)은, 예를 들면 MgO로 구성되어 있다.
제2 자성층(110)은, 절연층(108) 상에 마련되어 있으며, 강자성체 재료로 구성되어 있다. 제2 자성층(110)은, 외부 자장에 자화의 방향이 추종하는, 이른바 프리층(free layer)으로서 기능한다. 제2 자성층(110)은, 예를 들면 CoFeB로 구성된다.
상부 전극(112)은, 도전성 재료로 구성되는 전극이며, 제2 자성층(110) 상에 마련되어 있다. 상부 전극(112)은, 예를 들면 탄탈막, 루테늄막이 순서대로 적층된 적층 구조를 가질 수 있다. 상층(114)은, 상부 전극(112) 상에 마련된다. 상층(114)은, 예를 들면 탄탈로 구성되어 있다. 방법(MT)의 일 적용예에 있어서는, 상부 전극(112) 및 상층(114)으로 이루어지는 적층 구조가 마스크(MK)가 되어, 다층막(ML)이 에칭된다.
도 1로 되돌아가, 먼저 방법(MT)에서는, 공정 ST1이 행해진다. 공정 ST1에서는, 제1 처리 가스의 플라즈마에 피처리체(W)가 노출된다. 이로써, 마스크(MK)를 통하여 다층막(ML)이 에칭된다. 제1 처리 가스는, 제1 희가스, 및 제2 희가스를 포함하고, 또한 수소 가스를 포함하지 않는 가스이다. 제1 처리 가스에 포함되는 제2 희가스는, 제1 희가스의 원자 번호보다 큰 원자 번호를 갖는 희가스이다. 예를 들면, 제1 희가스가 헬륨(He)인 경우에는, 네온(Ne), 아르곤(Ar), 크립톤(Kr), 제논(Xe) 중 어느 하나를 제2 희가스로서 이용할 수 있다. 또, 제1 희가스가 네온인 경우에는, 아르곤, 크립톤, 제논 중 어느 하나를 제2 희가스로서 이용할 수 있다. 또한, 일 실시형태에서는, 제1 희가스를 헬륨 또는 네온으로 하고, 제2 희가스를 아르곤, 크립톤, 제논 중 어느 하나로 해도 된다. 특히, 제1 희가스를 헬륨으로 하고, 제2 희가스를 크립톤으로 해도 된다. 또, 일 실시형태에서는, 제1 처리 가스는 메탄 가스를 더 포함할 수 있다.
이 공정 ST1에서는, 제1 처리 가스에 포함되는 제1 희가스의 활성종이 다층막(ML)을 에칭되기 쉬워지도록 개질한다. 이 개질의 메커니즘은 반드시 명확한 것은 아니지만, 제1 희가스의 활성종이 다층막(ML)의 분자 결합의 일부를 절단함으로써, 다층막(ML)을 에칭이 되기 쉬운 상태로 변질시키고 있다고 추인된다. 또, 공정 ST1에서는, 제1 처리 가스에 포함되는 제2 희가스의 활성종에 의하여, 개질된 다층막(ML)이 제거된다. 제2 희가스는, 비교적 무거운 희가스의 원자이므로 높은 스퍼터 효율, 즉, 에칭 효율로 개질된 다층막(ML)을 제거할 수 있다. 공정 ST1은, 하부 전극(102)의 표면이 노출될 때까지 행해진다. 방법(MT)의 공정 ST에 의하면, 높은 에칭 효율로 다층막(ML)을 제거할 수 있으므로, 에칭 처리 후의 다층막(ML)의 수직성을 높이는 것이 가능해진다. 공정 ST1에 의하여 다층막(ML)이 에칭된 후의 피처리체(W)의 일례를 도 4에 나타낸다.
공정 ST2에 의하여 하부 전극(102)의 표면이 노출되면, 이어서 공정 ST2가 행해진다. 공정 ST2에서는, 제2 처리 가스의 플라즈마에 피처리체(W)가 노출된다. 제2 처리 가스는, 헬륨 및 네온을 포함하는 가스이다. 헬륨 및 네온은, 원자 번호가 작고, 가벼운 희가스이므로, 마스크(MK)에 대한 스퍼터 효율, 즉 에칭 효율이 낮다. 특히, 상층(114)이 탄탈로 구성되어 있는 경우에는, 상층(114)의 에칭 효율은 매우 낮다. 한편, 헬륨 및 네온의 활성종은, 천이 금속이나 자성체를 제거하는 것이 가능하다. 따라서, 공정 ST2에서는, 마스크(MK)의 막두께를 유지하면서, 다층막(ML) 중 마스크(MK)의 하방에 위치하고 있지 않는 부분을 제거할 수 있다. 이로써, 다층막(ML)의 폭을 작게 할 수 있다. 또, 공정 ST2에 의하면, 다층막(ML)의 측벽면의 하부를 제거함으로써 다층막(ML)의 측벽면의 수직성을 향상시킬 수 있다.
이하, 방법(MT)의 유효성에 대하여, 실험예 및 비교 실험예에 근거하여 설명하지만, 본 발명은 이하의 실험예에 한정되는 것은 아니다. 또한, 이하에 나타내는 실험 결과는, 도 3에 나타낸 피처리체(W)에 대하여 플라즈마 처리 장치(10)를 이용한 에칭을 행함으로써 취득된 것이다. 이하에서는, 하부 전극(102)으로서, 탄탈막, 루테늄막, 탄탈막이 순서대로 적층된 다층막을 이용했다. 또, 고정층(104)으로서는, CoPt막을 이용했다. 제1 자성층(106) 및 제2 자성층(110)으로서는, CoFeB막을 이용했다. 상부 전극(112)으로서는, 탄탈막 및 루테늄막이 순서대로 적층된 다층막을 이용했다. 상층(114)으로서는, 탄탈막을 이용했다.
[에칭의 수직성의 평가]
먼저, 방법(MT)의 공정 ST1의 유효성에 대하여 평가했다. 실험예 1에서는, 제1 처리 가스의 플라즈마를 이용하여 마스크(MK)를 통하여 다층막(ML)을 에칭했다. 비교 실험예 1에서는, 질소(N2) 가스 및 네온 가스의 플라즈마를 이용하고 마스크(MK)를 통하여 다층막(ML)을 에칭했다. 그리고, 실험예 1 및 비교 실험예 1에서 에칭된 다층막(ML)의 측벽면의 수직성을 평가했다. 실험예 1 및 비교 실험예 1의 처리 조건은 이하와 같이 했다.
(실험예 1의 처리 조건)
·처리 용기(12) 내 압력: 10mTorr(1.333Pa)
·플라즈마 생성용 고주파 전력: 200W
·고주파 바이어스 전력: 800W
·크립톤 가스의 유량: 85sccm
·메탄 가스의 유량: 15sccm
·헬륨 가스의 유량: 100sccm
·피처리체 온도: 10℃
(비교 실험예 1의 처리 조건)
·처리 용기(12) 내 압력: 10mTorr(1.333Pa)
·플라즈마 생성용 고주파 전력: 200W
·고주파 바이어스 전력: 800W
·질소 가스의 유량: 50sccm
·네온 가스의 유량: 150sccm
·피처리체 온도: 10℃
실험예 1 및 비교 실험예 1에서 에칭된 다층막(ML)의 측벽면의 각도(θ)를 측정했다. 이 각도(θ)는, 도 5에 나타내는 바와 같이, 에칭 후의 다층막(ML)의 측벽면이 하부 전극(102)의 표면에 대하여 이루는 각도(θ)이다. 그 측정 결과를 이하에 나타낸다.
·실험예 1에서 얻어진 다층막(ML)의 각도(θ): 83.34°
·비교 실험예 1에서 얻어진 다층막(ML)의 각도: 29.84°
상기 측정 결과로부터, 희가스인 헬륨 가스와, 헬륨 가스보다 원자 번호가 큰 크립톤 가스를 포함하는 제1 처리 가스를 이용함으로써, 제1 처리 가스를 이용하지 않는 비교 실험예 1보다 에칭 후의 다층막(ML)의 측벽면의 수직성을 큰 폭으로 향상시킬 수 있는 것이 확인되었다.
[마스크의 막두께, 및 다층막의 폭의 평가]
다음으로, 방법(MT)의 공정 ST2의 유효성에 대하여 평가했다. 실험예 2에서는, 도 4에 나타내는 바와 같이, 공정 ST1에 의하여 다층막(ML)이 하부 전극(102)의 표면까지 에칭된 피처리체(W)에 대하여 제2 가스의 플라즈마를 이용하여 오버 에칭을 행했다. 그리고, 에칭 시간에 대한 상층(114)의 막두께(MH), 및 다층막(ML)의 폭(CD)의 변화를 평가했다. 또한, 도 5에 나타내는 바와 같이, 막두께(MH)는 오버 에칭을 행한 후에 남은 상층(114)의 두께이며, 폭(CD)은 오버 에칭을 행한 후의 다층막(ML)의 바닥부의 폭이다. 실험예 2가 실시되기 전의 상층(114)의 막두께(MH)는 61nm이며, 다층막(ML)의 폭(CD)은 76nm였다. 또, 실험예 2의 처리 조건은 이하와 같이 했다.
(실험예 2)
·처리 용기(12) 내 압력: 10mTorr(1.333Pa)
·플라즈마 생성용 고주파 전력: 200W
·고주파 바이어스 전력: 800W
·메탄 가스의 유량: 15sccm
·일산화 탄소(CO) 가스의 유량: 43sccm
·네온 가스의 유량: 85sccm
·헬륨 가스의 유량: 57sccm
·피처리체 온도: 10℃
도 6을 참조한다. 도 6은, 에칭 시간에 대한 상층(114)의 막두께(MH), 및 다층막(ML)의 폭(CD)의 변화를 나타내는 그래프이다. 구체적으로, 도 6에서는, 에칭 시간이 30초, 60초, 90초의 시점에 있어서의 막두께(MH) 및 폭(CD)을 측정하여 플롯하고 있다.
도 6에 나타내는 결과로부터, 에칭 시간이 길어짐에 따라, 다층막(ML)의 폭(CD)은 작아지는 것이 확인되었다. 한편, 상층(114)의 막두께(MH)는, 에칭 시간이 길어져도, 두께가 유지되는 경향이 있는 것이 확인되었다. 예를 들면, 에칭 시간이 90초인 경우에는, 폭(CD)이 10nm 작아지는 데 대하여, 막두께(MH)의 감소는 3nm 정도였다. 이 결과로부터, 헬륨 및 네온을 포함하는 제2 가스를 이용하여 피처리체(W)를 에칭함으로써, 마스크(MK)의 막두께의 감소를 억제하면서, 다층막(ML)의 폭(CD)을 작게 할 수 있는 것이 확인되었다.
이상, 다양한 실시형태에 대하여 설명했지만, 상술한 실시형태에 한정되는 일 없이 다양한 변형 양태를 구성 가능하다. 예를 들면, 다층막(ML)의 폭(CD)을 작게 하는 것을 필요로 하지 않는 경우에는, 공정 ST2를 행하지 않아도 된다. 또, 방법(MT)이 적용되는 피처리체는, 하부 전극과, 그 하부 전극 상에 마련되는 다층막이며, 제1 자성층, 제2 자성층, 및 제1 자성층과 제2 자성층의 사이에 개재하는 절연층을 포함하는 그 다층막을 포함하고 있으면 한정되지 않고, 예를 들면 다층막(ML) 내에 고정층, 제1 자성층, 절연층, 및 제2 자성층과는 다른 박막이 포함되어 있어도 된다.
또, 제1 처리 가스는, 제1 희가스 및 제2 희가스를 포함하고, 또한 수소 가스를 포함하지 않는 한, 임의의 가스를 더 포함할 수 있다. 또한, 제2 처리 가스는, 헬륨 및 네온을 포함하는 한, 임의의 가스를 더 포함할 수 있다. 또, 상기 실시형태에서는, 방법(MT)의 공정 ST1에 있어서, 다층막(ML)을 에칭하고 있지만, 공정 ST1에 있어서 상층(114)을 마스크로 하여, 상부 전극(112) 및 다층막(ML)의 쌍방을 일괄하여 에칭해도 된다.
10…플라즈마 처리 장치
12…처리 용기
102…하부 전극
104…고정층
106…제1 자성층
108…절연층
110…제2 자성층
112…상부 전극
114…상층
MK…마스크
ML…다층막

Claims (8)

  1. 하부 전극과, 상기 하부 전극 상에 마련되는 다층막이며, 제1 자성층, 제2 자성층, 및 상기 제1 자성층과 상기 제2 자성층의 사이에 개재하는 절연층을 포함하는 상기 다층막을 포함하는 피처리체를 마스크를 통하여 에칭하는 방법으로서,
    제1 희가스, 및 상기 제1 희가스보다 큰 원자 번호를 갖는 제2 희가스를 포함하고, 또한 수소 가스를 포함하지 않는 제1 처리 가스의 플라즈마에 상기 피처리체를 노출시키는 공정과,
    헬륨 및 네온을 포함하는 제2 처리 가스의 플라즈마에 상기 피처리체를 노출시키는 공정이며, 상기 제1 처리 가스의 플라즈마에 상기 피처리체를 노출시키는 공정에 의하여, 상기 다층막이 에칭되어 상기 하부 전극의 표면이 노출된 후에 행해지는, 상기 공정을 포함하는, 방법.
  2. 청구항 1에 있어서,
    상기 제1 처리 가스 및 상기 제2 처리 가스는, 메탄 가스를 더 포함하는, 방법.
  3. 청구항 1 또는 청구항 2에 있어서,
    상기 다층막은, 상기 하부 전극과 상기 제1 자성층의 사이에 마련되는 고정층을 더 포함하는, 방법.
  4. 청구항 3에 있어서,
    상기 제1 자성층 및 상기 제2 자성층은, CoFeB로 구성되며,
    상기 절연층은, MgO로 구성되고,
    상기 고정층은, CoPt로 구성되는, 방법.
  5. 청구항 1 또는 청구항 2에 있어서,
    상기 마스크는, Ta를 포함하는, 방법.
  6. 청구항 1 또는 청구항 2에 있어서,
    상기 제1 희가스는, 헬륨 또는 네온이며,
    상기 제2 희가스는, 아르곤, 크립톤, 제논 중 어느 하나인, 방법.
  7. 청구항 1 또는 청구항 2에 있어서,
    상기 제1 희가스는, 헬륨이며,
    상기 제2 희가스는, 크립톤인, 방법.
  8. 삭제
KR1020177001874A 2014-08-26 2015-08-06 피처리체를 에칭하는 방법 KR102365473B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2014171686A JP6285322B2 (ja) 2014-08-26 2014-08-26 被処理体をエッチングする方法
JPJP-P-2014-171686 2014-08-26
PCT/JP2015/072378 WO2016031520A1 (ja) 2014-08-26 2015-08-06 被処理体をエッチングする方法

Publications (2)

Publication Number Publication Date
KR20170048321A KR20170048321A (ko) 2017-05-08
KR102365473B1 true KR102365473B1 (ko) 2022-02-21

Family

ID=55399419

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020177001874A KR102365473B1 (ko) 2014-08-26 2015-08-06 피처리체를 에칭하는 방법

Country Status (5)

Country Link
US (1) US9947864B2 (ko)
JP (1) JP6285322B2 (ko)
KR (1) KR102365473B1 (ko)
TW (1) TWI644357B (ko)
WO (1) WO2016031520A1 (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6552477B2 (ja) * 2016-12-22 2019-07-31 東京エレクトロン株式会社 エッチング方法
SG11201807339WA (en) * 2017-09-21 2020-04-29 Hitachi High Tech Corp Method for manufacturing magnetic tunnel junction element, and inductively coupled plasma processing apparatus
CN111201588A (zh) * 2017-10-27 2020-05-26 东京毅力科创株式会社 蚀刻方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040253786A1 (en) 2003-01-28 2004-12-16 Samsung Electronics Co., Ltd. Method for forming magnetic tunneling junction layer for magnetic random access memory
US20100328823A1 (en) 2009-06-25 2010-12-30 Seagate Technology Llc Magnetoresistive reader with demagnetization flux guide
JP2011014881A (ja) 2009-05-27 2011-01-20 Canon Anelva Corp 磁気素子の製造方法と装置
US20140235056A1 (en) * 2013-02-20 2014-08-21 Lam Research Corporation System, method and apparatus for ion milling in a plasma etch chamber

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6911346B2 (en) * 2002-04-03 2005-06-28 Applied Materials, Inc. Method of etching a magnetic material
JP3895281B2 (ja) * 2003-02-18 2007-03-22 Ｔｄｋ株式会社 パターン形成方法、これを用いた磁気抵抗効果素子及び磁気ヘッドの製造方法、並びに、ヘッドサスペンションアセンブリ及び磁気ディスク装置
US6841484B2 (en) * 2003-04-17 2005-01-11 Chentsau Ying Method of fabricating a magneto-resistive random access memory (MRAM) device
US7109085B2 (en) * 2005-01-11 2006-09-19 Taiwan Semiconductor Manufacturing Co., Ltd. Etching process to avoid polysilicon notching
US7569430B2 (en) * 2006-02-13 2009-08-04 Samsung Electronics Co., Ltd. Phase changeable structure and method of forming the same
US20100301008A1 (en) * 2009-05-27 2010-12-02 Canon Anelva Corporation Process and apparatus for fabricating magnetic device
US8546263B2 (en) * 2011-04-27 2013-10-01 Applied Materials, Inc. Method of patterning of magnetic tunnel junctions
KR20130005804A (ko) * 2011-07-07 2013-01-16 삼성전자주식회사 자기 터널 접합 구조체의 제조 방법
JP5740281B2 (ja) 2011-10-20 2015-06-24 東京エレクトロン株式会社 金属膜のドライエッチング方法
JP5921580B2 (ja) * 2014-01-15 2016-05-24 株式会社日立ハイテクノロジーズ プラズマ処理方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040253786A1 (en) 2003-01-28 2004-12-16 Samsung Electronics Co., Ltd. Method for forming magnetic tunneling junction layer for magnetic random access memory
JP2011014881A (ja) 2009-05-27 2011-01-20 Canon Anelva Corp 磁気素子の製造方法と装置
US20100328823A1 (en) 2009-06-25 2010-12-30 Seagate Technology Llc Magnetoresistive reader with demagnetization flux guide
US20140235056A1 (en) * 2013-02-20 2014-08-21 Lam Research Corporation System, method and apparatus for ion milling in a plasma etch chamber

Also Published As

Publication number Publication date
TWI644357B (zh) 2018-12-11
JP6285322B2 (ja) 2018-02-28
US20170200886A1 (en) 2017-07-13
US9947864B2 (en) 2018-04-17
WO2016031520A1 (ja) 2016-03-03
TW201620036A (zh) 2016-06-01
KR20170048321A (ko) 2017-05-08
JP2016046470A (ja) 2016-04-04

Similar Documents

Publication Publication Date Title
US9882124B2 (en) Etching method and substrate processing apparatus
JP6347695B2 (ja) 被エッチング層をエッチングする方法
US9601688B2 (en) Method of manufacturing magnetoresistive element and method of processing magnetoresistive film
JP5918108B2 (ja) プラズマ処理方法及びプラズマ処理装置
US9793130B2 (en) Method for processing object to be processed
US10403814B2 (en) Method of cleaning and method of plasma processing
JP2009302550A (ja) 磁気抵抗効果素子の製造装置
JP6211893B2 (ja) エッチング処理方法及び基板処理装置
TW201503257A (zh) 電漿蝕刻方法
JP6096762B2 (ja) プラズマ処理方法及びプラズマ処理装置
KR102365473B1 (ko) 피처리체를 에칭하는 방법
JP2014183184A (ja) コバルト及びパラジウムを含む膜をエッチングする方法
JPWO2010084909A1 (ja) 磁性膜加工チャンバのクリーニング方法、磁性素子の製造方法、および基板処理装置
WO2019082716A1 (ja) エッチング方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant