TW201515223A - 具有降低的輸出電容之氮化鎵裝置及其製法 - Google Patents

具有降低的輸出電容之氮化鎵裝置及其製法 Download PDF

Info

Publication number
TW201515223A
TW201515223A TW103125694A TW103125694A TW201515223A TW 201515223 A TW201515223 A TW 201515223A TW 103125694 A TW103125694 A TW 103125694A TW 103125694 A TW103125694 A TW 103125694A TW 201515223 A TW201515223 A TW 201515223A
Authority
TW
Taiwan
Prior art keywords
layer
barrier layer
isolation region
disposed
buffer
Prior art date
Application number
TW103125694A
Other languages
English (en)
Other versions
TWI555209B (zh
Inventor
Stephen L Colino
Jianjun Cao
Robert Beach
Alexander Lidow
Alana Nakata
guang-yuan Zhao
Yan-Ping Ma
Robert Strittmatter
Rooji Michael A De
chun-hua Zhou
Seshadri Kolluri
Fang-Chang Liu
Ming-Kun Chiang
Jia-Li Cao
Agus Jauhar
Original Assignee
Efficient Power Conversion Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Efficient Power Conversion Corp filed Critical Efficient Power Conversion Corp
Publication of TW201515223A publication Critical patent/TW201515223A/zh
Application granted granted Critical
Publication of TWI555209B publication Critical patent/TWI555209B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

本文提供一具有降低的輸出電容之氮化鎵電晶體及其製造方法。該氮化鎵電晶體裝置包括一基體層、配置在一基體層上之一或多個緩衝層、配置在該等緩衝層上之一障壁層、及形成於該障壁層與該緩衝層之間的一介面的一個二維電子氣體(2DEG)。此外，一閘極電極配置在該障壁層上且一電介質層配置在該閘極電極及該障壁層上。該氮化鎵電晶體包括一或多個隔離區，其形成在至少一個緩衝層與該障壁層之間的該介面之一部分中，以降低該氮化鎵裝置之輸出電容Coss。

Description

具有降低的輸出電容之氮化鎵裝置及其製法
本發明大體上係有關於電晶體，且更加特定地係有關於一具有降低的輸出電容之氮化鎵電晶體。
傳統電晶體裝置通常會遇到因傳導損失及切換損失之某些程度的電晶體功率消耗。當電晶體在較高的頻率操作時，降低切換損失變得更加重要。此外，在硬性切換電路中，每一切換循環中對輸出電容器充電或放電影響了電晶體裝置之功率消耗。
輸出電容(“Coss”)為閘極-汲極電容和源極-汲極電容之總和。圖1示意性說明傳統氮化鎵電晶體之Coss對汲極-源極電壓的曲線，如虛線所示。
圖2(a)描繪當汲極-源極電壓於0伏特時之傳統氮化鎵電晶體101的剖面圖。如同所示，該氮化鎵電晶體101包括一基體109、形成於該基體109上之緩衝層110、及一個形成於一障壁層104正下方之二維電子氣體(“2DEG”)。此外，該氮化鎵電晶體101包括一源極電極102、一閘極電極103、一汲極電極105、一場板106及一電介質薄膜107。
在操作時，當汲極-源極電壓於0伏特時，該氮化 鎵電晶體101之Coss組成部分包括該閘極103與汲極側二維電子氣體111之間的一電容器(“C1”)、該場板106與該汲極側二維電子氣體111之間的一電容器(“C2”)、及該基體109與該汲極側二維電子氣體111之間的一電容器(“C3”)。當汲極-源極電壓於0伏特時，該等電容器C1、C2及C3係處於其等之最高值。
圖2(b)描繪出當汲極-源極電壓為高電壓時之傳 統氮化鎵電晶體101的剖面圖。當汲極-源極電壓增加時，該汲極側二維電子氣體111朝著汲極接點105空乏，C1及C2接近零，且C3減少。
本發明的主要目標為降低一電晶體之輸出電容 Coss同時維持閘極寬度，其有效地降低功率消耗，因而增加含括此等電晶體之RF放大器的頻率能力。
下面所描述之實施例解決了上述問題及其他問題，藉由提供氮化鎵半導體裝置之製造方法，其將一隔離區含括在該半導體裝置中，該隔離區移除一部份的二維電子氣體，以降低該裝置之輸出電容Coss。
所揭露之氮化鎵電晶體包括一基體層、配置在基體層上之一或多個緩衝層、配置在該等緩衝層上之一障壁層、及形成於該障壁層與該緩衝層間之介面的一個二維電子氣體(2DEG)。此外，一閘極電極配置在該障壁層上且一電介質層配置在該閘極電極及該障壁層上。該氮化鎵電晶體包括一或多個隔離區，該等一或多個隔離區形成在該至 少一緩衝層與該障壁層間之該介面的一部分中，用以移除該二維電子氣體以降低該氮化鎵電晶體之輸出電容Coss。
此外，如本文所述之用以製造氮化鎵電晶體裝置之方法包括下列步驟：在一基體層上形成至少一個緩衝層；在該至少一緩衝層上形成一障壁層，並帶有一個配置在該障壁層與該緩衝層間之介面的二維電子氣體(2DEG)；在該障壁層上形成一閘極電極；以及在該至少一個緩衝層與該障壁層間之介面的一部分中形成一第一隔離區，以從形成該隔離區之該介面的該一部分移除該二維電子氣體。
101‧‧‧氮化鎵電晶體
102‧‧‧源極電極
103、203‧‧‧閘極電極
104、204‧‧‧障壁層
105、205‧‧‧汲極電極、汲極接點
106、206‧‧‧場板
107‧‧‧電介質薄膜
109‧‧‧基體
110、210‧‧‧緩衝層
111‧‧‧汲極側二維電子氣體
201‧‧‧氮化鎵裝置、氮化鎵電晶體
202‧‧‧源極電極、源極接點
207‧‧‧電介質層、電介質薄膜
209‧‧‧基體、基體層
211‧‧‧(汲極側)二維電子氣體
212‧‧‧閘極層
301‧‧‧(第一)隔離區
302‧‧‧(第二)隔離區
303‧‧‧(第三)隔離區
本發明之特徵、目標及優點，在將下列所提出之詳細說明拿來與圖式結合時，將變得更加顯而易見，圖中相同參考字元於全文中係做對應標示，且其中：圖1示意地以一虛線繪示一傳統氮化鎵電晶體之Coss對汲極-源極電壓的曲線。
圖2(a)繪示在汲極-源極電壓於0伏特時之一傳統氮化鎵電晶體之一剖面圖。
圖2(b)繪示在汲極-源極電壓於高電壓時之一傳統氮化鎵電晶體之一剖面圖。
圖3(a)繪示根據本發明之一示例性實施例之一具有降低之Coss的氮化鎵電晶體之一示意俯視圖。
圖3(b)繪示根據本發明之一示例性實施例之圖3(a)之氮化鎵電晶體的一剖面圖A-A。
圖3(c)繪示根據本發明之一示例性實施例之圖 3(a)之氮化鎵電晶體的一剖面圖B-B。
圖4(a)~4(e)描繪具有降低之Coss之本發明之一氮化鎵電晶體的製造過程。
圖5示意地繪示一傳統氮化鎵電晶體與根據本發明之一示例性實施例的一氮化鎵電晶體相比的Coss對汲極-源極電壓曲線。
圖式不一定按比例繪製，且在所有圖式中相似結構或功能之元件通常由類似參考數字表示以供闡釋目的。圖式僅是為了便於本文所述各種實施例之描述；圖式並未描述本文所揭露之教示內容的每個方面，且並非限制申請專利範圍之範圍。
在以下詳細說明中，參照了某些實施例。此詳細說明僅是為了教示一熟習此藝者進一步的細節以供實施本發明之優選方面，而非旨在限制申請專利範圍之範圍。因此，以下詳細說明中所揭露之特徵組合並非必要以最廣泛之意義來實施教示內容，反而僅是教示來描述本發明之特別具代表性的實例。應當理解的是可使用其他實施例，且可做出各種結構、邏輯及電氣改變。
圖3(a)~3(c)繪示根據本發明之一第一示例性實施例之一具有降低之Coss的氮化鎵裝置201。如圖3(b)中所示，氮化鎵電晶體201形成於一基體209上，該基體209可為例如矽(Si)、碳化矽(SiC)或藍寶石。一或多個緩衝層210形成於該基體209上，且可包括氮化鎵(GaN)、氮化鋁(AlN) 及氮化鋁鎵(AlGaN)。在該示例性實施例中，該等緩衝層之一者(即最靠近一障壁層204之緩衝層)為一通道層，其較佳是由氮化鎵(GaN)組成。應理解到該通道層可視為該等緩衝層之一者或在該等緩衝層與該障壁層之間的一個別層。該障壁層204形成於該等緩衝層210上面，而二維電子氣體(“2DEG”)211形成在該等緩衝層210與該障壁層204之間的介面。例如，若該等緩衝層210包括由氮化鎵所形成的一通道層，則二維電子氣體區域形成在氮化鎵層與該障壁層210之間的介面。一電介質層207沉積在該障壁層204上。
圖3(a)及3(b)繪示了進一步包括一源極電極202、一閘極電極203、一汲極電極205及一場板206之該氮化鎵裝置201。為了降低電容器C2之Coss，其係參照圖2(a)討論過，一第一隔離區301形成於該場板206下方。雖然未顯示於圖3(a)，在此實施例之一個改善型態中，該隔離區301可完全延伸至該閘極電極203以使閘極至場板區空乏，並降低包含在Coss中之電容Cgd。
如圖3(a)所進一步顯示者，根據本發明之另一示例性實施例，一第二隔離區302可形成於該場板206之外朝向汲極接點205，以降低電容器C3之Coss。此外，類似於隔離區302，一第三隔離區303係形成，但同樣延伸通過該汲極接點205，而有部分的汲極接點205被移除。隔離區303亦降低上述電容器C3之Coss。
應當理解的是各個隔離區301、302及303係形成於該氮化鎵裝置201之緩衝層210中，且在該等隔離區所形 成之處，該二維電子氣體被移除。特別是，圖3(b)繪示圖3(a)之剖面圖A-A，該剖面圖A-A顯示出移除該二維電子氣體之第一隔離區301。如上所指出，此隔離區301降低電容器C2之Coss，其在上面係參照圖2(a)討論過。同樣地，圖3(c)繪示圖3(a)之剖面圖B-B，該剖面圖B-B顯示該第三隔離區303，其中該二維電子氣體被移除，且該汲極接點205之一部分係移除。應注意的是，示於圖3(b)及3(c)中之該氮化鎵裝置201的層與圖3(a)中所顯示之層完全相同，並賦予完全相同的參考符號，而其詳細說明在此將不再重複。
有鑑於圖3(a)~3(c)，可以預期的是，本文提供具有降低的輸出電容之氮化鎵電晶體裝置之至少五個個別的實施例。第一實施例包括形成在場板206下面之隔離區301，例如像圖3(a)及3(b)中所顯示。第二實施例係要於該場板外面並朝著該汲極接點205形成隔離區，例如像圖3(a)中所示之隔離區302。如上所指出，隔離區302降低電容C3。第三實施例係要形成如圖3(a)及3(c)中所顯示之隔離區303，該等隔離區303移除該汲極接點205的一小部分並於該汲極接點205之外延伸。形成隔離區303亦降低電容C3。應當理解的是，第四實施例將包括一個含括二或多個隔離區301、302及303之氮化鎵裝置201。最後，本發明之第五實施例係要包括於該場板206下方之一隔離區及一電壓獨立電容器，使得Coss在一更寬範圍之汲極電壓內更加平穩。
應注意到形成隔離區301、302及303導致一增加的Rds(on)。因此，在示例性實例的一個改善中，該等隔離區 之區域係最佳化，以最小化功率消耗。在此實例中，Rds(on)及Eoss之產品可使用作為在此最佳化中之品質因數。對於隔離區域之最佳百分比區域取決於裝置之電壓額定及裝置之材料與布局參數。
圖4(a)~4(e)繪示根據本發明之一示例性實施例之具有降低之輸出電容Coss之氮化鎵電晶體的示例性製程。如圖4(a)中所顯示，一基體層209被建立。如上所述，基體層209可由矽(Si)、碳化矽(SiC)、藍寶石等等形成。其次，緩衝層210沉積於基體209上方。該等緩衝層210可包括氮化鎵(GaN)、氮化鋁(AlN)及氮化鋁鎵(AlGaN)。其次，一障壁層204可形成於該等緩衝層210上方。如上所述，二維電子氣體(“2DEG”)形成在緩衝層210與障壁層204之間的介面。最後，一閘極層212可形成於該障壁層204上方。應理解到層體形成步驟可使用任何慣用沉積技術來進行，諸如原子層沉積或電漿加強化學氣相沉積等等。
其次，如圖4(b)中所顯示，一圖案放置在該閘極層212上並蝕刻來形成閘極電極203。一旦形成該閘極電極203，一或多個隔離區301、302或303可如圖4(c)所顯示而形成在氮化鎵裝置201中。雖然圖4(c)僅示出隔離區301之形成以供示例性目的，應理解到三種隔離區301、302或303之一或多個可在此步驟期間形成。此外，在此示例性實施例中，隔離區301、302及/或303係藉由離子植入或蝕刻而形成。
如圖4(d)中所顯示，一旦該等隔離區301、302及/或303形成，一電介質薄膜207沉積在障壁層204及閘極電 極203上方。圖4(d)進一步示出藉由圖案化及蝕刻而形成對於源極202及汲極205接點之開口。最後，如圖4(e)中所顯示，對於源極202及汲極205接點的歐姆接觸金屬係沉積、圖案化並蝕刻。此外，場板206生長來供氮化鎵裝置201使用，其接著以快速熱退火(RTA)處理。
圖5示意地繪示一傳統氮化鎵電晶體與根據本發明之一示例性實施例之一氮化鎵電晶體相比的Coss對汲極-源極電壓曲線。如以上圖1所述，傳統氮化鎵電晶體之Coss對汲極-源極電壓曲線係繪示成一虛線。本發明之氮化鎵電晶體201所要達成的目標係要將該曲線向下並向左移動，也就是從虛線移動到實線，即降低Coss。如此，本發明之氮化鎵電晶體的Coss對汲極-源極電壓曲線係繪示為實線。
上述說明書及圖式僅視為闡示具體實施例，其達成本文所述之特徵及優點。可對特定程序情況做出修改及替代。例如，除了氮化鎵技術之外，本發明也可藉由在LDD中空乏或不產生類似的圖案而應用至LDMOS。據此，本發明之實施例不視為被前述說明書及圖式所限制。
202‧‧‧源極電極、源極接點
203‧‧‧閘極電極
204‧‧‧障壁層
205‧‧‧汲極電極、汲極接點
206‧‧‧場板
207‧‧‧電介質層、電介質薄膜
209‧‧‧基體、基體層
210‧‧‧緩衝層
301‧‧‧(第一)隔離區

Claims (15)

  1. 一種電晶體裝置，其包含：配置在一基體層上之至少一個緩衝層；配置在該至少一個緩衝層上之一障壁層，而有一二維電子氣體(2DEG)配置於該障壁層與該緩衝層間之一介面；配置在該障壁層上之一閘極電極；配置在該閘極電極及該障壁層上之一電介質層；形成在該至少一個緩衝層與該障壁層間之該介面的一部分中之一隔離區，其使得該二維電子氣體從該隔離區所形成之該介面的該部分移除。
  2. 如請求項1之電晶體裝置，其進一步包含配置在該電介質層上之一場板，其中該隔離區之至少一部分形成在該場板下方。
  3. 如請求項1之電晶體裝置，其進一步包含配置在該障壁層上方之源極和汲極接點，其中該隔離區之至少一部分形成在該汲極接點下方。
  4. 如請求項3之電晶體裝置，其中該隔離區之至少一部分延伸通過該汲極接點之一部分。
  5. 一種電晶體裝置，其包含：配置在一基體層上之至少一個緩衝層；配置在該至少一個緩衝層上之一障壁層，而有一二維電子氣體(2DEG)配置於該障壁層與該緩衝層間之一 介面；配置在該障壁層上之閘極電極；配置在該閘極電極及該障壁層上之一電介質層；一第一隔離區及一第二隔離區，其各形成在該至少一個緩衝層與該障壁層間之該介面的個別第一及第二部分，使得該二維電子氣體從該隔離區所形成之該介面的該等第一及第二部分移除。
  6. 如請求項5之電晶體裝置，其進一步包含配置在該電介質層上之一場板，其中該第一隔離區之至少一部分形成在該場板下方。
  7. 如請求項5之電晶體裝置，其進一步包含配置在該障壁層上方之源極和汲極接點，其中該第二隔離區之至少一部分形成在該汲極接點下方。
  8. 如請求項7之電晶體裝置，其中該第二隔離區之至少一部分延伸通過該汲極接點之一部分。
  9. 一種用以製造電晶體裝置之方法，該方法包含下列步驟：在一基體層上形成至少一個緩衝層；在該至少一個緩衝層上形成一障壁層，而有一二維電子氣體(2DEG)配置在該障壁層與該緩衝層間之一介面；在該障壁層上形成一閘極電極；以及在該至少一個緩衝層與該障壁層間之該介面的一部分中形成一第一隔離區，以將該二維電子氣體從該隔 離區所形成之該介面的該部分移除。
  10. 如請求項9之方法，其進一步包含在該閘極電極及該障壁層上方沉積一電介質層。
  11. 如請求項10之方法，其進一步包含在該第一隔離區上方並在該電介質層上形成一場板。
  12. 如請求項10之方法，其進一步包含在該至少一個緩衝層與該障壁層間之該介面的另一部分中形成一第二隔離區。
  13. 如請求項12之方法，其進一步包含下列步驟：在該閘極電極及該障壁層上方沉積一電介質層；以及在該第一隔離區上方並在該電介質層上形成一場板。
  14. 如請求項13之方法，其進一步包含下列步驟：將該電介質層圖案化及蝕刻，以形成用於汲極和源極接點之開口；將歐姆接觸金屬沉積在該等開口中，以形成該等汲極和源極接點；以及在該汲極接點下方形成該第二隔離區。
  15. 如請求項14之方法，其中該第二隔離區之至少一部分延伸通過該汲極接點之一部分。
TW103125694A 2013-07-29 2014-07-28 具有降低的輸出電容之氮化鎵裝置及其製法 TWI555209B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US201361859508P 2013-07-29 2013-07-29

Publications (2)

Publication Number Publication Date
TW201515223A true TW201515223A (zh) 2015-04-16
TWI555209B TWI555209B (zh) 2016-10-21

Family

ID=52389767

Family Applications (1)

Application Number Title Priority Date Filing Date
TW103125694A TWI555209B (zh) 2013-07-29 2014-07-28 具有降低的輸出電容之氮化鎵裝置及其製法

Country Status (7)

Country Link
US (1) US9331191B2 (zh)
JP (1) JP6393758B2 (zh)
KR (1) KR102193086B1 (zh)
CN (1) CN105409007B (zh)
DE (1) DE112014003479T8 (zh)
TW (1) TWI555209B (zh)
WO (1) WO2015017396A2 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11552188B2 (en) 2020-11-24 2023-01-10 Vanguard International Semiconductor Corporation High-voltage semiconductor structure
TWI794650B (zh) * 2020-09-24 2023-03-01 世界先進積體電路股份有限公司 半導體結構及其製作方法

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9871108B2 (en) * 2015-04-23 2018-01-16 Rohm Co., Ltd. Nitride semiconductor device
JP6642883B2 (ja) * 2015-10-08 2020-02-12 ローム株式会社 窒化物半導体装置およびその製造方法
KR102150007B1 (ko) * 2016-06-01 2020-09-01 이피션트 파워 컨버젼 코퍼레이션 다단계 표면의 패시베이션 구조 및 그 제조 방법
US9853145B1 (en) * 2016-10-04 2017-12-26 Vanguard International Semiconductor Corporation High-voltage semiconductor device and method of manufacturing the same
US10818787B1 (en) 2019-04-18 2020-10-27 Semiconductor Components Industries, Llc Electronic device including a high electron mobility transistor including a gate electrode and a dielectric film
US11049991B2 (en) * 2019-09-09 2021-06-29 Lite-On Singapore Pte. Ltd. Manufacturing method of an optical module
US11038048B2 (en) * 2019-10-01 2021-06-15 Taiwan Semiconductor Manufacturing Company, Ltd. Gallium nitride-on-silicon devices
US11876118B2 (en) * 2020-02-14 2024-01-16 Vanguard International Semiconductor Corporation Semiconductor structure with gate metal layer
CN112038336B (zh) * 2020-06-15 2023-03-24 湖南三安半导体有限责任公司 氮化物器件及其esd防护结构和制作方法

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0783108B2 (ja) * 1986-07-25 1995-09-06 株式会社日立製作所 半導体装置
CN1557024B (zh) * 2001-07-24 2010-04-07 美商克立股份有限公司 绝缘栅铝镓氮化物/氮化钾高电子迁移率晶体管(hemt)
US7501669B2 (en) * 2003-09-09 2009-03-10 Cree, Inc. Wide bandgap transistor devices with field plates
JP2007165446A (ja) * 2005-12-12 2007-06-28 Oki Electric Ind Co Ltd 半導体素子のオーミックコンタクト構造
JP5065616B2 (ja) * 2006-04-21 2012-11-07 株式会社東芝 窒化物半導体素子
US8399911B2 (en) * 2006-06-07 2013-03-19 Imec Enhancement mode field effect device and the method of production thereof
US8823057B2 (en) * 2006-11-06 2014-09-02 Cree, Inc. Semiconductor devices including implanted regions for providing low-resistance contact to buried layers and related devices
JP2008263140A (ja) * 2007-04-13 2008-10-30 Toshiba Corp 窒化物半導体素子
JP2008288289A (ja) * 2007-05-16 2008-11-27 Oki Electric Ind Co Ltd 電界効果トランジスタとその製造方法
US8076699B2 (en) * 2008-04-02 2011-12-13 The Hong Kong Univ. Of Science And Technology Integrated HEMT and lateral field-effect rectifier combinations, methods, and systems
US8785973B2 (en) * 2010-04-19 2014-07-22 National Semiconductor Corporation Ultra high voltage GaN ESD protection device
US8742460B2 (en) * 2010-12-15 2014-06-03 Transphorm Inc. Transistors with isolation regions
JP5845638B2 (ja) * 2011-06-02 2016-01-20 住友電気工業株式会社 半導体装置
US8653559B2 (en) * 2011-06-29 2014-02-18 Hrl Laboratories, Llc AlGaN/GaN hybrid MOS-HFET
JP5899803B2 (ja) * 2011-10-28 2016-04-06 サンケン電気株式会社 窒化物半導体装置
KR20130066396A (ko) * 2011-12-12 2013-06-20 삼성전기주식회사 질화물 반도체 소자 및 그 제조 방법
US8803246B2 (en) * 2012-07-16 2014-08-12 Transphorm Inc. Semiconductor electronic components with integrated current limiters
US9202906B2 (en) * 2013-03-14 2015-12-01 Northrop Grumman Systems Corporation Superlattice crenelated gate field effect transistor

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI794650B (zh) * 2020-09-24 2023-03-01 世界先進積體電路股份有限公司 半導體結構及其製作方法
US11552188B2 (en) 2020-11-24 2023-01-10 Vanguard International Semiconductor Corporation High-voltage semiconductor structure

Also Published As

Publication number Publication date
DE112014003479T8 (de) 2016-10-20
TWI555209B (zh) 2016-10-21
CN105409007B (zh) 2019-02-22
US20150028390A1 (en) 2015-01-29
US9331191B2 (en) 2016-05-03
JP2016529709A (ja) 2016-09-23
KR102193086B1 (ko) 2020-12-21
DE112014003479T5 (de) 2016-04-28
WO2015017396A2 (en) 2015-02-05
KR20160040617A (ko) 2016-04-14
CN105409007A (zh) 2016-03-16
WO2015017396A3 (en) 2015-11-05
JP6393758B2 (ja) 2018-09-19

Similar Documents

Publication Publication Date Title
TWI555209B (zh) 具有降低的輸出電容之氮化鎵裝置及其製法
JP6726710B2 (ja) 斜めフィールドプレートパワーデバイス及び斜めフィールドプレートパワーデバイスの製造方法
US10770556B2 (en) Fluorinated graphene passivated AlGaN/GaN-based HEMT device and manufacturing method
US9231105B2 (en) Semiconductor device with group-III nitride compound semiconductor layer on substrate for transistor
US9536966B2 (en) Gate structures for III-N devices
JP2017073499A (ja) 窒化物半導体装置およびその製造方法
JP6835581B2 (ja) 閾値電圧がマッチングした集積回路およびこれを作製するための方法
TWI543368B (zh) 氮化鎵裝置及積體電路中之隔離結構
JP5390983B2 (ja) 電界効果トランジスタおよび電界効果トランジスタの製造方法
JP2018157100A (ja) 窒化物半導体装置
US10283598B2 (en) III-V heterojunction field effect transistor
KR101078143B1 (ko) 복합 패시베이션 유전막을 갖는 이종접합 전계효과 트랜지스터 및 그 제조방법
CN105308721B (zh) 在氮化镓器件和集成电路中制备自对准隔离的方法
JP5638846B2 (ja) 電界効果トランジスタ
Im et al. Performance improvement of normally off AlGaN/GaN FinFETs with fully gate-covered nanochannel
JP2015099850A (ja) 窒化物半導体を用いたトランジスタおよびその製造方法
JP2011061094A (ja) 電界効果トランジスタの製造方法
WO2024146456A1 (zh) 氮化镓器件及氮化镓器件的制作方法
CN118213404A (zh) 一种增强型p沟道氮化镓场效应晶体管及其制备方法
JP2015220319A (ja) 窒化物半導体を用いたトランジスタおよびその製造方法
WO2013157047A1 (ja) 窒化物半導体を用いたトランジスタおよびその製造方法