TW201508826A - 圖案化的導電薄膜及其製造方法與應用 - Google Patents

圖案化的導電薄膜及其製造方法與應用 Download PDF

Info

Publication number
TW201508826A
TW201508826A TW102129549A TW102129549A TW201508826A TW 201508826 A TW201508826 A TW 201508826A TW 102129549 A TW102129549 A TW 102129549A TW 102129549 A TW102129549 A TW 102129549A TW 201508826 A TW201508826 A TW 201508826A
Authority
TW
Taiwan
Prior art keywords
layer
region
patterned
conductive
conductivity
Prior art date
Application number
TW102129549A
Other languages
English (en)
Other versions
TWI518756B (zh
Inventor
Yu-Pei Chang
Ming-Huan Yang
Chun-Yi Chiu
Original Assignee
Ind Tech Res Inst
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ind Tech Res Inst filed Critical Ind Tech Res Inst
Priority to TW102129549A priority Critical patent/TWI518756B/zh
Priority to CN201310373207.9A priority patent/CN104376898B/zh
Priority to US14/080,810 priority patent/US9253890B2/en
Publication of TW201508826A publication Critical patent/TW201508826A/zh
Application granted granted Critical
Publication of TWI518756B publication Critical patent/TWI518756B/zh

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/20—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y40/00—Manufacture or treatment of nanostructures
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2203/00—Indexing scheme relating to G06F3/00 - G06F3/048
    • G06F2203/041—Indexing scheme relating to G06F3/041 - G06F3/045
    • G06F2203/04103—Manufacturing, i.e. details related to manufacturing processes specially suited for touch sensitive devices
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2203/00—Indexing scheme relating to G06F3/00 - G06F3/048
    • G06F2203/041—Indexing scheme relating to G06F3/041 - G06F3/045
    • G06F2203/04112—Electrode mesh in capacitive digitiser: electrode for touch sensing is formed of a mesh of very fine, normally metallic, interconnected lines that are almost invisible to see. This provides a quite large but transparent electrode surface, without need for ITO or similar transparent conductive material
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/09—Use of materials for the conductive, e.g. metallic pattern
    • H05K1/092—Dispersed materials, e.g. conductive pastes or inks
    • H05K1/097—Inks comprising nanoparticles and specially adapted for being sintered at low temperature
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0104—Properties and characteristics in general
    • H05K2201/0108—Transparent
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/02—Fillers; Particles; Fibers; Reinforcement materials
    • H05K2201/0203—Fillers and particles
    • H05K2201/0242—Shape of an individual particle
    • H05K2201/0257—Nanoparticles
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/02—Fillers; Particles; Fibers; Reinforcement materials
    • H05K2201/0203—Fillers and particles
    • H05K2201/0242—Shape of an individual particle
    • H05K2201/026—Nanotubes or nanowires
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09218—Conductive traces
    • H05K2201/09245—Crossing layout
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/11—Treatments characterised by their effect, e.g. heating, cooling, roughening
    • H05K2203/1105—Heating or thermal processing not related to soldering, firing, curing or laminating, e.g. for shaping the substrate or during finish plating
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/11—Treatments characterised by their effect, e.g. heating, cooling, roughening
    • H05K2203/1142—Conversion of conductive material into insulating material or into dissolvable compound
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4685—Manufacturing of cross-over conductors
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S977/00—Nanotechnology
    • Y10S977/902—Specified use of nanostructure
    • Y10S977/932—Specified use of nanostructure for electronic or optoelectronic application
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24802—Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.]

Abstract

一種圖案化的導電薄膜，包括導電的互連奈米結構薄膜層。導電的互連奈米結構薄膜層具有互相鄰接之第一區與第二區，其中第一區的導電度是第二區的導電度的至少1000倍以上。

Description

圖案化的導電薄膜及其製造方法與應用
本揭露是有關於一種圖案化的導電薄膜及其製造方法與應用。
透明導電薄膜可應用的領域很廣，包含觸控式螢幕、軟性顯示器、LCD面板、OLED照明和太陽能電池等等，其中又以觸控面板的市場最大。目前透明導電層的市場幾乎由銦錫氧化物(ITO)獨佔，但不論是銦材料的欠缺、中大尺寸面板ITO成本和電阻過高、以及對軟性面板的需求都指向須尋找ITO之替代材料。
奈米銀線材料所使用的銀含量不高因此仍有透明的效果，且導電性比ITO中的銦高100倍，並可為液體型態塗料。因此，奈米銀線是未來應用於觸控元件透明導電薄膜極具優勢之替代材料。不僅於導電性與價格上有競爭性，尤其是對軟性面板設計的需求，奈米銀線於使用或應用上提供更大的彈性。隨著智慧型手機、平板電腦等觸控產品需求持續擴張，透明導電膜市場規 模增加，奈米銀導電材料將有機會以其成本較低、導電性優及具可撓曲性的優勢，成為下一世代透明導電膜的主要材料之一。
目前奈米銀線薄膜圖案化方式可以使用一般微影蝕刻製程來進行奈米結構薄膜圖案化；然而，此方法易留下目視可見的蝕刻痕，而影響光學品質。再者，使用一般蝕刻製程來進行奈米結構薄膜圖案化需使用蝕刻劑等化學品，因此成本較高。另外，使用一般蝕刻的方式來進行奈米結構薄膜圖案化，在蝕刻製程後須清洗除去部分奈米銀線，因此可能造成環境汙染。
本揭露實施例提出一種圖案化的導電薄膜，包括導電的互連奈米結構薄膜層以及圖案化的調節層。所述導電的互連奈米結構薄膜層具有互相鄰接之第一區與第二區，其中第一區具有交錯互疊的奈米結構且第二區具有局部非連續的互連奈米結構，且第一區的導電度是第二區的導電度的至少1000倍。圖案化的調節層，配置於第一區與第二區兩者其一。
本揭露實施例提出一種圖案化的導電薄膜的製造方法，包括提供導電的互連奈米結構薄膜層，所述導電的互連奈米結構薄膜層包括互相鄰接之第一區與第二區。於導電的互連奈米結構薄膜層的第一區或第二區配置圖案化的調節層。提供能量源，對導電的互連奈米結構薄膜層與圖案化的調節層進行導電性調節處理，使第一區具有交錯互疊的奈米結構而且第二區具有局部非連 續的互連奈米結構，且其中第一區之導電的互連奈米結構薄膜層是第二區之導電的互連奈米結構薄膜層的導電度的至少1000倍。
本揭露實施例提出一種單片雙層薄膜式架構GF2(DITO)觸控面板包括基板、第一導電的互連奈米結構薄膜層、第二導電的互連奈米結構薄膜層以及平坦層。第一導電的互連奈米結構薄膜層具有互相鄰接之第一區與第二區，其中第一區具有交錯互疊的奈米結構，做為第一方向電極圖案，且第二區具有局部非連續的互連奈米結構，第一區的導電度是第二區的導電度的至少1000倍。第二導電的互連奈米結構薄膜層具有互相鄰接之第三區與第四區，其中第三區具有交錯互疊的奈米結構，做為第二方向電極圖案，且第四區具有局部非連續的互連奈米結構，第三區的導電度是第四區的導電度的至少1000倍。平坦層介於第一導電的互連奈米結構薄膜層與第二導電的互連奈米結構薄膜層之間。
本揭露實施例提出一種單片單層薄膜式架構GF2(SITO)之觸控面板，包括基板、第一方向橋接電極圖案、圖案化的絕緣層以及導電的互連奈米結構薄膜層。第一方向橋接電極圖案位於基板上。圖案化的絕緣層，覆蓋第一方向橋接電極圖案，裸露出第一方向的橋接電極圖案的兩端。導電的互連奈米結構薄膜層，位於基板上，其具有第一區、第二區與第三區。第一區與第三區之間彼此分隔，且第二區分別與第一區以及第三區互相鄰接。第一區具有交錯互疊的奈米結構，藉由圖案化的絕緣層與第一方向的橋接電極圖案電性隔絕，做為第二方向的電極圖案。第三區具 有交錯互疊的奈米結構，做為第一方向的電極圖案，其包括第一部分與第二部分，位於第一區的兩側，且第一部分與第二部分分別與未被圖案化的絕緣層覆蓋的第一方向的橋接電極圖案的兩端電性連接。第二區具有局部非連續的互連奈米結構，且第一區與第三區的導電度是第二區的導電度的至少1000倍。
為讓本揭露之上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。
10、20‧‧‧區域
30、32、530、531、532‧‧‧導電性調節處理
100、200、600、700‧‧‧基板
110、110a、110b、111、111a、111b、610、611、710‧‧‧導電的互連奈米結構薄膜層
120、620、621、721‧‧‧圖案化的調節層
130‧‧‧平坦層或保護層
140‧‧‧耐熱層
150‧‧‧離型層
160‧‧‧黏著層
610a、710c‧‧‧Y軸電極圖案
610b、611b、710b‧‧‧低導電度的區域
611a、710a‧‧‧X軸電極圖案
630‧‧‧平坦層
631、730‧‧‧保護層
710d‧‧‧Y軸橋接電極圖案
720‧‧‧絕緣層
740‧‧‧X軸橋接電極圖案
圖1A至1E為依據本揭露一實施例之一種圖案化的導電薄膜的製造流程剖面示意圖。
圖2A至2C為依據本揭露另一實施例之一種圖案化的導電薄膜的製造流程剖面示意圖。
圖3A至3F為依據本揭露又一實施例之一種圖案化的導電薄膜的製造流程剖面示意圖。
圖4A至4C為依據本揭露再一實施例之一種圖案化的導電薄膜的製造流程剖面示意圖。
圖5A至5C為依據本揭露又一實施例之一種圖案化的導電薄膜的製造流程剖面示意圖。
圖6A至6H是依照本揭露一實施例之一種單片雙層薄膜式架構GF2(DITO)之觸控面板的製造方法的俯視圖。
圖7A至7F是依照本揭露一實施例之一種單片單層薄膜式架構GF2(SITO)之觸控面板的製造方法的俯視圖。
圖8A、圖8B與圖8C分別是未加熱的奈米銀導線薄膜的掃描式電子顯微鏡(SEM)的影像、於攝氏200度烘烤1小時的奈米銀導線薄膜的SEM的影像以及於攝氏200度烘烤5分鐘的奈米銀導線薄膜的SEM的影像。
圖9為未烘烤與已烘烤之奈米銀導線薄膜試片的穿透率。
圖10A與圖10B分別為例16在電漿處理後有被隔離層覆蓋之區域以及沒有被隔離層覆蓋之區域的SEM的影像。
圖11A與圖11B分別為例17在電漿處理後有被隔離層覆蓋之區域以及沒有被隔離層覆蓋之區域的SEM的影像。
圖1A至1E為依據本揭露一實施例之一種圖案化的導電薄膜的製造流程剖面示意圖。
請參照圖1A，提供基板100。基板100包括多個區域10與多個區域20。區域10與區域20相鄰。基板100的材料例如是玻璃、塑膠或陶瓷等。在基板100上形成導電的互連奈米結構薄膜層110。導電的互連奈米結構薄膜層110包括奈米導線(nanowire)、奈米棒(nano-rod)、奈米管(nanotube)、奈米蜂巢狀結構(honey comb)、奈米顆粒(nanoparticle)，或其組合。導電的互連奈米結構薄膜層110的材料包括金屬、高分子、陶瓷，或上述兩 種以上之組合。金屬材料包括金、銀、銅、鐵、錫、鎳、鋁、鈦、鉑、鎢、鋅或鈷，或其多元合金。高分子材料包括聚乙炔類導電高分子材料、聚噻吩類導電高分子材料、聚吡咯類導電高分子材料、聚苯胺類導電高分子材料或聚芳香烴乙烯類(Poly(arylene vinylene))導電高分子材料等。陶瓷材料包括氧化鋅、氧化銦、氧化錫、氮化鈦、氧化銦錫、氧化鋅鋁、氧化銦鋅、氧化鋅鎵或氧化銦鋅鎵，或其多元金屬氧化物，或其多元金屬氮化物等。導電的互連奈米結構薄膜層110的形成方法可以採用電化學沉積法或各種濕式塗佈法，例如是旋轉塗佈法、鑄模法、刮刀塗佈法、滾筒塗佈法或浸漬塗佈法等。詳細的方法可參考Erik C.Garnettl等人發表的“Self-limited plasmonic welding of silver nanowire junctions”,p241-249,Vol.11,March 2012,NATURE MATERIAL以及M.E.Toimil Molares等人發表的“Fragmentation of nanowires driven by Rayleigh instability”，P5337-5339,Vol.85,29 November 2004,Applied Physics Letters。導電的互連奈米結構薄膜層110的厚度例如是30奈米至10微米。
在另一實施例中，在形成導電的互連奈米結構薄膜層110之前，可以在基板100的區域10以及區域20上形成離型層150。離型層150的材料例如是聚對二甲基苯、有機矽氧樹脂或矽油等。形成方法例如是旋轉塗佈法、刮刀塗佈法、滾筒塗佈法、印刷法或浸漬塗佈法，厚度例如是10埃至10微米。
接著，請繼續參照圖1A，在區域10上方的導電的互連 奈米結構薄膜層110上形成圖案化的調節層120。圖案化的調節層120的材料包括樹脂(resin)材料。樹脂材料例如是壓克力系材料、環氧樹脂系材料、聚氨酯系材料、聚烯醇系材料、聚酯系材料或聚乙烯系材料，或者是上述兩者以上之混合材料，亦或者是無機材料，所述無機材料包括氧化鋁、氧化矽、氮化矽或其混合物。圖案化的調節層120的形成方法例如是形成調節材料層之後，再利用微影方法圖案化。圖案化的調節層120也可以利用印刷製程、轉印製程或雷射圖案化。圖案化的調節層120的厚度例如是10奈米至1毫米。
圖案化的調節層120可以是隔熱材料(低導熱材料)或是吸熱材料(高導熱材料)。隔熱材料例如是壓克力系材料、環氧樹脂系材料、聚氨酯系材料、聚烯醇系材料，或者是上述兩者以上之混合材料。吸熱材料例如是壓克力系材料、環氧樹脂系材料或聚酯系材料、聚乙烯系材料，或者是上述兩者以上之混合材料。
圖案化的調節層120可以是能調節光能的材料。能調節光能的材料可以是光穿透率低於50%的材料或能增強特定波長之材料。光穿透率低於50%的材料，例如是無碳氧雙鍵(C=O)、醚基(-O-)、羥基(-OH)等官能基團的樹脂材料、含白色陶磁粒子的樹脂材料及含陶瓷中空球的樹脂材料。能增強特定波長的材料，例如是能增強光源波長介於700nm至14um之間的材料，其材料例如是含矽量子點之樹脂材料或含金屬或金屬氧化物量子點之樹脂材料。
圖案化的調節層120可以是能調節熱能的材料。在一實施例中，能調節熱能的材料包括熱傳導係數小於1W/m．K的材料或隔熱性高於玻璃的材料。熱傳導係數小於於1W/m．K的材料例如是壓克力系材料、環氧樹脂系材料、聚氨酯系材料、聚烯醇系材料、聚酯系材料或聚乙烯系材料，或者是上述兩者以上之混合材料。在另一實施例中，能調節熱能的材料包括熱傳導係數大於1W/m．K的材料或隔熱性低於玻璃的材料。熱傳導係數大於1W/m．K的材料例如是金屬/高分子複合材料、金屬合金材料或金屬氧化物材料，例如氧化鋁。
圖案化的調節層120也可以是能遮蔽電漿的材料，例如是壓克力系材料、環氧樹脂系材料、聚氨酯系材料、聚烯醇系材料、聚酯系材料或聚乙烯系材料，或者是上述兩者以上之混合材料。亦或者是氧化矽、氮化矽等可圖案化之無機材料。其可以遮蔽的電漿源氣體例如是氧氣、氮氣、氬氣、氦氣、氖氣、氡氣、氪氣、氯氣、四氟化碳或六氟化硫，或者是其一種以上之混合氣體。
繼之，請參照圖1B，進行導電性調節處理30，以提供能量源給導電的互連奈米結構薄膜層110，以改變不同區域的導電的互連奈米結構薄膜層110的導電特性，使得在區域10上被圖案化的調節層120覆蓋的導電的互連奈米結構薄膜層110a的導電度與在區域20上未被圖案化的調節層120覆蓋的導電的互連奈米結構薄膜層110b的導電度至少相差1000倍，而達到電性圖案化的目 的。在一實施例中，區域10上的導電的互連奈米結構薄膜層110a的導電度與區域20上的導電的互連奈米結構薄膜層110b的導電度相差1000倍至一千萬倍。在另一實施例中，導電性調節處理30可以使導電的互連奈米結構薄膜層110b的導電物質熔融聚集而斷線，形成具有局部非連續的互連奈米結構，而導致其導電度降低一千倍至一千萬倍。導電性調節處理30可以是任何提供熱源能量的形式，例如是熱處理製程、光處理製程或電漿處理製程。熱處理製程的溫度例如是150度至400度，時間例如是10秒至一小時。光處理製程例如是提供波長為700奈米至14微米的光源，可將樣品加熱至150度至400度，處理10秒至一小時。電漿處理製程例如是於氣體流量100~1000/每分鐘標準毫升下，電漿能量50瓦~2000瓦，處理10秒至30分鐘。在本實施例中，導電性調節處理30例如是由圖案化的調節層120上方向基板100的方向照射，亦即，從基板100上方，由上而下提供至導電的互連奈米結構薄膜層110，但本揭露並不以此為限。
導電性調節處理30的能量(例如是溫度、波長或電漿能量)以及處理的時間長度，與互連奈米結構薄膜層110的奈米結構的線徑、粒徑或厚度有關。更具體地說，在互連奈米結構薄膜層110的奈米結構為奈米導線或奈米棒的實施例中，進行導電性調節處理30的能量以及處理的時間長度會與奈米導線或奈米棒的線徑有關。在互連奈米結構薄膜層110的奈米結構為奈米管、奈米蜂巢狀結構的實施例中，進行導電性調節處理30的能量以及處理的時 間長度會與奈米管、奈米蜂巢狀結構的厚度有關。在互連奈米結構薄膜層110的奈米結構為奈米顆粒的實施例中，進行導電性調節處理30的能量以及處理的時間長度會與奈米顆粒的粒徑有關。詳細的內容揭露於Erik C.Garnettl等人發表的“Self-limited plasmonic welding of silver nanowire junctions”,p241-249,Vol.11,March 2012,NATURE MATERIAL，其內容併入本案參考之。
在一實施例中，導電性調節處理30是熱處理製程，區域10上方的圖案化的調節層120是隔熱材料，隔熱材料可阻擋熱處理製程所提供的大部分的熱源，以減少熱處理製程對圖案化的調節層120下方的導電的互連奈米結構薄膜層110的影響。區域10上方和圖案化的調節層120接觸的導電的互連奈米結構薄膜層110a，因為其奈米結構排列和分布被圖案化的調節層120所固定或黏結，不會出現奈米結構斷裂、變短或變成奈米球，因此可以維持具有交錯互疊的奈米結構。而未被圖案化的調節層120遮蔽的區域20上的導電的互連奈米結構薄膜層110b則因為熱處理製程所提供的熱源，而使其熔融聚集而斷線，形成具有局部非連續的互連奈米結構，使其導電度降低至少1000倍。亦即，熱製程後，在區域10上方留下的導電的互連奈米結構薄膜層110a的導電度是區域20上方導電的互連奈米結構薄膜層110b的導電度的至少1000倍。在另一實施例中，導電性調節處理30是熱處理製程，區域10上方的圖案化的調節層120是吸熱材料或具有高導熱係數材料，吸熱材料可吸收熱處理製程所提供之熱源至圖案化的調節層 120再傳導至下方的導電的互連奈米結構薄膜層110a，使其熔融聚集而斷線，使其導電度降低至少1000倍。亦即，熱製程後，在區域10上方留下的導電的互連奈米結構薄膜層110a的導電度是區域20上方導電的互連奈米結構薄膜層110b的導電度的1/1000。
在另一實施例中，導電性調節處理30是熱處理製程，區域10上方的圖案化的調節層120是調節熱能的材料。在一實施例中，能調節熱能的材料包括熱傳導係數小於1W/m．K的材料或隔熱性高於玻璃的材料，例如是壓克力系光阻材料等。區域10上方的圖案化的調節層120因為傳導係數低或隔熱性高，而以緩慢的速率甚至無法將熱處理製程所提供的熱源傳導至圖案化的調節層120再傳導至下方的導電的互連奈米結構薄膜層110a，而未被圖案化的調節層120遮蔽的區域20上的導電的互連奈米結構薄膜層110b則因為熱處理製程所提供的熱源而使其熔融聚集而斷線，使其導電度降低至少1000倍。亦即，熱製程後，在區域10上方留下的導電的互連奈米結構薄膜層110a的導電度是區域20上方導電的互連奈米結構薄膜層110b的導電度的至少1000倍。
在另一實施例中，導電性調節處理30是熱處理製程，區域10上方的圖案化的調節層120是調節熱能的材料。在一實施例中，能調節熱能的材料包括熱傳導係數高於1W/m．K的材料或隔熱性低於玻璃的金屬複合物材料，例如是氧化鋁等。此種能調節熱能的材料因為熱傳導係數高或隔熱性低，因而熱處理製程所提供的熱源可以快速傳導至圖案化的調節層120再傳導至下方的導 電的互連奈米結構薄膜層110a，使其熔融聚集而斷線，使得熱製程後在區域10上方的導電的互連奈米結構薄膜層110a形成具有局部非連續的互連奈米結構，而區域20上方導電的互連奈米結構薄膜層110b維持具有交錯互疊的奈米結構。在一實施例中，區域10上方的導電的互連奈米結構薄膜層110a的導電度是區域20上方導電的互連奈米結構薄膜層110b的導電度的1/1000。
在又一實施例中，導電性調節處理30是光處理製程，區域10上方的圖案化的調節層120是能調節光能的材料，且能調節光能的材料是光穿透率低於50%的材料。光穿透率低的材料可遮蔽大部分光處理製程所提供的光源，使圖案化的調節層120再傳導至下方的導電的互連奈米結構薄膜層110a僅受到少部分或不受到光源的照射，因此可以維持具有交錯互疊的奈米結構。而未被圖案化的調節層120遮蔽的區域20上的導電的互連奈米結構薄膜層110b則因為光處理製程提供的光源而使其熔融聚集而斷線，形成具有局部非連續的互連奈米結構。使得光製程後在區域10上方留下的導電的互連奈米結構薄膜層110a的導電度是區域20上方導電的互連奈米結構薄膜層110b的導電度的至少1000倍。
在另一實施例中，導電性調節處理30是光處理製程，區域10上方的圖案化的調節層120是能調節光能的材料，且能調節光能的材料是能增強特定波長之材料。能增強特定波長的材料，可增強光處理製程提供的光源中特定的波長(例如是紅外光)至圖案化的調節層120下方的導電的互連奈米結構薄膜層110a，使其 易於熔融聚集而斷線，形成具有局部非連續的互連奈米結構，使得光製程後在區域10上方的導電的互連奈米結構薄膜層110a的導電度是區域20上方導電的互連奈米結構薄膜層110b的導電度的1/1000。
在其他實施例中，導電性調節處理30是電漿處理製程。電漿處理製程所使用的電漿源氣體例如是氧氣、氮氣、氬氣、氦氣、氖氣、氡氣、氪氣、氯氣、四氟化碳或六氟化硫，或者是其一種以上之混合氣體，區域10上方的圖案化的調節層120也可以是能遮蔽電漿的材料。
能遮蔽電漿的材料可遮蔽電漿氣體，使圖案化的調節層120下方的導電的互連奈米結構薄膜層110a僅受到少部分或不受到電漿的處理，因此可以維持具有交錯互疊的奈米結構。而未被圖案化的調節層120遮蔽的區域20上的導電的互連奈米結構薄膜層110b則因為電漿處理製程提供的電漿而使其熔融聚集而斷線，形成具有局部非連續的互連奈米結構，使得電漿處理製程後在區域10上方的導電的互連奈米結構薄膜層110a的導電度是區域20上方導電的互連奈米結構薄膜層110b的導電度的至少1000倍。
請參照圖1C，在進行導電性調節處理30之後，可以將圖案化的調節層120留下或移除。此實施例中，圖案化的調節層120可留下來。接著，於圖案化的調節層120以及導電的互連奈米結構薄膜層110b上形成平坦層或保護層130。平坦層或保護層130的材料例如是壓克力系材料、環氧樹脂系材料、聚氨酯系材料、 聚烯醇系材料、聚酯系材料或聚乙烯系材料，或者是兩者以上之混合材料。形成的方法例如是旋轉塗佈法、刮刀塗佈法、滾筒塗佈法、印刷法或浸漬塗佈法，厚度例如是10奈米至1毫米。
請參照圖1D，在一實施例中，可以在上述的平坦層或保護層130上再形成黏著層160，且在黏著層160上更貼附另一基板200。黏著層160可以為聚苯乙烯樹酯、丙烯腈-丁二烯-苯乙烯共聚物樹酯、聚丙烯樹酯、聚乙烯樹酯、氰基丙烯酸酯或聚醋酸乙烯酯等。基板200的材料例如是玻璃、塑膠或陶瓷等。
請參照圖1E，進行離型製程。藉由離型層150，使基板100與貼附著圖案化的調節層120以及導電的互連奈米結構薄膜層110a與110b的基板200離型。離型層150可以是留在基板100上(如圖1E所示)，或是留在第二基板200上(未繪示)。
在以上的實施例中，在進行離型製程之前，已經先將所述的另一基板200貼附在黏著層160上，然而，本揭露並不以此為限。在另一實施例中，上述的另一基板200(圖1D)可以在進行離型製程之後，才貼附在黏著層160上。又一實施例中，也可以不需要有離型層150，即可分離基板100。
圖2A至2C為依據本揭露另一實施例之一種圖案化的導電薄膜的製造流程剖面示意圖。
在以上的參照圖1A至圖1E的實施例中，在進行導電性調節處理30之後，圖案化的調節層120會被保留下來(圖1B)。然而，請參照圖2A，在另一實施例中，在進行導電性調節處理30 之後，可以移除圖案化的調節層120。之後，再形成平坦層或保護層130與黏著層160，並且在黏著層160上貼附另一基板200，如圖2B所示。之後，請參照圖2C，進行離型製程，藉由離型層150，使基板100與貼附導電的互連奈米結構薄膜層110a、110b的基板200離型。
同樣地，在另一實施例中，上述的另一基板200(圖2B)可以在進行離型製程之後，才貼附在黏著層160上。又一實施例中，也可以不需要有離型層150，即可分離基板100。
圖3A至3F為依據本揭露又一實施例之一種圖案化的導電薄膜的製造流程剖面示意圖。
請參照圖3A，在另一實施例中，當基板100是由不耐熱或不耐光照射的材料(例如是聚對苯二甲酸乙二酯或聚氟化二乙烯)製成時，可以在離型層150上先形成耐熱層140，以防止基板100因為後續的導電性調節處理30製程而變形。耐熱層140的材料例如是壓克力系材料、環氧樹脂系材料、聚氨酯系材料、聚烯醇系材料、聚酯系材料或聚乙烯系材料，或者是兩者以上之混合材料，形成的方法例如是旋轉塗佈法、刮刀塗佈法、滾筒塗佈法或浸漬塗佈法，厚度例如是10奈米至1釐米。
請參照圖3B至3F，後續的步驟如上述實施例參照圖1A至圖1E所述，於此不再贅述。
同樣地，在另一實施例中，上述的另一基板200(圖3E)可以在進行離型製程之後，才貼附在黏著層160上。又一實施例 中，也可以不需要有離型層150，即可分離基板100。
圖4A至4C為依據本揭露再一實施例之一種圖案化的導電薄膜的製造流程剖面示意圖。
同樣地，在以上參照圖3A至3F的實施例中，在進行導電性調節處理30之後，圖案化的調節層120(圖3C)會被保留下來。然而，請參照圖4A，在另一實施例中，在進行導電性調節處理30之後，可以移除圖案化的調節層120。之後，再形成平坦層或保護層130。平坦層或保護層130上可以再形成黏著層160，並且黏著層160上貼附另一基板200，如圖4B所示。之後，請參照圖4C，進行離型製程，藉由離型層150，使基板100與貼附導電的互連奈米結構薄膜層110a與110b的基板200離型。在另一實施例中，上述的另一基板200(圖4B)可以在進行離型製程之後，才貼附在黏著層160上。又一實施例中，也可以不需要有離型層150，即可分離基板100。
在以上的實施例中，請參照圖1A、3B，調節層120形成在導電的互連奈米結構薄膜層110上，然而，本揭露並不以此為限，在其他的實施例中，上述調節層120也可以形成在導電的互連奈米結構薄膜層110的下方。以下舉一實施例來說明之。
圖5A至5C為依據本揭露又一實施例之一種圖案化的導電薄膜的製造流程剖面示意圖。
請參照圖5A，在基板100上形成導電的互連奈米結構薄膜層111之前，先在基板100上形成圖案化的調節層120。之後， 在基板100以及圖案化的調節層120上形成導電的互連奈米結構薄膜層111。基板100、調節層120與導電的互連奈米結構薄膜層111的材料、形成方法或圖案化的方法如上所述，於此不再贅述。
接著，請參照圖5B，對導電的互連奈米結構薄膜層111與圖案化的調節層120進行導電性調節處理32，使區域10的導電的互連奈米結構薄膜層111a的導電度與區域20之導電的互連奈米結構薄膜層111b的導電度至少相差1000倍。導電性調節處理32例如是從基板100向導電的互連奈米結構薄膜層111的方向照射，亦即自基板100下方，由下而上，提供至導電的互連奈米結構薄膜層111。同樣地，導電性調節處理32可以是任何提供能量的形式，例如是熱處理製程、光處理製程或電漿處理製程。經導電性調節處理32可以使局部的導電的互連奈米結構薄膜層111的導電物質熔融聚集而斷線。熱處理製程、光處理製程或電漿處理製程與圖案化的調節層120的材料特性及作用原理等如上實施例所述，與此不再贅述。
接著，請參照圖5C，於導電的互連奈米結構薄膜層111上形成平坦層或保護層130。平坦層或保護層130的材料、形成方法與厚度等如以上實施例所述。
在以上的實例中，以在基板上形成單層圖案化的導電的互連奈米結構薄膜層來說明，然而，本揭露並不以此為限。在其他的實例中，也可以在形成第一層圖案化的導電的互連奈米結構薄膜層之後，先在第一層圖案化的導電的互連奈米結構薄膜層上 形成平坦層，其後，再於平坦層上形成第二層圖案化的導電的互連奈米結構薄膜層，以在基板上形成由多層圖案化的導電的互連奈米結構薄膜層所形成的堆疊層，達成不同運用之目的。
舉例來說，本揭露之概念可應用於觸控面板上，在導電的互連奈米結構薄膜層上先形成圖案化調節層，然後利用導電性調節處理來進行導電的互連奈米結構薄膜層的圖案化，達成觸控感測器(Touch Sensor)電極之製作。其中不論是單片雙層薄膜式架構GF2(DITO)設計或單片單層薄膜式架構GF2(SITO)設計之觸控面板，皆可應用。
圖6A至6H是依照本揭露一實施例之一種單片雙層薄膜式架構GF2(DITO)觸控面板之製造方法的俯視圖。
請參照圖6A，在基板600上塗佈形成導電的互連奈米結構薄膜層610，例如是奈米銀導線薄膜。接著，請參照圖6B，在導電的互連奈米結構薄膜層610上形成Y軸圖案化的調節層620。
之後，請參照圖6C，進行導電性調節處理530，例如是熱烘烤，以使得被圖案化的調節層620覆蓋的區域的導電的互連奈米結構薄膜層形成觸控感測器的Y軸電極圖案610a，其周圍的區域形成低導電度的區域610b，其後將圖案化的調節層620移除，裸露出Y軸電極圖案610a。
之後，請參照圖6D，在基板600上形成平坦層630。其後，請參照圖6E，在平坦層630上形成另一導電的互連奈米結構薄膜層611。接著，請參照圖6F，在導電的互連奈米結構薄膜層 611上形成X軸圖案化的調節層621。
之後，請參照圖6G，進行導電性調節處理531，例如是熱烘烤，以使得被圖案化的調節層621覆蓋的區域的導電的互連奈米結構薄膜層形成觸控感測器的X軸電極圖案611a，其周圍的區域的導電的互連奈米結構薄膜層形成低導電度的區域611b，之後將圖案化的調節層621移除，裸露出X軸電極圖案611a。之後，請參照圖6H，在基板600上覆蓋保護層631。
請參照圖6C、圖6G與圖6H，單片雙層薄膜式架構GF2(DITO)觸控面板由下而上包括基板600、導電的互連奈米結構薄膜層610、平坦層630、另一導電的互連奈米結構薄膜層611以及保護層631。
請參照圖6C，導電的互連奈米結構薄膜層610包括Y軸電極圖案(或稱為第一方向電極圖案)610a以及低導電度的區域610b。Y軸電極圖案610a具有交錯互疊的奈米結構。低導電度的區域610b具有局部非連續的互連奈米結構。Y軸電極圖案610a的導電度是低導電度區域610b的導電度的至少1000倍。
請參照圖6G，另一導電的互連奈米結構薄膜層611包括X軸電極圖案(或稱為第二方向電極圖案)611a以及低導電度的區域611b。X軸電極圖案611a具有交錯互疊的奈米結構。低導電度的區域611b具有局部非連續的互連奈米結構。X軸電極圖案611a的導電度是低導電度區域611b的導電度的至少1000倍。
請參照圖6C、6D、6E，平坦層630介於導電的互連奈米 結構薄膜層610與另一導電的互連奈米結構薄膜層611之間。請參照圖6H，保護層631覆蓋在基板600上的另一導電的互連奈米結構薄膜層611上。
上述單片雙層薄膜式架構GF2(DITO)觸控面板中，互連奈米結構薄膜610、611經過導電性調節處理530、531後所形成的低導電度的區域610b、611b會留下來，並沒有被蝕刻溶解或移除，所以巨觀下不會產生光學上的差異，故，不會留下目視可見的蝕刻痕。
圖7A至7F是依照本揭露一實施例之一種單片單層薄膜式架構GF2(SITO)之觸控面板的製造方法的俯視圖。
請參照圖7A，在基板700上先形成觸控感測器的X軸橋接電極圖案740。X軸橋接電極圖案740的材料可以是透明導電氧化物，例如是銦錫氧化物(ITO)、導電高分子、奈米碳管、金屬或奈米金屬線。其圖案化的方法例如是微影與蝕刻法、印刷製程、轉印製程、雷射圖案化製程或如前述利用圖案化調節層的圖案化導電薄膜製程。
其後，請參照圖7B，之後，在基板700的表面上形成圖案化的絕緣層720，其可以例如是透明的。圖案化的絕緣層720覆蓋部分的X軸橋接電極圖案740，裸露出X軸橋接電極圖案740的兩端。圖案化的絕緣層720的材料如是壓克力系材料、環氧樹脂系材料、聚氨酯系材料、聚烯醇系材料、聚酯系材料或聚乙烯系材料，或者是兩者以上之混合材料。形成的方法例如是旋轉塗 佈法、刮刀塗佈法、滾筒塗佈法或浸漬塗佈法。圖案化的方法例如是微影與蝕刻法、印刷製程、轉印製程或雷射圖案化製程。
之後，請參照圖7C，在基板700上塗佈形成導電的互連奈米結構薄膜層710，例如是奈米銀導線薄膜。之後，請參照圖7D，在導電的互連奈米結構薄膜層710上形成圖案化的調節層721。
然後，請參照圖7E，進行導電性調節處理532，例如是熱烘烤，以使得被圖案化的調節層721覆蓋的區域的導電的互連奈米結構薄膜層形成觸控感測器的X軸電極圖案710a、Y軸電極圖案710c以及Y軸橋接電極圖案710d，其周圍區域的導電的互連奈米結構薄膜層形成低導電度的區域710b。X軸電極圖案710a與下方未被圖案化的絕緣層720覆蓋的X軸橋接電極圖案740的兩端電性連接。Y軸橋接電極圖案710d各端分別電性連接Y軸電極圖案710c，且Y軸橋接電極圖案710d與下方的X軸橋接電極圖案740藉由絕緣層720作電性隔絕。
其後將圖案化的調節層721移除。之後，請參照圖7F，在基板700上形成保護層730。
請參照圖7B、圖7E與圖7F，單片單層薄膜式架構GF2(SITO)之觸控面板由下而上包括基板700、X軸橋接電極圖案740、圖案化的絕緣層720、導電的互連奈米結構薄膜層710以及保護層730。
請參照圖7A與7B，X軸橋接電極圖案(或稱為第一方向 橋接電極圖案)740位於基板700上。圖案化的絕緣層720覆蓋X軸橋接電極圖案740的一部分，裸露出X軸橋接電極圖案740的兩端。
請參照圖7E，導電的互連奈米結構薄膜層710包括三區。第一區為第二方向電極圖案，包括Y軸電極圖案710c以及Y軸橋接電極圖案710d。第二區為低導電度的區域710b。第三區為第一方向電極圖案，其包括兩部分，位於Y軸電極圖案710c的兩側，做為X軸電極圖案710a。更具體地說，X軸電極圖案710a與下方未被圖案化的絕緣層720覆蓋的X軸橋接電極圖案740的兩端電性連接。Y軸橋接電極圖案710d各端分別電性連接Y軸電極圖案710c，且Y軸橋接電極圖案710d與下方的X軸橋接電極圖案740藉由絕緣層720作電性隔絕。X軸電極圖案710a、Y軸電極圖案710c以及Y軸橋接電極圖案710d具有交錯互疊的奈米結構。低導電度的區域710b具有局部非連續的互連奈米結構。X軸電極圖案710a、Y軸電極圖案710c以及Y軸橋接電極圖案710d的導電度是低導電度的區域710b的導電度的至少1000倍。
請參照圖7F，保護層730覆蓋導電的互連奈米結構薄膜層710。
同樣地，上述單片單層薄膜式架構GF2(SITO)之觸控面板的導電的互連奈米結構薄膜710經過導電性調節處理532後所形成的低導電度的區域710b會留下來，並沒有被蝕刻溶解或移除，所以巨觀下不會產生光學上的差異，故，不會留下目視可見 的蝕刻痕。
本揭露實施例之概念應用於觸控面板時，可以採用乾式圖案化製程，且調節層以及觸控感測器的橋接電極(Touch Sensor Bridge electrode)可使用印刷技術，成本較低廉。此外，奈米銀線導電性高，且元件結構彈性高，而且蝕刻痕目視不可見。
簡而言之，一般圖案化導電薄膜會有蝕刻痕是因為在蝕刻區的導電薄膜被溶解或移除，導致在薄膜蝕刻區與未蝕刻區有顏色或穿透率的差異。本揭露圖案化的方法不會留下目視可見的蝕刻痕的原因，是採用熱、光、或電漿等能量源進行導電性調節處理，以降低導電薄膜特定區域的導電能力，例如改變(破壞)導電互連奈米結構的交錯互疊形貌(morphology)，使其產生局部的非連續相，例如從交錯互疊或網絡(network)狀的奈米線(nanowire)轉變為局部非連續的奈米球(nanosphere)，或者奈米線出現斷裂或變短，進而在能量處理區與未處理區產生差異化的高導電與低導電效果。也因為經過能量處理的互連奈米結構薄膜並沒有被蝕刻溶解或移除，所以巨觀下不會產生光學上的差異。再者，本揭露不需要蝕刻劑等化學品，因此沒有處理金屬廢液的問題，進一步可減少對環境的污染。此外，再一實施例中，和調節層接觸的互連奈米結構因為其奈米線排列和分布被調節層所固定或黏結，所以不會出現奈米線斷裂、變短或變成奈米球；因此經過同樣溫度或熱源的處理，與調節層接觸的互連奈米結構薄膜和沒有與調節層接觸的互連奈米結構薄膜會產生電性上的差異。另外，相對的， 在另一實施例中，調節層也可以是在以能量源導電性調節處理過程中加速損害奈米線結構，例如具有吸熱或高導熱特性的調節層。
實施例1-8
在基板上塗佈奈米銀導線薄膜，並以不同時間與不同溫度之烘烤處理整面的奈米銀導線薄膜，其後量測烘烤前與烘烤後的片電阻值，其結果如表1。
由表1的實驗數據顯示：烘烤溫度高於攝氏190度，烘烤時間大於30分鐘則奈米銀導線薄膜之片電阻值增加至6個級數(order)以上，若烘烤溫度為攝氏200度，則烘烤時間大約只需5分鐘就可使片電阻值增加至6個級數以上。烘烤溫度與烘烤時間可以依奈米銀導線薄膜材料的線徑和粒徑進行調整，不受上述實驗條件限制。
圖8A、圖8B與圖8C分別是未加熱的奈米銀導線薄膜的掃描式電子顯微鏡(SEM)的5000倍以及2萬倍影像、於攝氏200度烘烤1小時的奈米銀導線薄膜的SEM的5000倍以及2萬倍影 像以及於攝氏200度烘烤5分鐘的奈米銀導線薄膜的SEM的1.5萬倍以及2萬倍影像。
由圖8A的結果顯示，未加熱之奈米銀導線薄膜可見一條一條完整線狀之型態，且經由測量，其片電阻值為25Ω/□。由圖8B的結果顯示於攝氏200度烘烤1小時，許多奈米銀線呈現斷線之型態，且經由測量，其片電阻值為大於107Ω/□。由圖8C的結果顯示於攝氏200度烘烤5分鐘，奈米銀線從奈米線(nanowire)轉變成奈米球(nanosphere)之型態，其表面形貌呈現局部非連續相，且經由測量，其片電阻值為大於107Ω/□。
另外將自然風乾之未烘烤的奈米銀導線薄膜試片以及在攝氏200度烘烤5分鐘的奈米銀導線薄膜試片進行穿透光譜量測，其結果分別如圖9的曲線300與400所示。由圖9的結果顯示，於波長550nm位置，未烘烤奈米銀導線薄膜試片(曲線300)的穿透率約為93%，而烘烤後奈米銀導線薄膜試片(曲線400)的穿透率約為88%，烘烤前與烘烤後穿透率下降的幅度小，約為5%左右。
例9-15
於基板上網印銀膠電極以做為探測點，然後整面塗佈奈米銀線薄膜。接著上調節層(例如光阻)進行曝光顯影，製作出圖案化調節層。之後於攝氏200度，進行5分鐘烘烤。並量測各個不同線寬電極烘烤前後的電阻值變化。不同線寬電極烘烤前後電阻值量測如表2所示。
由表2的結果顯示，有被調節層覆蓋之奈米銀線薄膜經過攝氏200度的烘烤後，其平均烘烤後的電阻值只上升約6.6%，表示仍保有其導電性，而其他沒有被光阻調節層覆蓋之奈米銀線薄膜經過高溫烘烤即產生斷線，其阻值增加6個級數以上，兩著有很大之差異，如此可達成奈米銀線薄膜導電性差異化之目的。
例16-17
在基板上塗佈奈米銀線薄膜，並在表面的部分區域上覆蓋隔絕層，再以不同氣氛與不同時間之電漿進行處理，比較電漿處理前有隔離層覆蓋之區域在電漿處理前後的片電阻值，其結果如表3。例16在電漿處理後有被隔離層覆蓋之區域以及沒有被隔離層覆蓋之區域的SEM照片分別如圖10A與圖10B所示。例17在電漿處理後有被隔離層覆蓋之區域以及沒有被隔離層覆蓋之區域的SEM照片分別如圖11A與圖11B所示。
表3
由表3以及圖10B以及圖11B的結果顯示，沒被隔絕層覆蓋之奈米銀線薄膜經過電漿處理後產生斷線，其平均電漿處理後的電阻值增加將近5個級數。而有被隔離層覆蓋之奈米銀線薄膜經過電漿處理後仍保有交錯互疊的奈米結構，兩著有很大之差異，如此可達成奈米銀線薄膜導電性差異化之目的。
綜合以上所述，本揭露實施例利用與導電的互連奈米結構薄膜層接觸之圖案化調節層，搭配特殊的導電性調節處理，可使導電的互連奈米結構薄膜層能具有區域性高導電以及區域性低導電之特性，進而達成導電的互連奈米結構薄膜層圖案化之目的。而且，因為經過能量處理的互連奈米結構薄膜並沒有被蝕刻 溶解或移除，因此導電薄膜經圖案化後也不會留下目視可見的蝕刻痕，進而可提升光學品質。再者，本揭露實施例之圖案化的導電薄膜的製造方法可以減少光罩的使用，減少成本的支出。此外，可以減少使用化學品，降低環境的汙染。
雖然本揭露已以實施例揭露如上，然其並非用以限定本揭露，任何所屬技術領域中具有通常知識者，在不脫離本揭露之精神和範圍內，當可作些許之更動與潤飾，故本揭露之保護範圍當視後附之申請專利範圍所界定者為準。
10、20‧‧‧區域
30‧‧‧導電性調節處理
100‧‧‧基板
110a、110b‧‧‧導電的互連奈米結構薄膜層
120‧‧‧圖案化的調節層
150‧‧‧離型層

Claims (27)

  1. 一種圖案化的導電薄膜，包括：一導電的互連奈米結構薄膜層，該導電的互連奈米結構薄膜層具有互相鄰接之一第一區與一第二區，其中該第一區具有交錯互疊的奈米結構且該第二區具有局部非連續的互連奈米結構，該第一區的導電度是該第二區的導電度的至少1000倍；以及一圖案化的調節層，配置於該第一區與該第二區兩者其一。
  2. 如申請專利範圍第1項所述之圖案化的導電薄膜，其中該導電的互連奈米結構薄膜層包括奈米導線(nanowire)、奈米棒(nano-rod)、奈米管(nanotube)、奈米蜂巢狀結構(honey comb)、奈米顆粒(nanoparticle)，或其組合。
  3. 如申請專利範圍第1項所述之圖案化的導電薄膜，其中該導電的互連奈米結構薄膜層的材料包括金屬、高分子、陶瓷，或上述兩種以上之組合。
  4. 如申請專利範圍第1項所述之圖案化的導電薄膜，其中該導電的互連奈米結構薄膜層的材料包括金屬材料，且該金屬材料包括金、銀、銅、鐵、錫、鎳、鋁、鈦、鉑、鎢、鋅或鈷，或其多元合金。
  5. 如申請專利範圍第1項所述之圖案化的導電薄膜，其中該導電的互連奈米結構薄膜層的材料包括高分子材料，且該高分子材料包括聚乙炔類導電高分子材料、聚噻吩類導電高分子材料、聚吡咯類導電高分子材料、聚苯胺類導電高分子材料或聚芳香烴 乙烯類導電高分子材料。
  6. 如申請專利範圍第1項所述之圖案化的導電薄膜，其中該導電的互連奈米結構薄膜層的材料包括陶瓷材料，且該陶瓷材料包括氧化鋅、氧化銦、氧化錫、氮化鈦、氧化銦錫、氧化鋅鋁、氧化銦鋅、氧化鋅鎵或氧化銦鋅鎵，或其多元金屬氧化物，或其多元金屬氮化物。
  7. 如申請專利範圍第1項所述之圖案化的導電薄膜，其中該圖案化的調節層包括熱傳導係數小於1W/m．K的材料或隔熱性高於玻璃的材料且配置於該第一區，或者熱傳導係數大於1W/m．K的材料或隔熱性低於玻璃的材料且配置於該第二區。
  8. 如申請專利範圍第1項所述之圖案化的導電薄膜，其中該圖案化的調節層包括壓克力系材料、環氧樹脂系材料、聚氨酯系材料、聚烯醇系材料、聚酯系材料、聚乙烯系材料，或者是上述兩者以上之混合材料，亦或者是無機材料，所述無機材料包括氧化鋁、氧化矽、氮化矽或其混合物。
  9. 如申請專利範圍第1項所述之圖案化的導電薄膜，其中該圖案化的調節層包括光穿透率低於50%的材料且配置於該第一區，或者能增強紅外光波長之材料且配置於該第二區。
  10. 如申請專利範圍第1項所述之圖案化的導電薄膜，更包括：一平坦層或一保護層，覆蓋該圖案化的調節層與該導電的互連奈米結構薄膜層；以及 另一導電的互連奈米結構薄膜層，配置於該平坦層或該保護層上，且該另一導電的互連奈米結構薄膜層具有互相鄰接之一第三區與一第四區，其中該第三區的導電度是該第四區的導電度的至少1000倍。
  11. 如申請專利範圍第1項所述之圖案化的導電薄膜，其中該導電的互連奈米結構薄膜層位於一第一基板與該圖案化的調節層之間。
  12. 如申請專利範圍第1項所述之圖案化的導電薄膜，其中該圖案化的調節層位於該導電的互連奈米結構薄膜層與一第一基板之間。
  13. 一種圖案化的導電薄膜的製造方法，包括：提供一導電的互連奈米結構薄膜層，該導電的互連奈米結構薄膜層包括互相鄰接之一第一區與一第二區；於該導電的互連奈米結構薄膜層的該第一區或該第二區配置一圖案化的調節層；以及提供一能量源，對該導電的互連奈米結構薄膜層與該圖案化的調節層進行一導電性調節處理，使該第一區具有交錯互疊的奈米結構而且該第二區具有局部非連續的互連奈米結構，且其中該第一區之該導電的互連奈米結構薄膜層是該第二區之該導電的互連奈米結構薄膜層的導電度的至少1000倍。
  14. 如申請專利範圍第13項所述之圖案化的導電薄膜的製造方法，更包括： 在進行該導電性調節處理後，於該圖案化的調節層與該導電的互連奈米結構薄膜層上覆蓋一平坦層；以及於該平坦層上形成另一導電的互連奈米結構薄膜層，該另一導電的互連奈米結構薄膜層具有互相鄰接之一第三區與一第四區，其中該第三區的導電度是該第四區的導電度的至少1000倍。
  15. 如申請專利範圍第13項所述之圖案化的導電薄膜的製造方法，更包括移除該圖案化的調節層。
  16. 如申請專利範圍第13項所述之圖案化的導電薄膜的製造方法，其中該導電性調節處理包括熱處理製程、光處理製程或電漿處理製程。
  17. 如申請專利範圍第16項所述之圖案化的導電薄膜的製造方法，其中該熱處理製程的溫度為攝氏150度至400度。
  18. 如申請專利範圍第16項所述之圖案化的導電薄膜的製造方法，其中該光處理製程包括提供波長為700奈米至14微米的光源。
  19. 如申請專利範圍第13項所述之圖案化的導電薄膜的製造方法，其中該導電的互連奈米結構薄膜層位於一第一基板與該圖案化的調節層之間。
  20. 如申請專利範圍第19項所述之圖案化的導電薄膜的製造方法，更包括：形成一黏著層，該黏著層位於該圖案化的導電薄膜的最上層；在該黏著層上貼附一第二基板；以及 分離該第一基板。
  21. 如申請專利範圍第13項所述之圖案化的導電薄膜的製造方法，其中該圖案化的調節層位於該導電的互連奈米結構薄膜層與一第一基板之間。
  22. 一種單片雙層薄膜式架構GF2(DITO)觸控面板，包括：一基板；一第一導電的互連奈米結構薄膜層具有互相鄰接之一第一區與一第二區，其中該第一區具有交錯互疊的奈米結構，做為一第一方向電極圖案，且該第二區具有局部非連續的互連奈米結構，該第一區的導電度是該第二區的導電度的至少1000倍；一第二導電的互連奈米結構薄膜層具有互相鄰接之一第三區與一第四區，其中該第三區具有交錯互疊的奈米結構，做為一第二方向電極圖案，且該第四區具有局部非連續的互連奈米結構，該第三區的導電度是該第四區的導電度的至少1000倍；以及一平坦層，介於該第一導電的互連奈米結構薄膜層與該第二導電的互連奈米結構薄膜層之間。
  23. 如申請專利範圍第22項所述之單片雙層薄膜式架構觸控面板，其中該第一方向電極圖案為Y軸電極圖案；該第二方向電極圖案為X軸電極圖案。
  24. 如申請專利範圍第22項所述之單片雙層薄膜式架構觸控面板，其中該第一導電的互連奈米結構薄膜層與該第二導電的互連奈米結構薄膜層包括奈米導線、奈米棒、奈米管、奈米蜂巢狀 結構、奈米顆粒，或其組合。
  25. 一種單片單層薄膜式架構GF2(SITO)之觸控面板，包括：一基板；一第一方向橋接電極圖案，位於該基板上；一圖案化的絕緣層，覆蓋該第一方向橋接電極圖案，裸露出該第一方向的橋接電極圖案的兩端；以及一導電的互連奈米結構薄膜層，位於該基板上，其具有一第一區、一第二區與一第三區，其中該第一區與該第三區之間彼此分隔，且該第二區分別與該第一區以及該第三區互相鄰接，且其中：該第一區具有交錯互疊的奈米結構，藉由該圖案化的絕緣層與該第一方向的橋接電極圖案電性隔絕，做為一第二方向的電極圖案；該第三區具有交錯互疊的奈米結構，做為一第一方向的電極圖案，其包括一第一部分與一第二部分，位於該第一區的兩側，且該第一部分與該第二部分分別與未被該圖案化的絕緣層覆蓋的該第一方向的橋接電極圖案的兩端電性連接；以及該第二區具有局部非連續的互連奈米結構，且該第一區與該第三區的導電度是該第二區的導電度的至少1000倍。
  26. 如申請專利範圍第25項所述之單片單層薄膜式架構之觸控面板，其中該第一方向橋接電極圖案為X軸橋接電極圖案；該第一方向電極圖案為X軸電極圖案；該第二方向電極圖案為Y軸 電極圖案以及Y軸橋接電極圖案。
  27. 如申請專利範圍第25項所述之單片單層薄膜式架構之觸控面板，其中該導電的互連奈米結構薄膜層包括奈米導線、奈米棒、奈米管、奈米蜂巢狀結構、奈米顆粒，或其組合。
TW102129549A 2013-08-16 2013-08-16 圖案化的導電薄膜及其製造方法與應用 TWI518756B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
TW102129549A TWI518756B (zh) 2013-08-16 2013-08-16 圖案化的導電薄膜及其製造方法與應用
CN201310373207.9A CN104376898B (zh) 2013-08-16 2013-08-23 图案化的导电薄膜、其制造方法及触控面板
US14/080,810 US9253890B2 (en) 2013-08-16 2013-11-15 Patterned conductive film, method of fabricating the same, and application thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW102129549A TWI518756B (zh) 2013-08-16 2013-08-16 圖案化的導電薄膜及其製造方法與應用

Publications (2)

Publication Number Publication Date
TW201508826A true TW201508826A (zh) 2015-03-01
TWI518756B TWI518756B (zh) 2016-01-21

Family

ID=52466007

Family Applications (1)

Application Number Title Priority Date Filing Date
TW102129549A TWI518756B (zh) 2013-08-16 2013-08-16 圖案化的導電薄膜及其製造方法與應用

Country Status (3)

Country Link
US (1) US9253890B2 (zh)
CN (1) CN104376898B (zh)
TW (1) TWI518756B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11397483B2 (en) 2017-09-20 2022-07-26 Hefei Xinsheng Optoelectronics Technology Co., Ltd. Touch panel, manufacturing method thereof, and display device

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9956711B2 (en) * 2014-03-19 2018-05-01 Cas In Bio Facile methods for fabricating a uniformly patterned and porous nanofibrous scaffold
US11168412B2 (en) * 2014-03-19 2021-11-09 Dong Jin Lim Facile methods for fabricating a uniformly patterned and porous nanofibrous scaffold
US9846500B2 (en) * 2014-07-29 2017-12-19 Hannstar Display (Nanjing) Corporation Organic electroluminescent touch panel with anti-interference structures
KR20170060094A (ko) * 2014-09-22 2017-05-31 바스프 에스이 투명 도전성 레이어, 그 레이어를 포함하는 필름, 및 그것의 생산을 위한 프로세스
JP5969089B1 (ja) * 2015-05-20 2016-08-10 株式会社フジクラ 導体層付き構造体の製造方法、基材付き配線体、及び基材付き構造体
EP3317753B1 (en) * 2015-06-30 2022-11-02 3M Innovative Properties Company Patterned overcoat layer
CN104966588B (zh) * 2015-07-04 2017-01-25 厦门变格新材料科技有限公司 一种制备纳米级金属网格透明导电薄膜的方法
CN105097276B (zh) * 2015-07-28 2018-10-12 桂林电子科技大学 一种多层薄膜电容器的无掩膜制备方法
KR101983013B1 (ko) 2015-09-25 2019-05-28 동우 화인켐 주식회사 필름 터치 센서 및 그 제조 방법
CA3006673A1 (en) * 2015-12-04 2017-06-08 Leonhard Kurz Stiftung & Co. Kg Film and method for producing a film
CN106970730A (zh) * 2016-01-13 2017-07-21 中华映管股份有限公司 触控面板及其制造方法
TWI620108B (zh) * 2016-09-01 2018-04-01 友達光電股份有限公司 觸控面板
TWI612453B (zh) * 2016-09-01 2018-01-21 友達光電股份有限公司 觸控面板
JP2019532417A (ja) * 2016-09-26 2019-11-07 シェンジェン ロイオル テクノロジーズ カンパニー リミテッドＳｈｅｎｚｈｅｎ Ｒｏｙｏｌｅ Ｔｅｃｈｎｏｌｏｇｉｅｓ Ｃｏ．， Ｌｔｄ． タッチセンサー及びその製造方法
CN206505399U (zh) * 2017-03-06 2017-09-19 合肥鑫晟光电科技有限公司 用于显示装置的基板以及触控显示装置
CN107577381B (zh) * 2017-07-31 2020-06-26 珠海纳金科技有限公司 一种卷对卷电容式触摸屏功能片及其制备方法
CN109686496B (zh) * 2018-10-30 2021-02-09 苏州诺菲纳米科技有限公司 银纳米线的蚀刻方法、透明导电电极及其制备方法
CN111610871A (zh) * 2019-02-25 2020-09-01 英属维尔京群岛商天材创新材料科技股份有限公司 电极结构及其触控面板
US11435863B1 (en) * 2021-04-15 2022-09-06 Tpk Advanced Solutions Inc. Touch sensor and manufacturing method thereof
CN115302879A (zh) * 2021-05-06 2022-11-08 天材创新材料科技(厦门)有限公司 透明隔热薄膜
CN113376239A (zh) * 2021-06-08 2021-09-10 哈尔滨工业大学（深圳） 一种用于功率封装的电化学迁移测试方法及装置
US11809648B2 (en) * 2022-01-28 2023-11-07 Tpk Advanced Solutions Inc. Touch sensor

Family Cites Families (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60213062A (ja) 1984-04-09 1985-10-25 Hosiden Electronics Co Ltd 薄膜トランジスタの製造方法
TW554405B (en) * 2000-12-22 2003-09-21 Seiko Epson Corp Pattern generation method and apparatus
US7335395B2 (en) 2002-04-23 2008-02-26 Nantero, Inc. Methods of using pre-formed nanotubes to make carbon nanotube films, layers, fabrics, ribbons, elements and articles
US7727854B2 (en) * 2003-12-19 2010-06-01 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device
US20050196707A1 (en) * 2004-03-02 2005-09-08 Eastman Kodak Company Patterned conductive coatings
US7642038B2 (en) * 2004-03-24 2010-01-05 Semiconductor Energy Laboratory Co., Ltd. Method for forming pattern, thin film transistor, display device, method for manufacturing thereof, and television apparatus
US20080048996A1 (en) 2006-08-11 2008-02-28 Unidym, Inc. Touch screen devices employing nanostructure networks
SG10201502808UA (en) 2006-10-12 2015-05-28 Cambrios Technologies Corp Nanowire-Based Transparent Conductors And Applications Thereof
US8178028B2 (en) 2006-11-06 2012-05-15 Samsung Electronics Co., Ltd. Laser patterning of nanostructure-films
CN101652317B (zh) 2007-04-04 2012-12-12 高通Mems科技公司 通过牺牲层中的界面修改来消除释放蚀刻侵蚀
US20090169819A1 (en) 2007-10-05 2009-07-02 Paul Drzaic Nanostructure Films
CN101468877B (zh) * 2007-12-28 2012-05-16 西北工业大学 一种基于银树枝状结构的红外透光三明治结构复合材料
JP5474835B2 (ja) 2008-02-25 2014-04-16 スモルテック アーベー ナノ構造処理のための導電性補助層の形成及び選択的除去
TWI372418B (en) 2008-08-14 2012-09-11 Univ Nat Chiao Tung Nanostructured thin-film formed by utilizing oblique-angle deposition and method of the same
US8642118B2 (en) * 2009-01-16 2014-02-04 Konica Minolta Holdings, Inc. Pattern electrode manufacturing method and pattern electrode
KR101589924B1 (ko) * 2009-03-26 2016-01-29 린텍 가부시키가이샤 금속 산화막의 형성 방법 및 금속 산화막
JP5507898B2 (ja) * 2009-06-15 2014-05-28 パナソニック株式会社 透明導電パターンの製造方法及び透明導電パターン付き基材
CN101615594A (zh) * 2009-08-14 2009-12-30 上海广电光电子有限公司 薄膜晶体管阵列基板的制造方法
JP2011060686A (ja) 2009-09-14 2011-03-24 Konica Minolta Holdings Inc パターン電極の製造方法及びパターン電極
CN102834472B (zh) * 2010-02-05 2015-04-22 凯博瑞奥斯技术公司 光敏墨组合物和透明导体以及它们的使用方法
TWI549900B (zh) 2010-03-23 2016-09-21 坎畢歐科技公司 奈米結構透明導體之圖案化蝕刻
WO2011148429A1 (ja) 2010-05-28 2011-12-01 信越ポリマー株式会社 透明導電膜及びこれを用いた導電性基板
EP2592533A4 (en) 2010-07-05 2014-08-13 Dainippon Ink & Chemicals SUBSTRATE WITH A TRANSPARENT CONDUCTIVE LAYER, PRODUCTION METHOD FOR THE SUBSTRATE, TRANSPARENT CONDUCTIVE FILMLAMINATE FOR USE IN A TOUCH PANEL AND TOUCH PANEL
KR20130132800A (ko) 2010-10-22 2013-12-05 캄브리오스 테크놀로지즈 코포레이션 나노와이어 잉크 조성물 및 이의 인쇄
CN103547984B (zh) 2011-05-20 2016-07-06 Lg化学株式会社 导电基板和包括该导电基板的触摸式面板
JPWO2012176905A1 (ja) 2011-06-24 2015-02-23 株式会社クラレ 導電膜形成方法、導電膜、絶縁化方法、及び絶縁膜
WO2013094477A1 (ja) 2011-12-19 2013-06-27 パナソニック株式会社 透明導電膜、透明導電膜付き基材及びその製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11397483B2 (en) 2017-09-20 2022-07-26 Hefei Xinsheng Optoelectronics Technology Co., Ltd. Touch panel, manufacturing method thereof, and display device

Also Published As

Publication number Publication date
TWI518756B (zh) 2016-01-21
US20150047885A1 (en) 2015-02-19
US9253890B2 (en) 2016-02-02
CN104376898B (zh) 2017-04-12
CN104376898A (zh) 2015-02-25

Similar Documents

Publication Publication Date Title
TWI518756B (zh) 圖案化的導電薄膜及其製造方法與應用
US20200377744A1 (en) Metal nanostructured networks and transparent conductive material
JP6073999B2 (ja) パターン化された透明導体及びこれを備えるタッチスクリーン素子
Gupta et al. Spray coating of crack templates for the fabrication of transparent conductors and heaters on flat and curved surfaces
Kiruthika et al. Metal wire network based transparent conducting electrodes fabricated using interconnected crackled layer as template
KR102145157B1 (ko) 기재 상에 투명 전도체를 제조하는 방법
TWI629692B (zh) 導電物品
TWI595508B (zh) 透明導電性膜及圖像顯示裝置
JP6843215B2 (ja) 透明コンダクタ、及び、透明コンダクタを製作するプロセス
JPWO2013094477A1 (ja) 透明導電膜、透明導電膜付き基材及びその製造方法
Kim et al. A full-visible-spectrum invisibility cloak for mesoscopic metal wires
KR101682501B1 (ko) 은 나노와이어 패턴층 및 그래핀층을 포함하는 투명전극 및 그 제조방법
Chung et al. High-performance flexible transparent nanomesh electrodes
Zhang et al. Preparation of large-area, high-performance single-walled carbon nanotube (SWCNT)-based heater films by roll-to-roll gravure printing
Du et al. High optical transmittance of aluminum ultrathin film with hexagonal nanohole arrays as transparent electrode
US20160358747A1 (en) Conductive film and method of making same
Gence et al. Wrinkled titanium nitride nanocomposite for robust bendable electrodes
Kim et al. Transparent flexible heater with nano amorphous pattern
JP2013182871A (ja) 透明導電膜付き基材及びその製造方法
JP6352085B2 (ja) 膜、及び膜形成方法
JP2016068481A (ja) 積層フィルムの製造方法、回路基板の製造方法、ロール体および離型フィルム
KR20150134890A (ko) 패터닝된 은나노와이어 투명전극의 제조방법
Li et al. Wrinkled single-layer graphenes fabricated by silicon nanopillar arrays
Chung et al. Nanoscale plasmonic wires with maximal figure of merits as a superior flexible transparent conducting electrode for RGB colors
Puicervert Hybrid materials for flexible, transparent electrodes