CN104376898A - 图案化的导电薄膜、其制造方法及触控面板 - Google Patents

图案化的导电薄膜、其制造方法及触控面板 Download PDF

Info

Publication number
CN104376898A
CN104376898A CN201310373207.9A CN201310373207A CN104376898A CN 104376898 A CN104376898 A CN 104376898A CN 201310373207 A CN201310373207 A CN 201310373207A CN 104376898 A CN104376898 A CN 104376898A
Authority
CN
China
Prior art keywords
district
thin layer
conduction
patterning
interconnected nanostructures
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201310373207.9A
Other languages
English (en)
Other versions
CN104376898B (zh
Inventor
张郁培
杨明桓
邱俊毅
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hannstar Display Corp
Original Assignee
Industrial Technology Research Institute ITRI
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Industrial Technology Research Institute ITRI filed Critical Industrial Technology Research Institute ITRI
Publication of CN104376898A publication Critical patent/CN104376898A/zh
Application granted granted Critical
Publication of CN104376898B publication Critical patent/CN104376898B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/02Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/10Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/20Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B82NANOTECHNOLOGY
    • B82YSPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y40/00Manufacture or treatment of nanostructures
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F2203/00Indexing scheme relating to G06F3/00 - G06F3/048
    • G06F2203/041Indexing scheme relating to G06F3/041 - G06F3/045
    • G06F2203/04103Manufacturing, i.e. details related to manufacturing processes specially suited for touch sensitive devices
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F2203/00Indexing scheme relating to G06F3/00 - G06F3/048
    • G06F2203/041Indexing scheme relating to G06F3/041 - G06F3/045
    • G06F2203/04112Electrode mesh in capacitive digitiser: electrode for touch sensing is formed of a mesh of very fine, normally metallic, interconnected lines that are almost invisible to see. This provides a quite large but transparent electrode surface, without need for ITO or similar transparent conductive material
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/09Use of materials for the conductive, e.g. metallic pattern
    • H05K1/092Dispersed materials, e.g. conductive pastes or inks
    • H05K1/097Inks comprising nanoparticles and specially adapted for being sintered at low temperature
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01Dielectrics
    • H05K2201/0104Properties and characteristics in general
    • H05K2201/0108Transparent
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/02Fillers; Particles; Fibers; Reinforcement materials
    • H05K2201/0203Fillers and particles
    • H05K2201/0242Shape of an individual particle
    • H05K2201/0257Nanoparticles
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/02Fillers; Particles; Fibers; Reinforcement materials
    • H05K2201/0203Fillers and particles
    • H05K2201/0242Shape of an individual particle
    • H05K2201/026Nanotubes or nanowires
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/09218Conductive traces
    • H05K2201/09245Crossing layout
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/11Treatments characterised by their effect, e.g. heating, cooling, roughening
    • H05K2203/1105Heating or thermal processing not related to soldering, firing, curing or laminating, e.g. for shaping the substrate or during finish plating
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/11Treatments characterised by their effect, e.g. heating, cooling, roughening
    • H05K2203/1142Conversion of conductive material into insulating material or into dissolvable compound
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4685Manufacturing of cross-over conductors
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S977/00Nanotechnology
    • Y10S977/902Specified use of nanostructure
    • Y10S977/932Specified use of nanostructure for electronic or optoelectronic application
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00Stock material or miscellaneous articles
    • Y10T428/24Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24802Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.]

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Laminated Bodies (AREA)
  • General Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Dispersion Chemistry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Human Computer Interaction (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Nanotechnology (AREA)

Abstract

本发明公开一种图案化的导电薄膜,包括导电的互连纳米结构薄膜层。导电的互连纳米结构薄膜层具有互相邻接的第一区与第二区,其中第一区的导电度是第二区的导电度的至少1000倍以上。本揭露实施例的图案化的导电薄膜不会留下目视可见的蚀刻痕,提升光学质量。可以利用导电性调节处理使导电薄膜图案化,因此可以减少光掩膜的使用,减少成本的支出。可以减少使用化学品,降低环境的污染。

Description

图案化的导电薄膜、其制造方法及触控面板
技术领域
本揭露是有关于一种图案化的导电薄膜及其制造方法与应用。
背景技术
透明导电薄膜可应用的领域很广,包含触控式屏幕、软性显示器、LCD面板、OLED照明和太阳能电池等等,其中又以触控面板的市场最大。目前透明导电层的市场几乎由铟锡氧化物(ITO)独占,但不论是铟材料的欠缺、中大尺寸面板ITO成本和电阻过高、以及对软性面板的需求都指向须寻找ITO的替代材料。
纳米银线材料所使用的银含量不高,因此,仍有透明的效果,且导电性比ITO中的铟高100倍,并可为液体型态涂料。因此,纳米银线是未来应用于触控元件透明导电薄膜极具优势的替代材料。不仅于导电性与价格上有竞争性,尤其是对软性面板设计的需求,纳米银线于使用或应用上提供更大的弹性。随着智能型手机、平板计算机等触控产品需求持续扩张,透明导电膜市场规模增加,纳米银导电材料将有机会以其成本较低、导电性优及具可挠曲性的优势,成为下一世代透明导电膜的主要材料之一。
目前,纳米银线薄膜图案化方式可以使用一般光刻蚀刻工艺来进行纳米结构薄膜图案化;然而,此方法易留下目视可见的蚀刻痕,而影响光学质量。再者,使用一般蚀刻工艺来进行纳米结构薄膜图案化需使用蚀刻剂等化学品,因此,成本较高。另外,使用一般蚀刻的方式来进行纳米结构薄膜图案化,在蚀刻工艺后须清洗除去部分纳米银线,因此可能造成环境污染。
发明内容
本揭露提供一种图案化的导电薄膜,其不会留下目视可见的蚀刻痕,可提升光学质量。
本揭露提供一种图案化的导电薄膜的制造方法,其可以利用位于导电的互连纳米结构薄膜层上方的图案化调节层,搭配导电性调节处理来图案化导电薄膜,减少光掩膜的使用,以减少成本的支出。
本揭露提供一种图案化的导电薄膜的制造方法,其可以减少使用化学品,降低环境的污染。
本揭露实施例提出一种图案化的导电薄膜,包括导电的互连纳米结构薄膜层以及图案化的调节层。所述导电的互连纳米结构薄膜层具有互相邻接的第一区与第二区,其中第一区具有交错互迭的纳米结构且第二区具有局部非连续的互连纳米结构,且第一区的导电度是第二区的导电度的至少1000倍。图案化的调节层,配置于第一区与第二区两者其一。
其中,导电的互连纳米结构薄膜层包括纳米导线、纳米棒、纳米管、纳米蜂巢状结构、纳米颗粒或其组合。
其中,导电的互连纳米结构薄膜层的材料包括金属、高分子、陶瓷,或上述两种以上的组合。
其中,导电的互连纳米结构薄膜层的材料包括金属材料,且金属材料包括金、银、铜、铁、锡、镍、铝、钛、铂、钨、锌或钴,或其多元合金。
其中,导电的互连纳米结构薄膜层的材料包括高分子材料,且高分子材料包括聚乙炔类导电高分子材料、聚噻吩类导电高分子材料、聚吡咯类导电高分子材料、聚苯胺类导电高分子材料或聚芳香烃乙烯类导电高分子材料。
其中,导电的互连纳米结构薄膜层的材料包括陶瓷材料,且陶瓷材料包括氧化锌、氧化铟、氧化锡、氮化钛、氧化铟锡、氧化锌铝、氧化铟锌、氧化锌镓或氧化铟锌镓、或前述材料的多元金属氧化物,或前述材料的多元金属氮化物。
其中,图案化的调节层包括热传导系数小于1W/m·K的材料或隔热性高于玻璃的材料且配置于第一区,或者热传导系数大于1W/m·K的材料或隔热性低于玻璃的材料且配置于第二区。
其中,图案化的调节层包括压克力系材料、环氧树脂系材料、聚氨酯系材料、聚烯醇系材料、聚酯系材料、聚乙烯系材料,或者是上述两者以上的混合材料,亦或者是无机材料,所述无机材料包括氧化铝、氧化硅、氮化硅或其混合物。
其中,图案化的调节层包括光穿透率低于50%的材料且配置于第一区,或者能增强红外光波长的材料且配置于第二区。
其中,还包括:平坦层或保护层,覆盖图案化的调节层与导电的互连纳米结构薄膜层;以及另一导电的互连纳米结构薄膜层,配置于平坦层或保护层上,且另一导电的互连纳米结构薄膜层具有互相邻接的第三区与第四区,第三区的导电度是第四区的导电度的至少1000倍。
其中,导电的互连纳米结构薄膜层位于第一基板与图案化的调节层之间。
其中,图案化的调节层位于导电的互连纳米结构薄膜层与第一基板之间。
本揭露实施例提出一种图案化的导电薄膜的制造方法,包括提供导电的互连纳米结构薄膜层,所述导电的互连纳米结构薄膜层包括互相邻接的第一区与第二区。于导电的互连纳米结构薄膜层的第一区或第二区配置图案化的调节层。提供能量源,对导电的互连纳米结构薄膜层与图案化的调节层进行导电性调节处理,使第一区具有交错互迭的纳米结构而且第二区具有局部非连续的互连纳米结构,且其中第一区的导电的互连纳米结构薄膜层是第二区的导电的互连纳米结构薄膜层的导电度的至少1000倍。
其中,还包括:在进行导电性调节处理后,于图案化的调节层与导电的互连纳米结构薄膜层上覆盖平坦层;以及于平坦层上形成另一导电的互连纳米结构薄膜层,另一导电的互连纳米结构薄膜层具有互相邻接的第三区与第四区,其中第三区的导电度是第四区的导电度的至少1000倍。
其中,还包括移除图案化的调节层。
其中,导电性调节处理包括热处理工艺、光处理工艺或等离子处理工艺。
其中,热处理工艺的温度为摄氏150度至400度。
其中,光处理工艺包括提供波长为700纳米至14微米的光源。
其中,导电的互连纳米结构薄膜层位于第一基板与图案化的调节层之间。
其中,还包括:形成黏着层,黏着层位于图案化的导电薄膜的最上层;在黏着层上贴附第二基板;以及分离第一基板。
其中,图案化的调节层位于导电的互连纳米结构薄膜层与第一基板之间。
本揭露实施例提出一种单片双层薄膜式架构GF2(DITO)的触控面板,包括基板、第一导电的互连纳米结构薄膜层、第二导电的互连纳米结构薄膜层以及平坦层。第一导电的互连纳米结构薄膜层具有互相邻接的第一区与第二区,其中第一区具有交错互迭的纳米结构,作为第一方向电极图案,且第二区具有局部非连续的互连纳米结构,第一区的导电度是第二区的导电度的至少1000倍。第二导电的互连纳米结构薄膜层具有互相邻接的第三区与第四区,其中第三区具有交错互迭的纳米结构,作为第二方向电极图案,且第四区具有局部非连续的互连纳米结构,第三区的导电度是第四区的导电度的至少1000倍。平坦层介于第一导电的互连纳米结构薄膜层与第二导电的互连纳米结构薄膜层之间。
其中,第一方向电极图案为Y轴电极图案;第二方向电极图案为X轴电极图案。
其中,第一导电的互连纳米结构薄膜层与第二导电的互连纳米结构薄膜层包括纳米导线、纳米棒、纳米管、纳米蜂巢状结构、纳米颗粒或其组合。
本揭露实施例提出一种单片单层薄膜式架构GF2(SITO)的触控面板,包括基板、第一方向桥接电极图案、图案化的绝缘层以及导电的互连纳米结构薄膜层。第一方向桥接电极图案位于基板上。图案化的绝缘层,覆盖第一方向桥接电极图案,裸露出第一方向的桥接电极图案的两端。导电的互连纳米结构薄膜层,位于基板上,其具有第一区、第二区与第三区。第一区与第三区之间彼此分隔,且第二区分别与第一区以及第三区互相邻接。第一区具有交错互迭的纳米结构,借由图案化的绝缘层与第一方向的桥接电极图案电性隔绝,作为第二方向的电极图案。第三区具有交错互迭的纳米结构,作为第一方向的电极图案,其包括第一部分与第二部分,位于第一区的两侧,且第一部分与第二部分分别与未被图案化的绝缘层覆盖的第一方向的桥接电极图案的两端电性连接。第二区具有局部非连续的互连纳米结构,且第一区与第三区的导电度是第二区的导电度的至少1000倍。
其中,第一方向桥接电极图案为X轴桥接电极图案;第一方向电极图案为X轴电极图案;第二方向电极图案为Y轴电极图案以及Y轴桥接电极图案。
其中,导电的互连纳米结构薄膜层包括纳米导线、纳米棒、纳米管、纳米蜂巢状结构、纳米颗粒或其组合。
本揭露实施例的图案化的导电薄膜不会留下目视可见的蚀刻痕,提升光学质量。
本揭露实施例的图案化的导电薄膜的制造方法可以利用导电性调节处理使导电薄膜图案化,因此可以减少光掩膜的使用,减少成本的支出。
本揭露实施例的图案化的导电薄膜的制造方法可以减少使用化学品,降低环境的污染。
附图说明
图1A至1E为依据本揭露一实施例的一种图案化的导电薄膜的制造流程剖面示意图。
图2A至2C为依据本揭露另一实施例的一种图案化的导电薄膜的制造流程剖面示意图。
图3A至3F为依据本揭露又一实施例的一种图案化的导电薄膜的制造流程剖面示意图。
图4A至4C为依据本揭露再一实施例的一种图案化的导电薄膜的制造流程剖面示意图。
图5A至5C为依据本揭露又一实施例的一种图案化的导电薄膜的制造流程剖面示意图。
图6A至6H是依照本揭露一实施例的一种单片双层薄膜式架构GF2(DITO)的触控面板制造方法的俯视图。
图7A至7F是依照本揭露一实施例的一种单片单层薄膜式架构GF2(SITO)的触控面板制造方法的俯视图。
图8A至图8F分别是未加热的纳米银导线薄膜的扫描式电子显微镜(SEM)的影像、于摄氏200度烘烤1小时的纳米银导线薄膜的SEM影像以及于摄氏200度烘烤5分钟的纳米银导线薄膜的SEM影像。
图9为未烘烤与已烘烤的纳米银导线薄膜试片的穿透率。
图10A与图10B分别为例16在等离子处理后有被隔离层覆盖的区域以及没有被隔离层覆盖的区域的SEM影像。
图11A与图11B分别为例17在等离子处理后有被隔离层覆盖的区域以及没有被隔离层覆盖的区域的SEM影像。
具体实施方式
为让本揭露的上述特征和优点能更明显易懂,下文特举实施例,并配合所附图式作详细说明如下。
图1A至1E为依据本揭露一实施例的一种图案化的导电薄膜的制造流程剖面示意图。
请参照图1A,提供基板100。基板100包括多个区域10与多个区域20。区域10与区域20相邻。基板100的材料例如是玻璃、塑料或陶瓷等。在基板100上形成导电的互连纳米结构薄膜层110。导电的互连纳米结构薄膜层110包括纳米导线(nanowire)、纳米棒(nano-rod)、纳米管(nanotube)、纳米蜂巢状结构(honey comb)、纳米颗粒(nanoparticle),或其组合。导电的互连纳米结构薄膜层110的材料包括金属、高分子、陶瓷,或上述两种以上的组合。金属材料包括金、银、铜、铁、锡、镍、铝、钛、铂、钨、锌或钴,或其多元合金。高分子材料包括聚乙炔类导电高分子材料、聚噻吩类导电高分子材料、聚吡咯类导电高分子材料、聚苯胺类导电高分子材料或聚芳香烃乙烯类(Poly(arylene vinylene))导电高分子材料等。陶瓷材料包括氧化锌、氧化铟、氧化锡、氮化钛、氧化铟锡、氧化锌铝、氧化铟锌、氧化锌镓或氧化铟锌镓,或其多元金属氧化物,或其多元金属氮化物等。导电的互连纳米结构薄膜层110的形成方法可以采用电化学沉积法或各种湿式涂布法,例如是旋转涂布法、铸模法、刮刀涂布法、滚筒涂布法或浸渍涂布法等。详细的方法可参考Erik C.Garnett1等人发表的“Self-limited plasmonic welding of silver nanowirejunctions”,p241-249,Vol.11,March2012,NATURE MATERIAL以及M.E.Toimil Molares等人发表的“Fragmentation of nanowires driven by Rayleighinstability",P5337-5339,Vol.85,29November2004,Applied PhysicsLetters。导电的互连纳米结构薄膜层110的厚度例如是30纳米至10微米。
在另一实施例中,在形成导电的互连纳米结构薄膜层110之前,可以在基板100的区域10以及区域20上形成离型层150。离型层150的材料例如是聚对二甲基苯、有机硅氧树脂或硅油等。形成方法例如是旋转涂布法、刮刀涂布法、滚筒涂布法、印刷法或浸渍涂布法,厚度例如是10埃至10微米。
接着,请继续参照图1A,在区域10上方的导电的互连纳米结构薄膜层110上形成图案化的调节层120。图案化的调节层120的材料包括树脂(resin)材料。树脂材料例如是压克力系材料、环氧树脂系材料、聚氨酯系材料、聚烯醇系材料、聚酯系材料或聚乙烯系材料,或者是上述两者以上的混合材料,亦或者是无机材料,所述无机材料包括氧化铝、氧化硅、氮化硅或其混合物。图案化的调节层120的形成方法例如是形成调节材料层之后,再利用光刻方法图案化。图案化的调节层120也可以利用印刷工艺、转印工艺或激光图案化。图案化的调节层120的厚度例如是10纳米至1毫米。
图案化的调节层120可以是隔热材料(低导热材料)或是吸热材料(高导热材料)。隔热材料例如是压克力系材料、环氧树脂系材料、聚氨酯系材料、聚烯醇系材料,或者是上述两者以上的混合材料。吸热材料例如是压克力系材料、环氧树脂系材料或聚酯系材料、聚乙烯系材料,或者是上述两者以上的混合材料。
图案化的调节层120可以是能调节光能的材料。能调节光能的材料可以是光穿透率低于50%的材料或能增强特定波长的材料。光穿透率低于50%的材料,例如是无碳氧双键(C=O)、醚基(-O-)、羟基(-OH)等官能基团的树脂材料、含白色陶磁粒子的树脂材料及含陶瓷中空球的树脂材料。能增强特定波长的材料,例如是能增强光源波长介于700nm至14um之间的材料,其材料例如是含硅量子点的树脂材料或含金属或金属氧化物量子点的树脂材料。
图案化的调节层120可以是能调节热能的材料。在一实施例中,能调节热能的材料包括热传导系数小于1W/m·K的材料或隔热性高于玻璃的材料。热传导系数小于于1W/m·K的材料例如是压克力系材料、环氧树脂系材料、聚氨酯系材料、聚烯醇系材料、聚酯系材料或聚乙烯系材料,或者是上述两者以上的混合材料。在另一实施例中,能调节热能的材料包括热传导系数大于1W/m·K的材料或隔热性低于玻璃的材料。热传导系数大于1W/m·K的材料例如是金属/高分子复合材料、金属合金材料或金属氧化物材料,例如氧化铝。
图案化的调节层120也可以是能遮蔽等离子的材料,例如是压克力系材料、环氧树脂系材料、聚氨酯系材料、聚烯醇系材料、聚酯系材料或聚乙烯系材料,或者是上述两者以上的混合材料。亦或者是氧化硅、氮化硅等可图案化的无机材料。其可以遮蔽的等离子源气体例如是氧气、氮气、氩气、氦气、氖气、氡气、氪气、氯气、四氟化碳或六氟化硫,或者是其一种以上的混合气体。
继之,请参照图1B,进行导电性调节处理30,以提供能量源给导电的互连纳米结构薄膜层110,以改变不同区域的导电的互连纳米结构薄膜层110的导电特性,使得在区域10上被图案化的调节层120覆盖的导电的互连纳米结构薄膜层110a的导电度与在区域20上未被图案化的调节层120覆盖的导电的互连纳米结构薄膜层110b的导电度至少相差1000倍,而达到电性图案化的目的。在一实施例中,区域10上的导电的互连纳米结构薄膜层110a的导电度与区域20上的导电的互连纳米结构薄膜层110b的导电度相差1000倍至一千万倍。在另一实施例中,导电性调节处理30可以使导电的互连纳米结构薄膜层110b的导电物质熔融聚集而断线,形成具有局部非连续的互连纳米结构,而导致其导电度降低一千倍至一千万倍。导电性调节处理30可以是任何提供热源能量的形式,例如是热处理工艺、光处理工艺或等离子处理工艺。热处理工艺的温度例如是150度至400度,时间例如是10秒至一小时。光处理工艺例如是提供波长为700纳米至14微米的光源,可将样品加热至150度至400度,处理10秒至一小时。等离子处理工艺例如是于气体流量100~1000/每分钟标准毫升下,等离子能量50瓦~2000瓦,处理10秒至30分钟。在本实施例中,导电性调节处理30例如是由图案化的调节层120上方向基板100的方向照射,亦即,从基板100上方,由上而下提供至导电的互连纳米结构薄膜层110,但本揭露并不以此为限。
导电性调节处理30的能量(例如是温度、波长或等离子能量)以及处理的时间长度,与互连纳米结构薄膜层110的纳米结构的线径、粒径或厚度有关。更具体地说,在互连纳米结构薄膜层110的纳米结构为纳米导线或纳米棒的实施例中,进行导电性调节处理30的能量以及处理的时间长度会与纳米导线或纳米棒的线径有关。在互连纳米结构薄膜层110的纳米结构为纳米管、纳米蜂巢状结构的实施例中,进行导电性调节处理30的能量以及处理的时间长度会与纳米管、纳米蜂巢状结构的厚度有关。在互连纳米结构薄膜层110的纳米结构为纳米颗粒的实施例中,进行导电性调节处理30的能量以及处理的时间长度会与纳米颗粒的粒径有关。详细的内容揭露于Erik C.Garnett1等人发表的“Self-limited plasmonic welding of silver nanowire junctions”,p241-249,Vol.11,March2012,NATURE MATERIAL,其内容并入本案参考之。
在一实施例中,导电性调节处理30是热处理工艺,区域10上方的图案化的调节层120是隔热材料,隔热材料可阻挡热处理工艺所提供的大部分的热源,以减少热处理工艺对图案化的调节层120下方的导电的互连纳米结构薄膜层110的影响。区域10上方和图案化的调节层120接触的导电的互连纳米结构薄膜层110a,因为其纳米结构排列和分布被图案化的调节层120所固定或黏结,不会出现纳米结构断裂、变短或变成纳米球,因此可以维持具有交错互迭的纳米结构。而未被图案化的调节层120遮蔽的区域20上的导电的互连纳米结构薄膜层110b则因为热处理工艺所提供的热源,而使其熔融聚集而断线,形成具有局部非连续的互连纳米结构,使其导电度降低至少1000倍。亦即,热工艺后,在区域10上方留下的导电的互连纳米结构薄膜层110a的导电度是区域20上方导电的互连纳米结构薄膜层110b的导电度的至少1000倍。在另一实施例中,导电性调节处理30是热处理工艺,区域10上方的图案化的调节层120是吸热材料或具有高导热系数材料,吸热材料可吸收热处理工艺所提供的热源至图案化的调节层120再传导至下方的导电的互连纳米结构薄膜层110a,使其熔融聚集而断线,使其导电度降低至少1000倍。亦即,热工艺后,在区域10上方留下的导电的互连纳米结构薄膜层110a的导电度是区域20上方导电的互连纳米结构薄膜层110b的导电度的1/1000。
在另一实施例中,导电性调节处理30是热处理工艺,区域10上方的图案化的调节层120是调节热能的材料。在一实施例中,能调节热能的材料包括热传导系数小于1W/m·K的材料或隔热性高于玻璃的材料,例如是压克力系光刻胶材料等。区域10上方的图案化的调节层120因为传导系数低或隔热性高,而以缓慢的速率甚至无法将热处理工艺所提供的热源传导至图案化的调节层120再传导至下方的导电的互连纳米结构薄膜层110a,而未被图案化的调节层120遮蔽的区域20上的导电的互连纳米结构薄膜层110b则因为热处理工艺所提供的热源而使其熔融聚集而断线,使其导电度降低至少1000倍。亦即,热工艺后,在区域10上方留下的导电的互连纳米结构薄膜层110a的导电度是区域20上方导电的互连纳米结构薄膜层110b的导电度的至少1000倍。
在另一实施例中,导电性调节处理30是热处理工艺,区域10上方的图案化的调节层120是调节热能的材料。在一实施例中,能调节热能的材料包括热传导系数高于1W/m·K的材料或隔热性低于玻璃的金属复合物材料,例如是氧化铝等。此种能调节热能的材料因为热传导系数高或隔热性低,因而热处理工艺所提供的热源可以快速传导至图案化的调节层120再传导至下方的导电的互连纳米结构薄膜层110a,使其熔融聚集而断线,使得热工艺后在区域10上方的导电的互连纳米结构薄膜层110a形成具有局部非连续的互连纳米结构,而区域20上方导电的互连纳米结构薄膜层110b维持具有交错互迭的纳米结构。在一实施例中,区域10上方的导电的互连纳米结构薄膜层110a的导电度是区域20上方导电的互连纳米结构薄膜层110b的导电度的1/1000。
在又一实施例中,导电性调节处理30是光处理工艺,区域10上方的图案化的调节层120是能调节光能的材料,且能调节光能的材料是光穿透率低于50%的材料。光穿透率低的材料可遮蔽大部分光处理工艺所提供的光源,使图案化的调节层120再传导至下方的导电的互连纳米结构薄膜层110a仅受到少部分或不受到光源的照射,因此可以维持具有交错互迭的纳米结构。而未被图案化的调节层120遮蔽的区域20上的导电的互连纳米结构薄膜层110b则因为光处理工艺提供的光源而使其熔融聚集而断线,形成具有局部非连续的互连纳米结构。使得光工艺后在区域10上方留下的导电的互连纳米结构薄膜层110a的导电度是区域20上方导电的互连纳米结构薄膜层110b的导电度的至少1000倍。
在另一实施例中,导电性调节处理30是光处理工艺,区域10上方的图案化的调节层120是能调节光能的材料,且能调节光能的材料是能增强特定波长的材料。能增强特定波长的材料,可增强光处理工艺提供的光源中特定的波长(例如是红外光)至图案化的调节层120下方的导电的互连纳米结构薄膜层110a,使其易于熔融聚集而断线,形成具有局部非连续的互连纳米结构,使得光工艺后在区域10上方的导电的互连纳米结构薄膜层110a的导电度是区域20上方导电的互连纳米结构薄膜层110b的导电度的1/1000。
在其它实施例中,导电性调节处理30是等离子处理工艺。等离子处理工艺所使用的等离子源气体例如是氧气、氮气、氩气、氦气、氖气、氡气、氪气、氯气、四氟化碳或六氟化硫,或者是其一种以上的混合气体,区域10上方的图案化的调节层120也可以是能遮蔽等离子的材料。
能遮蔽等离子的材料可遮蔽等离子气体,使图案化的调节层120下方的导电的互连纳米结构薄膜层110a仅受到少部分或不受到等离子的处理,因此,可以维持具有交错互迭的纳米结构。而未被图案化的调节层120遮蔽的区域20上的导电的互连纳米结构薄膜层110b则因为等离子处理工艺提供的等离子而使其熔融聚集而断线,形成具有局部非连续的互连纳米结构,使得等离子处理工艺后在区域10上方的导电的互连纳米结构薄膜层110a的导电度是区域20上方导电的互连纳米结构薄膜层110b的导电度的至少1000倍。
请参照图1C,在进行导电性调节处理30之后,可以将图案化的调节层120留下或移除。此实施例中,图案化的调节层120可留下来。接着,于图案化的调节层120以及导电的互连纳米结构薄膜层110b上形成平坦层或保护层130。平坦层或保护层130的材料例如是压克力系材料、环氧树脂系材料、聚氨酯系材料、聚烯醇系材料、聚酯系材料或聚乙烯系材料,或者是两者以上的混合材料。形成的方法例如是旋转涂布法、刮刀涂布法、滚筒涂布法、印刷法或浸渍涂布法,厚度例如是10纳米至1毫米。
请参照图1D,在一实施例中,可以在上述的平坦层或保护层130上再形成黏着层160,且在黏着层160上更贴附另一基板200。黏着层160可以为聚苯乙烯树脂、丙烯腈-丁二烯-苯乙烯共聚物树脂、聚丙烯树脂、聚乙烯树脂、氰基丙烯酸酯或聚醋酸乙烯酯等。基板200的材料例如是玻璃、塑料或陶瓷等。
请参照图1E,进行离型工艺。借由离型层150,使基板100与贴附着图案化的调节层120以及导电的互连纳米结构薄膜层110a与110b的基板200离型。离型层150可以是留在基板100上(如图1E所示),或是留在第二基板200上(未绘示)。
在以上的实施例中,在进行离型工艺之前,已经先将所述的另一基板200贴附在黏着层160上,然而,本揭露并不以此为限。在另一实施例中,上述的另一基板200(图1D)可以在进行离型工艺之后,才贴附在黏着层160上。又一实施例中,也可以不需要有离型层150,即可分离基板100。
图2A至2C为依据本揭露另一实施例的一种图案化的导电薄膜的制造流程剖面示意图。
在以上的参照图1A至图1E的实施例中,在进行导电性调节处理30之后,图案化的调节层120会被保留下来(图1B)。然而,请参照图2A,在另一实施例中,在进行导电性调节处理30之后,可以移除图案化的调节层120。之后,再形成平坦层或保护层130与黏着层160,并且在黏着层160上贴附另一基板200,如图2B所示。之后,请参照图2C,进行离型工艺,借由离型层150,使基板100与贴附导电的互连纳米结构薄膜层110a、110b的基板200离型。
同样地,在另一实施例中,上述的另一基板200(图2B)可以在进行离型工艺之后,才贴附在黏着层160上。又一实施例中,也可以不需要有离型层150,即可分离基板100。
图3A至3F为依据本揭露又一实施例的一种图案化的导电薄膜的制造流程剖面示意图。
请参照图3A,在另一实施例中,当基板100是由不耐热或不耐光照射的材料(例如是聚对苯二甲酸乙二酯或聚氟化二乙烯)制成时,可以在离型层150上先形成耐热层140,以防止基板100因为后续的导电性调节处理30工艺而变形。耐热层140的材料例如是压克力系材料、环氧树脂系材料、聚氨酯系材料、聚烯醇系材料、聚酯系材料或聚乙烯系材料,或者是两者以上的混合材料,形成的方法例如是旋转涂布法、刮刀涂布法、滚筒涂布法或浸渍涂布法,厚度例如是10纳米至1厘米。
请参照图3B至3F,后续的步骤如上述实施例参照图1A至图1E所述,于此不再赘述。
同样地,在另一实施例中,上述的另一基板200(图3E)可以在进行离型工艺之后,才贴附在黏着层160上。又一实施例中,也可以不需要有离型层150,即可分离基板100。
图4A至4C为依据本揭露再一实施例的一种图案化的导电薄膜的制造流程剖面示意图。
同样地,在以上参照图3A至3F的实施例中,在进行导电性调节处理30之后,图案化的调节层120(图3C)会被保留下来。然而,请参照图4A,在另一实施例中,在进行导电性调节处理30之后,可以移除图案化的调节层120。之后,再形成平坦层或保护层130。平坦层或保护层130上可以再形成黏着层160,并且黏着层160上贴附另一基板200,如图4B所示。之后,请参照图4C,进行离型工艺,借由离型层150,使基板100与贴附导电的互连纳米结构薄膜层110a与110b的基板200离型。在另一实施例中,上述的另一基板200(图4B)可以在进行离型工艺之后,才贴附在黏着层160上。又一实施例中,也可以不需要有离型层150,即可分离基板100。
在以上的实施例中,请参照图1A、3B,调节层120形成在导电的互连纳米结构薄膜层110上,然而,本揭露并不以此为限,在其它的实施例中,上述调节层120也可以形成在导电的互连纳米结构薄膜层110的下方。以下举一实施例来说明之。
图5A至5C为依据本揭露又一实施例的一种图案化的导电薄膜的制造流程剖面示意图。
请参照图5A,在基板100上形成导电的互连纳米结构薄膜层111之前,先在基板100上形成图案化的调节层120。之后,在基板100以及图案化的调节层120上形成导电的互连纳米结构薄膜层111。基板100、调节层120与导电的互连纳米结构薄膜层111的材料、形成方法或图案化的方法如上所述,于此不再赘述。
接着,请参照图5B,对导电的互连纳米结构薄膜层111与图案化的调节层120进行导电性调节处理32,使区域10的导电的互连纳米结构薄膜层111a的导电度与区域20的导电的互连纳米结构薄膜层111b的导电度至少相差1000倍。导电性调节处理32例如是从基板100向导电的互连纳米结构薄膜层111的方向照射,亦即,自基板100下方,由下而上,提供至导电的互连纳米结构薄膜层111。同样地,导电性调节处理32可以是任何提供能量的形式,例如是热处理工艺、光处理工艺或等离子处理工艺。经导电性调节处理32可以使局部的导电的互连纳米结构薄膜层111的导电物质熔融聚集而断线。热处理工艺、光处理工艺或等离子处理工艺与图案化的调节层120的材料特性及作用原理等如上实施例所述,与此不再赘述。
接着,请参照图5C,于导电的互连纳米结构薄膜层111上形成平坦层或保护层130。平坦层或保护层130的材料、形成方法与厚度等如以上实施例所述。
在以上的实例中,以在基板上形成单层图案化的导电的互连纳米结构薄膜层来说明,然而,本揭露并不以此为限。在其它的实例中,也可以在形成第一层图案化的导电的互连纳米结构薄膜层之后,先在第一层图案化的导电的互连纳米结构薄膜层上形成平坦层,其后,再于平坦层上形成第二层图案化的导电的互连纳米结构薄膜层,以在基板上形成由多层图案化的导电的互连纳米结构薄膜层所形成的堆栈层,达成不同运用的目的。
举例来说,本揭露的概念可应用于触控面板上,在导电的互连纳米结构薄膜层上先形成图案化调节层,然后利用导电性调节处理来进行导电的互连纳米结构薄膜层的图案化,达成触控传感器(Touch Sensor)电极的制作。其中不论是单片双层薄膜式架构GF2(DITO)设计或单片单层薄膜式架构GF2(SITO)设计的触控面板,都可应用。
图6A至6H是依照本揭露一实施例的一种单片双层薄膜式架构GF2(DITO)触控面板的制造方法的俯视图。
请参照图6A,在基板600上涂布形成导电的互连纳米结构薄膜层610,例如是纳米银导线薄膜。接着,请参照图6B,在导电的互连纳米结构薄膜层610上形成Y轴图案化的调节层620。
之后,请参照图6C,进行导电性调节处理530,例如是热烘烤,以使得被图案化的调节层620覆盖的区域的导电的互连纳米结构薄膜层形成触控传感器的Y轴电极图案610a,其周围的区域形成低导电度的区域610b,其后将图案化的调节层620移除,裸露出Y轴电极图案610a。
之后,请参照图6D,在基板600上形成平坦层630。其后,请参照图6E,在平坦层630上形成另一导电的互连纳米结构薄膜层611。接着,请参照图6F,在导电的互连纳米结构薄膜层611上形成X轴图案化的调节层621。
之后,请参照图6G,进行导电性调节处理531,例如是热烘烤,以使得被图案化的调节层621覆盖的区域的导电的互连纳米结构薄膜层形成触控传感器的X轴电极图案611a,其周围的区域的导电的互连纳米结构薄膜层形成低导电度的区域611b,之后将图案化的调节层621移除,裸露出X轴电极图案611a。之后,请参照图6H,在基板600上覆盖保护层631。
请参照图6C、图6G与图6H,单片双层薄膜式架构GF2(DITO)触控面板由下而上包括基板600、导电的互连纳米结构薄膜层610、平坦层630、另一导电的互连纳米结构薄膜层611以及保护层631。
请参照图6C,导电的互连纳米结构薄膜层610包括Y轴电极图案(或称为第一方向电极图案)610a以及低导电度的区域610b。Y轴电极图案610a具有交错互迭的纳米结构。低导电度的区域610b具有局部非连续的互连纳米结构。Y轴电极图案610a的导电度是低导电度区域610b的导电度的至少1000倍。
请参照图6G,另一导电的互连纳米结构薄膜层611包括X轴电极图案(或称为第二方向电极图案)611a以及低导电度的区域611b。X轴电极图案611a具有交错互迭的纳米结构。低导电度的区域611b具有局部非连续的互连纳米结构。X轴电极图案611a的导电度是低导电度区域611b的导电度的至少1000倍。
请参照图6C、6D、6E,平坦层630介于导电的互连纳米结构薄膜层610与另一导电的互连纳米结构薄膜层611之间。请参照图6H,保护层631覆盖在基板600上的另一导电的互连纳米结构薄膜层611上。
上述单片双层薄膜式架构GF2(DITO)触控面板中,互连纳米结构薄膜610、611经过导电性调节处理530、531后所形成的低导电度的区域610b、611b会留下来,并没有被蚀刻溶解或移除,所以巨观下不会产生光学上的差异,故,不会留下目视可见的蚀刻痕。
图7A至7F是依照本揭露一实施例的一种单片单层薄膜式架构GF2(SITO)的触控面板的制造方法的俯视图。
请参照图7A,在基板700上先形成触控传感器的X轴桥接电极图案740。X轴桥接电极图案740的材料可以是透明导电氧化物,例如是铟锡氧化物(ITO)、导电高分子、纳米碳管、金属或纳米金属线。其图案化的方法例如是光刻与蚀刻法、印刷工艺、转印工艺、激光图案化工艺或如前述利用图案化调节层的图案化导电薄膜工艺。
其后,请参照图7B,之后,在基板700的表面上形成图案化的绝缘层720,其可以例如是透明的。图案化的绝缘层720覆盖部分的X轴桥接电极图案740,裸露出X轴桥接电极图案740的两端。图案化的绝缘层720的材料如是压克力系材料、环氧树脂系材料、聚氨酯系材料、聚烯醇系材料、聚酯系材料或聚乙烯系材料,或者是两者以上的混合材料。形成的方法例如是旋转涂布法、刮刀涂布法、滚筒涂布法或浸渍涂布法。图案化的方法例如是光刻与蚀刻法、印刷工艺、转印工艺或激光图案化工艺。
之后,请参照图7C,在基板700上涂布形成导电的互连纳米结构薄膜层710,例如是纳米银导线薄膜。之后,请参照图7D,在导电的互连纳米结构薄膜层710上形成图案化的调节层721。
然后,请参照图7E,进行导电性调节处理532,例如是热烘烤,以使得被图案化的调节层721覆盖的区域的导电的互连纳米结构薄膜层形成触控传感器的X轴电极图案710a、Y轴电极图案710c以及Y轴桥接电极图案710d,其周围区域的导电的互连纳米结构薄膜层形成低导电度的区域710b。X轴电极图案710a与下方未被图案化的绝缘层720覆盖的X轴桥接电极图案740的两端电性连接。Y轴桥接电极图案710d各端分别电性连接Y轴电极图案710c,且Y轴桥接电极图案710d与下方的X轴桥接电极图案740借由绝缘层720作电性隔绝。
其后将图案化的调节层721移除。之后,请参照图7F,在基板700上形成保护层730。
请参照图7B、图7E与图7F,单片单层薄膜式架构GF2(SITO)的触控面板由下而上包括基板700、X轴桥接电极图案740、图案化的绝缘层720、导电的互连纳米结构薄膜层710以及保护层730。
请参照图7A与7B,X轴桥接电极图案(或称为第一方向桥接电极图案)740位于基板700上。图案化的绝缘层720覆盖X轴桥接电极图案740的一部分,裸露出X轴桥接电极图案740的两端。
请参照图7E,导电的互连纳米结构薄膜层710包括三区。第一区为第二方向电极图案,包括Y轴电极图案710c以及Y轴桥接电极图案710d。第二区为低导电度的区域710b。第三区为第一方向电极图案,其包括两部分,位于Y轴电极图案710c的两侧,作为X轴电极图案710a。更具体地说,X轴电极图案710a与下方未被图案化的绝缘层720覆盖的X轴桥接电极图案740的两端电性连接。Y轴桥接电极图案710d各端分别电性连接Y轴电极图案710c,且Y轴桥接电极图案710d与下方的X轴桥接电极图案740借由绝缘层720作电性隔绝。X轴电极图案710a、Y轴电极图案710c以及Y轴桥接电极图案710d具有交错互迭的纳米结构。低导电度的区域710b具有局部非连续的互连纳米结构。X轴电极图案710a、Y轴电极图案710c以及Y轴桥接电极图案710d的导电度是低导电度的区域710b的导电度的至少1000倍。
请参照图7F,保护层730覆盖导电的互连纳米结构薄膜层710。
同样地,上述单片单层薄膜式架构GF2(SITO)的触控面板的导电的互连纳米结构薄膜710经过导电性调节处理532后所形成的低导电度的区域710b会留下来,并没有被蚀刻溶解或移除,所以巨观下不会产生光学上的差异,故,不会留下目视可见的蚀刻痕。
本揭露实施例的概念应用于触控面板时,可以采用干式图案化工艺,且调节层以及触控传感器的桥接电极(Touch Sensor Bridge electrode)可使用印刷技术,成本较低廉。此外,纳米银线导电性高,且元件结构弹性高,而且蚀刻痕目视不可见。
简而言之,一般图案化导电薄膜会有蚀刻痕是因为在蚀刻区的导电薄膜被溶解或移除,导致在薄膜蚀刻区与未蚀刻区有颜色或穿透率的差异。本揭露图案化的方法不会留下目视可见的蚀刻痕的原因,是采用热、光、或等离子等能量源进行导电性调节处理,以降低导电薄膜特定区域的导电能力,例如改变(破坏)导电互连纳米结构的交错互迭形貌(morphology),使其产生局部的非连续相,例如从交错互迭或网络(network)状的纳米线(nanowire)转变为局部非连续的纳米球(nanosphere),或者纳米线出现断裂或变短,进而在能量处理区与未处理区产生差异化的高导电与低导电效果。也因为经过能量处理的互连纳米结构薄膜并没有被蚀刻溶解或移除,所以巨观下不会产生光学上的差异。再者,本揭露不需要蚀刻剂等化学品,因此没有处理金属废液的问题,进一步可减少对环境的污染。此外,再一实施例中,和调节层接触的互连纳米结构因为其纳米线排列和分布被调节层所固定或黏结,所以不会出现纳米线断裂、变短或变成纳米球;因此经过同样温度或热源的处理,与调节层接触的互连纳米结构薄膜和没有与调节层接触的互连纳米结构薄膜会产生电性上的差异。另外,相对的,在另一实施例中,调节层也可以是在以能量源导电性调节处理过程中加速损害纳米线结构,例如具有吸热或高导热特性的调节层。
实施例1-8
在基板上涂布纳米银导线薄膜,并以不同时间与不同温度的烘烤处理整面的纳米银导线薄膜,其后量测烘烤前与烘烤后的片电阻值,其结果如表1。
表1
由表1的实验数据显示:烘烤温度高于摄氏190度,烘烤时间大于30分钟则纳米银导线薄膜的片电阻值增加至6个级数(order)以上,若烘烤温度为摄氏200度,则烘烤时间大约只需5分钟就可使片电阻值增加至6个级数以上。烘烤温度与烘烤时间可以依纳米银导线薄膜材料的线径和粒径进行调整,不受上述实验条件限制。
图8A和8B、图8C和8D、与图8E和8F分别是未加热的纳米银导线薄膜的扫描式电子显微镜(SEM)的5000倍以及2万倍影像、于摄氏200度烘烤1小时的纳米银导线薄膜的SEM的5000倍以及2万倍影像以及于摄氏200度烘烤5分钟的纳米银导线薄膜的SEM的1.5万倍以及2万倍影像。
由图8A和8B的结果显示,未加热的纳米银导线薄膜可见一条一条完整线状的型态,且经由测量,其片电阻值为25Ω/□。由图8C和8D的结果显示于摄氏200度烘烤1小时,许多纳米银线呈现断线的型态,且经由测量,其片电阻值为大于107Ω/□。由图8E和8F的结果显示于摄氏200度烘烤5分钟,纳米银线从纳米线(nanowire)转变成纳米球(nanosphere)的型态,其表面形貌呈现局部非连续相,且经由测量,其片电阻值为大于107Ω/□。
另外将自然风干的未烘烤的纳米银导线薄膜试片以及在摄氏200度烘烤5分钟的纳米银导线薄膜试片进行穿透光谱量测,其结果分别如图9的曲线300与400所示。由图9的结果显示,于波长550nm位置,未烘烤纳米银导线薄膜试片(曲线300)的穿透率约为93%,而烘烤后纳米银导线薄膜试片(曲线400)的穿透率约为88%,烘烤前与烘烤后穿透率下降的幅度小,约为5%左右。
例9-15
于基板上网印银胶电极以作为探测点,然后整面涂布纳米银线薄膜。接着上调节层(例如光刻胶)进行曝光显影,制作出图案化调节层。之后,于摄氏200度,进行5分钟烘烤。并量测各个不同线宽电极烘烤前后的电阻值变化。不同线宽电极烘烤前后电阻值量测如表2所示。
表2
由表2的结果显示,有被调节层覆盖的纳米银线薄膜经过摄氏200度的烘烤后,其平均烘烤后的电阻值只上升约6.6%,表示仍保有其导电性,而其它没有被光刻胶调节层覆盖的纳米银线薄膜经过高温烘烤即产生断线,其阻值增加6个级数以上,两着有很大的差异,如此可达成纳米银线薄膜导电性差异化的目的。
例16-17
在基板上涂布纳米银线薄膜,并在表面的部分区域上覆盖隔绝层,再以不同气氛与不同时间的等离子进行处理,比较等离子处理前有隔离层覆盖的区域在等离子处理前后的片电阻值,其结果如表3。例16在等离子处理后有被隔离层覆盖的区域以及没有被隔离层覆盖的区域的SEM照片分别如图10A与图10B所示。例17在等离子处理后有被隔离层覆盖的区域以及没有被隔离层覆盖的区域的SEM照片分别如图11A与图11B所示。
表3
由表3以及图10B以及图11B的结果显示,没被隔绝层覆盖的纳米银线薄膜经过等离子处理后产生断线,其平均等离子处理后的电阻值增加将近5个级数。而有被隔离层覆盖的纳米银线薄膜经过等离子处理后仍保有交错互迭的纳米结构,两着有很大的差异,如此可达成纳米银线薄膜导电性差异化的目的。
综合以上所述,本揭露实施例利用与导电的互连纳米结构薄膜层接触的图案化调节层,搭配特殊的导电性调节处理,可使导电的互连纳米结构薄膜层能具有区域性高导电以及区域性低导电的特性,进而达成导电的互连纳米结构薄膜层图案化的目的。而且,因为经过能量处理的互连纳米结构薄膜并没有被蚀刻溶解或移除,因此,导电薄膜经图案化后也不会留下目视可见的蚀刻痕,进而可提升光学质量。再者,本揭露实施例的图案化的导电薄膜的制造方法可以减少光掩膜的使用,减少成本的支出。此外,可以减少使用化学品,降低环境的污染。
本发明的目的及优点,通过下列实施例中伴随图式与元件符号的详细叙述后,将更为显著。
当然,本发明还可有其它多种实施例,在不背离本发明精神及其实质的情况下,熟悉本领域的技术人员可根据本发明作出各种相应的改变和变形,但这些相应的改变和变形都应属于本发明权利要求的保护范围。

Claims (27)

1.一种图案化的导电薄膜,其特征在于,包括:
一导电的互连纳米结构薄膜层,所述导电的互连纳米结构薄膜层具有互相邻接的一第一区与一第二区,其中所述第一区具有交错互迭的纳米结构且所述第二区具有局部非连续的互连纳米结构,所述第一区的导电度是所述第二区的导电度的至少1000倍;以及
一图案化的调节层,配置于所述第一区与所述第二区两者其一。
2.根据权利要求1所述的图案化的导电薄膜,其特征在于,所述导电的互连纳米结构薄膜层包括纳米导线、纳米棒、纳米管、纳米蜂巢状结构、纳米颗粒或其组合。
3.根据权利要求1所述的图案化的导电薄膜,其特征在于,所述导电的互连纳米结构薄膜层的材料包括金属、高分子、陶瓷,或上述两种以上的组合。
4.根据权利要求1所述的图案化的导电薄膜,其特征在于,所述导电的互连纳米结构薄膜层的材料包括金属材料,且所述金属材料包括金、银、铜、铁、锡、镍、铝、钛、铂、钨、锌或钴,或其多元合金。
5.根据权利要求1所述的图案化的导电薄膜,其特征在于,所述导电的互连纳米结构薄膜层的材料包括高分子材料,且所述高分子材料包括聚乙炔类导电高分子材料、聚噻吩类导电高分子材料、聚吡咯类导电高分子材料、聚苯胺类导电高分子材料或聚芳香烃乙烯类导电高分子材料。
6.根据权利要求1所述的图案化的导电薄膜,其特征在于,所述导电的互连纳米结构薄膜层的材料包括陶瓷材料,且所述陶瓷材料包括氧化锌、氧化铟、氧化锡、氮化钛、氧化铟锡、氧化锌铝、氧化铟锌、氧化锌镓或氧化铟锌镓、或前述材料的多元金属氧化物,或前述材料的多元金属氮化物。
7.根据权利要求1所述的图案化的导电薄膜,其特征在于,所述图案化的调节层包括热传导系数小于1W/m·K的材料或隔热性高于玻璃的材料且配置于所述第一区,或者热传导系数大于1W/m·K的材料或隔热性低于玻璃的材料且配置于所述第二区。
8.根据权利要求1所述的图案化的导电薄膜,其特征在于,所述图案化的调节层包括压克力系材料、环氧树脂系材料、聚氨酯系材料、聚烯醇系材料、聚酯系材料、聚乙烯系材料,或者是上述两者以上的混合材料,亦或者是无机材料,所述无机材料包括氧化铝、氧化硅、氮化硅或其混合物。
9.根据权利要求1所述的图案化的导电薄膜,其特征在于,所述图案化的调节层包括光穿透率低于50%的材料且配置于所述第一区,或者能增强红外光波长的材料且配置于所述第二区。
10.根据权利要求1所述的图案化的导电薄膜,其特征在于,还包括:
平坦层或保护层,覆盖所述图案化的调节层与所述导电的互连纳米结构薄膜层;以及
另一导电的互连纳米结构薄膜层,配置于所述平坦层或所述保护层上,且所述另一导电的互连纳米结构薄膜层具有互相邻接的第三区与第四区,所述第三区的导电度是所述第四区的导电度的至少1000倍。
11.根据权利要求1所述的图案化的导电薄膜,其特征在于,所述导电的互连纳米结构薄膜层位于第一基板与所述图案化的调节层之间。
12.根据权利要求1所述的图案化的导电薄膜,其特征在于,所述图案化的调节层位于所述导电的互连纳米结构薄膜层与一第一基板之间。
13.一种图案化的导电薄膜的制造方法,其特征在于,包括:
提供导电的互连纳米结构薄膜层,所述导电的互连纳米结构薄膜层包括互相邻接的第一区与第二区;
于所述导电的互连纳米结构薄膜层的所述第一区或所述第二区配置一图案化的调节层;以及
提供能量源,对所述导电的互连纳米结构薄膜层与所述图案化的调节层进行一导电性调节处理,使所述第一区具有交错互迭的纳米结构而且所述第二区具有局部非连续的互连纳米结构,且其中所述第一区的所述导电的互连纳米结构薄膜层是所述第二区的所述导电的互连纳米结构薄膜层的导电度的至少1000倍。
14.根据权利要求13所述的图案化的导电薄膜的制造方法,其特征在于,还包括:
在进行所述导电性调节处理后,于所述图案化的调节层与所述导电的互连纳米结构薄膜层上覆盖平坦层;以及
于所述平坦层上形成另一导电的互连纳米结构薄膜层,所述另一导电的互连纳米结构薄膜层具有互相邻接的第三区与第四区,其中所述第三区的导电度是所述第四区的导电度的至少1000倍。
15.根据权利要求13所述的图案化的导电薄膜的制造方法,其特征在于,还包括移除所述图案化的调节层。
16.根据权利要求13所述的图案化的导电薄膜的制造方法,其特征在于,所述导电性调节处理包括热处理工艺、光处理工艺或等离子处理工艺。
17.根据权利要求16所述的图案化的导电薄膜的制造方法,其特征在于,所述热处理工艺的温度为摄氏150度至400度。
18.根据权利要求16所述的图案化的导电薄膜的制造方法,其特征在于,所述光处理工艺包括提供波长为700纳米至14微米的光源。
19.根据权利要求13所述的图案化的导电薄膜的制造方法,其特征在于,所述导电的互连纳米结构薄膜层位于第一基板与所述图案化的调节层之间。
20.根据权利要求19所述的图案化的导电薄膜的制造方法,其特征在于,还包括:
形成黏着层,所述黏着层位于所述图案化的导电薄膜的最上层;
在所述黏着层上贴附第二基板;以及
分离所述第一基板。
21.根据权利要求13所述的图案化的导电薄膜的制造方法,其特征在于,所述图案化的调节层位于所述导电的互连纳米结构薄膜层与第一基板之间。
22.一种单片双层薄膜式架构触控面板,其特征在于,包括:
基板;
第一导电的互连纳米结构薄膜层具有互相邻接的第一区与第二区,所述第一区具有交错互迭的纳米结构,作为第一方向电极图案,且所述第二区具有局部非连续的互连纳米结构,所述第一区的导电度是所述第二区的导电度的至少1000倍;
第二导电的互连纳米结构薄膜层具有互相邻接的第三区与第四区,其中所述第三区具有交错互迭的纳米结构,作为第二方向电极图案,且所述第四区具有局部非连续的互连纳米结构,所述第三区的导电度是所述第四区的导电度的至少1000倍;以及
平坦层,介于所述第一导电的互连纳米结构薄膜层与所述第二导电的互连纳米结构薄膜层之间。
23.根据权利要求22所述的单片双层薄膜式架构触控面板,其特征在于,所述第一方向电极图案为Y轴电极图案;所述第二方向电极图案为X轴电极图案。
24.根据权利要求22所述的单片双层薄膜式架构触控面板,其特征在于,所述第一导电的互连纳米结构薄膜层与所述第二导电的互连纳米结构薄膜层包括纳米导线、纳米棒、纳米管、纳米蜂巢状结构、纳米颗粒或其组合。
25.一种单片单层薄膜式架构的触控面板,其特征在于,包括:
基板;
第一方向桥接电极图案,位于所述基板上;
图案化的绝缘层,覆盖所述第一方向桥接电极图案,裸露出所述第一方向的桥接电极图案的两端;以及
导电的互连纳米结构薄膜层,位于所述基板上,其具有第一区、第二区与第三区,其中所述第一区与所述第三区之间彼此分隔,且所述第二区分别与所述第一区以及所述第三区互相邻接,且其中:
所述第一区具有交错互迭的纳米结构,借由所述图案化的绝缘层与所述第一方向的桥接电极图案电性隔绝,作为一第二方向的电极图案;
所述第三区具有交错互迭的纳米结构,作为第一方向的电极图案,其包括第一部分与第二部分,位于所述第一区的两侧,且所述第一部分与所述第二部分分别与未被所述图案化的绝缘层覆盖的所述第一方向的桥接电极图案的两端电性连接;以及
所述第二区具有局部非连续的互连纳米结构,且所述第一区与所述第三区的导电度是所述第二区的导电度的至少1000倍。
26.根据权利要求25所述的单片单层薄膜式架构的触控面板,其特征在于,所述第一方向桥接电极图案为X轴桥接电极图案;所述第一方向电极图案为X轴电极图案;所述第二方向电极图案为Y轴电极图案以及Y轴桥接电极图案。
27.根据权利要求25所述的单片单层薄膜式架构的触控面板,其特征在于,所述导电的互连纳米结构薄膜层包括纳米导线、纳米棒、纳米管、纳米蜂巢状结构、纳米颗粒或其组合。
CN201310373207.9A 2013-08-16 2013-08-23 图案化的导电薄膜、其制造方法及触控面板 Active CN104376898B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
TW102129549A TWI518756B (zh) 2013-08-16 2013-08-16 圖案化的導電薄膜及其製造方法與應用
TW102129549 2013-08-16

Publications (2)

Publication Number Publication Date
CN104376898A true CN104376898A (zh) 2015-02-25
CN104376898B CN104376898B (zh) 2017-04-12

Family

ID=52466007

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310373207.9A Active CN104376898B (zh) 2013-08-16 2013-08-23 图案化的导电薄膜、其制造方法及触控面板

Country Status (3)

Country Link
US (1) US9253890B2 (zh)
CN (1) CN104376898B (zh)
TW (1) TWI518756B (zh)

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104966588A (zh) * 2015-07-04 2015-10-07 厦门变格新材料科技有限公司 一种制备纳米级金属网格透明导电薄膜的方法
CN105097276A (zh) * 2015-07-28 2015-11-25 桂林电子科技大学 一种多层薄膜电容器的无掩膜制备方法
CN106970730A (zh) * 2016-01-13 2017-07-21 中华映管股份有限公司 触控面板及其制造方法
CN107577381A (zh) * 2017-07-31 2018-01-12 珠海纳金科技有限公司 一种卷对卷电容式触摸屏功能片及其制备方法
TWI612453B (zh) * 2016-09-01 2018-01-21 友達光電股份有限公司 觸控面板
CN107850958A (zh) * 2015-06-30 2018-03-27 3M创新有限公司 图案化外覆层
WO2018053839A1 (zh) * 2016-09-26 2018-03-29 深圳市柔宇科技有限公司 触摸传感器及其制作方法
TWI620108B (zh) * 2016-09-01 2018-04-01 友達光電股份有限公司 觸控面板
CN108139823A (zh) * 2015-09-25 2018-06-08 东友精细化工有限公司 薄膜触控传感器及其制造方法
CN109686496A (zh) * 2018-10-30 2019-04-26 苏州诺菲纳米科技有限公司 银纳米线的蚀刻方法、透明导电电极及其制备方法
CN113376239A (zh) * 2021-06-08 2021-09-10 哈尔滨工业大学(深圳) 一种用于功率封装的电化学迁移测试方法及装置
US11397483B2 (en) 2017-09-20 2022-07-26 Hefei Xinsheng Optoelectronics Technology Co., Ltd. Touch panel, manufacturing method thereof, and display device

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11168412B2 (en) * 2014-03-19 2021-11-09 Dong Jin Lim Facile methods for fabricating a uniformly patterned and porous nanofibrous scaffold
US9956711B2 (en) * 2014-03-19 2018-05-01 Cas In Bio Facile methods for fabricating a uniformly patterned and porous nanofibrous scaffold
US9846500B2 (en) * 2014-07-29 2017-12-19 Hannstar Display (Nanjing) Corporation Organic electroluminescent touch panel with anti-interference structures
KR20170060094A (ko) * 2014-09-22 2017-05-31 바스프 에스이 투명 도전성 레이어, 그 레이어를 포함하는 필름, 및 그것의 생산을 위한 프로세스
JP5969089B1 (ja) * 2015-05-20 2016-08-10 株式会社フジクラ 導体層付き構造体の製造方法、基材付き配線体、及び基材付き構造体
KR20180090354A (ko) * 2015-12-04 2018-08-10 레오나르트 쿠르츠 스티프퉁 운트 코. 카게 필름 및 필름을 제조하기 위한 방법
CN206505399U (zh) * 2017-03-06 2017-09-19 合肥鑫晟光电科技有限公司 用于显示装置的基板以及触控显示装置
CN111610871A (zh) * 2019-02-25 2020-09-01 英属维尔京群岛商天材创新材料科技股份有限公司 电极结构及其触控面板
US11435863B1 (en) * 2021-04-15 2022-09-06 Tpk Advanced Solutions Inc. Touch sensor and manufacturing method thereof
CN115302879A (zh) * 2021-05-06 2022-11-08 天材创新材料科技(厦门)有限公司 透明隔热薄膜
US11809648B2 (en) * 2022-01-28 2023-11-07 Tpk Advanced Solutions Inc. Touch sensor

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050196707A1 (en) * 2004-03-02 2005-09-08 Eastman Kodak Company Patterned conductive coatings
CN1702837A (zh) * 2004-03-24 2005-11-30 株式会社半导体能源研究所 图形形成方法,薄膜晶体管、显示器及其制造方法及电视设备
CN1873913A (zh) * 2000-12-22 2006-12-06 精工爱普生株式会社 图案形成方法、装置及半导体器件、电路、显示体模件和发光元件
CN1894803A (zh) * 2003-12-19 2007-01-10 株式会社半导体能源研究所 半导体器件及其制造方法
CN101468877A (zh) * 2007-12-28 2009-07-01 西北工业大学 一种基于银树枝状结构的红外透光三明治结构复合材料
CN101615594A (zh) * 2009-08-14 2009-12-30 上海广电光电子有限公司 薄膜晶体管阵列基板的制造方法
JP2010287540A (ja) * 2009-06-15 2010-12-24 Panasonic Electric Works Co Ltd 透明導電パターンの製造方法及び透明導電パターン付き基材
US20110272176A1 (en) * 2009-01-16 2011-11-10 Konica Minolta Holdings, Inc. Pattern electrode manufacturing method and pattern electrode
CN102282099A (zh) * 2009-03-26 2011-12-14 琳得科株式会社 金属氧化膜的形成方法和金属氧化膜
CN102834472A (zh) * 2010-02-05 2012-12-19 凯博瑞奥斯技术公司 光敏墨组合物和透明导体以及它们的使用方法

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60213062A (ja) 1984-04-09 1985-10-25 Hosiden Electronics Co Ltd 薄膜トランジスタの製造方法
US7335395B2 (en) 2002-04-23 2008-02-26 Nantero, Inc. Methods of using pre-formed nanotubes to make carbon nanotube films, layers, fabrics, ribbons, elements and articles
US20080048996A1 (en) 2006-08-11 2008-02-28 Unidym, Inc. Touch screen devices employing nanostructure networks
TWI426531B (zh) 2006-10-12 2014-02-11 Cambrios Technologies Corp 以奈米線為主之透明導體及其應用
US8178028B2 (en) 2006-11-06 2012-05-15 Samsung Electronics Co., Ltd. Laser patterning of nanostructure-films
WO2008124372A2 (en) 2007-04-04 2008-10-16 Qualcomm Mems Technologies, Inc. Eliminate release etch attack by interface modification in sacrificial layers
US20090169819A1 (en) 2007-10-05 2009-07-02 Paul Drzaic Nanostructure Films
KR101638463B1 (ko) 2008-02-25 2016-07-11 스몰텍 에이비 나노구조 프로세싱을 위한 도전성 보조층의 증착과 선택적 제거
TWI372418B (en) 2008-08-14 2012-09-11 Univ Nat Chiao Tung Nanostructured thin-film formed by utilizing oblique-angle deposition and method of the same
JP2011060686A (ja) 2009-09-14 2011-03-24 Konica Minolta Holdings Inc パターン電極の製造方法及びパターン電極
JP5718449B2 (ja) 2010-03-23 2015-05-13 カンブリオス テクノロジーズ コーポレイション 金属ナノワイヤを有する透明導体のエッチングパターン形成
WO2011148429A1 (ja) 2010-05-28 2011-12-01 信越ポリマー株式会社 透明導電膜及びこれを用いた導電性基板
EP2592533A4 (en) 2010-07-05 2014-08-13 Dainippon Ink & Chemicals SUBSTRATE WITH A TRANSPARENT CONDUCTIVE LAYER, PRODUCTION METHOD FOR THE SUBSTRATE, TRANSPARENT CONDUCTIVE FILMLAMINATE FOR USE IN A TOUCH PANEL AND TOUCH PANEL
EP2630207A1 (en) 2010-10-22 2013-08-28 Cambrios Technologies Corporation Nanowire ink compositions and printing of same
CN103547984B (zh) 2011-05-20 2016-07-06 Lg化学株式会社 导电基板和包括该导电基板的触摸式面板
CN103650067A (zh) 2011-06-24 2014-03-19 株式会社可乐丽 导电膜形成方法、导电膜、绝缘化方法以及绝缘膜
WO2013094477A1 (ja) 2011-12-19 2013-06-27 パナソニック株式会社 透明導電膜、透明導電膜付き基材及びその製造方法

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1873913A (zh) * 2000-12-22 2006-12-06 精工爱普生株式会社 图案形成方法、装置及半导体器件、电路、显示体模件和发光元件
CN1894803A (zh) * 2003-12-19 2007-01-10 株式会社半导体能源研究所 半导体器件及其制造方法
US20050196707A1 (en) * 2004-03-02 2005-09-08 Eastman Kodak Company Patterned conductive coatings
CN1702837A (zh) * 2004-03-24 2005-11-30 株式会社半导体能源研究所 图形形成方法,薄膜晶体管、显示器及其制造方法及电视设备
CN101468877A (zh) * 2007-12-28 2009-07-01 西北工业大学 一种基于银树枝状结构的红外透光三明治结构复合材料
US20110272176A1 (en) * 2009-01-16 2011-11-10 Konica Minolta Holdings, Inc. Pattern electrode manufacturing method and pattern electrode
CN102282099A (zh) * 2009-03-26 2011-12-14 琳得科株式会社 金属氧化膜的形成方法和金属氧化膜
JP2010287540A (ja) * 2009-06-15 2010-12-24 Panasonic Electric Works Co Ltd 透明導電パターンの製造方法及び透明導電パターン付き基材
CN101615594A (zh) * 2009-08-14 2009-12-30 上海广电光电子有限公司 薄膜晶体管阵列基板的制造方法
CN102834472A (zh) * 2010-02-05 2012-12-19 凯博瑞奥斯技术公司 光敏墨组合物和透明导体以及它们的使用方法

Cited By (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107850958B (zh) * 2015-06-30 2021-08-31 3M创新有限公司 图案化外覆层
CN107850958A (zh) * 2015-06-30 2018-03-27 3M创新有限公司 图案化外覆层
CN104966588A (zh) * 2015-07-04 2015-10-07 厦门变格新材料科技有限公司 一种制备纳米级金属网格透明导电薄膜的方法
CN105097276A (zh) * 2015-07-28 2015-11-25 桂林电子科技大学 一种多层薄膜电容器的无掩膜制备方法
CN105097276B (zh) * 2015-07-28 2018-10-12 桂林电子科技大学 一种多层薄膜电容器的无掩膜制备方法
CN108139823B (zh) * 2015-09-25 2022-07-19 东友精细化工有限公司 薄膜触控传感器及其制造方法
US11320948B2 (en) 2015-09-25 2022-05-03 Dongwoo Fine-Chem Co., Ltd. Film touch sensor and method for fabricating the same
CN108139823A (zh) * 2015-09-25 2018-06-08 东友精细化工有限公司 薄膜触控传感器及其制造方法
CN106970730A (zh) * 2016-01-13 2017-07-21 中华映管股份有限公司 触控面板及其制造方法
TWI612453B (zh) * 2016-09-01 2018-01-21 友達光電股份有限公司 觸控面板
TWI620108B (zh) * 2016-09-01 2018-04-01 友達光電股份有限公司 觸控面板
WO2018053839A1 (zh) * 2016-09-26 2018-03-29 深圳市柔宇科技有限公司 触摸传感器及其制作方法
CN107577381A (zh) * 2017-07-31 2018-01-12 珠海纳金科技有限公司 一种卷对卷电容式触摸屏功能片及其制备方法
CN107577381B (zh) * 2017-07-31 2020-06-26 珠海纳金科技有限公司 一种卷对卷电容式触摸屏功能片及其制备方法
US11397483B2 (en) 2017-09-20 2022-07-26 Hefei Xinsheng Optoelectronics Technology Co., Ltd. Touch panel, manufacturing method thereof, and display device
CN112908520B (zh) * 2018-10-30 2023-01-24 苏州诺菲纳米科技有限公司 银纳米线的蚀刻方法、透明导电电极及其制备方法
CN112908520A (zh) * 2018-10-30 2021-06-04 苏州诺菲纳米科技有限公司 银纳米线的蚀刻方法、透明导电电极及其制备方法
CN112908518A (zh) * 2018-10-30 2021-06-04 苏州诺菲纳米科技有限公司 透明导电电极
CN109686496B (zh) * 2018-10-30 2021-02-09 苏州诺菲纳米科技有限公司 银纳米线的蚀刻方法、透明导电电极及其制备方法
CN112908518B (zh) * 2018-10-30 2022-11-08 苏州诺菲纳米科技有限公司 透明导电电极
CN109686496A (zh) * 2018-10-30 2019-04-26 苏州诺菲纳米科技有限公司 银纳米线的蚀刻方法、透明导电电极及其制备方法
CN113376239A (zh) * 2021-06-08 2021-09-10 哈尔滨工业大学(深圳) 一种用于功率封装的电化学迁移测试方法及装置

Also Published As

Publication number Publication date
US20150047885A1 (en) 2015-02-19
US9253890B2 (en) 2016-02-02
CN104376898B (zh) 2017-04-12
TWI518756B (zh) 2016-01-21
TW201508826A (zh) 2015-03-01

Similar Documents

Publication Publication Date Title
CN104376898A (zh) 图案化的导电薄膜、其制造方法及触控面板
US11449181B2 (en) Electrically conductive articles
JP5813875B2 (ja) パターン化された透明導体および関連する製造方法
US8390589B2 (en) Touch screen devices employing nanostructure networks
Azoubel et al. Flexible electroluminescent device with inkjet-printed carbon nanotube electrodes
Nair et al. Direct writing of silver nanowire-based ink for flexible transparent capacitive touch pad
Ergun et al. High-performance, bare silver nanowire network transparent heaters
Kwon et al. Study on Ag mesh/conductive oxide hybrid transparent electrode for film heaters
JP6843215B2 (ja) 透明コンダクタ、及び、透明コンダクタを製作するプロセス
TWI550463B (zh) 導電膜及其製造方法
Yuan et al. Printed stretchable circuit on soft elastic substrate for wearable application
JP2017517135A (ja) 導電性メッシュパターンの製造方法、これにより製造されたメッシュ電極および積層体
CN108885515A (zh) 对金属互连结构具有增强粘附性的纳米线接触垫
US10932364B2 (en) Transparent conductive film
US20210016349A1 (en) Scalable electrically conductive nanowires bundle-ring-network for deformable transparent conductor
Xu et al. Resistance change of stretchable composites based on inkjet-printed silver nanowires
Chen et al. Silver nanowire/polymer composite soft conductive film fabricated by large-area compatible coating for flexible pressure sensor array
Huh et al. New approach for fabricating hybrid-structured metal mesh films for flexible transparent electrodes by the combination of electrospinning and metal deposition
Yang et al. Flexible touch sensor fabricated by double-sided nanoimprint lithography metal transfer
Li et al. Facile fabrication of large-scale silver nanowire transparent conductive films by screen printing
Kim et al. Transparent flexible heater with nano amorphous pattern
KR101867156B1 (ko) 유연 기판 구조물 및 이의 제조 방법
KR102447097B1 (ko) 매립형 전극 기판 및 이의 제조방법
TWI668605B (zh) 導電網線圖案結構及其製程
Takamatsu et al. Simple micro-patterning of high conductive polymer with UV-nano-imprinted patterned substrate and ethylene glycol-based second doping

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20220406

Address after: 26, 1 song Chi Road, Xinyi District, Taipei, Taiwan, China

Patentee after: HANNSTAR DISPLAY Corp.

Address before: China Taiwan Hsinchu County town of bamboo East Zhongxing Road four paragraph 195

Patentee before: Industrial Technology Research Institute