TW201507060A - 用於高晶粒破裂強度及平滑側壁之雷射劃線及電漿蝕刻 - Google Patents

用於高晶粒破裂強度及平滑側壁之雷射劃線及電漿蝕刻 Download PDF

Info

Publication number
TW201507060A
TW201507060A TW103120557A TW103120557A TW201507060A TW 201507060 A TW201507060 A TW 201507060A TW 103120557 A TW103120557 A TW 103120557A TW 103120557 A TW103120557 A TW 103120557A TW 201507060 A TW201507060 A TW 201507060A
Authority
TW
Taiwan
Prior art keywords
etching
semiconductor wafer
mask
etch
plasma
Prior art date
Application number
TW103120557A
Other languages
English (en)
Other versions
TWI635569B (zh
Inventor
Wei-Sheng Lei
Tong Liu
Madhava Rao Yalamanchili
Brad Eaton
Aparna Iyer
Ajay Kumar
Original Assignee
Applied Materials Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Applied Materials Inc filed Critical Applied Materials Inc
Publication of TW201507060A publication Critical patent/TW201507060A/zh
Application granted granted Critical
Publication of TWI635569B publication Critical patent/TWI635569B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3083—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/3086—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67155—Apparatus for manufacturing or treating in a plurality of work-stations
    • H01L21/67207—Apparatus for manufacturing or treating in a plurality of work-stations comprising a chamber adapted to a particular process

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Plasma & Fusion (AREA)
  • Laser Beam Processing (AREA)
  • Dicing (AREA)
  • Drying Of Semiconductors (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Electromagnetism (AREA)
  • Toxicology (AREA)
  • Health & Medical Sciences (AREA)
  • Optics & Photonics (AREA)

Abstract

在實施例中，實施了涉及初始雷射劃線及後續電漿蝕刻的混合式晶圓或基板分割製程，以進行晶粒單分。可用雷射劃線製程來乾淨地移除遮罩層、有機及無機介電質層和元件層。接著一旦暴露出、或部分蝕刻晶圓或基板，可終止雷射蝕刻製程。在實施例中，可利用混合式電漿蝕刻方式來分割晶圓，其中在異向性蝕刻後利用基於NF3及CF4之組合的電漿進行等向性蝕刻來改良晶粒側壁。在晶粒單分之後，等向性蝕刻可自異向性蝕刻之晶粒側壁移除異向性蝕刻副產物、粗糙度及/或扇形部。

Description

用於高晶粒破裂強度及平滑側壁之雷射劃線及電漿蝕刻 【交互參照之相關申請案】
本申請案主張2013年7月2日所申請之美國臨時申請案第61/842,056號的優先權權益，該美國臨時申請案的整體內容係以引用形式併入本文。
本發明的實施例係屬於半導體處理的領域，詳言之，屬於用以分割(dicing)半導體晶圓的方法及設備，其中各晶圓上具有複數個積體電路。
在半導體晶圓處理中，積體電路形成在由矽或其它半導體材料組成的晶圓(亦稱作基板)上。通常，各種半導體、導體或絕緣材料層用於形成積體電路。利用各種已知製程來摻雜、沉積及蝕刻該等材料，以形成積體電路。各晶圓經處理而形成大量個別區域，該等區域含有稱為晶粒的積體電路。
在積體電路形成製程後，「分割(dice)」晶圓，以將個別晶粒彼此分開供封裝或以未封裝形式用於較大電路內。兩種主要晶圓切割技術為劃線及鋸切。採行劃線時，鑽石尖 端劃片沿著預成形刻劃線移動越過晶圓表面。該等刻劃線沿著晶粒的間隔延伸。這些間隔一般稱作「分割道(street)」。鑽石劃片沿著分割道在晶圓表面形成淺劃痕。如利用輥施加壓力後，晶圓即沿著刻劃線分開。晶圓中的裂縫依循晶圓基板的晶格結構而行。劃線可用於厚度約10密耳(千分之一吋)或以下的晶圓。對較厚晶圓而言，鋸切係目前較佳的分割方法。
採行鋸切時，每分鐘高轉速旋轉的鑽石尖端鋸子接觸晶圓表面及沿著分割道鋸切晶圓。晶圓裝設在支撐構件上，例如延展整個膜框的黏著膜，鋸子反覆用於垂直與水平分割道。採行劃線或鋸切的一個問題在於碎片和鑿孔會沿著晶粒的斷裂邊緣形成。此外，裂痕會形成及從晶粒邊緣傳佈到基板內，導致積體電路無效。剝落和破裂在劃線方面尤其嚴重，因為在晶體結構的<110>方向上，方形或矩形晶粒只有一側可被劃線。因而，劈開晶粒另一側將產生鋸齒狀分離線。由於剝落和破裂，晶圓上的晶粒間需有額外間距，以免破壞積體電路，例如使碎片和裂痕與實際積體電路保持距離。因應間距要求，標準尺寸晶圓上無法形成許多晶粒，以致浪費了可用於電路的晶圓地產(real estate)。使用鋸子加劇了半導體晶圓上的地產浪費。鋸刃厚度為約15微米。故為確保鋸切周圍的破裂和其它破壞不會損害積體電路，各晶粒的電路往往需分開300至500微米。另外，切割後，需實質清洗各晶粒，以移除鋸切製程產生的微粒和其它污染物。
亦已採用電漿分割，但電漿分割也有所限制。舉例 而言，阻礙電漿分割實施的一限制為成本。用於圖案化光阻的標準微影操作將致使實施成本過高。可能阻礙電漿分割實施的另一限制為沿著分割道分割時，常用金屬(例如銅)的電漿處理會造成生產問題或產量限制。
一或多個實施例指向分割半導體晶圓的方法及設備，各晶圓上具有複數個積體電路。
在一實施例中，分割具有複數個積體電路之半導體晶圓的方法涉及了在半導體晶圓上方形成遮罩，遮罩覆蓋並保護積體電路。該方法亦涉及了以雷射劃線製程圖案化遮罩，以提供具有間隙的經圖案化遮罩，暴露出介於積體電路之間的半導體晶圓的多個區域。該方法亦涉及了透過經圖案化遮罩中之間隙異向性蝕刻半導體晶圓，以形成並發展經蝕刻溝槽完全穿過該半導體晶圓半導體晶圓，以單分(singulate)積體電路。該方法還涉及了以基於NF3及CF4之組合的電漿等向性蝕刻異向性蝕刻溝槽。
在另一實施例中，用以分割具有複數個IC之基板的系統包括雷射劃線模組，用以圖案化多層式遮罩，並暴露出介於IC之間的基板的區域。該系統亦包括實體耦接至雷射劃線模組之異向性電漿蝕刻模組，以異向性形成並發展經蝕刻溝槽穿過在雷射劃線後留下之基板的厚度。該系統亦包括實體耦接至雷射劃線模組之等向性電漿蝕刻模組，以用基於NF3及CF4之組合的電漿等向性蝕刻該異向性蝕刻溝槽。該系統還包括機器人傳送腔室，用以自雷射劃線模組將經雷射劃線 基板傳送至異向性電漿蝕刻模組。
在另一實施例中，分割具有複數個積體電路之半導體晶圓的方法涉及了提供半導體晶圓，半導體晶圓上具有經圖案化遮罩，經圖案化遮罩覆蓋並保護積體電路，且經圖案化遮罩具有間隙暴露出介於積體電路之間的半導體晶圓的區域。該方法亦涉及了透過經圖案化遮罩中之間隙異向性蝕刻該半導體晶圓，以形成並發展經蝕刻溝槽完全穿過半導體晶圓，以單分積體電路。該方法還涉及了以基於NF3及CF4之組合的電漿等向性蝕刻該異向性蝕刻溝槽。
102~108‧‧‧操作步驟
202‧‧‧遮罩
204‧‧‧晶圓/基板
206‧‧‧積體電路
208‧‧‧鈍化層
210‧‧‧分割膠帶
212‧‧‧分割道
214‧‧‧溝槽
216‧‧‧延伸溝槽
218‧‧‧側壁表面
220‧‧‧平滑側壁
300‧‧‧分割道區域
302‧‧‧矽基板的頂部分
304‧‧‧第一二氧化矽層
306‧‧‧第一蝕刻停止層
308‧‧‧第一低K介電層
310‧‧‧第二蝕刻停止層
312‧‧‧第二低K介電層
314‧‧‧第三蝕刻停止層
316‧‧‧矽石玻璃層
318‧‧‧第二二氧化矽層
320‧‧‧光阻層
322‧‧‧銅金屬化物
400‧‧‧製程工具
402‧‧‧工廠介面
404‧‧‧負載鎖定件
406‧‧‧叢集工具
408‧‧‧異向性電漿蝕刻腔室
410‧‧‧雷射劃線設備
412‧‧‧沉積腔室
414‧‧‧等向性電漿蝕刻腔室
500‧‧‧電腦系統
502‧‧‧處理器
504‧‧‧主要記憶體
506‧‧‧靜態記憶體
508‧‧‧網路介面裝置
510‧‧‧影音顯示器
512‧‧‧文數輸入裝置
514‧‧‧游標控制裝置
516‧‧‧訊號產生裝置
518‧‧‧次要記憶體
520‧‧‧網路
522‧‧‧軟體
526‧‧‧處理邏輯
530‧‧‧匯流排
532‧‧‧機器可存取儲存媒介
以下藉由實例、而非限制方式來說明本發明的實施例，且參照下列詳細說明、併同參照圖式即可更完整地理解本發明之實施例，其中：第1圖是流程圖，其表示根據本發明之一實施例的用於分割半導體晶圓之方法中的步驟，其中半導體晶圓包括複數個積體電路；第2A圖、第2B圖、第2C圖與第2D圖繪示根據本發明之實施例，在進行分割半導體晶圓之方法期間，與第1圖中的操作相應之半導體晶圓(其包括複數個積體電路)的截面圖；第3圖繪示根據本發明的實施例，存在於半導體晶圓或基板的分割道區域中的材料堆疊之截面圖；第4圖繪示根據本發明之一實施例之整合的分割系統的平面示意圖；以及 第5圖繪示根據本發明之一實施例的範例電腦系統的方塊圖，該電腦系統控制自動執行本文所述之遮蔽、雷射劃線、電漿分割方法中的一或多個操作。
現將說明用於分割半導體晶圓之方法，其中各晶圓上具有複數個積體電路。在下述說明中，係提出各種具體細節(例如雷射與電漿蝕刻晶圓分割方式)，以求提供對本發明的實施例之通盤瞭解。本發明所屬領域中之習知技術人士顯然可在不具這些特定細節下實施本發明之實施例。在其它實例中，並不詳細說明習知態樣(例如積體電路製造)，以免不必要地混淆了本發明之實施例。另外，應理解圖式中所繪示的各種實施例係僅為例示表示，且不必然以等比例繪製。
在實施例中，可實施涉及初始雷射劃線及後續電漿蝕刻的混合式晶圓或基板分割製程，以進行晶粒單分。可用雷射劃線製程來乾淨地移除遮罩層、有機及無機介電質層和元件層。接著一旦暴露出、或部分蝕刻晶圓或基板，可終止雷射蝕刻製程。接著可利用分割製程的電漿蝕刻部分來蝕刻穿過晶圓或基板的主體(如穿過主體單晶矽)，以產出晶粒或晶片單分或分割。在更特定的實施例中，描述了用於高晶粒破裂強度及潔淨側壁之雷射劃線及電漿蝕刻方法。實施例可包括晶圓分割、雷射劃線、電漿蝕刻、晶粒破裂強度考慮、晶粒側壁粗糙度考慮、氟/碳殘留物考慮、側壁潔淨度考慮及/或基於NF3及CF4之組合的蝕刻中之一或多者。
為了提供進一步的背景脈絡，在雷射劃線+電漿蝕刻 混合處理以單分(singulate)晶圓上的IC晶片期間，在這樣的晶粒單分過程中需要被克服的技術挑戰包括以下一或二者：(1)對薄(例如，少於約100微米)晶圓，且特別對超薄(例如，少於約50微米)晶圓而言，所產生的單分後晶粒應具有足夠高的晶粒破裂強度，以確保可靠的晶粒拾取及置放和後續的組裝製程；(2)不論厚度，對所有單分後晶粒而言，由於碳(C)或氟(F)元素的存在(例如以氟碳化物(也稱作全氟碳化物或PFC)的形式存在)可影響後續封裝製程中之晶粒的黏附特性，且甚至可導致封裝製程中的低可靠度，因此晶粒側壁須被清潔。
在實施例中，可利用多重電漿蝕刻方式來分割晶 圓，其中在異向性單分蝕刻之後進行等向性蝕刻以改良晶粒側壁。雷射劃線可移除難以蝕刻的鈍化層、介電質和金屬層，直到暴露出下方的矽基板為止。接著可使用異向性電漿蝕刻來產生具有達到目標晶粒厚度之深度的溝槽。最後，等向性蝕刻可在晶粒單分之後自經異向性蝕刻之晶粒側壁移除異向性蝕刻副產物、粗糙度及/或扇形部(scalloping)。在一個實施例中，所產生的單分後晶粒具有較高的晶粒破裂強度(相對於沒有暴露至最終等向性蝕刻之單分後晶粒而言)，以確保可靠的晶粒拾取和放置、以及後續的組裝製程。在一實施例中，清除晶粒側壁的碳(C)或氟(F)元素，否則碳或氟元素會對後續封裝製程中之晶粒黏著特性有不良影響而導致低可靠度。粗糙的側壁(例如，未處理之側壁)也可能降低晶粒破裂強度(例如，透過較低的破裂活化能)。
第1圖繪示了根據本發明之一實施例的用於分割半 導體晶圓之方法中的操作步驟，其中半導體晶圓包括複數個積體電路。第2A至2D圖繪示了包括複數個積體電路之半導體晶圓在進行所述方法期間的剖面視圖。
在第1圖的第一操作步驟102期間，且相應於第2A 圖，在半導體晶圓或基板204上方形成前側遮罩202。根據一個實施例，半導體晶圓或基板204具有至少300mm之直徑，且在背側研磨之前具有300μm至800μm之厚度。如圖所繪示，在一實施例中，遮罩可為共形遮罩(conformal mask)。共形遮罩實施例有利地確保在下方表面形貌(例如，20μm之凸塊，未顯示)上能有足夠的遮罩厚度在電漿蝕刻分割操作期間存留下來。然而，在替代實施例中，遮罩可為非共形的平面化遮罩(例如，在凸塊上方的遮罩厚度小於在谷部中的遮罩厚度)。舉例而言，可藉由CVD或藉由本案所屬技術領域中已知的任何其它製程形成共形遮罩。在一個實施例中，遮罩覆蓋並保護形成於半導體晶圓的表面上之積體電路(IC)206，並且也保護自半導體晶圓204的表面凸出或向上伸出10至20μm之凸塊。遮罩也覆蓋了形成於相鄰積體電路之間的中介分割道，如關聯於第3圖所描述。請再次參見第2A圖，在半導體晶圓204上也可包括一或多個鈍化層208。並且，也可將半導體晶圓204安裝於背側或分割膠帶(dicing tape)210上。
根據本發明之一實施例，形成遮罩可包括：形成一 層，例如但不限於，水溶性層(PVA等)、及/或光阻層、及/或I-線圖案化層(I-line patterning layer)。舉例而言，聚合物層(如光阻層)可由適合於微影製程中使用的材料組成。在有多重遮 罩層的實施例中，可將水溶性基底塗層設置於非水溶性覆蓋塗層下方。基底塗層接著提供一種剝除覆蓋塗層的手段，而覆蓋塗層則提供電漿蝕刻抗性及/或為雷射劃線製程提供良好的遮罩剝蝕。舉例而言，已發現對劃線製程中所用之雷射波長而言為透明的遮罩材料會造成低晶粒邊緣強度。因此，例如以PVA之水溶性基底塗層作為第一遮罩材料層的功能為可作為下切(undercut)遮罩的抗電漿/雷射能量吸收覆蓋塗層的手段，因此可自下方的IC薄膜層移除/舉離(lift off)整個遮罩。水溶性基底塗層可進一步作為阻障以保護IC薄膜層免受用以剝除能量吸收遮罩層之製程所影響。在實施例中，雷射能量吸收遮罩層為UV可固化及/或UV吸收、及/或綠帶(500至540nm)吸收。範例材料可包括傳統上用於IC晶片之鈍化層的許多光阻劑和聚亞醯胺(PI)材料。在一個實施例中，光阻層可由正型光阻材料所構成，例如，但不限於248奈米(nm)光阻劑、193nm光阻劑、157nm光阻劑、極紫外線(EUV)光阻，或含有雙氮基醌(diazonaphthoquinone)敏化劑之酚樹脂介質(phenolic resin matrix)。在另一個實施例中，光阻層可由負型光阻材料所構成，例如，但不限於，聚順異戊二烯(poly-cis-isoprene)及聚桂皮酸乙烯酯(poly-vinyl-cinnamate)。
請再次參見第2A圖，在一實施例中，半導體晶圓 或基板204之上或之中已設置有半導體元件陣列作為積體電路206的一部分。這類半導體元件的實例包括，但不限於，於矽基板中製造並封埋於介電層中之記憶體元件或互補式金屬氧化物半導體(CMOS)電晶體。複數個金屬內連線形成於元 件或電晶體上方與圍繞的介電層中，且可用以電氣耦接這些元件或電晶體以形成積體電路。傳導性凸塊與鈍化層208可形成於內連線層上方。構成分割道之材料可與用於形成積體電路的材料類似或相同。舉例而言，分割道可由介電質材料層、半導體材料層及金屬化層所構成。在一個實施例中，一或多個分割道包括與積體電路的實際元件類似之測試元件。
請參見第1圖中之第二操作步驟104，且相應於第 2B圖，所述方法進行主體目標層材料移除。為了最小化介電質脫層及破裂，飛秒雷射是較佳的。然而，根據元件結構，也可應用紫外線(UV)、皮秒或奈秒雷射源。雷射具有之脈衝重複頻率是在80kHz至1MHz的範圍內，理想上是在100kHz至500kHz的範圍內。
請再次參見第2B圖，一般係進行雷射劃線製程來移 除存在於積體電路之間的分割道(顯示為刻劃線212，其可代表被移除的分割道)之材料。根據本發明之一實施例，以雷射劃線製程圖案化遮罩包括：使溝槽214部分地形成於積體電路206之間的半導體晶圓204的區域中。在一實施例中，以雷射劃線製程圖案化遮罩包括：利用脈衝寬度為飛秒範圍之雷射來直接寫入圖案。具體而言，可使用波長為可見光譜或紫外線(UV)或紅外線(IR)範圍(這三種總成了寬帶光譜)之雷射來提供飛秒系雷射，亦即具有飛秒(10-15秒)等級之脈衝寬度的雷射。在一個實施例中，剝蝕係與波長無關(或本質上與波長無關)，因此適合用於複雜的膜(例如遮罩202的膜)、分割道，且可能用於半導體晶圓或基板204的一部分。
諸如脈衝寬度等雷射參數的選擇對於發展成功的雷 射劃線與分割製程(能最小化破片、微裂與脫層，以實現潔淨的雷射劃線切割)而言是關鍵的。雷射劃線切割越潔淨，為最終晶粒單分而進行的蝕刻製程就越平順。在半導體元件晶圓中，一般會有許多不同材料類型(例如導體、絕緣體、半導體)和厚度的功能層設置於其上。這類材料可包括，但不限於有機材料(如聚合物)、金屬或無機介電質(如二氧化矽和氮化矽)。
配置在晶圓或基板上之各別積體電路之間的分割道 可包括與積體電路本身類似或相同的層。舉例而言，第3圖繪示根據本發明之一實施例，可被用於半導體晶圓或基板的分割道區域中之材料堆疊的剖面視圖。請參見第3圖，分割道區域300包括矽基板的頂部分302、第一二氧化矽層304、第一蝕刻停止層306、第一低K介電層308(例如，具有之介電常數小於二氧化矽之介電常數4.0)、第二蝕刻停止層310、第二低K介電層312、第三蝕刻停止層314、未摻雜之矽石玻璃(USG)層316、第二二氧化矽層318、以及光阻層320或其它遮罩層。銅金屬化物322設置於第一蝕刻停止層306及第三蝕刻停止層314之間，並穿過第二蝕刻停止層310。在特定的實施例中，第一蝕刻停止層306、第二蝕刻停止層310及第三蝕刻停止層314可由氮化矽組成，而低K介電層308及312可由碳摻雜之氧化矽材料所組成。
在傳統的雷射照射(例如奈秒系或皮秒系雷射照射) 下，分割道300的材料在光學吸收和剝蝕機制上呈現相當不 同的行為。舉例而言，介電質層(如二氧化矽)在正常條件下對於所有市面上的雷射波長而言為基本上透明的。相對的，金屬、有機物(例如，低K材料)及矽可非常輕易地耦合光子，特別是在響應於奈秒系或皮秒系雷射照射時。然而，在一實施例中，可使用飛秒系雷射製程，以藉由在剝蝕低K材料層與銅層之前先剝蝕二氧化矽層來圖案化二氧化矽層、低K材料層與銅層。在特定的實施例中，可在飛秒系雷射照射製程中使用約略小於或等於400飛秒的脈衝來移除遮罩、分割道及部分矽基板。
根據本發明之一實施例，合適的飛秒系雷射製程係以高峰值強度(照射度)為特徵，高峰值強度(照射度)通常會於各種材料中導致非線***互作用。在一個這樣的實施例中，飛秒雷射源可具有約略在10飛秒至500飛秒之範圍內的脈衝寬度，然較佳是在100飛秒至400飛秒的範圍內。在一個實施例中，飛秒雷射源可具有約略在1570奈米至200奈米之範圍內的波長，然較佳是在540奈米至250奈米的範圍內。在一個實施例中，雷射與對應的光學系統可於工作表面處提供焦斑(focal spot)，焦斑約略在3微米至15微米的範圍內，然較佳是約略在5微米至10微米的範圍內。
在工作表面處之空間光束輪廓可為單一模式(高斯)或具有成形之高帽(top-hat)輪廓。在一實施例中，雷射源具有約略在200kHz至10MHz之範圍中的脈衝重複率，然較佳是約略在500kHz至5MHz之範圍內。在一實施例中，雷射源可於工作表面處傳遞約略在0.5uJ至100uJ之範圍內的脈衝 能量，然較佳是約略在1uJ至5uJ的範圍內。在一實施例中，雷射劃線製程可沿著工作件表面，以約略在500mm/sec至5m/sec的範圍中之速度運行，然較佳是約略在600mm/sec至2m/sec的範圍內。
劃線製程可只以單程運作，或多程運作，但在一實 施例中，較佳為1至2程。在一個實施例中，工件中的劃線深度約略在5微米至50微米深之範圍內，較佳約略在10微米至20微米深之範圍內。可以給定之脈衝重覆率下的一連串單一脈衝或一連串脈衝爆發等方式來應用雷射。在一實施例中，在元件/矽介面量測之雷射光束產生的切口寬度約略在2微米至15微米的範圍內，然在矽晶圓劃線/分割中較佳的是約略在6微米至10微米的範圍內。
可選擇具有效益和優點的雷射參數，如提供足夠高 之雷射強度，以達成無機介電質(如，二氧化矽)的離子化，並最小化在無機介電質的直接剝蝕前之下層損害所造成之脫層和剝落。並且，可選擇參數以提供用於具有精確受控剝蝕寬度(如，切口寬度)和深度之工業應用的重要製程產量。如上所述，相較於皮秒系和奈秒系雷射剝蝕製程，飛秒系雷射更加適於提供這些優點。然而，即使在飛秒系雷射剝蝕的光譜中，某些波長可提供相較於其它波長更好的效能。舉例而言，在一個實施例中，相較於具有接近或在IR範圍之波長的飛秒系雷射，具有接近或在UV範圍之波長的飛秒系雷射提供更乾淨的剝蝕製程。在這樣特定的實施例中，適用於半導體晶圓或基板劃線之飛秒系雷射製程，是基於具有約略小於或等於540 奈米波長之雷射。在這樣特定的實施例中，可使用具有約略小於或等於540奈米波長之雷射的約略小於或等於400飛秒之脈衝。然而，在替代的實施例中，可使用雙重雷射波長(如，IR雷射和UV雷射之結合)。
請參見第1圖中之第三操作步驟106，且相應於第 2C圖，接著電漿蝕刻半導體晶圓204。如第2C圖所繪示，電漿蝕刻前緣係通過經圖案化遮罩202中的間隙而進行。根據本發明之一實施例，蝕刻半導體晶圓204可包括：蝕刻並延伸以雷射劃線製程形成之溝槽214，以最終形成延伸溝槽216穿過半導體晶圓204。在一個實施例中，異向性蝕刻可暴露出半導體晶圓或基板204上的背側膠帶210。在一個實施例中，電漿蝕刻操作可利用矽穿孔(through-silicon via)類型之蝕刻製程。在一個實施例中，可使用傳統波許式(Bosch-type)沉積/蝕刻/沉積製程來蝕刻穿過基板。一般而言，波許式製程是由三個子步驟所組成：沉積、方向性轟擊蝕刻、以及等向性化學蝕刻，可執行許多次重複(循環)之波許式製程，直到蝕穿矽為止。如第2C圖所繪示，波許製程的結果使側壁表面218具有粗糙的扇形結構。這在雷射劃線製程產生了比光微影定義蝕刻製程所產生者更為粗糙的開放溝槽時會特別有影響。這樣的粗糙晶粒邊緣導致了比預期晶粒破裂強度更低之晶粒破裂強度。此外，波許製程的沉積子步驟可產生富含氟的鐵氟龍類有機膜，以保護已經蝕刻的側壁，所述有機膜在蝕刻前緣進行時並未自側壁移除(一般而言，這種聚合物僅週期性地自經異向性蝕刻溝槽的底部處移除)。
在特定的實施例中，於蝕刻製程期間，半導體晶圓 的矽材料的蝕刻速率大於每分鐘25微米。可使用超高密度電漿源來進行晶粒單分製程的電漿蝕刻部分。適合執行此電漿蝕刻製程的製程腔室之實例為可購自美國加州桑尼維爾市的應用材料公司之Applied Centura® SilviaTM Etch系統。Applied Centura® SilviaTM Etch系統可結合電容式與電感式RF耦合，其能提供比僅有電容式耦合(即使是在有以磁性增強所提供之改良下)所能達到者更為獨立的離子密度和離子能量之控制。 此結合使得離子密度能有效從離子能量去耦合，以便在即使非常低壓力、在沒有高潛在損害性、高DC偏壓等級下，達成相對高密度電漿。多重RF源配置也可產生特別寬的製程視窗(process window)。然而，也可使用能蝕刻矽的任何電漿蝕刻腔室。在示範實施例中，可使用深矽蝕刻來蝕刻單晶矽基板或晶圓204，其蝕刻速率大於傳統矽蝕刻速率的約略40%(例如，40微米或更高)，同時仍保持基本上精確的輪廓控制及幾乎不含扇形部之側壁。在特定的實施例中，可使用矽穿孔類型蝕刻製程。蝕刻製程是基於從反應氣體產生之電漿，反應氣體通常是氟系氣體，如SF6、C4F8、CHF3、XeF2或可在相對快的蝕刻速率下蝕刻矽之任何其它反應氣體。
總結第2A至2C圖，晶粒單分製程包括了先以雷射 劃線移除遮罩層、鈍化層及元件層，以乾淨地暴露出矽基板；接著進行電漿蝕刻以分割穿過矽基板。就蝕刻而言，可使用以三個子步驟(即沉積、方向性轟擊蝕刻及等向性化學蝕刻)為基礎之波許製程，多次重複(循環)進行波許製程，直到蝕刻 穿過矽為止。然而，如第2C圖所繪示，波許製程的結果使側壁表面具有粗糙的扇形結構。特別是由於雷射劃線製程通常會產生比光微影製程所達到者更為粗糙的開放溝槽，因此側壁粗糙度會比其他的矽蝕刻製程更高出許多。這導致比預期晶粒破裂強度更低的晶粒破裂強度。此外，波許製程中的沉積子步驟會產生富含氟之鐵氟龍類有機膜，以保護已經蝕刻的側壁。
請參見第1圖中的第四操作步驟108，且相應於第 2D圖，在異向性電漿蝕刻操作後，積體電路呈單分形式。後續，可利用等向性化學濕式或電漿蝕刻，藉由緩和地自側壁處蝕刻去除基板(例如，矽)之薄層，來使側壁平滑(以形成平滑側壁220)。在一實施例中，蝕刻的等向性部分是基於由NF3及CF4之組合所產生的電漿作為蝕刻劑進行側壁平滑化處理。並且，可使用如1000W之較高的偏壓功率。在一實施例中，使用由NF3及CF4之組合所產生的電漿作為蝕刻劑進行側壁平滑化之優點在於較低的等向性蝕刻速率(~0.15um/min)，因此更可控制平滑化處理。施加高偏壓功率可達成相對較高的方向性蝕刻速率，以蝕刻去除側壁218上之脊部(ridge)或凸緣(rim)而形成側壁220。
在實施例中，可在相同的腔室中進行等向性蝕刻與 異向性蝕刻，例如在異向性蝕刻操作終止後立即進行等向性蝕刻。在其它實施例中，可在分離的腔室中進行等向性蝕刻，如本案所屬技術領域中已知的具有下游電漿源的腔室。在實施例中，因為在高速率及相對較長(例如，1分鐘至3分鐘)的 異向性蝕刻中利用高電漿功率會加熱晶圓，所以等向性蝕刻初始後的晶圓溫度可能相對較高(例如，80℃至100℃)。已發現這樣升高的晶圓溫度可增進等向性特徵，也可增進在異向性蝕刻後立刻進行的等向性蝕刻之蝕刻速率。在一實施例中，等向性蝕刻步驟可移除由異向性蝕刻沉積在晶粒側壁上的富含氟或富含碳的聚合物層。
可以數種方式進行基於由NF3及CF4之組合所產生 的電漿作為蝕刻劑，來進行側壁平滑化處理之蝕刻的等向性部分。在第一實施例中，可進行二操作製程。在第一操作中，可利用傳統波許製程蝕刻穿過矽基板。波許製程由三個子步驟(即沉積、方向性轟擊蝕刻及等向性化學蝕刻)構成，且可多次重複(循環)進行波許製程，直到蝕刻穿過矽為止。波許製程的結果使側壁表面具有粗糙的扇形結構。特別是由於雷射劃線製程通常會產生比光微影製程所達到者更為粗糙的開放溝槽，因此側壁粗糙度會高出許多。這導致比預期晶粒破裂強度更低的晶粒破裂強度。此外，波許製程中的沉積子步驟會產生富含氟之鐵氟龍類有機膜，以保護已經蝕刻的側壁。在第二操作中，在完全蝕刻穿過矽基板且晶粒被單分之後，可在相對高偏壓功率下(例如，1000W)，使用由NF3及CF4之組合所產生的電漿來施加第二電漿蝕刻，以藉由緩和地自側壁處蝕刻去除矽之薄層，來使側壁平滑。在一實施例中，第二操作的蝕刻時間一般被設定在1秒至90秒內，加上取決於晶粒厚度的其它合適的蝕刻製程參數，以最小化元件層/Si介面處之下切。在一實施例中，第二操作也移除側壁上的富含氟 或富含碳之沉積層。
在第二實施例中，可進行三操作製程。在第一操作 中，可利用傳統波許製程蝕刻穿過矽基板。波許製程由三個子步驟(即沉積、方向性轟擊蝕刻及等向性化學蝕刻)構成，且可多次重複(循環)進行波許製程，直到蝕刻穿過矽為止。在一實施例中，波許製程的結果使側壁表面具有粗糙的扇形結構。特別是由於雷射劃線製程通常會產生比光微影製程所達到者更為粗糙的開放溝槽，因此側壁粗糙度會高出許多。這導致比預期晶粒破裂強度更低的晶粒破裂強度。此外，波許製程中的沉積子步驟會產生富含氟之鐵氟龍類有機膜，以保護已經蝕刻的側壁。在第二操作中，在完全蝕刻穿過矽基板且晶粒被單分之後，可施加使用SF6之第一等向性化學電漿蝕刻，以藉由緩和地自側壁處蝕刻去除矽之薄層，而在某種程度上平滑化側壁。在一個實施例中，基於SF6之第一等向性蝕刻是在低偏壓功率(小於約150W)下進行。在第三操作中，可使用基於NF3+CF4的電漿作為蝕刻劑來進行第二等向性蝕刻，以進一步平滑化側壁。第二等向性蝕刻(NF3+CF4)可能較慢，且因而比第一等向性蝕刻(SF6)更能受到控制，使第二等向性蝕刻成為合適的最後製程。
請參見第4圖，製程工具400可包括工廠介面402(FI)，工廠介面具有複數個負載鎖定件404與工廠介面耦接。叢集工具406與工廠介面402耦接。叢集工具406包括一或多個電漿蝕刻腔室，如異向性電漿蝕刻腔室408及等向性電漿蝕刻腔室414。雷射劃線設備410也耦接工廠介面402。在 一個實施例中，製程工具400的整體覆蓋區域可為約略3500毫米(3.5公尺)乘以約略3800毫米(3.8公尺)，如第4圖所描繪。
在一實施例中，雷射劃線設備410容置飛秒系雷 射。飛秒系雷射適於進行混合式雷射和蝕刻單分製程中的雷射剝蝕部分，如上述之雷射剝蝕製程。在一個實施例中，在雷射劃線設備400中也包括可移動站，所述可移動站經配置以使晶圓或基板(或其載具)相對於飛秒系雷射而移動。在特定的實施例中，飛秒系雷射也可移動。在一個實施例中，雷射劃線設備410的整體覆蓋區域可為約略2240毫米乘以約略1270毫米，如第4圖所描繪。
在一實施例中，一或多個電漿蝕刻腔室408經配置 以透過經圖案化遮罩中的間隙蝕刻晶圓或基板，以單分複數個積體電路。在一個這樣的實施例中，一或多個電漿蝕刻腔室408經配置以進行深矽蝕刻製程。在特定的實施例中，一或多個電漿蝕刻腔室408為可購自美國加州桑尼維爾市的應用材料公司之Applied Centura® SilviaTM Etch系統。蝕刻腔室可經特別設計以供深矽蝕刻使用來產生單分積體電路，單分積體電路被容置於單晶矽基板或晶圓上或晶矽基板或晶圓中。在一實施例中，電漿蝕刻腔室408中包括高密度電漿源，以增進高矽蝕刻率。在一實施例中，製程工具400的叢集工具406中包括超過一個蝕刻腔室，以使得單分或分割製程有高製造產量。
工廠介面402可為合適的大氣埠(atmospheric port)，以作為外部製造設施與雷射劃線設備410及叢集工具406之間的介面。工廠介面402可包括具有手臂或葉片的機器人，以自儲存單元(如前開式晶圓傳送盒)傳送晶圓(或其載具)進入叢集工具406或雷射劃線設備410或二者。
叢集工具406可包括適合進行單分方法中的功能之 其它腔室。舉例而言，在一個實施例中，可包括沉積腔室412來替代額外的蝕刻腔室。沉積腔室412可經配置用於在晶圓或基板的雷射劃線之前，於晶圓或基板的元件層上或上方沉積遮罩，例如，藉由均勻的旋塗製程。在一個這樣的實施例中，沉積腔室412適於沉積共形性因子約略在10%以內的均勻層。
在實施例中，等向性電漿蝕刻腔室414可利用下游 電漿源，如高頻磁性或電感耦合源，在本文中任一處所述之等向性蝕刻製程期間，該高頻磁性或電感耦合源配置在容置有基板的製程腔室的上游一段距離處。在實施例中，等向性電漿蝕刻腔室414藉由管道連接範例非聚合電漿蝕刻源氣體，如NF3與CF4之組合。
第5圖繪示一種電腦系統500，電腦系統500內可 執行一組指令以使機器執行本文所討論之一或多種劃線方法。範例電腦系統500包括處理器502、主要記憶體504(例如，唯讀記憶體(ROM)、快閃記憶體、如同步DRAM(SDRAM)或Rambus DRAM(RDRAM)等之動態隨機存取記憶體(DRAM))、靜態記憶體506(例如，快閃記憶體、靜態隨機存取記憶體(SRAM)等)以及次要記憶體518(例如，資料儲存裝 置)，這些元件係經由匯流排530而彼此通訊。
處理器502代表一或多種通用處理裝置，如微處理 器、中央處理單元等。更特定而言，處理器502可為複雜指令集計算(CISC)微處理器、精簡指令集計算(RISC)微處理器、超長指令字元(VLIW)微處理器等。處理器502也可以是一或多種特用處理裝置，如特定應用積體電路(ASIC)、場式可程式閘陣列(FPGA)、數位訊號處理器(DSP)、網路處理器等。處理器502可經配置以執行處理邏輯526，以進行本文所討論之操作及步驟。
電腦系統500可進一步包括網路介面裝置508。電 腦系統500也可包括影音顯示器單元510(例如，液晶顯示器(LCD)或陰極射線管(CRT))、文數輸入裝置512(例如，鍵盤)、游標控制裝置514(例如，滑鼠)、以及訊號產生裝置516(例如，揚聲器)。
次要記憶體518可包括機器可存取儲存媒介(或更 具體而言為電腦可讀取儲存媒介)532，在機器可存取儲存媒介上儲存有一或多組指令(例如軟體522)，這些指令可具體化本文所述之方法或功能中的任一或多者。在由電腦系統500執行期間，軟體522也可完全或至少部分地存駐於主要記憶體504及/或處理器502內，主要記憶體504和處理器502也可建構為機器可讀取之儲存媒介。可進一步經由網路介面裝置508而於網路520上傳輸或接收軟體522。
儘管在示範實施例中是以單一媒介來顯示機器可存取儲存媒介532，但術語「機器可讀取儲存媒介 (machine-readable storage medium)」應被視為包括儲存一或多組指令之單一媒介或多個媒介(例如，集中式或分佈式資料庫，及/或相關之快取記憶體與伺服器)。術語「機器可讀取儲存媒介」也應被視為包括可儲存或編碼一組指令以供機器執行以及可使該機器實施本發明之方法中任一或多個方法的任何媒介。因此，術語「機器可讀取儲存媒介」應包括，但不限於，固態記憶體以及光學與磁性媒介。
應理解上述說明係僅為說明而非限制之用。舉例而言，雖然圖式中的流程圖說明了由本發明之特定實施例所執行的特定操作次序，但應理解此次序並非為必須(例如，替代實施例係以不同次序來執行操作、組合某些操作、重複某些操作等)。此外，本案所屬技術領域中之習知技術人士在研讀及理解上述說明時係可顯然得知許多其它實施例。雖然本發明係已參照特定的示範實施例來說明，但應知本發明並不限於所述實施例，而是可在如附申請專利範圍的精神與範疇內以修飾例或調整例來實施。因此，本發明之範疇應參照隨附申請專利範圍、連同這些申請專利範圍所主張之完整等效範圍而加以決定。
102~108‧‧‧操作步驟

Claims (20)

  1. 一種分割(dicing)一半導體晶圓的方法，該半導體晶圓包含複數個積體電路，該方法包含下列步驟：於該半導體晶圓上方形成一遮罩，該遮罩覆蓋並保護該等積體電路；以一雷射劃線製程圖案化該遮罩，以提供具有多個間隙之一經圖案化遮罩，暴露出介於該等積體電路之間的該半導體晶圓的多個區域；透過該經圖案化遮罩中之該等間隙異向性蝕刻該半導體晶圓，以形成並發展一經蝕刻溝槽完全穿過該半導體晶圓，以單分(singulate)該等積體電路；以及以基於NF3及CF4之一組合的一電漿等向性蝕刻該異向性蝕刻溝槽。
  2. 如請求項1所述之方法，其中該等向性蝕刻於晶粒單分之後，自異向性蝕刻之晶粒側壁移除異向性蝕刻副產物、粗糙度、或側壁扇形部(scalloping)。
  3. 如請求項1所述之方法，其中該等向性蝕刻自該蝕刻溝槽移除包含碳及氟之聚合物。
  4. 如請求項1所述之方法，其中異向性蝕刻該半導體晶圓 包含下列步驟：反覆進行一循環製程，直到在該經蝕刻溝槽的底部處暴露出一背側膠帶為止，該循環製程包括聚合物沉積、方向性轟擊蝕刻及等向性化學蝕刻。
  5. 如請求項1所述之方法，其中一相同電漿蝕刻腔室被利用來進行異向性蝕刻及等向性蝕刻二者。
  6. 如請求項1所述之方法，其中該晶圓具有至少300mm之一直徑，並且在背側研磨(grinding)之前具有300um至800um之一厚度。
  7. 如請求項1所述之方法，其中圖案化該遮罩進一步包含下列步驟：以一飛秒雷射直接寫入一圖案，該飛秒雷射具有小於或等於540奈米之一波長，並具有小於或等於400飛秒之一雷射脈衝寬度。
  8. 如請求項1所述之方法，其中形成該遮罩進一步包含下列步驟：於該晶圓上沉積一水溶性遮罩層。
  9. 如請求項8所述之方法，其中該水溶性遮罩層包含PVA。
  10. 如請求項8所述之方法，其中形成該遮罩進一步包含下 列步驟：沉積一多層式遮罩，該多層式遮罩包含該水溶性遮罩層作為一基底塗層以及一非水溶性遮罩層作為在該基底塗層之頂部上之一覆蓋塗層。
  11. 如請求項10所述之方法，其中該非水溶性遮罩層係一光阻劑或一聚亞醯胺(PI)。
  12. 一種用於分割一基板的系統，該基板包含複數個IC，該系統包含：一雷射劃線模組，用以圖案化一多層式遮罩，並暴露出介於該等IC之間的該基板的多個區域；一異向性電漿蝕刻模組，實體耦接至該雷射劃線模組，以異向性形成並發展一經蝕刻溝槽穿過在雷射劃線後留下之該基板的一厚度；一等向性電漿蝕刻模組，實體耦接至該雷射劃線模組，以用基於NF3及CF4之一組合的一電漿等向性蝕刻該異向性蝕刻溝槽；以及一機器人傳送腔室，用以自該雷射劃線模組將該經雷射劃線基板傳送至該異向性電漿蝕刻模組。
  13. 如請求項12所述之系統，其中該雷射劃線模組包含一飛秒雷射，該飛秒雷射具有小於或等於540奈米之一波長及小 於或等於400飛秒之一脈衝寬度。
  14. 如請求項12所述之系統，其中該等向性電漿蝕刻腔室及該異向性電漿蝕刻腔室為相同的單一腔室。
  15. 如請求項12所述之系統，其中該等向性電漿蝕刻腔室利用一下游電漿源。
  16. 一種分割一半導體晶圓的方法，該半導體晶圓包含複數個積體電路，該方法包含下列步驟：提供該半導體晶圓，該半導體晶圓上具有一經圖案化遮罩，該經圖案化遮罩覆蓋並保護該等積體電路，且該經圖案化遮罩具有多個間隙暴露出介於該等積體電路之間的該半導體晶圓的多個區域；透過該經圖案化遮罩中之該等間隙異向性蝕刻該半導體晶圓，以形成並發展一經蝕刻溝槽完全穿過該半導體晶圓，以單分(singulate)該等積體電路；以及以基於NF3及CF4之一組合的一電漿等向性蝕刻該異向性蝕刻溝槽。
  17. 如請求項16所述之方法，其中該等向性蝕刻於晶粒單分之後，自異向性蝕刻之晶粒側壁移除異向性蝕刻副產物、粗 糙度、或側壁扇形部。
  18. 如請求項16所述之方法，其中該等向性蝕刻自該蝕刻溝槽移除包含碳及氟之聚合物。
  19. 如請求項16所述之方法，其中異向性蝕刻該半導體晶圓包含下列步驟：反覆進行一循環製程，直到在該經蝕刻溝槽的底部處暴露出一背側膠帶為止，該循環製程包括聚合物沉積、方向性轟擊蝕刻及等向性化學蝕刻。
  20. 如請求項16所述之方法，其中一相同電漿蝕刻腔室被利用來進行異向性蝕刻及等向性蝕刻二者。
TW103120557A 2013-07-02 2014-06-13 用於高晶粒破裂強度及平滑側壁之雷射劃線及電漿蝕刻 TWI635569B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201361842056P 2013-07-02 2013-07-02
US61/842,056 2013-07-02
US14/293,227 US20150011073A1 (en) 2013-07-02 2014-06-02 Laser scribing and plasma etch for high die break strength and smooth sidewall
US14/293,227 2014-06-02

Publications (2)

Publication Number Publication Date
TW201507060A true TW201507060A (zh) 2015-02-16
TWI635569B TWI635569B (zh) 2018-09-11

Family

ID=52133080

Family Applications (1)

Application Number Title Priority Date Filing Date
TW103120557A TWI635569B (zh) 2013-07-02 2014-06-13 用於高晶粒破裂強度及平滑側壁之雷射劃線及電漿蝕刻

Country Status (6)

Country Link
US (1) US20150011073A1 (zh)
JP (1) JP6513082B2 (zh)
KR (1) KR102250628B1 (zh)
CN (1) CN105359256B (zh)
TW (1) TWI635569B (zh)
WO (1) WO2015002725A1 (zh)

Families Citing this family (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102015100686A1 (de) * 2015-01-19 2016-07-21 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung einer Mehrzahl von Halbleiterchips und Halbleiterchip
US9633902B2 (en) * 2015-03-10 2017-04-25 Kabushiki Kaisha Toshiba Method for manufacturing semiconductor device that includes dividing semiconductor substrate by dry etching
CN111580190B (zh) * 2015-11-24 2021-12-28 哈佛学院院长及董事 制造针对可见光谱波长的电介质超颖表面的原子层沉积处理
JP6524594B2 (ja) * 2016-07-07 2019-06-05 パナソニックＩｐマネジメント株式会社 素子チップの製造方法
EP3485506A4 (en) * 2016-07-15 2020-03-11 Brewer Science, Inc. LASER ABLATIVE DIELECTRIC MATERIAL
JP6765949B2 (ja) * 2016-12-12 2020-10-07 株式会社ディスコ ウェーハの加工方法
JP2018110156A (ja) 2016-12-28 2018-07-12 キヤノン株式会社 半導体装置、その製造方法およびカメラ
JP6903375B2 (ja) * 2017-04-19 2021-07-14 株式会社ディスコ デバイスチップの製造方法
CN108788486B (zh) * 2017-05-05 2021-05-04 中芯国际集成电路制造(上海)有限公司 半导体器件及其形成方法
GB201708927D0 (en) * 2017-06-05 2017-07-19 Spts Technologies Ltd Methods of plasma etching and plasma dicing
EP3676973A4 (en) 2017-08-31 2021-05-05 Metalenz, Inc. INTEGRATION OF LENS WITH PERMEABLE METAL SURFACE
JP7042437B2 (ja) * 2017-09-07 2022-03-28 パナソニックＩｐマネジメント株式会社 素子チップの製造方法
US10734505B2 (en) 2017-11-30 2020-08-04 International Business Machines Corporation Lateral bipolar junction transistor with dual base region
JP7066263B2 (ja) * 2018-01-23 2022-05-13 株式会社ディスコ 加工方法、エッチング装置、及びレーザ加工装置
JP7195060B2 (ja) * 2018-05-17 2022-12-23 東京エレクトロン株式会社 基板処理方法及び基板処理装置
US10573558B1 (en) 2018-08-23 2020-02-25 International Business Machines Corporation Caterpillar trenches for efficient wafer dicing
US11081392B2 (en) * 2018-09-28 2021-08-03 Taiwan Semiconductor Manufacturing Co., Ltd. Dicing method for stacked semiconductor devices
CN109616414A (zh) * 2018-11-06 2019-04-12 深圳方正微电子有限公司 晶圆加工方法和半导体器件的制备方法
DE102018128570A1 (de) * 2018-11-14 2020-05-14 Osram Opto Semiconductors Gmbh Verfahren zur herstellung einer vielzahl strahlungsemittierender bauelemente, strahlungsemittierendes bauelement, verfahren zur herstellung eines verbindungsträgers und verbindungsträger
US11664276B2 (en) * 2018-11-30 2023-05-30 Texas Instruments Incorporated Front side laser-based wafer dicing
US10818551B2 (en) * 2019-01-09 2020-10-27 Semiconductor Components Industries, Llc Plasma die singulation systems and related methods
JP7281741B2 (ja) * 2019-08-23 2023-05-26 パナソニックＩｐマネジメント株式会社 素子チップのスムージング方法および素子チップの製造方法
US11170981B2 (en) 2019-09-17 2021-11-09 Tokyo Electron Limited Broadband plasma processing systems and methods
US11295937B2 (en) * 2019-09-17 2022-04-05 Tokyo Electron Limited Broadband plasma processing systems and methods
US11211247B2 (en) 2020-01-30 2021-12-28 Applied Materials, Inc. Water soluble organic-inorganic hybrid mask formulations and their applications
ES2759280B2 (es) * 2020-03-11 2020-09-24 Univ Madrid Politecnica Procedimiento de fabricacion de celulas solares en obleas de germanio
US11927769B2 (en) 2022-03-31 2024-03-12 Metalenz, Inc. Polarization sorting metasurface microlens array device
US12020902B2 (en) 2022-07-14 2024-06-25 Tokyo Electron Limited Plasma processing with broadband RF waveforms

Family Cites Families (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5848422A (ja) * 1981-09-17 1983-03-22 Nec Corp 複合ドライエツチング装置
JPS5916334A (ja) * 1982-07-19 1984-01-27 Matsushita Electronics Corp ドライエツチング方法
JPS6294935A (ja) * 1985-10-21 1987-05-01 Nec Corp 半導体装置の製造方法
JPH02222142A (ja) * 1989-02-22 1990-09-04 Semiconductor Energy Lab Co Ltd エッチング方法
US6015761A (en) * 1996-06-26 2000-01-18 Applied Materials, Inc. Microwave-activated etching of dielectric layers
US6235637B1 (en) * 1999-09-15 2001-05-22 Taiwan Semiconductor Manufacturing Company Method for marking a wafer without inducing flat edge particle problem
US6599842B2 (en) * 1999-11-29 2003-07-29 Applied Materials, Inc. Method for rounding corners and removing damaged outer surfaces of a trench
JP2001313280A (ja) * 2000-04-02 2001-11-09 Axcelis Technologies Inc ポスト・エッチ・フォトレジストおよび残留物の除去法
KR20010082405A (ko) * 2001-05-11 2001-08-30 김양태 플라즈마 다이싱 방법 및 장치
US6852241B2 (en) * 2001-08-14 2005-02-08 Lexmark International, Inc. Method for making ink jet printheads
DE10247913A1 (de) * 2002-10-14 2004-04-22 Robert Bosch Gmbh Plasmaanlage und Verfahren zum anisotropen Einätzen von Strukturen in ein Substrat
DE10318568A1 (de) * 2003-04-15 2004-11-25 Technische Universität Dresden Siliziumsubstrat mit positiven Ätzprofilen mit definiertem Böschungswinkel und Verfahren zur Herstellung
JP4018088B2 (ja) * 2004-08-02 2007-12-05 松下電器産業株式会社 半導体ウェハの分割方法及び半導体素子の製造方法
KR100753083B1 (ko) * 2006-04-28 2007-08-31 주식회사 하이닉스반도체 반도체소자의 리세스채널 형성 방법
KR100753138B1 (ko) * 2006-09-29 2007-08-30 주식회사 하이닉스반도체 반도체 소자 제조방법
KR101414125B1 (ko) * 2006-10-12 2014-07-01 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치의 제조 방법 및 에칭장치
JP4840174B2 (ja) * 2007-02-08 2011-12-21 パナソニック株式会社 半導体チップの製造方法
JP4840200B2 (ja) * 2007-03-09 2011-12-21 パナソニック株式会社 半導体チップの製造方法
US8012857B2 (en) * 2007-08-07 2011-09-06 Semiconductor Components Industries, Llc Semiconductor die singulation method
US8551578B2 (en) * 2008-02-12 2013-10-08 Applied Materials, Inc. Patterning of magnetic thin film using energized ions and thermal excitation
CN102652366A (zh) * 2009-12-15 2012-08-29 索尼公司 光电转换器件及光电转换器件的制造方法
US9165833B2 (en) * 2010-01-18 2015-10-20 Semiconductor Components Industries, Llc Method of forming a semiconductor die
US9299664B2 (en) * 2010-01-18 2016-03-29 Semiconductor Components Industries, Llc Method of forming an EM protected semiconductor die
US8642448B2 (en) * 2010-06-22 2014-02-04 Applied Materials, Inc. Wafer dicing using femtosecond-based laser and plasma etch
US8802545B2 (en) * 2011-03-14 2014-08-12 Plasma-Therm Llc Method and apparatus for plasma dicing a semi-conductor wafer
US8871105B2 (en) * 2011-05-12 2014-10-28 Lam Research Corporation Method for achieving smooth side walls after Bosch etch process
US8598016B2 (en) * 2011-06-15 2013-12-03 Applied Materials, Inc. In-situ deposited mask layer for device singulation by laser scribing and plasma etch
US8557682B2 (en) * 2011-06-15 2013-10-15 Applied Materials, Inc. Multi-layer mask for substrate dicing by laser and plasma etch
KR20130063089A (ko) * 2011-12-06 2013-06-14 현대자동차주식회사 반도체 소자의 트렌치 형성 방법
US8993414B2 (en) * 2012-07-13 2015-03-31 Applied Materials, Inc. Laser scribing and plasma etch for high die break strength and clean sidewall

Also Published As

Publication number Publication date
JP2016528723A (ja) 2016-09-15
CN105359256B (zh) 2019-07-16
CN105359256A (zh) 2016-02-24
JP6513082B2 (ja) 2019-05-15
US20150011073A1 (en) 2015-01-08
KR102250628B1 (ko) 2021-05-12
WO2015002725A1 (en) 2015-01-08
KR20160029097A (ko) 2016-03-14
TWI635569B (zh) 2018-09-11

Similar Documents

Publication Publication Date Title
TWI635569B (zh) 用於高晶粒破裂強度及平滑側壁之雷射劃線及電漿蝕刻
US8993414B2 (en) Laser scribing and plasma etch for high die break strength and clean sidewall
US8845854B2 (en) Laser, plasma etch, and backside grind process for wafer dicing
TWI655684B (zh) 從晶圓背側及前側切割晶圓
TWI660413B (zh) 自單粒化晶粒側壁移除殘留物
TWI605506B (zh) 用於極薄晶圓之利用雷射剝離與電漿蝕刻損害移除之基板切割
TWI659461B (zh) 使用具有藉由真空層疊之遮罩應用的混成雷射與電漿蝕刻方法之晶圓切割
TWI552215B (zh) 使用可物理性移除的遮罩之雷射及電漿蝕刻晶圓切割
TWI635570B (zh) 利用具有中間非反應性柱狀遮罩開口清潔之複合式雷射劃線與電漿蝕刻方法的晶圓切割
TWI646593B (zh) 使用混合式雷射劃線及電漿蝕刻方式切割晶圓伴隨著用以增進遮罩蝕刻抗性的遮罩電漿處理
TWI735406B (zh) 用於使用雷射刻劃及電漿蝕刻之晶圓切割的交替遮蔽及雷射刻劃方法
TW201939608A (zh) 使用多程雷射劃線製程及電漿蝕刻製程的混合晶圓切割方法
TW202025265A (zh) 使用混合雷射刻劃及具有中間穿透處理的電漿蝕刻方法的晶圓切割
TW202213473A (zh) 在使用混合式雷射劃線及電漿蝕刻方式的晶圓切割中的雷射劃線溝槽開口控制
TW201436019A (zh) 用於使用雷射劃線和電漿蝕刻的晶圓切割之水溶性膜與可ｕｖ固化膜之雜合遮罩