TW201505498A - 具有表面導電膜之孔填充基板及其製造方法、以及膨脹或剝離抑制方法 - Google Patents
具有表面導電膜之孔填充基板及其製造方法、以及膨脹或剝離抑制方法 Download PDFInfo
- Publication number
- TW201505498A TW201505498A TW103118493A TW103118493A TW201505498A TW 201505498 A TW201505498 A TW 201505498A TW 103118493 A TW103118493 A TW 103118493A TW 103118493 A TW103118493 A TW 103118493A TW 201505498 A TW201505498 A TW 201505498A
- Authority
- TW
- Taiwan
- Prior art keywords
- hole
- conductive
- film
- conductive film
- substrate
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
- H05K3/18—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material
- H05K3/181—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material by electroless plating
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/03—Use of materials for the substrate
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/0011—Working of insulating substrates or insulating layers
- H05K3/0044—Mechanical working of the substrate, e.g. drilling or punching
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
- Manufacturing Of Printed Wiring (AREA)
Abstract
本發明係一種孔填充基板,其係包含於第一主面上具有孔部之絕緣基板(2)、由填充至上述孔部之導電性填充材所形成之導電通孔部(3)、及形成於上述絕緣基板之第一主面上之包含上述導電通孔部之區域之表面導電膜(4)者,且由使上述導電通孔部之第一主面側之表面之一部分露出之構造形成上述表面導電膜。
Description
本發明係關於一種具有表面導電膜之孔填充基板及其製造方法、以及抑制上述表面導電膜之膨脹或剝離之方法,尤其是關於一種可用於各種電子機器之正面及背面導通基板(孔填充基板)及其製造方法、以及抑制上述表面導電膜之膨脹或剝離之方法。
自先前以來,電子基板用於配置功能零件或形成配線電路。近年來,由於電子機器或零件之小型化、高功能化及積體化,故而於絕緣性基板形成貫通孔(通孔)並於貫通孔內設置導電材料使基板兩面電性導通之用途正不斷增加。進而,藉由利用導電材料(金屬)完全填充貫通孔內而提昇基板之厚度方向上之導熱率之具有所謂導熱孔(thermal via)功能之需求亦增加。
作為將基板兩面電性導通之方法,專利文獻1中揭示有於絕緣性基板之貫通孔之內壁部形成鍍Au層作為金屬層的方法,專利文獻2中揭示有利用鍍敷金屬完全填充形成於絕緣性基板之特定位置之大致鼓狀之透孔的方法。
然而,於該等方法中,作為形成鍍敷金屬之上一階段,必須於基板表面形成導電膜,而步驟變複雜,經濟性下降。又,若欲利用鍍敷金屬完全填充透孔,則鍍敷步驟需要較長時間,因此經濟性進一步下降。
又,業界亦提出有於貫通孔填充導電性膏之方法,例如亦已知有如下方法:於貫通孔填充由金屬粉及硬化性樹脂構成之膏,進行硬化而獲得導電性填充通孔(填充有導電材料之貫通孔)。然而,於該方法中,導電材料含有樹脂成分,因此導電性較低,由於含有耐熱性較低之樹脂成分,因此基板之耐熱性亦受到限制。
因此,專利文獻3中提出有如下方法:於貫通孔填充由金屬粉末、玻璃粉末及有機黏合劑構成之膏,加熱至金屬之燒結溫度以上而燒結金屬粉末,從而獲得導電性填充通孔。該方法之簡便性優異,並且樹脂成分因焙燒而蒸發、分解,因此導電性、導熱性及耐熱性亦較高。
利用上述方法所獲得之孔填充基板通常將與填充孔部連接之表面導電膜積層於基板之表面而形成電極或配線圖案。為了獲得與填充通孔之導通(連接),必須使上述表面導電膜與填充部重疊,為形成步驟之方便起見,以完全覆蓋填充孔部(開口部)之形態積層於基板表面。形成有上述圖案之孔填充基板通常於焊接等後續步驟中例如暴露在300℃以上之高溫下,但於填充孔部存在表面導電膜膨脹或剝離之情況。
[專利文獻1]日本專利特開平5-308182號公報
[專利文獻2]日本專利特開2006-203112號公報
[專利文獻3]日本專利特開2010-108917號公報
因此,本發明之目的在於提供一種即便進行加熱亦可抑制於填充孔部(導電通孔部)之表面導電膜之膨脹或剝離產生的孔填充基板及
其製造方法、以及抑制上述表面導電膜之膨脹或剝離之方法。
本發明之另一目的在於提供一種耐熱性及可靠性較高,即便長期或於嚴酷之條件下加熱或使用亦可維持導電性的孔填充基板及其製造方法、以及抑制上述表面導電膜之膨脹或剝離之方法。
本發明者等人對在填充孔部(導電通孔部)之表面形成有鍍敷層之孔填充基板產生膨脹或剝離之原因進行了研究,結果查明,其與混入至填充通孔之液狀物於高溫下之加熱時汽化膨脹有關。詳細而言,於表面膜為鍍敷層之情形時,於對基板表面進行鍍敷加工時鍍敷液會進入至存在於填充通孔表面之空隙或多孔部(當於基板表面形成有鍍敷用基底層之情形時,沿表面整體或部分地附著有鍍敷用基底層的空隙或多孔部)中,而被其後形成之鍍敷膜封閉。又,亦存在源自導電性膏之殘留物(或有機物)等殘留於填充通孔內之情形。推測該等被封閉之液狀物等於高溫加熱時汽化膨脹,藉由該膨脹力而破壞鍍敷層與填充通孔之界面接合或填充通孔內部等,從而引起鍍敷層之膨脹或剝離。又,推測即便為鍍敷層以外之表面導電膜,填充通孔中所含之揮發性物質同樣被封閉在表面導電膜與填充通孔之間而產生同樣之現象。
因此,本發明者等人為了達成上述課題而潛心研究,結果發現,藉由形成使填充通孔之一部分露出之表面鍍敷層,即便殘存鍍敷液等揮發性物質汽化,亦可使汽化物自填充通孔之露出部逸出,即便進行加熱亦可抑制於填充孔部之表面導電膜之膨脹或剝離之產生。尤其是亦發現或許係因焙燒型導電膏所形成之填充導體具有多孔構造而形成有用以使汽化物有效地自露出部逸出之連續通路,故而即便用以使填充通孔露出之鍍敷層之開口部之面積較小,亦可抑制膨脹或剝離。
即,本發明之孔填充基板為包含於第一主面上具有孔部之絕緣性基板、由填充於上述孔部之導電性填充材所形成之導電通孔部、及形成於上述絕緣性基板之第一主面上之包含上述導電通孔部之區域之表面導電膜者,且上述表面導電膜係由使上述導電通孔部之第一主面側之表面之一部分露出之構造所形成。上述孔部亦可為貫通孔。上述表面導電膜亦可含有鍍敷層。於上述導電通孔部之露出區域之表面可積層對揮發性物質之透過性較表面導電膜高之保護膜。上述保護膜之平均厚度可為表面導電膜之平均厚度之1/3以下。上述保護膜之至少表面可由選自鈀、鉑、銀及金中之至少1種貴金屬形成。又,上述保護膜可包含經無電鍍敷所形成之無電鍍敷層。上述導電通孔部之第一主面側之表面可以50%以下(尤其是5~20%)之面積比率露出。上述表面導電膜可於導電通孔部之第一主面側之表面之大致中央區域具有開口部。上述孔部之與第一主面方向平行之剖面形狀可為大致圓形,且上述表面導電膜之開口部之形狀亦可為大致圓形。上述絕緣性基板之表面粗糙度Ra可為0.1μm以下。上述導電性填充材可為導電性膏之焙燒物。焙燒前之導電性膏可包含有機黏合劑。
本發明亦包含上述孔填充基板之製造方法,該製造方法包括:導電通孔部形成步驟,其係於絕緣性基板之孔部填充導電性填充材而形成導電通孔部;及表面導電膜形成步驟,其係於絕緣性基板之第一主面上以使上述導電通孔部之第一主面側之表面之一部分露出之方式形成表面導電膜。本發明之製造方法亦可進而包括整面步驟,其係將導電通孔部形成步驟中所形成之導電通孔部之第一主面側之表面及絕緣性基板之第一主面調整為平滑。又,本發明之製造方法亦可進而包括保護膜形成步驟,其係於導電通孔部之第一主面側之表面之露出區域之表面形成保護膜。
本發明亦包括如下方法:於包含具有孔部之絕緣性基板、由填
充於上述孔部之導電性填充材所形成之導電通孔部、及形成於上述絕緣性基板之第一主面上之包含上述導電通孔部之區域之表面導電膜的孔填充基板中,由使上述導電通孔部之第一主面側之表面之一部分露出之構造形成上述表面導電膜,藉此抑制加熱時上述表面導電膜之膨脹或剝離。
於本發明中,形成孔填充基板之圖案之表面導電膜係由使上述導電通孔部(填充孔部)之一部分露出之構造所形成,因此即便進行加熱亦可抑制填充孔部(導電通孔部)之表面導電膜之膨脹或剝離之產生。進而,雖然導電通孔部(填充孔部)露出一部分,而耐熱性及可靠性較高,即便長期或於嚴酷之條件下加熱或使用,亦可維持導電性。
1‧‧‧孔填充基板
2‧‧‧絕緣性基板
3‧‧‧導電通孔部
3a‧‧‧空隙
4‧‧‧表面導電膜
4a‧‧‧開口部
11‧‧‧氧化鋁基板
12‧‧‧通孔填充用銅導體膏
13‧‧‧金屬膜
13a‧‧‧濺鍍膜
14‧‧‧負型鍍敷阻劑
14a‧‧‧光阻膜
15‧‧‧曝光用光罩
16‧‧‧Au膜(鍍敷膜)
17‧‧‧開口部
18‧‧‧鍍Ni膜
18a‧‧‧鍍Ni膜
19‧‧‧鍍金膜
圖1係表示具有經圖案化之表面導電膜之本發明之孔填充基板之一例的概略俯視圖。
圖2係圖1之孔填充基板之A-A線概略剖面圖。
圖3(a)-(i)係表示實施例1之孔填充基板之製造步驟的概略圖。
圖4係表示實施例2中獲得之孔填充基板的概略俯視圖。
圖5係表示實施例3中獲得之孔填充基板的概略俯視圖。
圖6係實施例4中獲得之孔填充基板的概略剖面圖。
圖7(a)-(c)係表示實施例5之孔填充基板之製造步驟的概略圖。
圖8係表示實施例中之熱衝擊試驗之結果的曲線圖。
圖9係表示實施例中之高溫加速壽命(HAST)試驗之結果的曲線圖。
圖10係表示實施例中之高溫放置試驗之結果的曲線圖。
[孔填充基板]
本發明之孔填充基板包含於第一主面上具有孔部之絕緣性基板、由填充於上述孔部之導電性填充材所形成之導電通孔部、及形成於上述絕緣性基板之第一主面上之包含上述導電通孔部之區域之表面導電膜。
圖1係表示具有經圖案化之表面導電膜之本發明之孔填充基板之一例的概略俯視圖,圖2係圖1之孔填充基板之A-A線概略剖面圖。如該等圖所示,孔填充基板1係由具有貫通孔部之絕緣性基板2、由填充於上述貫通孔部之導電性填充材所形成之導電通孔部3、及形成於上述絕緣性基板2之第一主面上之經圖案化之區域(被覆上述導電通孔部之一部分之區域)之表面導電膜4所形成。
如圖2所示,導電通孔部3通常具有由製造過程中有機物之分解或金屬之收縮等所致之空隙3a。因此,於絕緣性基板之表面成為液狀物容易混入至由該空隙3a所致之凹部之狀態。再者,於該圖所示之例中,表面導電膜為單層,但於形成包含鍍敷層之積層構造之情形時,較薄之鍍敷用基底層追隨基材表面之形狀,因此殘存鍍敷液容易滯留於形成於鍍敷用基底層之表面之凹部與鍍敷層之界面。
關於本發明之孔填充基板,為了將絕緣性基板之正面及背面導通,表面導電膜與導電通孔部連接而形成為圖案狀,於表面導電膜之與導電通孔部之連接區域形成開口部4a。該開口部4a於大致圓形之導電通孔部之第一主面側之表面之大致中央區域形成為大致圓形。因此,於表面導電膜之開口部成為導電通孔部露出之態,該露出部(開口部)具有用以於孔填充基板表面之空隙3a中所滯留之殘存鍍敷液等液狀物因加熱而汽化時使經膨脹之汽化物未滯留於表面導電膜與導電通孔部之間而揮散之作為排出口之作用。
(表面導電膜)
表面導電膜係以使導電通孔部之一部分露出之構造進行積層,
被封閉在存在於表面導電膜下方之空隙或多孔中之液狀物即便因加熱被汽化,亦自露出部揮散,因此可抑制導電通孔部之表面導電膜之膨脹或剝離之產生。
表面導電膜只要於孔填充基板表面以使導電通孔部之一部分露出之方式進行積層即可,導電通孔部之第一主面側之表面之露出比率(面積比率)例如可為50%以下(例如1~50%),例如為2~40%,較佳為3~30%,進而較佳為5~20%(尤其是8~15%)左右。若露出比率過大,則表面導電膜與導電通孔部之接觸面積變小,因此導電通孔部與表面導電膜之通電性(導通性)下降。再者,於本發明中,即便露出比率(於基板第一主面上導電通孔部未被表面導電膜被覆而露出的比率)較小,亦可有效地逸出汽化物,可抑制表面導電膜之膨脹或剝離,推測其原因在於:藉由使導電通孔部為多孔質構造而形成氣體可自由流通之連續之空間(流路)。
表面導電膜之形狀並不限定於圖1及2所示之形狀,可根據電極或圖案之形狀而選擇,只要為可使導電通孔部之第一主面側之表面之一部分露出之形狀即可,就與導電通孔部之通電性優異之層面而言,較佳為具有成為導電通孔部之露出部之開口部之形狀。開口部之形狀可根據導電通孔部之形狀而選擇,例如亦可為正方形、長方形、六邊形等多邊形、圓形(直徑小於導電通孔部之圓形)、橢圓形等。進而,開口部之位置並無特別限定,但為了可使汽化物有效地揮散並且與導電通孔部之通電性亦屬優異,而亦可形成於導電通孔部之大致中央區域。
作為表面導電膜,可列舉的有慣用之導電膜,例如藉由鍍敷所形成之鍍敷層、直接與基板表面接著之金屬箔、使用導電性膏所形成之導電層等。該等表面導電膜可為單獨,亦可為組合兩種以上而成之積層體。
於該等表面導電膜中,作為導電材,通常使用導電性金屬,例如可列舉:過渡金屬(例如鈦等週期表第4族金屬;釩、鈮等週期表第5族金屬;鉬、鎢等週期表第6族金屬;週期表第7族金屬;鎳、鐵、鈷、銠、鈀、銥、鉑等週期表第8~10族金屬;銅、銀、金等週期表第11族金屬等)、週期表第12族金屬、週期表第13族金屬(例如銦、鋁、鎵等)、週期表第14族金屬(例如錫、鉛等)、週期表第15族金屬等。該等導電性金屬可單獨使用或組合兩種以上使用。該等之中,較佳為導電性較高之金屬,例如鈀、鉑等週期表第8族金屬,銅、銀、金等週期表第11族金屬,鋁等週期表第13族金屬,尤佳為銅、銀、金等週期表第11族金屬。
使用導電性膏所得之導電層可為將含有硬化性樹脂之膏硬化而成之硬化膜,亦可為將含有黏合劑之導電性膏焙燒而成之焙燒膜。該等之中,就導電性或耐熱性優異之層面而言,較佳為焙燒膜。作為焙燒膜,可利用由與形成下述導電通孔部之焙燒體相同者所形成之焙燒膜等。
該等表面導電膜中,就顯著地表現出本發明之效果之層面而言,較佳為包含濕式鍍敷層之導電膜。濕式鍍敷於形成表面導電膜時需要濕式步驟,其原因在於:形成表面導電膜時混入鍍敷液而容易產生膨脹或剝離。作為濕式鍍敷,例如可列舉電鍍、無電鍍敷等。進而,作為表面導電膜,就緻密性較高、可提昇導電性之層面而言,尤佳為電鍍。
於利用電鍍或無電鍍敷於絕緣性基板表面形成鍍敷層之情形時,通常必須首先於基板表面形成金屬之鍍敷用基底層。於電鍍之情形時,鍍敷用基底層較佳為亦具有通電而供給電子從而形成金屬鍍敷層,並且賦予鍍敷膜與基板間之密接力的功能。又,於無電鍍敷之情形時,鍍敷用基底層較佳為使無電鍍敷用觸媒析出於擔載鍍敷膜,並
且賦予鍍敷膜與絕緣性基板間之密接力。為了達成上述目的,可適當選擇鍍敷用基底層所使用之金屬,例如可為鈦等週期表第4族金屬,鉻等週期表第6族金屬,鈀、鉑等週期表第8~10族金屬等。於絕緣性基板為陶瓷之情形時,使用與陶瓷之反應性較高之鈦、鉻等可獲得較高之密接力,因而較佳。又,鍍敷用基底層可由複數種金屬構成。考慮到導電性或無電鍍敷時之鍍敷用觸媒之擔載性等,較佳為於鈦層或鉻層上積層鈀、鉑、鎳、金等。鍍敷用基底層較鍍敷層薄,例如可藉由濺鍍法、蒸鍍法、化學氣相成長法、浸漬或塗佈法等形成於絕緣性基板及填充導電通孔部上。於利用電鍍於絕緣性基板表面形成鍍敷層之情形時,為了獲得鍍敷用基底層與絕緣性基板間之較高之密接力,較佳為藉由濺鍍法形成鍍敷用基底層。
鍍敷用基底層之總厚度(平均厚度)只要可達成上述功能,則並無特別限制,通常為0.01~5μm左右之範圍,較佳為0.02~2.0μm,進而較佳為0.05~1.0μm左右。若基底層之厚度過薄,則導電性或密接性之賦予不充分,若過厚,則成本變高。
表面導電膜之厚度(平均厚度)並無特別限定,只要根據所要求之電氣特性適當選定即可。例如為1~300μm,較佳為2~100μm,進而較佳為2.5~30μm(尤其是3~10μm)左右。若表面導電膜過薄,則電路之導電性及穩定性下降,若過厚,則製造成本變高。
(絕緣性基板)
關於構成絕緣性基板之材質,由於經過焙燒步驟,故而要求耐熱性,可為工程塑膠等有機材料,通常為無機材料(無機素材)。
作為無機材料,例如可列舉:玻璃類(鈉玻璃、硼矽酸玻璃、冕玻璃、含鋇玻璃、含鍶玻璃、含硼玻璃、低鹼玻璃、無鹼玻璃、結晶化透明玻璃、二氧化矽玻璃、石英玻璃、耐熱玻璃等)、陶瓷{金屬氧化物(氧化矽、石英、氧化鋁(alumina)或氧化鋁(Aluminium oxide)、
氧化鋯、藍寶石、鐵氧體、二氧化鈦或氧化鈦、氧化鋅、氧化鈮、莫來石、氧化鈹等)、金屬氮化物(氮化鋁、氮化矽、氮化硼、氮化碳、氮化鈦等)、金屬碳化物(碳化矽、碳化硼、碳化鈦、碳化鎢等)、金屬硼化物(硼化鈦、硼化鋯等)、金屬多氧化物[鈦酸金屬鹽(鈦酸鋇、鈦酸鍶、鈦酸鉛、鈦酸鈮、鈦酸鈣、鈦酸鎂等)、鋯酸金屬鹽(鋯酸鋇、鋯酸鈣、鋯酸鉛等)等]等}。該等之中,較佳為玻璃、氧化鋁等陶瓷、氮化鋁等金屬氮化物。
絕緣性基板之表面亦可實施氧化處理[表面氧化處理、例如放電處理(電暈放電處理、輝光放電處理等)、酸處理(鉻酸處理等)、紫外線照射處理、火焰處理等]、表面凹凸處理(溶劑處理、噴砂處理等)等表面處理。
絕緣性基板之表面粗糙度Ra並無特別限定,只要根據所要求之配線尺寸及配線精度並基於業者之通常之技術常識而選定即可。例如為0.5μm以下(例如0.01~0.5μm),較佳為0.01~0.1μm,進而較佳為0.01~0.05μm左右。再者,表面粗糙度Ra可依據JIS B0651-1976而測定,詳細而言,可利用下述實施例中記載之方法測定。
絕緣性基板之厚度只要根據用途而適當選擇即可,例如為0.01~5mm,較佳為0.05~2mm,進而較佳為0.1~1mm(尤其是0.2~0.8mm)左右。
於絕緣性基板上形成有用以填充導電性填充材之孔部。上述孔部可為非貫通孔,通常為貫通孔。
孔部之與基板面方向平行之剖面形狀並無特別限定,可為多邊形(三角形、四邊形或六邊形等)等,通常為圓形或橢圓形,較佳為圓形。
孔部之平均孔徑例如為0.05~10mm,較佳為0.08~5mm,進而較佳為0.1~1mm左右。
(導電通孔部)
於絕緣性基板之孔部填充導電性填充材而形成導電通孔部。作為導電性填充材,包含上述表面導電膜之項中例示之導電性金屬。上述導電性金屬中,較佳為鈦等週期表第4族金屬,鎳、鈀、鉑等週期表第8~10族金屬,銅、銀、金等週期表第11族金屬,鋁等週期表第13族金屬,尤佳為銅、銀等週期表第11族金屬。
導電性填充材只要含有上述導電性金屬即可,可為單獨由金屬所形成之填充材,較佳為使用含有黏合劑成分之導電性膏所得之填充材,就容易產生滯留殘存鍍敷液等液狀物之空隙,而容易表現出本申請案發明之效果之方面而言,尤佳為由導電性膏之焙燒物所形成之填充材。
為了使與絕緣性基板之密接性提昇,於導電性膏之焙燒物中通常除含上述導電性金屬以外亦含有無機黏合劑。作為無機黏合劑,例如可列舉:硼矽酸系玻璃、硼矽酸鋅系玻璃、鉍系玻璃、鉛系玻璃等低熔點玻璃等。該等玻璃可單獨使用或組合兩種以上使用。該等無機黏合劑中,就對鍍敷處理之耐久性等方面而言,較佳為硼矽酸系玻璃或硼矽酸鋅系玻璃。
無機黏合劑之比率相對於導電性金屬100質量份例如為0.1~10質量份,較佳為0.5~8質量份,進而較佳為1~6質量份左右。若無機黏合劑之比率過多,則導電性下降或於焙燒時產生膨脹等,若過少,則對基板之密接性下降。
為了減少燒結收縮,於導電性膏之焙燒物中亦可含有金屬之氧化物(例如氧化銅等)。金屬氧化物之比率相對於導電性金屬100質量份可為15質量份以下,例如為0.1~15質量份,較佳為0.5~10質量份,進而較佳為1~8質量份左右。
導電通孔部之表面其平滑性較絕緣性基板低,存在容易滯留鍍
敷液等液狀物之空隙,尤其是於導電通孔部為導電性膏之焙燒物之情形時,因有機黏合劑之蒸發或分解等引起之多孔或空隙之存在頻度較大。因此,導電通孔部之表面粗糙度Ra可為3μm以下(尤其是2μm以下),例如可為1~3μm左右。位於導電通孔部表面或內部之多孔或空隙部之尺寸通常為孔徑5μm以下(多孔部),視情況亦存在10μm以上之大孔徑之尺寸者(空隙部)。多孔或空隙部平均孔徑例如為0.1~10μm,較佳為0.2~8μm,進而較佳為0.5~5μm左右,最大孔徑例如為30μm以下,較佳為20μm以下,進而較佳為10μm以下。平均孔徑及最大孔徑之測定方法例如可根據由電子顯微鏡拍攝之填充部之剖面圖像測定。又,導電通孔部之空隙率(空隙之體積比率)例如為10~50%,較佳為20~40%。空隙率可根據用於填充之導電性膏所含之無機成分之體積分率,基於以下之式而算出。
空隙率=[1-(導電性膏中之無機成分體積分率)]×100(%)
(保護膜)
為了防止氧化等,於導電通孔部之露出區域之表面亦可積層對揮發性物質之透過性較表面導電膜高之保護膜。即,於本發明中,僅使導電通孔部之一部分露出並且可調整露出部之位置,因此即便於由銅等賤金屬形成之導電通孔部露出之情形時,通常之使用中並無問題,亦可根據用途形成上述保護膜。例如於導電通孔部之直徑(導電通孔部之第一主面側之面之直徑)較小之情形時,對於在導電通孔部之表面或附近進行元件安裝或打線結合之情形等有效。即便導電通孔部之露出部被保護膜被覆,保護膜周圍之阻氣性亦較表面導電膜低,因此加熱時產生之揮發性物質不會對周圍之表面導電膜造成損壞,而該物質通過保護膜被釋放。
保護膜只要其阻氣性較周圍之表面導電膜低而可使內部之揮發性物質自露出部逸出即可,通常由較表面導電膜之緻密性或厚度低之
膜形成。作為形成保護膜之材料,可列舉的有表面導電膜之項中例示之導電性金屬等。通氣性與膜之厚度及緻密性有關,膜越薄或緻密性越低則通氣性越高。關於緻密性,利用蒸鍍或導電膏、無電鍍敷製成之膜之緻密性較利用電鍍製成之鍍敷膜低。
保護膜只要形成於導電通孔部之露出區域之一部分即可,就可提昇保護功能之層面而言,只要以相對於上述露出區域為50%以上、較佳為60%以上、進而較佳為80%以上之佔有比率形成即可,尤佳為形成於整個露出區域。
保護膜可根據用途適當選擇材料或層數,就抗氧化性、焊接性、打線結合性等之提昇效果較高之層面而言,較佳為至少表層係由選自由鈀、鉑、銀及金所組成之群中之至少1種貴金屬(尤其是金)形成,就上述提昇效果較高並且阻氣性亦較低之層面而言,尤佳為形成由上述貴金屬形成之薄層(貴金屬層)作為表層。
貴金屬層之厚度(平均厚度)例如為0.01~0.5μm,較佳為0.02~0.3μm,進而較佳為0.025~0.2μm(尤其是0.03~0.1μm)左右。若貴金屬層之厚度過厚,則通氣性及經濟性下降,若過薄,則抗氧化性等保護功能下降。
保護膜可為表層之貴金屬層與鍍敷層之積層體。作為鍍敷層,可利用表面導電膜之項中例示之鍍敷層,就緻密性及阻氣性較低、可於開口部選擇性地形成金等之貴金屬層之層面而言,較佳為由鎳或錫等形成之無電鍍敷層(尤其是由鎳形成之無電鍍敷層)。
鍍敷層(尤其是無電鍍敷層)之厚度(平均厚度)例如為0.1~5μm,較佳為0.2~3μm,進而較佳為0.3~2μm(尤其是0.5~1.5μm)。若鍍敷層之厚度過厚,則通氣性下降,若過薄,則導電通孔部之銅向表面之貴金屬膜擴散,造成表面之貴金屬之抗氧化性或焊接性等功能下降。
保護膜整體之厚度(平均厚度)例如為0.05~5μm,較佳為0.1~3μm,進而較佳為0.15~2μm(尤其是0.2~1.5μm)左右。若保護膜之厚度過厚,則通氣性下降,若過薄,則抗氧化性等保護功能下降。
就使揮發性物質之透過性提昇之方面而言,保護膜整體之厚度(平均厚度)相對於表面導電膜之厚度(平均厚度)可為1/2以下,例如為1/3以下(例如1/100~1/3),較佳為1/4以下(例如1/50~1/4),進而較佳為1/5以下(例如1/10~1/5)左右。
[孔填充基板之製造方法]
本發明之孔填充基板可藉由如下之上述孔填充基板之製造方法而獲得,該製造方法包括:導電通孔部形成步驟,其係於絕緣性基板之孔部填充導電性填充材;及表面導電膜形成步驟,其係於絕緣性基板之第一主面上以使上述導電通孔部之第一主面側之表面之一部分露出之方式形成表面導電膜。
(導電通孔部形成步驟)
於導電通孔部形成步驟中,作為導電性填充材,如上所述較佳為導電性膏之焙燒物,焙燒前之導電性膏中除含導電性金屬及無機黏合劑(視需要之金屬氧化物)以外亦可含有有機黏合劑或分散介質等。
焙燒前之導電性金屬通常為粒狀,平均粒徑例如為0.01~50μm,較佳為0.1~20μm,進而較佳為0.2~10μm左右。若粒徑過小,則操作性下降,若過大,則變得難以對孔部緊密填充。再者,亦可如專利文獻3中記載般組合粒徑不同之粒子。
焙燒前之無機黏合劑通常亦為粒狀,平均粒徑例如為0.1~10μm,較佳為0.5~8μm,進而較佳為1~5μm左右。
作為有機黏合劑,例如可列舉:熱塑性樹脂(烯烴系樹脂、乙烯系樹脂、丙烯酸系樹脂、苯乙烯系樹脂、聚醚系樹脂、聚酯系樹脂、聚醯胺系樹脂、纖維素衍生物等)、熱硬化性樹脂(熱硬化性丙烯酸系
樹脂、環氧樹脂、酚系樹脂、不飽和聚酯系樹脂、聚胺基甲酸酯系樹脂等)等。該等有機黏合劑可單獨使用或組合兩種以上使用。該等有機黏合劑中,通用丙烯酸系樹脂(聚甲基丙烯酸甲酯、聚甲基丙烯酸丁酯等)、纖維素衍生物(硝基纖維素、乙基纖維素、丁基纖維素、乙酸纖維素等)、聚醚類(聚甲醛等)、聚乙烯類(聚丁二烯、聚異戊二烯等)等,就熱分解性等方面而言,較佳為聚(甲基)丙烯酸甲酯或聚(甲基)丙烯酸丁酯等聚(甲基)丙烯酸C1-10烷基酯。
有機黏合劑之比率相對於導電性金屬100質量份例如為0.1~20質量份,較佳為0.5~15質量份,進而較佳為1~10質量份左右。
作為分散介質,例如可列舉:芳香族烴(對二甲苯等)、酯類(乳酸乙酯等)、酮類(異佛爾酮等)、醯胺類(二甲基甲醯胺等)、脂肪族醇(辛醇、癸醇、二丙酮醇等)、溶纖素類(甲基溶纖素、乙基溶纖素等)、乙酸溶纖素類(乙酸乙基溶纖素、乙酸丁基溶纖素等)、卡必醇類(卡必醇、甲基卡必醇、乙基卡必醇等)、卡必醇乙酸酯類(乙基卡必醇乙酸酯、丁基卡必醇乙酸酯)、脂肪族多元醇類(乙二醇、二乙二醇、二丙二醇、丁二醇、三乙二醇、甘油等)、脂環族醇類[例如環己醇等環烷醇類;松脂醇、二氫松脂醇等萜烯醇類(單萜烯醇等)等]、芳香族醇類(間甲酚等)、芳香族羧酸酯類(鄰苯二甲酸二丁酯、鄰苯二甲酸二辛酯等)、含氮雜環化合物(二甲基咪唑、二甲基咪唑啶酮等)等。該等分散介質可單獨使用或組合兩種以上使用。該等分散介質中,就膏之流動性或填充性等方面而言,較佳為松脂醇等脂環族醇。
分散介質之比率相對於導電性金屬100質量份例如為1~20質量份,較佳為3~15質量份,進而較佳為5~10質量份左右。
導電性膏於孔部中之填充方法例如可列舉:網版印刷法、噴墨印刷法、凹版印刷法(例如凹版印刷法等)、平版印刷法、凹版平版印刷法、軟版印刷法等印刷方法、輥壓入法、壓輥(squeegee)壓入法、
加壓壓入法等直接壓入法等。該等方法之中,較佳為網版印刷法等。
填充後可進行自然乾燥,亦可進行加熱乾燥。加熱溫度可根據溶劑之種類而選擇,例如為80~300℃,較佳為100~250℃,進而較佳為120~200℃左右。加熱時間例如為1~30分鐘,較佳為3~25分鐘,進而較佳為5~20分鐘左右。
焙燒溫度只要為導電性膏中之金屬粉之燒結溫度以上即可。焙燒溫度例如可為500℃以上,例如為500~1500℃,較佳為600~1200℃,進而較佳為700~1000℃左右。焙燒時間例如為10分鐘~3小時,較佳為20分鐘~3小時,進而較佳為30分鐘~2小時左右。再者,於導電性金屬粉並非銀、金等貴金屬之情形時,焙燒通常於惰性氣體(例如氮氣、氬氣、氦氣等)環境中進行,亦可如專利文獻3所記載般與在空氣中之加熱進行組合。
(整面步驟)
於本發明中,為了於表面導電膜形成步驟前將絕緣性基板之表面調整為上述表面粗糙度Ra而使表面導電膜之密接性提昇,並且提高表面導電膜之尺寸精度,而亦可設置將導電通孔部形成步驟中所形成之導電通孔部及絕緣性基板之表面調整為平滑的整面步驟。
作為將表面調整為平滑之方法,可利用慣用之研磨方法,例如精研研磨、拋光研磨、圓筒研磨、平面研磨、CMP(Chemical Mechanical Polishing,化學機械研磨)研磨、藉由砂輪之研磨、手動拋光機(handpolisher)等,就可進行精密研磨之方面而言,較佳為精研研磨。
(表面導電膜形成步驟)
於表面導電膜形成步驟中,以使上述導電通孔部之第一主面側之表面之一部分露出之方式於絕緣性基板之第一主面上形成表面導電膜。
作為表面導電膜之形成方法,可根據表面導電膜之種類而適當選擇,例如於形成包含電鍍層之表面導電膜作為表面導電膜之情形時,首先,藉由濺鍍法、蒸鍍法、化學氣相成長法、浸漬或塗佈法等形成作為鍍敷用基底層之較薄之導電性金屬層。
為了形成具有所需圖案之表面導電膜,而於鍍敷用基底層上藉由慣用之方法形成光阻膜。詳細而言,於表面設置有鍍敷用基底層之絕緣性基板上(基底層上)利用旋轉塗佈等慣用之方法塗佈光硬化性鍍敷阻劑後,使用具有目標圖案之負型之曝光用光罩照射紫外線等而使鍍敷阻劑硬化形成光阻膜,其後藉由使用溶劑進行清洗之方法等而去除未硬化之鍍敷阻劑。作為光硬化性鍍敷阻劑,可利用慣用之光硬化性樹脂,例如光硬化性聚酯系樹脂、光硬化性丙烯酸系樹脂、光硬化性環氧(甲基)丙烯酸酯樹脂、光硬化性(甲基)丙烯酸胺基甲酸酯樹脂等。光阻膜之厚度例如為1~20μm,較佳為2~15μm,進而較佳為3~10μm左右。
進而,藉由於形成有負型光阻膜之基板上利用電鍍形成鍍敷膜,而不使鍍敷膜於存在光阻膜之區域析出,因此,可於未形成光阻膜之區域形成具有所需圖案之鍍敷膜。作為電鍍之方法,並無特別限定,只要根據鍍敷種類,於先前之鍍敷化學品製造商之推薦條件下進行即可。例如於鍍銅之情形時,於硫酸銅溶液中使基板為陰極,使銅板為陽極,通入直流,將陽極之銅電解而製成金屬銅離子,使之通過電解液中,附著於陰極即基板之表面。
亦可代替電鍍而藉由無電鍍敷形成鍍敷膜。作為無電鍍敷之方法,並無特別限定,只要根據鍍敷種類,於慣用之條件下進行即可。
形成鍍敷膜後,亦可藉由鹼性溶液等去除光阻膜,其後進而利用濕式蝕刻或乾式蝕刻等蝕刻去除因去除光阻膜而露出之鍍敷用基底層。
(保護膜形成步驟)
於本發明中,亦可進行於導電通孔部之露出區域之表面形成保護膜之保護膜形成步驟。保護膜形成步驟可為表面導電膜形成步驟之前一步驟,亦可為後續步驟。關於保護膜,於保護膜形成步驟為表面導電膜形成步驟之前一步驟之情形時,於未形成表面導電膜之導電通孔部之第一主面側之表面預先形成保護膜,於保護膜形成步驟為表面導電膜形成步驟之後續步驟之情形時,其形成於形成有表面導電膜之導電通孔部之露出區域之表面。進而,於形成複數層保護膜情形時,可同時形成複數層,亦可於前一步驟或後續步驟中形成,亦可將前一步驟與後續步驟進行組合。例如於將前一步驟與後續步驟進行組合而形成由無電鍍敷層與貴金屬層之積層體所形成之保護膜之情形時,亦可於未形成表面導電膜之導電通孔部表面形成無電鍍敷層後,形成表面導電膜,進而於導電通孔部之露出區域之表面形成貴金屬層。
作為形成保護膜之方法,可利用慣用之方法,例如鍍敷法、蒸鍍法、濺鍍法、溶液(油墨)塗佈法等。作為鍍敷法,可利用表面導電膜形成步驟之項中例示之鍍敷膜之形成方法,於無電鍍敷法之情形時,亦可於導電通孔部之露出區域之表面形成無電鍍敷層後,利用置換鍍敷法形成較薄之貴金屬層(閃熔鍍敷層)。作為蒸鍍法及濺鍍法,可利用慣用之方法,作為溶液塗佈法,亦可藉由將金屬奈米粒子(例如金奈米粒子)油墨利用分注器塗佈於導電通孔部之露出區域,其後於150~300℃左右之溫度下進行焙燒而形成金屬膜。
以下,基於實施例更詳細地說明本發明,但本發明並不受該等實施例之限定。再者,於以下之例中,將評價試驗之測定方法示於以下。
[耐熱試驗]
將乾燥後之基板於350℃之加熱板上加熱5分鐘。藉由顯微鏡觀察加熱後之基板,確認有無膨脹、破裂、黑點、變色。
[熱衝擊試驗]
將試驗片放置於氣槽式熱衝擊試驗裝置之試樣室中,通入冷卻空氣而使試樣室之溫度為-55℃並放置40分鐘,其後更換成高溫空氣使試樣室之溫度為155℃並保持40分鐘,藉此設為1個循環,於一定循環數之試驗後取出試樣,藉由4端子法測定填充部導體之電阻值。
[高溫加速壽命(HAST)試驗]
將試驗片放置於高度加速壽命試驗裝置中,於125℃、相對濕度85%之環境下放置特定時間後,藉由4端子法測定填充部導體之電阻值。
[高溫放置試驗]
將試驗片放置於送風乾燥機中,於125℃下放置特定時間後,藉由4端子法測定填充部導體之電阻值。
[鍍敷膜之厚度]
藉由螢光X射線膜厚計測定5處之平均厚度。
實施例1
如以下所示,利用記載有各步驟之概略剖面圖之圖3所示之方法製作具有經圖案化之表面導電膜的孔填充基板。
(孔填充基板之製作)
使用通孔填充用銅導體膏12(利用專利文獻3之實施例1中記載之方法製備之膏)並藉由網版印刷對具有多個孔徑為0.3mm之貫通孔之2吋×2吋×厚0.635mm之99.5%之氧化鋁基板11填充貫通孔,利用120℃之送風乾燥機乾燥20分鐘。將經填充之基板於900℃之氮氣環境中焙燒60分鐘,而製作銅導體孔填充基板(圖3(a))。藉由精研研磨將製作之孔填充基板調整為厚度0.4mm、表面粗糙度Ra未達0.02μm(圖
3(b))。藉由精研研磨,可於焙燒後將具有微細凹凸之導電通孔部(銅膏填充部)調整成與基板表面同一平面(導電通孔部之表面與絕緣性基板表面之階差(凹凸量)為±2μm以下),並且獲得基板表面適於形成微細圖案之高表面平滑性(Ra<0.02μm)。導電通孔部之多孔或空隙部之平均孔徑為5μm,最大孔徑為15μm,空隙率為38%。
(電鍍用基底導電膜之形成)
藉由濺鍍法於研磨後之基板之整個兩面依序積層膜厚100nm之Ti膜、膜厚150nm之Pd膜,而形成金屬膜13(圖3(c))。
(電鍍用圖案之形成)
利用旋轉塗佈於基板之兩面塗佈負型鍍敷阻劑14(膜厚5μm)後(圖3(d)),使用曝光用光罩15對未形成鍍敷膜之部分之光阻膜進行曝光,使之進行硬化反應(圖3(e))。該未形成鍍敷膜之部分係電極、配線圖案間之絕緣部除外而於填充通孔表面之中心部具有直徑100μm之圓形開口部。曝光後藉由鹼性溶液去除未曝光之部分之光阻膜,而僅於未形成鍍敷膜之區域形成光阻膜14a(圖3f))。
(藉由電鍍之導電膜之形成)
將基板藉由電鍍(鍍敷液:氰型鍍Au液,Au濃度6g/L,液溫60~80℃)於兩面形成厚度5μm之Au膜16(圖3(g))。未於存在光阻膜之區域析出鍍敷膜,因此於電極間之絕緣部及填充通孔表面之中心部之直徑100μm區域無鍍敷膜。
(鍍敷阻劑之去除)
利用鹼性溶液去除光阻膜14a並進行清洗,而獲得於填充通孔表面之中心部具有開口之孔填充基板(圖3(h))。
(濺鍍膜之去除)
去除光阻膜後,作為電鍍之導電層之濺鍍膜露出,藉由乾式蝕刻去除露出之濺鍍膜,而形成包含具有開口部17之濺鍍膜13a與Au膜
(鍍敷膜)16之積層構造的表面導電膜(圖3(i))。
比較例1
於電鍍用圖案之形成中,使用於填充通孔表面之中心部不具有直徑100μm之圓形開口部之光罩作為曝光用光罩,除此以外,以與實施例1相同之方式製作孔填充基板。所製作之具有表面導電膜之孔填充基板具有除填充通孔表面之導電膜無開口部以外與實施例1相同之圖案。
實施例2
於電鍍用圖案之形成中,使用以使填充通孔表面之中心部與開口部之中心部一致之方式形成有350μm×100μm之長方形開口部的光罩作為曝光用光罩,除此以外,以與實施例1相同之方式製作圖4所示之孔填充基板。
實施例3
於電鍍用圖案之形成中,使用以使填充通孔表面之中心部與開口部之中心部不一致之方式形成有350μm×100μm之長方形開口部的光罩作為曝光用光罩,除此以外,以與實施例1相同之方式製作圖5所示之孔填充基板。
再者,於圖4及圖5中附有與圖1相同之符號。
實施例4
(具有經圖案化之表面導電膜之孔填充基板之製作)
以與實施例1相同之方式獲得於開口部露出了導電通孔部之銅的圖3(i)之孔填充基板。
(保護膜之形成)
繼而,將所得之孔填充基板浸漬於溫度40℃之酸性清潔劑(上村工業股份有限公司製造之「ACL-007」)180秒後,於濃度為100g/L之硫酸水溶液中浸漬60秒進行表面處理而去除氧化物。繼而,為了於露
出了導電通孔部之銅表面附著作為用以使無電解鍍鎳析出之觸媒的鈀,而將孔填充基板浸漬於鈀活化劑(上村工業股份有限公司製造之「MSR-28」),其後進而於80℃之無電解鍍鎳液(上村工業股份有限公司製造之「NPR-4」)中浸漬5分鐘,而形成厚度1μm之鍍Ni膜。進而,如圖6中所示概略剖面般,藉由置換鍍金而將厚度0.05μm之鍍金膜19形成於鍍Ni膜18之表面,而獲得開口部經保護膜積層之孔填充基板。
實施例5
如以下所示,利用記載有主要步驟之概略剖面圖之圖7所示之方法製作具有經圖案化之表面導電膜的孔填充基板。
(孔填充基板之製作)
以與實施例1相同之方式獲得圖3(b)之經表面研磨之銅導體孔填充基板。
(導電通孔部之無電鍍敷處理)
將所得之銅導體孔填充基板浸漬於溫度40℃之酸性清潔劑(上村工業股份有限公司製造之「ACL-007」)中180秒後,於濃度為100g/L之硫酸水溶液中浸漬60秒進行表面處理而去除氧化物。繼而,為了於露出了導電通孔部之銅表面附著作為用以使無電解鍍鎳析出之觸媒的鈀,而將銅導體孔填充基板浸漬於鈀活化劑(上村工業股份有限公司製造之「MSR-28」),其後進而於80℃之無電解鍍鎳液(上村工業股份有限公司製造之「NPR-4」)中浸漬10分鐘,而於填充通孔之表面形成厚度1μm之鍍Ni膜18a(圖7(a))。
(表面導電圖案之形成)
針對經無電鍍敷處理之孔填充基板,作為表面導電圖案形成步驟,以與實施例1相同之方式實施電鍍用基底導電膜之形成、電鍍用圖案之形成、藉由電鍍之導電膜之形成、鍍敷阻劑之去除、濺鍍膜之
去除為止的步驟,而獲得具有開口部17之孔填充基板(圖7(b))。於該基板之開口部17,於導電通孔部之表面形成有鍍Ni膜18a。
(導電通孔部表面之置換鍍金)
將於開口部露出了鍍Ni膜之基板浸漬於濃度為100g/L之硫酸水溶液中60秒進行表面處理而去除氧化物後,藉由置換鍍金將厚度0.03μm之鍍金膜19形成於開口部之鍍Ni膜表面(圖7(c))。
再者,於圖6及圖7中附有與圖3相同之符號。
對實施例1~5及比較例1中獲得之孔填充基板進行350℃下之耐熱試驗。表面導電膜具有開口部之實施例1~5之所有基板均良好。於在導電通孔部之露出區域設置有保護膜之實施例4及5中可獲得與無保護膜之實施例1~3相同之效果。然而,表面導電膜無開口部之比較例1之基板於填充孔部之約一半之表面產生黑點、變色、鼓出或破裂。
又,將實施例1~5(有開口)之基板進行熱衝擊試驗、HAST試驗、高溫放置試驗之結果示於圖8~10。再者,比較例於加熱試驗中產生鼓出等,因此無法投入至該等可靠性試驗中。根據圖8~10之結果表明,於高溫放置試驗及HAST試驗中所有基板均維持非常穩定之電阻值。於環境更嚴酷之熱衝擊試驗中,可見某程度之電阻值之上升,變化量於同類試驗中較少,顯示出較高之可靠性。又,於露出區域之表面設置有保護膜之實施例4及5與填充銅導體(填充通孔部)於開口部直接露出之實施例1~3之結果幾乎無差異。即,即便於開口部填充銅導體直接露出,填充銅導體之氧化亦微小,不會對基板之電氣特性造成影響。
再者,於開口部露出銅之實施例1~3之基板於試驗後露出之銅變色為黑褐色。實施例4及5之基板於露出區域之表面形成有保護膜,因此無變色。
又,詳細且參照特定之實施態樣說明了本發明,但業者明白於
不脫離本發明之精神與範圍下可加以各種修正或變更。
本申請案係基於2013年5月27日提出申請之日本專利申請案2013-111025及2014年1月30日提出申請之日本專利申請案2014-015282者,其內容係以參照之方式併入本文中。
本發明之孔填充基板可利用於電路基板、電子零件、半導體封裝之基板等。
1‧‧‧孔填充基板
2‧‧‧絕緣性基板
3‧‧‧導電通孔部
4‧‧‧表面導電膜
4a‧‧‧開口部
Claims (17)
- 一種孔填充基板,其係包含於第一主面上具有孔部之絕緣性基板、由填充於上述孔部之導電性填充材所形成之導電通孔部、及形成於上述絕緣性基板之第一主面上之包含上述導電通孔部之區域之表面導電膜者,且上述表面導電膜係由使上述導電通孔部之第一主面側之表面之一部分露出之構造所形成。
- 如請求項1之孔填充基板,其中上述孔部為貫通孔。
- 如請求項1之孔填充基板,其中上述表面導電膜包含鍍敷層。
- 如請求項1之孔填充基板,其中於上述導電通孔部之露出區域之表面積層有對揮發性物質之透過性較上述表面導電膜高之保護膜。
- 如請求項4之孔填充基板,其中上述保護膜之平均厚度為上述表面導電膜之平均厚度之1/3以下。
- 如請求項4之孔填充基板,其中上述保護膜之表面係由選自鈀、鉑、銀及金中之至少1種貴金屬形成。
- 如請求項4之孔填充基板,其中上述保護膜包含利用無電鍍敷形成之無電鍍敷層。
- 如請求項1之孔填充基板,其中上述導電通孔部之第一主面側之表面係以50%以下之面積比率露出。
- 如請求項1之孔填充基板,其中上述表面導電膜於上述導電通孔部之第一主面側之表面之大致中央區域具有開口部,並且上述導電通孔部以5~20%之面積比率露出。
- 如請求項9之孔填充基板,其中上述孔部之與第一主面方向平行 之剖面形狀為大致圓形,並且上述表面導電膜之上述開口部之形狀為大致圓形。
- 如請求項1之孔填充基板,其中上述絕緣性基板之表面粗糙度Ra為0.1μm以下。
- 如請求項1之孔填充基板,其中上述導電性填充材為導電性膏之焙燒物。
- 如請求項12之孔填充基板,其中上述導電性膏包含有機黏合劑。
- 一種如請求項1至13中任一項之孔填充基板之製造方法,其包括:導電通孔部形成步驟,其係於絕緣性基板之孔部填充導電性填充材而形成導電通孔部;及表面導電膜形成步驟,其係於上述絕緣性基板之第一主面上以使上述導電通孔部之第一主面側之表面之一部分露出之方式形成表面導電膜。
- 如請求項14之製造方法,其進而包括整面步驟,其係將上述導電通孔部形成步驟中所形成之導電通孔部之第一主面側的表面及絕緣性基板之第一主面側之表面調整為平滑。
- 如請求項14之製造方法,其進而包括保護膜形成步驟,其係於上述導電通孔部之第一主面側之表面之露出區域之表面形成保護膜。
- 一種抑制表面導電膜之膨脹或剝離之方法,其係於包含具有孔部之絕緣性基板、由填充於上述孔部之導電性填充材所形成之導電通孔部、及形成於上述絕緣性基板之第一主面上之包含上述導電通孔部之區域之表面導電膜的孔填充基板中,由使上述 導電通孔部之第一主面側之表面之一部分露出之構造形成上述表面導電膜,藉此抑制過熱時上述表面導電膜之膨脹或剝離。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013111025 | 2013-05-27 | ||
JP2014015282A JP5973479B2 (ja) | 2013-05-27 | 2014-01-30 | 導電膜を有する孔充填基板及びその製造方法並びに膨れ又は剥離抑制方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
TW201505498A true TW201505498A (zh) | 2015-02-01 |
TWI561130B TWI561130B (zh) | 2016-12-01 |
Family
ID=52338347
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW103118493A TW201505498A (zh) | 2013-05-27 | 2014-05-27 | 具有表面導電膜之孔填充基板及其製造方法、以及膨脹或剝離抑制方法 |
Country Status (3)
Country | Link |
---|---|
JP (1) | JP5973479B2 (zh) |
KR (1) | KR101871263B1 (zh) |
TW (1) | TW201505498A (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI722129B (zh) * | 2016-03-11 | 2021-03-21 | 日商日本碍子股份有限公司 | 連接基板 |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2017169749A1 (ja) * | 2016-03-29 | 2017-10-05 | 株式会社東芝 | セラミック回路基板およびそれを用いた半導体装置 |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05308182A (ja) | 1992-04-01 | 1993-11-19 | Nec Corp | 膜回路基板の製造方法 |
JP4455352B2 (ja) | 2005-01-24 | 2010-04-21 | 立山科学工業株式会社 | 電子素子用基板の製造方法 |
JP5379609B2 (ja) | 2008-09-30 | 2013-12-25 | 三ツ星ベルト株式会社 | スルーホール充填用銅導体ペースト、銅導体スルーホール充填基板の製造方法、銅導体スルーホール充填基板、回路基板、電子部品、半導体パッケージ |
JP2011071371A (ja) * | 2009-09-28 | 2011-04-07 | Kyocera Corp | 配線基板およびその製造方法 |
TW201235411A (en) * | 2011-02-01 | 2012-09-01 | Dainippon Ink & Chemicals | Hot curable polyimide resin composition, cured article thereof and interlayer adhesive film for printed wiring board |
US9125309B2 (en) * | 2011-09-21 | 2015-09-01 | Dic Corporation | Epoxy resin, curable resin composition and cured product thereof, and printed wiring board |
-
2014
- 2014-01-30 JP JP2014015282A patent/JP5973479B2/ja active Active
- 2014-05-26 KR KR1020140063218A patent/KR101871263B1/ko active IP Right Grant
- 2014-05-27 TW TW103118493A patent/TW201505498A/zh unknown
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI722129B (zh) * | 2016-03-11 | 2021-03-21 | 日商日本碍子股份有限公司 | 連接基板 |
Also Published As
Publication number | Publication date |
---|---|
KR20140139435A (ko) | 2014-12-05 |
JP5973479B2 (ja) | 2016-08-23 |
JP2015008268A (ja) | 2015-01-15 |
KR101871263B1 (ko) | 2018-06-27 |
TWI561130B (zh) | 2016-12-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9307637B2 (en) | Metallized via-holed ceramic substrate, and method for manufacture thereof | |
JP5431598B2 (ja) | メタライズド基板、金属ペースト組成物、および、メタライズド基板の製造方法 | |
JP4741616B2 (ja) | フォトレジスト積層基板の形成方法 | |
US9017563B2 (en) | Plating method of circuit substrate, production method of plated circuit substrate, and silver etching liquid | |
JP2020528665A (ja) | 介在層および導電性ペーストを使用する多層回路基板 | |
JP6774898B2 (ja) | 貫通電極を有する両面配線基板及びその製造方法 | |
TWI404465B (zh) | 印刷電路板及其製造方法 | |
JPWO2016194972A1 (ja) | プリント配線板用原板及びプリント配線板、並びにプリント配線板用原板の製造方法 | |
TW201505498A (zh) | 具有表面導電膜之孔填充基板及其製造方法、以及膨脹或剝離抑制方法 | |
US11406024B2 (en) | Multi-layer circuit board with traces thicker than a circuit board | |
JP2002231574A (ja) | 積層型セラミック電子部品の製造方法および積層型セラミック電子部品 | |
US20220056586A1 (en) | Pattern plate for plating and method for manufacturing wiring board | |
JP2005236006A (ja) | 導電性回路装置およびその作製方法 | |
US6398935B1 (en) | Method for manufacturing pcb's | |
JP6386233B2 (ja) | 導電膜を有する孔充填基板及びその製造方法並びに変色又は滲み抑制方法 | |
JPH06224538A (ja) | セラミックス回路基板の製造方法 | |
CN113923878A (zh) | 一种厚铜线路板阻焊工艺制作方法及线路板 | |
JP2005101348A (ja) | セラミック薄膜の製造方法および積層セラミック電子部品の製造方法 | |
CN104185358B (zh) | 具有表面导电膜的孔填充基板及其制造方法 | |
JP2007250657A (ja) | メタライズドセラミックス基板の製造方法 | |
JP7451971B2 (ja) | 配線基板 | |
JPH0722737A (ja) | 配線パターンの形成方法 | |
JP2021024261A (ja) | 透明導電構造およびその製造方法 | |
JP2006073208A (ja) | 積層体の形成方法及びこれを用いた電子源、画像表示装置の製造方法 | |
JP3787177B2 (ja) | 多層プリント配線板の製造方法 |