TW201436184A - 固體攝像元件、製造方法及電子機器 - Google Patents

固體攝像元件、製造方法及電子機器 Download PDF

Info

Publication number
TW201436184A
TW201436184A TW103104171A TW103104171A TW201436184A TW 201436184 A TW201436184 A TW 201436184A TW 103104171 A TW103104171 A TW 103104171A TW 103104171 A TW103104171 A TW 103104171A TW 201436184 A TW201436184 A TW 201436184A
Authority
TW
Taiwan
Prior art keywords
substrate
charge
photoelectric conversion
conversion element
transfer path
Prior art date
Application number
TW103104171A
Other languages
English (en)
Other versions
TWI617014B (zh
Inventor
Hiroyuki Ohri
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Publication of TW201436184A publication Critical patent/TW201436184A/zh
Application granted granted Critical
Publication of TWI617014B publication Critical patent/TWI617014B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14689—MOS based technologies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14603—Special geometry or disposition of pixel-elements, address-lines or gate-electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H01L27/14612—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H01L27/14612—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor
    • H01L27/14614—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor having a special gate structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers
    • H01L27/14654—Blooming suppression
    • H01L27/14656—Overflow drain structures

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

本揭示係關於一種可高精度地控制自光電轉換元件對電荷保持區域傳送電荷之傳送路之傳送方向之雜質濃度之固體攝像元件、製造方法、及電子機器。本揭示之光電二極體產生與入射光之光量相應之電荷並累積於內部。記憶體部保持藉由光電二極體所累積之電荷。P型層將藉由光電二極體所累積之電荷傳送至記憶體部。光電二極體、記憶體部、及P型層係配置在相對於矽基板為垂直之方向上。本揭示例如可應用於CMOS影像感測器。

Description

固體攝像元件、製造方法及電子機器
本揭示係關於一種固體攝像元件、製造方法、及電子機器，特別是關於一種可高精度地控制自光電轉換元件對電荷保持區域傳送電荷之傳送路之傳送方向之雜質濃度之固體攝像元件、製造方法、及電子機器。
固體攝像元件係例如使用於數位靜態相機或攝像機等攝像裝置、或具有攝像功能之移動終端裝置等電子機器。於固體攝像元件中，有將累積於光電轉換元件即光電二極體之電荷經由MOS(Metal Oxide Semiconductor：金屬氧化物半導體)電晶體讀出之CMOS(complementary MOS：互補金屬氧化物半導體)影像感測器。尤其廣泛利用一種於每個像素具備放大元件之稱為APS(Active Pixel Sensor：主動像素感測器)之CMOS影像感測器。
於CMOS影像感測器中，一般而言，讀出累積於光電二極體之電荷之讀出動作係於像素陣列之每列執行，讀出動作結束之像素自其結束時點再次開始電荷之累積。若如此般於像素陣列之每列進行讀出動作，則無法使電荷之累積期間於所有像素中一致，而於被攝體移動之情形等時於攝像圖像中產生失真。例如，將於上下方向筆直延伸之被攝體橫向移動之狀態進行攝像之情形時，攝像圖像內之被攝體傾斜。
因此，為了避免發生此種失真，開發有一種具有各像素之曝光期間相同之所有像素同時電子快門之CMOS影像感測器。所謂所有像 素同時電子快門係進行於對攝像有效之所有像素中同時開始曝光，同時結束曝光之動作之功能，亦稱為全局快門(全局曝光)。作為實現全局曝光之方式，有機械方式與電性方式。
於機械方式中，例如利用將CMOS影像感測器之前表面遮光之可開閉之機械快門。意即，於該方式中，CMOS影像感測器開放機械快門而所有像素同時開始曝光，於曝光期間結束時點，密閉機械快門而所有像素同時進行遮光，藉此使曝光期間於所有像素一致。
另一方面，於電性方式中，利用設置於各像素之光電二極體與漂浮擴散區域之間之電荷保持區域。意即，於該方式中，CMOS影像感測器藉由使於曝光期間結束時累積於光電二極體之電荷暫時保持於電荷保持區域，而將累積電荷之讀出與曝光期間之開始之時序錯開，使曝光期間於所有像素一致。
如此，於電性方式中，由於必須對每個像素重新設置電荷保持區域，故光電二極體之面積變小，可累積於光電二極體之最大電荷量減少。
因此，為了避免可累積於光電二極體之最大電荷量減少，本案申請人提出將光電二極體與電荷保持區域以溢出路徑一體化之像素構造(例如參照專利文獻1)。
[先前技術文獻] [專利文獻]
[專利文獻1]日本特開2011-216672號公報
於專利文獻1所記載之技術中，光電二極體、自光電二極體對電荷保持區域傳送電荷之傳送路、及電荷保持區域係配置在相對於基板為水平之方向上。因此，自光電二極體向電荷保持區域傳送電荷之方 向成為相對基板水平之方向。
此處，於CMOS影像感測器之製造時，因抗蝕劑加工之不均，而於離子注入之相對基板水平之方向之位置之控制上產生誤差。因此，難以高精度地控制傳送方向之傳送路之雜質濃度。
其結果，於每個個體，傳送路之電位障壁不同，光電二極體之飽和電荷量不同。該情況係像素之尺寸越小則越為顯著。
本揭示係鑑於此種狀況而完成者，係可高精度地控制自光電轉換元件對電荷保持區域傳送電荷之傳送路之傳送方向之雜質濃度者。
本揭示之第1態樣之固體攝像元件係如下所述者：其具備基板，該基板包含：光電轉換元件，其產生與入射光之光量相應之電荷並累積於內部；電荷保持區域，其保持藉由上述光電轉換元件累積之上述電荷；及傳送路，其將藉由上述光電轉換元件累積之上述電荷傳送至上述電荷保持區域；且上述光電轉換元件、上述電荷保持區域、及上述傳送路配置在相對於上述基板為垂直之方向上。
於本揭示之第1態樣中，基板所具備之光電轉換元件產生與入射光之光量相應之電荷並累積於內部；電荷保持區域保持藉由上述光電轉換元件累積之上述電荷；傳送路將藉由上述光電轉換元件累積之上述電荷傳送至上述電荷保持區域。另外，上述光電轉換元件、上述電荷保持區域、及上述傳送路配置在相對於上述基板為垂直之方向上。
本揭示之第2態樣之固體攝像元件之製造方法係包含如下步驟者：光電轉換元件形成步驟，其係固體攝像元件之製造裝置於基板形成產生與入射光之光量相應之電荷並累積於內部之光電轉換元件；電荷保持區域形成步驟，其係固體攝像元件之製造裝置於上述基板，以使上述光電轉換元件與上述電荷保持區域配置在相對於上述基板為垂直之方向上之方式，形成保持藉由上述光電轉換元件累積之電荷之電 荷保持區域；及傳送路形成步驟，其係固體攝像元件之製造裝置於上述基板，以使上述光電轉換元件與上述傳送路配置在相對於上述基板為垂直之方向上之方式，形成將藉由上述光電轉換元件累積之上述電荷傳送至上述電荷保持區域之傳送路。
於本揭示之第2態樣中，於基板形成產生與入射光之光量相應之電荷並累積於內部之光電轉換元件；於上述基板，以使上述光電轉換元件與上述電荷保持區域配置在相對於上述基板為垂直之方向上之方式，形成保持藉由上述光電轉換元件累積之電荷之電荷保持區域；於上述基板，以使上述光電轉換元件與上述傳送路配置在相對於上述基板為垂直之方向上之方式，形成將藉由上述光電轉換元件累積之上述電荷傳送至上述電荷保持區域之傳送路。
本揭示之第3態樣之電子機器係如下所述者：其具備基板，該基板包含：光電轉換元件，其產生與入射光之光量相應之電荷並累積於內部；電荷保持區域，其保持藉由上述光電轉換元件累積之上述電荷；及傳送路，其將藉由上述光電轉換元件累積之上述電荷傳送至上述電荷保持區域；且上述光電轉換元件、上述電荷保持區域、及上述傳送路配置在相對於上述基板為垂直之方向上。
於本揭示之第3態樣中，基板所具備之光電轉換元件產生與入射光之光量相應之電荷並累積於內部；電荷保持區域保持藉由上述光電轉換元件累積之上述電荷；傳送路將藉由上述光電轉換元件累積之上述電荷傳送至上述電荷保持區域。另外，上述光電轉換元件、上述電荷保持區域、及上述傳送路係配置在相對於上述基板為垂直之方向上。
根據本揭示之第1及第3態樣，可高精度地控制自光電轉換元件對電荷保持區域傳送電荷之傳送路之傳送方向之雜質濃度。
又，根據本揭示之第2態樣，可製造一種可高精度地控制自光電轉換元件對電荷保持區域傳送電荷之傳送路之傳送方向之雜質濃度之固體攝像元件。
100‧‧‧CMOS影像感測器
111‧‧‧像素陣列部
112‧‧‧垂直驅動部
113‧‧‧行處理部
114‧‧‧水平驅動部
115‧‧‧系統控制部
116‧‧‧像素驅動線
117‧‧‧垂直信號線
118‧‧‧信號處理部
119‧‧‧資料儲存部
120‧‧‧像素
121‧‧‧光電二極體
122‧‧‧第1傳送閘極
123‧‧‧記憶體部
124‧‧‧第2傳送閘極
125‧‧‧漂浮擴散區域
125A‧‧‧FD配線
126‧‧‧重設電晶體
127‧‧‧放大電晶體
128‧‧‧選擇電晶體
129‧‧‧第3傳送閘極
130‧‧‧電荷排出區域
151‧‧‧矽基板
152‧‧‧P型井層
153‧‧‧P型層
154‧‧‧N型層
155‧‧‧P型層
156‧‧‧遮光膜
157‧‧‧P型層
158‧‧‧閘極絕緣膜
171‧‧‧P型層
172‧‧‧N型層
173‧‧‧閘極
174‧‧‧P型層
175‧‧‧N型層
176‧‧‧閘極
177‧‧‧P型層
178‧‧‧N型層
179‧‧‧閘極
191‧‧‧光阻劑
192‧‧‧光阻劑
193‧‧‧光阻劑
194‧‧‧光阻劑
195‧‧‧光阻劑
211‧‧‧光阻劑
212‧‧‧光阻劑
213‧‧‧光阻劑
214‧‧‧光阻劑
215‧‧‧光阻劑
216‧‧‧光阻劑
231‧‧‧光阻劑
232‧‧‧SiO2層
233‧‧‧光阻劑
234‧‧‧光阻劑
235‧‧‧光阻劑
251‧‧‧遮光膜
270‧‧‧像素
271‧‧‧P型層
272‧‧‧漂浮擴散區域
273‧‧‧第2傳送閘極
291‧‧‧光阻劑
292‧‧‧光阻劑
293‧‧‧光阻劑
294‧‧‧光阻劑
311‧‧‧遮光膜
330‧‧‧像素
331‧‧‧漂浮擴散區域
500‧‧‧攝像裝置
501‧‧‧光學部(透鏡群)
502‧‧‧固體攝像元件
503‧‧‧DSP電路
504‧‧‧圖框記憶體
505‧‧‧顯示部
506‧‧‧記錄部
507‧‧‧操作部
508‧‧‧電源部
509‧‧‧匯流排線
圖1係顯示作為應用本揭示之固體攝像元件之CMOS影像感測器之第1實施形態之構成例之方塊圖。
圖2係顯示圖1之像素陣列部之像素之第1構成例之俯視圖。
圖3係圖2之像素之A-A'剖面圖。
圖4係圖2之像素之B-B'剖面圖。
圖5係圖2之像素之C-C'剖面圖。
圖6係圖2之像素之D-D'剖面圖。
圖7係圖2之像素之E-E'剖面圖。
圖8係顯示自圖3之光電二極體向記憶體部傳送電荷之流動之圖。
圖9係顯示自圖4之光電二極體向記憶體部傳送電荷之流動之圖。
圖10係顯示自圖5之光電二極體向記憶體部傳送電荷之流動之圖。
圖11係顯示自圖3之記憶體部向漂浮擴散區域傳送電荷之流動之圖。
圖12係顯示自圖7之記憶體部向漂浮擴散區域傳送電荷之流動之圖。
圖13係對利用製造裝置之圖3之像素之製造方法之第1例進行說明之圖。
圖14係對利用製造裝置之圖3之像素之製造方法之第1例進行說明之圖。
圖15係對利用製造裝置之圖3之像素之製造方法之第2例進行說明之圖。
圖16係對利用製造裝置之圖3之像素之製造方法之第2例進行說明之圖。
圖17係對利用製造裝置之圖3之像素之製造方法之第3例進行說明之圖。
圖18係對利用製造裝置之圖3之像素之製造方法之第3例進行說明之圖。
圖19係圖1之像素陣列部之像素之第2構成例之A-A'剖面圖。
圖20係顯示作為應用本揭示之固體攝像元件之CMOS影像感測器之第2實施形態之像素之第1構成例之A-A'剖面圖。
圖21係顯示自圖20之記憶體部向漂浮擴散區域傳送電荷之流動之圖。
圖22係對利用製造裝置之圖20之像素之製造方法之例進行說明之圖。
圖23係對利用製造裝置之圖20之像素之製造方法之例進行說明之圖。
圖24係顯示作為應用本揭示之固體攝像元件之CMOS影像感測器之第2實施形態之像素之第2構成例之A-A'剖面圖。
圖25係顯示作為應用本揭示之固體攝像元件之CMOS影像感測器之第3實施形態之像素之構成例之俯視圖。
圖26係圖25之像素之D-D'剖面圖。
圖27係顯示作為應用本揭示之電子機器之攝像裝置之構成例之方塊圖。
<第1實施形態> (固體攝像元件之第1實施形態之構成例)
圖1係顯示作為應用本揭示之固體攝像元件之CMOS影像感測器之第1實施形態之構成例之方塊圖。
CMOS影像感測器100係由像素陣列部111、垂直驅動部112、行處理部113、水平驅動部114、系統控制部115、像素驅動線116、垂直信號線117、信號處理部118、及資料儲存部119構成。
像素陣列部111、垂直驅動部112、行處理部113、水平驅動部114、系統控制部115、像素驅動線116、垂直信號線117、信號處理部118、及資料儲存部119係形成於未圖示之半導體基板(晶片)。
另外，CMOS影像感測器100不包含信號處理部118與資料儲存部119，信號處理部118與資料儲存部119例如可於與CMOS影像感測器100不同之半導體基板作為DSP(Digital Signal Processor：數位信號處理器)等之外部信號處理部而予以設置。
CMOS影像感測器100藉由全局曝光而攝像無失真之圖像。
具體而言，於像素陣列部111，以矩陣狀二維配置具有產生與入射光之光量相應之電荷量之電荷並累積於內部之光電轉換元件之像素。
又，於像素陣列部111，對矩陣狀之像素於每列將像素驅動線116形成於圖之左右方向(列方向)，於每行將垂直信號線117形成於圖之上下方向(行方向)。像素驅動線116之一端連接於與垂直驅動部112之各列對應之輸出端。
垂直驅動部112係由移位暫存器或位址解碼器等構成，且將像素陣列部111之各像素以所有像素同時或列單位等進行驅動之像素驅動部。雖對該垂直驅動部112之具體構成省略圖示，但垂直驅動部112採用具有讀出掃描系統、保持掃描系統、及掃除掃描系統之3個掃描系統之構成。
保持掃描系統為了傳送、保持累積於光電轉換元件之電荷，自與所有列之像素驅動線116連接之輸出端同時輸出傳送脈衝。讀出掃描系統以列單位依序讀出與所保持之電荷對應之像素信號，依序選擇各列，而自與選擇列之像素驅動線116連接之輸出端輸出選擇脈衝等。
掃除掃描系統為了自光電轉換元件掃除(重設)無用之電荷，較保持掃描系統之掃描先行快門速度之時間量，而自與所有列之像素驅動線116連接之輸出端同時輸出控制脈衝。藉由利用該掃除掃描系統進行之掃描，而於所有像素同時進行所謂電子快門動作。此處，所謂電子快門動作係指丟棄光電轉換元件之電荷，重新開始曝光(開始電荷之累積)之動作。
藉由如以上之驅動，藉由讀出掃描系統讀出之所有像素之像素信號成為與電子快門動作以後、利用保持掃描系統進行之掃描之前之快門速度之時間內所累積之電荷對應者。意即，所有像素之電荷之累積期間(曝光期間)相同。
自藉由垂直驅動部112之讀出掃描系統選擇之列之各像素輸出之像素信號係通過垂直信號線117之各者供給至行處理部113。
行處理部113於像素陣列部111之每行具有信號處理電路。行處理部113之各信號處理電路對自選擇列之各像素通過垂直信號線117輸出之像素信號，進行CDS(Correlated Double Sampling)(相關雙重取樣)處理等之雜訊去除處理、及A/D轉換處理等之信號處理。藉由CDS處理，去除重設雜訊或放大電晶體之閾值不均等之像素固有之固定圖案雜訊。行處理部113暫時保持信號處理後之像素信號。
水平驅動部114係由移位暫存器或位址解碼器等予以構成，且依序選擇行處理部113之信號處理電路。藉由利用該水平驅動部114進行之選擇掃描，將以行處理部113之各信號處理電路進行信號處理之像 素信號依序輸出至信號處理部118。
系統控制部115係由產生各種時序信號之時序產生器等構成，且基於時序產生器所產生之各種時序信號控制垂直驅動部112、行處理部113、及水平驅動部114。
信號處理部118至少具有加法處理功能。信號處理部118對自行處理部113輸出之像素信號進行加法處理等各種信號處理。此時，信號處理部118根據需要，將信號處理之中途結果等儲存於資料儲存部119，並於必要之時序進行參照。信號處理部118輸出信號處理後之像素信號。
(像素之第1構成例)
圖2係顯示以矩陣狀配置於圖1之像素陣列部111之像素之第1構成例之俯視圖。又，圖3至圖7分別係圖2之像素之A-A'剖面圖、B-B'剖面圖、C-C'剖面圖、D-D'剖面圖、E-E'剖面圖。
如圖2所示，像素120具有光電二極體(PD)121、第1傳送閘極(TRX)122、記憶體部(MEM)123、第2傳送閘極(TRG)124、及漂浮擴散區域(FD(Floating Diffusion))125。
又，像素120具有重設電晶體(RST)126、放大電晶體(AMP)127、及選擇電晶體(SEL)128，漂浮擴散區域125與放大電晶體127係藉由FD配線125A連接。又，像素120具有第3傳送閘極(OFG)129與電荷排出區域(OFD)130。
如圖3等所示，光電二極體121具有HAD(Hole Accumulation Diode：電洞累積二極體)構造，形成於作為配置像素陣列部111之半導體基板之矽基板151內。具體而言，光電二極體121係藉由對形成於矽基板151之P型井層152，於矽基板151之表面嵌入P型層153，且以覆蓋P型層153之一側面之方式嵌入N型層154而形成。
另外，此處，將矽基板151之設置P型層153之面稱為矽基板151 之表面，將與表面對向之面稱為背面。又，將與表面或背面垂直之方向之面稱為側面。又，亦適當將矽基板151之表面側稱為上側，將背面側稱為下側。
光電二極體121產生與自矽基板151之表面側入射之光之光量相應之電荷量之電荷，並累積於內部。
記憶體部123係如圖3等所示，為相對於光電二極體121夾著P型層155，且配置在相對於矽基板151為垂直之方向上之N型層。具體而言，記憶體部123與P型層155係於嵌入有N型層154之矽基板151上，以P型層155、記憶體部123之順序積層。
如此，由於記憶體部123與光電二極體121配置在相對於矽基板151為垂直之方向上，故可使光電二極體121成為與不存在記憶體部123之情形為相同之大小。又，可使記憶體部123之大小成為充分之大小。
相對於此，記憶體部與光電二極體配置在相對於矽基板為水平之方向上之情形時，必須將光電二極體之大小縮小記憶體部大小的尺寸。其結果，造成光電二極體之飽和電荷量下降。又，難以使記憶體部之大小成為充分之大小，造成記憶體部之可保持電荷量減少。
又，由於光電二極體121之N型層154延伸存在於記憶體部123之下部，故即便為光傾斜入射像素120之情形，仍可抑制無用之電荷侵入記憶體部123中。
相對於此，記憶體部與光電二極體配置在相對於矽基板為水平之方向上之情形時，若光傾斜入射像素，則於記憶體部之下方之相對較深之區域中，藉由光電轉換所產生之電荷中之一部分，有時會進入記憶體部。該電荷會與自光電二極體傳送之電荷同樣地自記憶體部被讀取出，而成為雜訊。
P型層155係電性隔絕光電二極體121與記憶體部123之障壁。P型 層155之側面係於對第1傳送閘極122施加傳送脈衝(使光電二極體121與記憶體部123導通所需之充分電壓)之情形時，作為將累積於光電二極體121之電荷傳送至記憶體部123之傳送路而發揮功能。又，記憶體部123為保持自光電二極體121經由P型層155所傳送之電荷之電荷保持區域。
如圖3等所示，第1傳送閘極122係以介隔閘極絕緣膜158而覆蓋所積層之記憶體部123與P型層155之側面及表面之方式形成。當於第1傳送閘極122自垂直驅動部112經由像素驅動線116施加傳送脈衝時，P型層155成為導通狀態，而將累積於光電二極體121之電荷傳送至記憶體部123。
另外，如圖3等所示，第1傳送閘極122之表面及側面係以包含鎢等之遮光膜156來覆蓋。
如圖3等所示，漂浮擴散區域125係與記憶體部123為相同高度且積層於P型層155上之N型層。意即，記憶體部123與漂浮擴散區域125配置在相對於矽基板151為水平之方向上。
於漂浮擴散區域125與記憶體部123之間，形成電性隔絕漂浮擴散區域125與記憶體部123之障壁即P型層157。P型層157之側面係於對第2傳送閘極124施加傳送脈衝之情形時，作為將累積於記憶體部123之電荷傳送至漂浮擴散區域125之傳送路而發揮功能。又，漂浮擴散區域125為將自記憶體部123經由P型層155所傳送之電荷轉換成電壓之電荷電壓轉換部。
如圖3或圖7等所示，第2傳送閘極124係以介隔閘極絕緣膜158而覆蓋漂浮擴散區域125與P型層157之表面及側面之方式形成。當於第2傳送閘極124自垂直驅動部112經由像素驅動線116施加傳送脈衝時，P型層157成為導通狀態，而將保持於記憶體部123之電荷傳送至漂浮擴散區域125。另外，如圖3等所示，第2傳送閘極124之表面及側面係由 遮光膜156所覆蓋。
於像素120中，由於記憶體部123與P型層155設置於矽基板151上，故如上所述，可由遮光膜156覆蓋記憶體部123與P型層155之表面及側面。因此，可防止入射至像素120之光入射至記憶體部123。
如圖6所示，重設電晶體126、放大電晶體127、及選擇電晶體128係N通道之MOS電晶體。意即，重設電晶體126係由漂浮擴散區域125之一部分、N型層172之一部分、夾於漂浮擴散區域125與N型層172之間之P型層171、及介隔閘極絕緣膜158而覆蓋該P型層171之閘極173構成。
又，放大電晶體127係由N型層172之一部分、N型層175之一部分、夾於N型層172與N型層175之間之P型層174、及介隔閘極絕緣膜158而覆蓋該P型層174之閘極176構成。選擇電晶體128係由N型層175之一部分、N型層178之一部分、夾於N型層175與N型層178之間之P型層177、及介隔閘極絕緣膜158而覆蓋該P型層177之閘極179構成。
重設電晶體126、放大電晶體127、及選擇電晶體128積層於P型層155上。於N型層172連接電源VDB，於N型層178連接圖1之垂直信號線117。又，閘極173與閘極179經由圖1之像素驅動線116與垂直驅動部112連接，閘極176經由FD配線125A與漂浮擴散區域125連接。
重設電晶體126係當經由像素驅動線116對閘極173施加重設脈衝RST時，重設漂浮擴散區域125。放大電晶體127放大連接於閘極176之漂浮擴散區域125之電壓。
選擇電晶體128係當經由像素驅動線116於閘極179施加選擇脈衝SEL時，將藉由放大電晶體127放大之電壓之信號作為像素信號，經由垂直信號線117供給至行處理部113。
又，如圖6等所示，第3傳送閘極129不與光電二極體121重疊，且，以鄰接之方式，介隔閘極絕緣膜158而形成於矽基板151上。又， 電荷排出區域130係以與第3傳送閘極129鄰接之方式嵌入於矽基板151之N型層(N+)。
第3傳送閘極129係當於曝光開始時藉由垂直驅動部112經由像素驅動線116施加控制脈衝OFG時，將累積於光電二極體121之電荷傳送至電荷排出區域130。電荷排出區域130排出藉由第3傳送閘極129自光電二極體121傳送之電荷。
於以上所述般構成之像素120中，光電二極體121產生與自矽基板151之表面側入射之光之光量相應之電荷量之電荷，並累積於內部。當到達曝光開始時刻時，垂直驅動部112經由像素驅動線116將控制脈衝OFG同時施加於所有像素之第3傳送閘極129。藉此，將累積於光電二極體121之電荷排出至電荷排出區域130，而開始藉由光電二極體121進行之電荷之累積(曝光)。
然後，於自曝光開始時刻經過快門速度之時間後之曝光結束時刻，垂直驅動部112經由像素驅動線116將傳送脈衝同時施加至所有像素之第1傳送閘極122。藉此，P型層155成為導通狀態，而將累積於光電二極體121之電荷經由P型層155傳送至記憶體部123，藉此，曝光結束。
其後，垂直驅動部112依序選擇各列，經由像素驅動線116對選擇列之選擇電晶體128施加選擇脈衝SEL，經由像素驅動線116對重設電晶體126施加重設脈衝RST。藉此，排出(重設)保持於漂浮擴散區域125之電荷。又，重設時之漂浮擴散區域125之電壓係藉由放大電晶體127放大，且經由垂直信號線117而作為像素信號之偏移成分輸出至行處理部113。
其後，垂直驅動部112經由像素驅動線116對選擇列之第2傳送閘極124施加傳送脈衝。藉此，P型層157成為導通狀態，而將保持於記憶體部123之電荷經由P型層157傳送至漂浮擴散區域125。
此時，未於重設電晶體126施加重設脈衝RST，放大電晶體127放大連接於閘極176之漂浮擴散區域125之電壓。又，此時，仍為對選擇電晶體128施加有選擇脈衝SEL之狀態，藉由放大電晶體127放大之電壓之信號係作為像素信號，經由垂直信號線117輸出至行處理部113。
藉由以上，進行全局曝光之圖像之像素信號係以列單位供給至行處理部113。其結果，進行全局曝光之圖像之像素信號係以光柵掃描順序輸出至信號處理部118。
(電荷之傳送之流動)
圖8至圖10係顯示自光電二極體121向記憶體部123傳送電荷之流動之圖。
對第1傳送閘極122，施加有於記憶體部123之表面及側面累積電洞所必需之負電壓之情形時，藉由P型層155形成電位障壁，光電二極體121與記憶體部123之間成為非導通狀態。藉此，光電二極體121與記憶體部123電性分離。
另一方面，對第1傳送閘極122施加傳送脈衝之情形時，如圖8至圖10所示，於P型層155之側面形成反轉層，光電二極體121與記憶體部123之間成為導通狀態。藉此，累積於光電二極體121之電荷朝相對矽基板151垂直之方向傳送，而供給至記憶體部123。於本實施形態中，自光電二極體121向記憶體部123之傳送路徑係沿著P型層155之側面形成至少2部位以上。
圖11及圖12係顯示自記憶體部123向漂浮擴散區域125傳送電荷之流動之圖。
對第2傳送閘極124，施加有於漂浮擴散區域125之表面及側面累積電洞所必需之負電壓之情形時，藉由P型層157形成電位障壁，記憶體部123與漂浮擴散區域125之間成為非導通狀態。藉此，記憶體部123與漂浮擴散區域125電性分離。
另一方面，對第2傳送閘極124施加傳送脈衝之情形時，如圖11及圖12所示，於P型層157之表面形成反轉層，記憶體部123與漂浮擴散區域125之間成為導通狀態。藉此，累積於記憶體部123之電荷朝相對矽基板151水平之方向傳送，而供給至漂浮擴散區域125。
(像素之製造方法之第1例)
參照圖13及圖14，對利用製造裝置之像素120之製造方法之第1例進行說明。
如圖13所示，於第1步驟中，於矽(Si)基板151上藉由STI(shallow trench isolation：淺渠溝隔離)或LOCOS(Local Oxidation of Silicon：矽局部氧化)法等形成元件分離區域(未圖示)。其後，藉由離子注入，形成雜質濃度為1016/cm3至1018/cm3之P型井層152。
於第2步驟中，藉由將光阻劑191用作掩模之離子注入，而於矽基板151之內部，形成雜質濃度為1016/cm3至1018/cm3之N型層154。
於第3步驟中，藉由磊晶生長法，而於矽基板151上，形成P型層155與記憶體部123作為磊晶層。具體而言，藉由於利用磊晶生長法之生長時進行原位摻雜，而形成雜質濃度為1016/cm3至1018/cm3之P型層155、與雜質濃度為1016/cm3至1018/cm3之作為記憶體部123之N型層。磊晶層之厚度為例如100nm以上。
於第4步驟中，將光阻劑192用作掩模，蝕刻包含N型層154之上部之一部分之區域之磊晶層。意即，去除磊晶層之應形成記憶體部123與P型層155之區域以外之區域。藉此，於矽基板151之表面形成凸型之階差。
於第5步驟中，藉由將光阻劑193用作掩模之離子注入，而於記憶體部123內，形成雜質濃度為1016/cm3至1018/cm3之P型層157、P型層171、P型層174、及P型層177。
於第6步驟中，藉由熱氧化法，於矽基板151上形成包含SiO2之閘 極絕緣膜158。然後，於閘極絕緣膜158上，藉由CVD(Chemical Vapor Deposition：化學氣相沉積)法堆積多晶矽或金屬，且使用抗蝕劑掩模進行蝕刻，藉此形成第1傳送閘極122、第2傳送閘極124、閘極173、閘極176、及閘極179。該等閘極之膜厚為100nm至300nm。
如圖14所示，於第7步驟中，藉由將光阻劑194用作掩模之離子注入，而於矽基板151之內部之表面側形成P型層153。
於第8步驟中，藉由將光阻劑195用作掩模之離子注入，並使記憶體部123之一部分之雜質濃度為1018/cm3至1020/cm3，藉此，其一部分成為漂浮擴散區域125、N型層172、N型層175、及N型層178。
於第9步驟中，以約1000℃進行活化退火。此後，由遮光膜156覆蓋第1傳送閘極122與第2傳送閘極124之表面及側面，像素120之製造完成。
如以上所述，於像素120中，由於光電二極體121、記憶體部123、及P型層155配置在相對於矽基板151為垂直之方向上，故P型層155之電荷之傳送方向成為相對矽基板151垂直之方向。因此，P型層155之電荷之傳送方向之雜質濃度可藉由P型層155之厚度與濃度進行控制。意即，於圖13及圖14之製造方法中，P型層155之電荷之傳送方向之雜質濃度可藉由磊晶層之厚度與濃度進行控制。
因此，與藉由相對於矽基板151為平行之方向之位置之控制來控制P型層155之電荷之傳送方向之雜質濃度之情形相比，可高精度地控制P型層155之電荷之傳送方向之雜質濃度。其結果，可抑制形成於P型層155之電位障壁之每個個體之變動，而可降低光電二極體121之飽和電荷量之每個個體之不均情形。
(像素之製造方法之第2例)
參照圖15及圖16，對利用製造裝置之像素120之製造方法之第2例進行說明。
圖15及圖16之製造方法與圖13及圖14之製造方法不同之點在於：並非藉由磊晶生長法形成P型層155與記憶體部123，而是藉由離子注入形成。
具體而言，如圖15所示，於第1步驟中，與圖13之第1步驟相同，於矽基板151上形成元件分離區域，並藉由離子注入形成P型井層152。
於第2步驟中，藉由將光阻劑211用作掩模之離子注入，而於矽基板151之內部，形成雜質濃度為1016/cm3至1018/cm3之N型層154。
於第3步驟中，藉由將光阻劑212用作掩模之離子注入，而於較矽基板151之內部之N型層154更表面側，形成雜質濃度為1016/cm3至1018/cm3之P型層155。又，於P型層155之表面側，形成雜質濃度為1016/cm3至1018/cm3之作為記憶體部123之N型層。
於第4步驟中，將光阻劑213用作掩模，蝕刻N型層154之上部之一部分之P型層155及記憶體部123、與相對矽基板151垂直之方向之位置與P型層155及記憶體部123相同之P型井層152。意即，去除相對矽基板151垂直之方向之位置與應形成P型層155及記憶體部123之區域相同之該區域以外之區域。藉此，於矽基板151之表面形成凸型之階差。
第5至第9步驟係由於與圖13及圖14之第5至第9步驟相同，故省略說明。
藉由以上，於圖15及圖16之製造方法中，可藉由離子注入之植入深度與濃度控制P型層155之電荷之傳送方向之雜質濃度。因此，與藉由相對於矽基板151為平行之方向之位置之控制來控制P型層155之電荷之傳送方向之雜質濃度之情形相比，可高精度地控制P型層155之電荷之傳送方向之雜質濃度。其結果，可抑制形成於P型層155之電位障壁之每個個體之變動，而可降低光電二極體121之飽和電荷量之每 個個體之不均情形。
(像素之製造方法之第3例)
參照圖17及圖18，對利用製造裝置之像素120之製造方法之第3例進行說明。
圖17及圖18之製造方法與圖13及圖14之製造方法不同之點在於：並非使磊晶層生長於矽基板151上之所有區域，而僅使構成P型層155與記憶體部123之磊晶層生長。
具體而言，如圖17所示，首先，與圖13相同，進行第1步驟及第2步驟。
於第3步驟中，藉由CVD法，於矽基板151上堆積SiO2層232。然後，將光阻劑等用作掩模而蝕刻P型層155與記憶體部123之區域之SiO2層232。
於第4步驟中，藉由磊晶生長法，而於矽基板151上之未堆積SiO2層232之區域，形成P型層155與記憶體部123來作為磊晶層。磊晶層之厚度為例如100nm以上。
於第5步驟中，將光阻劑等用作掩模而蝕刻SiO2層232，藉此，於矽基板151上形成凸型之階差。然後，藉由以光阻劑233用作掩模之離子注入，而於記憶體部123內，形成雜質濃度為1016/cm3至1018/cm3之P型層157、P型層171、P型層174、及P型層177。
第6至第9步驟係由於與圖13及圖14之第6至第9步驟相同，故省略說明。
藉由以上，於圖17及圖18之製造方法中，可藉由磊晶層之厚度與濃度來控制P型層155之電荷之傳送方向之雜質濃度。因此，與藉由相對於矽基板151為平行之方向之位置之控制來控制P型層155之電荷之傳送方向之雜質濃度之情形相比，可高精度地控制P型層155之電荷之傳送方向之雜質濃度。其結果，可抑制形成於P型層155之電位障壁 之每個個體之變動，而可降低光電二極體121之飽和電荷量之每個個體之不均情形。
另外，圖2之像素120雖自矽基板151之表面側照射光，但亦可自背面側照射光。意即，像素120亦可為背面照射型之像素。關於背面照射型之概念，揭示於例如於日本特開2003-31785號等。
(像素之第2構成例)
圖19係像素120為背面照射型之像素之情形時之像素120之A-A'剖面圖。
對圖19所示之構成中，與圖3之構成相同之構成標註相同符號。對重複之說明進行適當省略。
圖19之像素120與圖3之構成，不同之點在於：不以遮光膜156覆蓋第1傳送閘極122與第2傳送閘極124，而以包含鎢等之金屬層之遮光膜251覆蓋矽基板151之背面之與記憶體部123對向之區域。
由於圖19之像素120係背面照射型之像素，故不會因配置於矽基板151之表面之金屬配線層(未圖示)之遮光而限制到聚光。
<第2實施形態之構成例> (固體攝像元件之第2實施形態之構成例)
由於作為應用本揭示之固體攝像元件之CMOS影像感測器之第2實施形態之構成，除了像素之構成以外與圖1之CMOS影像感測器100之構成相同，故以下僅對像素進行說明。
(像素之第1構成例)
圖20係顯示作為應用本揭示之固體攝像元件之CMOS影像感測器之第2實施形態之像素之第1構成例之A-A'剖面圖。
對圖20所示之構成中之與圖3之構成相同之構成標註相同符號。對重複之說明進行適當省略。
圖20之像素270與圖3之構成不同之點在於：替代P型層155與P型 層157而設置P型層271，及替代漂浮擴散區域125、第2傳送閘極124而設置漂浮擴散區域272、第2傳送閘極273。於圖20之像素270中，漂浮擴散區域272與記憶體部123配置在相對於矽基板151為垂直之方向上，自記憶體部123向漂浮擴散區域272傳送電荷之方向成為相對矽基板151垂直之方向。
具體而言，如圖20所示，P型層271配置於嵌入有N型層154之矽基板151上且記憶體部123之下層。漂浮擴散區域272與P型層271相接，嵌入至矽基板151之內部。又，第2傳送閘極273係以介隔閘極絕緣膜158而覆蓋P型層155與記憶體部123之表面及側面之方式形成。
P型層271具有P型層157與P型層155之功能。意即，P型層271之側面係於對第1傳送閘極122施加傳送脈衝之情形時，作為將累積於光電二極體121之電荷傳送至記憶體部123之傳送路而發揮功能，且於對第2傳送閘極273施加傳送脈衝之情形時，作為將累積於記憶體部123之電荷傳送至漂浮擴散區域272之傳送路而發揮功能。
因此，累積於光電二極體121之電荷經由P型層271傳送至記憶體部123，以記憶體部123保持之電荷經由P型層271傳送至漂浮擴散區域272。
如以上所述，於像素270中，由於可將P型層271之上部全部用作記憶體部123，故與像素120相比，可增加記憶體部123之可保持電荷量。
(電荷之傳送之流動)
圖21係顯示自記憶體部123向漂浮擴散區域272傳送電荷之流動之圖。
對第2傳送閘極273，施加有於漂浮擴散區域272之表面及側面累積電洞所必需之負電壓之情形時，藉由P型層271形成電位障壁，記憶體部123與漂浮擴散區域272之間成為非導通狀態。藉此，記憶體部 123與漂浮擴散區域272電性分離。
另一方面，對第2傳送閘極273施加傳送脈衝之情形時，如圖21所示，於P型層271之側面形成反轉層，記憶體部123與漂浮擴散區域272之間成為導通狀態。藉此，累積於記憶體部123之電荷朝相對矽基板151垂直之方向傳送，而供給至漂浮擴散區域272。
(像素之製造方法之例)
參照圖22及圖23，對利用製造裝置之像素270之製造方法之例進行說明。
如圖22所示，首先，與圖13相同，進行第1步驟及第2步驟。
於第3步驟中，藉由將光阻劑292用作掩模之離子注入，而於矽基板151之內部形成作為漂浮擴散區域272之N型層。
於第4步驟中，與圖13之第3步驟相同，藉由磊晶生長法，而於矽基板151上，形成P型層271與記憶體部123作為磊晶層。
如圖23所示，於第5步驟中，將光阻劑293用作掩模，蝕刻包含N型層154與漂浮擴散區域272之上部之一部分之區域之磊晶層，而於矽基板151之表面形成凸型之階差。
於第6步驟中，藉由熱氧化法，於矽基板151上形成包含SiO2之閘極絕緣膜158。然後，於閘極絕緣膜158上，藉由CVD法堆積多晶矽或金屬，並使用抗蝕劑掩模進行蝕刻，藉此形成第1傳送閘極122、第2傳送閘極273、閘極173、閘極176、及閘極179。該等閘極之膜厚為100nm至300nm。
由於第7步驟與圖14之第7步驟相同，第8步驟與圖14之第9步驟相同，故省略說明。
另外，雖省略圖示，但亦可與圖15及圖16之情形相同，藉由離子注入形成P型層271與記憶體部123。又，亦可與圖17及圖18之情形相同，僅使構成P型層271與記憶體部123之磊晶層生長。
如以上所述，於像素270中，光電二極體121、記憶體部123、漂浮擴散區域272、及P型層271係配置在相對於矽基板151為垂直之方向上。因此，不僅光電二極體121與記憶體部123間之電荷之傳送方向，記憶體部123與漂浮擴散區域272間之電荷之傳送方向亦成為相對矽基板151垂直之方向。
因此，不僅光電二極體121與記憶體部123間，記憶體部123與漂浮擴散區域272間之電荷之傳送方向之雜質濃度亦可藉由P型層271之厚度與濃度進行控制。意即，於圖22及圖23之製造方法中，該傳送方向之雜質濃度可藉由磊晶層之厚度與濃度進行控制。
因此，不僅光電二極體121與記憶體部123間，亦可高精度地控制記憶體部123與漂浮擴散區域272間之電荷之傳送方向之雜質濃度。其結果，不僅光電二極體121與記憶體部123間，亦可抑制記憶體部123與漂浮擴散區域272間之電位障壁之每個個體之變動。
另外，於圖20之像素270中，亦可自矽基板151之背面側照射光。意即，像素270亦可為背面照射型之像素。
(像素之第2構成例)
圖24係像素270為背面照射型之像素之情形時之像素270之A-A'剖面圖。
對圖24所示之構成中之與圖20之構成相同之構成標註相同符號。對重複之說明進行適當省略。
圖24之像素270與圖20之構成不同之點在於：不以遮光膜156覆蓋第1傳送閘極122與第2傳送閘極273，而以包含鎢等之金屬層之遮光膜311覆蓋矽基板151之背面之與記憶體部123對向之區域。
<第3實施形態之構成例> (固體攝像元件之第3實施形態之構成例)
由於作為應用本揭示之固體攝像元件之CMOS影像感測器之第3 實施形態之構成係除了像素之構成以外與圖1之CMOS影像感測器100相同，故以下僅對像素進行說明。
(像素之構成例)
圖25係顯示作為應用本揭示之固體攝像元件之CMOS影像感測器之第3實施形態之像素之構成例之俯視圖，圖26係圖25之像素之D-D'剖面圖。
對圖25或圖26所示之構成中之與圖2或圖6之構成相同之構成標註相同符號。對重複之說明進行適當省略。
圖25或圖26之像素330與圖2或圖6之像素120不同之點在於：替代記憶體部123、P型層157、及漂浮擴散區域125而設置漂浮擴散區域331，不具有第2傳送閘極124，及遮光膜156覆蓋第1傳送閘極122與閘極173。像素330將記憶體部123與漂浮擴散區域125共通化為漂浮擴散區域331。
具體而言，於像素330中，與像素120相同地開始曝光，於曝光結束之前，立即藉由垂直驅動部112對選擇列之選擇電晶體128施加選擇脈衝SEL，對重設電晶體126施加重設脈衝RST。藉此，與保持於漂浮擴散區域331之電荷對應之信號係作為像素信號之偏移成分而輸出至行處理部113。
然後，於曝光結束時刻，與像素120相同，藉由垂直驅動部112將傳送脈衝同時施加至所有像素之第1傳送閘極122。藉此，P型層155成為導通狀態，累積於光電二極體121之電荷經由P型層155而傳送至漂浮擴散區域331，且予以保持。漂浮擴散區域331將所保持之電荷轉換成電壓。
其後，由於未藉由垂直驅動部112對選擇列之重設電晶體126施加重設脈衝RST，故放大電晶體127放大連接於閘極176之漂浮擴散區域331之電壓。此時，仍為於選擇電晶體128施加有選擇脈衝SEL之狀 態，藉由放大電晶體127放大之電壓之信號係作為像素信號輸出至行處理部113。
藉由以上，進行全局曝光之圖像之像素信號係以列單位供給至行處理部113。其結果，進行全局曝光之圖像之像素信號係以光柵掃描順序輸出至信號處理部118。
另外，由於像素330之製造方法與像素120之製造方法相同，故省略詳細之說明及圖示。
具體而言，於像素330之製造方法中，例如，進行圖13之第1及第2步驟，於第3步驟中，與圖13之第3步驟相同，形成P型層155與漂浮擴散區域331。然後，於第4步驟中，與圖13之第4步驟相同，蝕刻P型層155與漂浮擴散區域331，於第5步驟中，與圖13之第5步驟相同，形成P型層171、P型層174、及P型層177。
然後，於第6步驟中，與圖13之第6步驟相同，形成第1傳送閘極122、閘極173、閘極176、及閘極179，且進行圖13之第7步驟。於第8步驟中，漂浮擴散區域331之一部分成為N型層172、N型層175、及N型層178，而進行圖13之第9步驟。其後，由遮光膜156覆蓋第1傳送閘極122與閘極173之表面及側面，像素330之製造完成。
又，雖省略圖示，但像素330亦可為背面照射型之像素。該情形時，不以遮光膜156覆蓋第1傳送閘極122與閘極173，而以包含鎢等之金屬層之遮光膜覆蓋矽基板151之背面之與漂浮擴散區域331對向之區域。
<第4實施形態之構成例> (電子機器之一實施形態之構成例)
圖27係顯示作為應用本揭示之電子機器之攝像裝置之構成例之方塊圖。
圖27之攝像裝置500係攝像機或數位靜態相機等。攝像裝置500 包含光學部501、固體攝像元件502、DSP電路503、圖框記憶體504、顯示部505、記錄部506、操作部507、及電源部508。DSP電路503、圖框記憶體504、顯示部505、記錄部506、操作部507、及電源部508係經由匯流排線509而相互連接。
光學部501包含透鏡群等，捕獲來自被攝體之入射光(像光)而成像於固體攝像元件502之攝像面上。固體攝像元件502包含上述第1至第3實施形態之CMOS影像感測器。固體攝像元件502將藉由光學部501成像於攝像面上之入射光之光量以像素單位轉換成電性信號，並作為像素信號供給至DSP電路503。
DSP電路503對自固體攝像元件502供給之像素信號進行特定之圖像處理，將圖像處理後之圖像信號以圖框單位供給至圖框記憶體504，並暫時記憶。
顯示部505包含例如液晶面板或有機EL(Electro Luminescence：電致發光)面板等之面板型顯示裝置，基於暫時記憶於圖框記憶體504之圖框單位之像素信號，而顯示圖像。
記錄部506包含DVD(Digital Versatile Disc：數位多功能光碟)、快閃記憶體等，讀出暫時記憶於圖框記憶體504之圖框單位之像素信號並記錄。
操作部507於使用者之操作之下，對攝像裝置500具有之各種功能發出操作指令。電源部508將電源對DSP電路503、圖框記憶體504、顯示部505、記錄部506、及操作部507進行適當供給。
應用本技術之電子機器只要為於圖像捕獲部(光電轉換部)使用固體攝像元件之電子機器即可，除了攝像裝置500以外，還有具有攝像功能之移動終端裝置、於圖像讀取部使用固體攝像元件之影印機等。
另外，CMOS影像感測器可為形成為單晶片之形態，亦可為包含光學部等而組裝之具有攝像功能之模組狀之形態。
本揭示之實施形態並非限定於上述實施形態，於不脫離本揭示之主旨之範圍內可進行各種變更。
例如，像素之導電型亦可反轉。意即，亦可使用電洞進行光電轉換，而於矽基板形成N型井層。該情形時，記憶體部包含P型層。
又，雜質之濃度或膜厚不限定於上述數值。
另外，本技術可亦採用如以下之構成。
(1)
一種固體攝像元件，其包含基板，該基板包含：光電轉換元件，其產生與入射光之光量相應之電荷並累積於內部；電荷保持區域，其保持藉由上述光電轉換元件累積之上述電荷；及傳送路，其將藉由上述光電轉換元件累積之上述電荷傳送至上述電荷保持區域；且上述光電轉換元件、上述電荷保持區域、及上述傳送路係配置在相對於上述基板為垂直之方向上。
(2)
如上述技術方案(1)之固體攝像元件，其中上述光電轉換元件形成於上述基板內；且上述電荷保持區域與上述傳送路形成於上述基板上。
(3)
如上述技術方案(2)之固體攝像元件，其中上述基板進而包含：電荷電壓轉換部，其將藉由上述電荷保持區域保持之上述電荷轉換成電壓。
(4)
如上述技術方案(3)之固體攝像元件，其中上述電荷保持區域與 上述電荷電壓轉換部係配置在相對於上述基板為垂直之方向上。
(5)
如上述技術方案(4)之固體攝像元件，其中上述電荷電壓轉換部形成於上述基板內。
(6)
如上述技術方案(2)至(5)中任一項之固體攝像元件，其中上述入射光入射至上述基板之形成上述光電轉換元件之面。
(7)
如上述技術方案(2)至(5)中任一項之固體攝像元件，其中上述入射光入射至上述基板之與形成上述光電轉換元件之面對向之面。
(8)
如上述技術方案(1)至(7)中任一項之固體攝像元件，其中上述電荷保持區域將所保持之上述電荷轉換成電壓。
(9)
一種製造方法，其包含：光電轉換元件形成步驟，其係固體攝像元件之製造裝置於基板形成產生與入射光之光量相應之電荷並累積於內部之光電轉換元件；電荷保持區域形成步驟，其係固體攝像元件之製造裝置於上述基板，以使上述光電轉換元件與上述電荷保持區域配置在相對於上述基板為垂直之方向上之方式，形成保持藉由上述光電轉換元件累積之電荷之電荷保持區域；及傳送路形成步驟，其係固體攝像元件之製造裝置於上述基板，以使上述光電轉換元件與上述傳送路配置在相對於上述基板為垂直之方向上之方式，形成將藉由上述光電轉換元件累積之上述電荷傳送至上述電荷保持區域之傳送路。
(10)
如上述技術方案(9)之製造方法，其中於上述傳送路形成步驟之處理中，藉由磊晶生長法將上述傳送路形成於上述基板上。
(11)
如上述技術方案(10)之製造方法，其中於上述傳送路形成步驟之處理中，藉由磊晶生長法於上述基板上形成層，並去除該層之上述傳送路以外之區域，藉此將上述傳送路形成於上述基板上。
(12)
如上述技術方案(10)之製造方法，其中於上述傳送路形成步驟之處理中，於上述基板上之上述傳送路以外之區域形成層，藉由磊晶生長法於未形成上述層之區域形成層，藉此將上述傳送路形成於上述基板上。
(13)
如上述技術方案(9)之製造方法，其中於上述傳送路形成步驟之處理中，將上述傳送路形成於上述基板內，並去除與上述傳送路於相對於上述基板為垂直之方向上之位置為相同之上述基板內之上述傳送路以外之區域，藉此將上述傳送路形成於上述基板上。
(14)
一種電子機器，其包含基板，該基板包含：光電轉換元件，其產生與入射光之光量相應之電荷並累積於內部；電荷保持區域，其保持藉由上述光電轉換元件累積之上述電荷；及傳送路，其將藉由上述光電轉換元件累積之上述電荷傳送至上述電荷保持區域；且上述光電轉換元件、上述電荷保持區域、及上述傳送路係配置在相對於上述基板為垂直之方向上。
120‧‧‧像素
121‧‧‧光電二極體
122‧‧‧第1傳送閘極
123‧‧‧記憶體部
124‧‧‧第2傳送閘極
125‧‧‧漂浮擴散區域
129‧‧‧第3傳送閘極
130‧‧‧電荷排出區域
151‧‧‧矽基板
152‧‧‧P型井層
153‧‧‧P型層
154‧‧‧N型層
155‧‧‧P型層
156‧‧‧遮光膜
157‧‧‧P型層
158‧‧‧閘極絕緣膜

Claims (14)

  1. 一種固體攝像元件，其包含基板，該基板包含：光電轉換元件，其產生與入射光之光量相應之電荷並累積於內部；電荷保持區域，其保持藉由上述光電轉換元件累積之上述電荷；及傳送路，其將藉由上述光電轉換元件累積之上述電荷傳送至上述電荷保持區域；且上述光電轉換元件、上述電荷保持區域、及上述傳送路係配置在相對於上述基板為垂直之方向上。
  2. 如請求項1之固體攝像元件，其中上述光電轉換元件形成於上述基板內；且上述電荷保持區域與上述傳送路形成於上述基板上。
  3. 如請求項2之固體攝像元件，其中上述基板進而包含：電荷電壓轉換部，其將藉由上述電荷保持區域保持之上述電荷轉換成電壓。
  4. 如請求項3之固體攝像元件，其中上述電荷保持區域與上述電荷電壓轉換部係配置在相對於上述基板為垂直之方向上。
  5. 如請求項4之固體攝像元件，其中上述電荷電壓轉換部形成於上述基板內。
  6. 如請求項2之固體攝像元件，其中上述入射光入射至上述基板之形成上述光電轉換元件之面。
  7. 如請求項2之固體攝像元件，其中上述入射光入射至上述基板之與形成上述光電轉換元件之面對向之面。
  8. 如請求項1之固體攝像元件，其中上述電荷保持區域將所保持之 上述電荷轉換成電壓。
  9. 一種製造方法，其包含：光電轉換元件形成步驟，其係固體攝像元件之製造裝置於基板形成產生與入射光之光量相應之電荷並累積於內部之光電轉換元件；電荷保持區域形成步驟，其係固體攝像元件之製造裝置於上述基板，以使上述光電轉換元件與上述電荷保持區域配置在相對於上述基板為垂直之方向上之方式，形成保持藉由上述光電轉換元件累積之電荷之電荷保持區域；及傳送路形成步驟，其係固體攝像元件之製造裝置於上述基板，以使上述光電轉換元件與上述傳送路配置在相對於上述基板為垂直之方向上之方式，形成將藉由上述光電轉換元件累積之上述電荷傳送至上述電荷保持區域之傳送路。
  10. 如請求項9之製造方法，其中於上述傳送路形成步驟之處理中，藉由磊晶生長法將上述傳送路形成於上述基板上。
  11. 如請求項10之製造方法，其中於上述傳送路形成步驟之處理中，藉由磊晶生長法於上述基板上形成層，並去除該層之上述傳送路以外之區域，藉此將上述傳送路形成於上述基板上。
  12. 如請求項10之製造方法，其中於上述傳送路形成步驟之處理中，於上述基板上之上述傳送路以外之區域形成層，藉由磊晶生長法於未形成上述層之區域形成層，藉此將上述傳送路形成於上述基板上。
  13. 如請求項9之製造方法，其中於上述傳送路形成步驟之處理中，將上述傳送路形成於上述基板內，並去除與上述傳送路於相對於上述基板為垂直之方向上之位置為相同之上述基板內之上述傳送路以外之區域，藉此將上述傳送路形成於上述基板上。
  14. 一種電子機器，其包含基板，該基板包含：光電轉換元件，其產生與入射光之光量相應之電荷並累積於內部；電荷保持區域，其保持藉由上述光電轉換元件累積之上述電荷；及傳送路，其將藉由上述光電轉換元件累積之上述電荷傳送至上述電荷保持區域；且上述光電轉換元件、上述電荷保持區域、及上述傳送路係配置在相對於上述基板為垂直之方向上。
TW103104171A 2013-03-12 2014-02-07 Solid-state imaging device, manufacturing method, and electronic device TWI617014B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013048998 2013-03-12

Publications (2)

Publication Number Publication Date
TW201436184A true TW201436184A (zh) 2014-09-16
TWI617014B TWI617014B (zh) 2018-03-01

Family

ID=51536571

Family Applications (1)

Application Number Title Priority Date Filing Date
TW103104171A TWI617014B (zh) 2013-03-12 2014-02-07 Solid-state imaging device, manufacturing method, and electronic device

Country Status (5)

Country Link
US (1) US20160020247A1 (zh)
KR (1) KR102162123B1 (zh)
CN (1) CN104969353B (zh)
TW (1) TWI617014B (zh)
WO (1) WO2014141898A1 (zh)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6524502B2 (ja) * 2015-07-02 2019-06-05 パナソニックＩｐマネジメント株式会社 撮像素子
KR102476411B1 (ko) * 2016-12-01 2022-12-12 소니 세미컨덕터 솔루션즈 가부시키가이샤 고체 촬상 소자, 고체 촬상 소자의 제조 방법 및 촬상 장치
CN108565272A (zh) * 2018-01-30 2018-09-21 德淮半导体有限公司 图像传感器、形成方法及其工作方法
CN109346496A (zh) * 2018-11-23 2019-02-15 德淮半导体有限公司 像素单元、图像传感器及其制造方法
TWI685959B (zh) * 2019-01-07 2020-02-21 力晶積成電子製造股份有限公司 影像感測器及其製造方法
KR20220142457A (ko) * 2020-02-20 2022-10-21 가부시키가이샤 한도오따이 에네루기 켄큐쇼 촬상 장치, 전자 기기, 및 이동체
WO2023157620A1 (ja) * 2022-02-15 2023-08-24 ソニーセミコンダクタソリューションズ株式会社 固体撮像装置および電子機器
WO2024095743A1 (ja) * 2022-11-01 2024-05-10 ソニーセミコンダクタソリューションズ株式会社 固体撮像装置およびその製造方法、並びに電子機器

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3434740B2 (ja) * 1999-06-30 2003-08-11 Ｎｅｃエレクトロニクス株式会社 固体撮像装置
JP4725095B2 (ja) * 2004-12-15 2011-07-13 ソニー株式会社 裏面入射型固体撮像装置及びその製造方法
JP2007036034A (ja) * 2005-07-28 2007-02-08 Fujifilm Corp 固体撮像素子の製造方法及び固体撮像素子
JP2008060195A (ja) * 2006-08-30 2008-03-13 Nikon Corp 固体撮像装置およびその製造方法
US7663165B2 (en) * 2006-08-31 2010-02-16 Aptina Imaging Corporation Transparent-channel thin-film transistor-based pixels for high-performance image sensors
JP5401928B2 (ja) * 2008-11-06 2014-01-29 ソニー株式会社 固体撮像装置、及び電子機器
EP2133918B1 (en) * 2008-06-09 2015-01-28 Sony Corporation Solid-state imaging device, drive method thereof and electronic apparatus
JP5369505B2 (ja) * 2008-06-09 2013-12-18 ソニー株式会社 固体撮像装置、及び電子機器
US9543356B2 (en) * 2009-03-10 2017-01-10 Globalfoundries Inc. Pixel sensor cell including light shield
JP4835710B2 (ja) * 2009-03-17 2011-12-14 ソニー株式会社 固体撮像装置、固体撮像装置の製造方法、固体撮像装置の駆動方法、及び電子機器
KR101645680B1 (ko) * 2009-11-06 2016-08-04 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
JP5671830B2 (ja) 2010-03-31 2015-02-18 ソニー株式会社 固体撮像素子、固体撮像素子の製造方法、および電子機器
US8274587B2 (en) * 2010-04-13 2012-09-25 Aptina Imaging Corporation Image sensor pixels with vertical charge transfer
JP2012084644A (ja) * 2010-10-08 2012-04-26 Renesas Electronics Corp 裏面照射型固体撮像装置
KR101869371B1 (ko) * 2011-07-21 2018-06-21 삼성전자주식회사 거리 측정 방법 및 이를 수행하는 3차원 이미지 센서

Also Published As

Publication number Publication date
WO2014141898A1 (ja) 2014-09-18
CN104969353B (zh) 2018-07-13
CN104969353A (zh) 2015-10-07
KR102162123B1 (ko) 2020-10-06
US20160020247A1 (en) 2016-01-21
TWI617014B (zh) 2018-03-01
KR20150127577A (ko) 2015-11-17

Similar Documents

Publication Publication Date Title
TWI617014B (zh) Solid-state imaging device, manufacturing method, and electronic device
KR101683309B1 (ko) 고체 촬상 장치 및 전자 기기
US8716719B2 (en) Solid-state imaging device, method of manufacturing solid-state imaging device, and electronic apparatus
TWI479647B (zh) A solid-state imaging device, a manufacturing method of a solid-state imaging device, and an electronic device
JP6138661B2 (ja) 固体撮像素子およびその製造方法、並びに電子機器
TWI419313B (zh) 固態影像擷取裝置、固態影像擷取裝置之製造方法、固態影像擷取裝置之驅動方法及電子設備
JP5531580B2 (ja) 固体撮像装置、および、その製造方法、電子機器
US20210217787A1 (en) Imaging device and electronic device
US20140312451A1 (en) Solid-state imaging element, manufacturing method, and electronic device
JP5505709B2 (ja) 固体撮像素子およびその製造方法、並びに電子機器
US11462582B2 (en) Solid-state image pickup device, manufacturing method, and electronic apparatus
US10854660B2 (en) Solid-state image capturing element to suppress dark current, manufacturing method thereof, and electronic device
TWI505454B (zh) 固態攝像裝置及其驅動方法、固態攝像裝置之製造方法、以及電子資訊機器
JP4940607B2 (ja) 固体撮像装置およびその製造方法、並びにカメラ
JP2013051327A (ja) 固体撮像素子および電子機器
JP2007115787A (ja) 固体撮像素子
US20220005851A1 (en) Solid-state imaging apparatus, method of manufacturing the same, and electronic device
KR101583904B1 (ko) 고체 촬상 장치, 고체 촬상 장치의 제조 방법 및 카메라 모듈
JP2014078543A (ja) 固体撮像装置および電子機器
TWI806991B (zh) 攝像元件及攝像元件之製造方法
US20140175521A1 (en) Solid-state image pickup device, method of manufacturing solid-state image pickup device, and electronic apparatus
JP2022112240A (ja) 光検出装置及び電子機器
JP2008227214A (ja) 固体撮像素子