JP4940607B2 - 固体撮像装置およびその製造方法、並びにカメラ - Google Patents

Description

本発明は、特に、ＭＯＳ型の固体撮像装置およびその製造方法、並びに当該固体撮像装置を備えたカメラに関する。

近年、カメラ付携帯電話やＰＤＡ（personal Digital Assistant）などのモバイル機器に搭載されている固体撮像装置としては、消費電力の観点などから、ＣＣＤイメージセンサに比べて電源電圧が低いＭＯＳ型イメージセンサが多く用いられている。ＭＯＳ型イメージセンサとしては、単位画素に３トランジスタ（能動素子）が含まれているものが知られている（特許文献１参照）。

ＣＣＤ型あるいはＭＯＳ型のいずれの場合においても、白点を抑制するための構造として、ｎ型のセンサ部の最表面にｐ型の正孔蓄積領域を形成した構造が採用される（特許文献２参照）。センサ部の最表面にｐ型の正孔蓄積領域を形成することにより、基板と絶縁膜の界面で発生する暗電流を抑制することができ、暗電流による白点を抑制することができる。
特開２００２−５１２６３号公報 特開２００４−１７９４７３号公報

しかしながら、正孔蓄積領域の効果のみでは白点の抑制が不十分であり、さらなる白点の抑制が望まれている。ここでイオン注入技術では、正孔蓄積領域の浅さを維持したまま、濃い正孔蓄積領域を形成することは困難な状況にある。また、あまりに濃い正孔蓄積領域を形成すると、正孔蓄積領域とセンサ部のｎ型領域との界面で強電界が発生して、白点の増加に繋がるという問題もある。

また、読み出し特性の向上の観点からは、読み出しゲート（転送ゲート）に対して間隔を空けて正孔蓄積領域を配置することが好ましい。しかしながら、この場合には、センサ部のうち正孔蓄積領域が形成されていない領域が白点発生の原因となってしまうという問題があった。

本発明は上記の事情に鑑みてなされたものであり、その目的は、白点を抑制して、低ノイズ化を図ることができる固体撮像装置およびその製造方法、並びに当該固体撮像装置を備えたカメラを提供することにある。

上記の目的を達成するため、本発明の固体撮像装置は、基板に形成され、信号電荷を蓄積する第１導電型のセンサ部と、前記センサ部に隣接して前記基板上に形成され、前記センサ部に蓄積された信号電荷をフローティングディフュージョン部に転送する転送ゲートと、前記センサ部内の表層部に、前記転送ゲートに対して間隔を空けて配置されている第２導電型の正孔蓄積領域と、前記センサ部、前記正孔蓄積領域、前記転送ゲートおよび前記フローティングディフュージョン部の、各上部を被覆するように形成される、膜厚５〜１５ｎｍのバッファ膜と、前記バッファ膜上に形成され、前記信号電荷と同じ極性の電荷を保持する電荷保持膜と、を有する。

上記の目的を達成するため、本発明の固体撮像装置は、基板に第１導電型のセンサ部を形成する工程と、前記基板に、前記センサ部から離間してフローティングディフュージョン部を形成する工程と、前記基板上の前記センサ部に隣接した位置に、前記センサ部に蓄積される信号電荷を前記フローティングディフュージョン部に転送する転送ゲートを形成する工程と、前記センサ部内の表層部に、前記転送ゲートに対して間隔を空けて第２導電型の正孔蓄積領域を形成する工程と、前記センサ部、前記正孔蓄積領域、前記転送ゲートおよび前記フローティングディフュージョン部の、各上部を被覆するように膜厚５〜１５ｎｍのバッファ膜を形成する工程と、前記バッファ膜上に、前記信号電荷と同じ極性の電荷を保持する電荷保持膜を形成する工程と、を有する。

上記の目的を達成するため、本発明のカメラは、固体撮像装置と、前記固体撮像装置の撮像部に入射光を導く光学系と、前記固体撮像装置の出力信号を処理する信号処理回路とを有し、前記固体撮像装置は、基板に形成され、信号電荷を蓄積する第１導電型のセンサ部と、前記センサ部に隣接して前記基板上に形成され、前記センサ部に蓄積された信号電荷をフローティングディフュージョン部に転送する転送ゲートと、前記センサ部内の表層部に、前記転送ゲートに対して間隔を空けて配置されている第２導電型の正孔蓄積領域と、前記センサ部、前記正孔蓄積領域、前記転送ゲートおよび前記フローティングディフュージョン部の、各上部を被覆するように形成される、膜厚５〜１５ｎｍのバッファ膜と、前記バッファ膜上に形成され、前記信号電荷と同じ極性の電荷を保持する電荷保持膜と、を有する固体撮像装置である。

本発明によれば、白点を抑制して、低ノイズ化を図った固体撮像装置およびカメラを実現することができる。

以下に、本発明の実施の形態について、図面を参照して説明する。

図１は、本実施形態に係る増幅型固体撮像装置の構成の一例を示すブロック図である。本実施形態では、例えばＭＯＳ型イメージセンサを例に説明する。

固体撮像装置１０は、光電変換素子である例えばフォトダイオードを含む単位画素１１と、当該画素１１が行列状に２次元配列されてなる画素アレイ部（撮像部）１２と、垂直選択回路１３と、信号処理回路であるカラム回路１４と、水平選択回路１５と、水平信号線１６と、出力回路１７と、タイミングジェネレータ（ＴＧ）１８とを有する。

画素アレイ部１２には、行列状の画素配列に対して列ごとに垂直信号線１２１が配置されている。単位画素１１の具体的な回路構成については後述する。

垂直選択回路１３は、シフトレジスタなどによって構成される。垂直選択回路１３は、画素１１の転送トランジスタを駆動する転送信号や、リセットトランジスタを駆動するリセット信号などの制御信号を行単位で順次出力することによって画素アレイ部１２の各画素１１を行単位で選択駆動する。

カラム回路１４は、画素アレイ部１２の列方向の画素ごと、即ち垂直信号線１２１ごとに配される信号処理回路である。カラム回路１４は、例えばＳ／Ｈ（サンプルホールド）回路およびＣＤＳ(Correlated Double Sampling;相関二重サンプリング)回路などによって構成される。

水平選択回路１５は、シフトレジスタなどによって構成され、カラム回路１４を通して出力される各画素１１の信号を順次選択して水平信号線１６に出力させる。なお、図１では、図面の簡略化のため、水平選択スイッチについては図示を省略している。この水平選択スイッチは、水平選択回路１５によって列単位で順次オン／オフ駆動される。

水平選択回路１５による選択駆動により、カラム回路１４から列ごとに順次出力される単位画素１１の信号は、水平信号線１６を通して出力回路１７に供給され、当該出力回路１７で増幅などの信号処理が施された後、デバイス外部へ出力される。

タイミングジェネレータ１８は、各種のタイミング信号を生成し、これら各種のタイミング信号を基に垂直選択回路１３、カラム回路１４および水平選択回路１５などの駆動制御を行う。

（画素回路）
図２は、単位画素１１の回路構成の一例を示す回路図である。

単位画素１１Ａは、光電変換素子、例えばフォトダイオード１１１に加えて、例えば転送トランジスタ１１２、リセットトランジスタ１１３および増幅トランジスタ１１４の３つのトランジスタ（能動素子）を有する。ここでは、トランジスタ１１２〜１１４として、例えばｎチャネルのＭＯＳトランジスタを用いている。

転送トランジスタ１１２は、フォトダイオード１１１のカソードとＦＤ（フローティングディフュージョン）部１１６との間に接続されている。転送トランジスタ１１２のゲートに転送パルスφＴＲＧが与えられることによって、フォトダイオード１１１で光電変換され、ここに蓄積された信号電荷（ここでは、電子）がＦＤ部１１６に転送される。

リセットトランジスタ１１３は、選択電源ＳＥＬＶＤＤにドレインが、ＦＤ部１１６にソースがそれぞれ接続されている。フォトダイオード１１１からＦＤ部１１６への信号電荷の転送に先立って、ゲートにφリセットパルスＲＳＴが与えられることによってＦＤ部１１６の電位がリセットされる。選択電源ＳＥＬＶＤＤは、電源電圧としてＶＤＤレベルとＧＮＤレベルとを選択的にとる電源である。

増幅トランジスタ１１４は、ＦＤ部１１６にゲートが、選択電源ＳＥＬＶＤＤにドレインが、垂直信号線１２１にソースがそれぞれ接続されたソースフォロア回路を構成している。増幅トランジスタ１１４は、リセットトランジスタ１１３によってリセットした後のＦＤ部１１６の電位をリセットレベルとして垂直信号線１２１に出力し、さらに転送トランジスタ１１２によって信号電荷を転送した後のＦＤ部１１６の電位を信号レベルとして垂直信号線１２１に出力する。

図３は、単位画素１１の回路構成の他の例を示す回路図である。

単位画素１１Ｂは、光電変換素子、例えばフォトダイオード１１１に加えて、例えば転送トランジスタ１１２、リセットトランジスタ１１３、増幅トランジスタ１１４および選択トランジスタ１１５の４つのトランジスタを有する画素回路となっている。ここでは、トランジスタ１１２〜１１５として、例えばｎチャネルのＭＯＳトランジスタを用いている。

転送トランジスタ１１２は、フォトダイオード１１１のカソードとＦＤ（フローティングディフュージョン）部１１６との間に接続されている。転送トランジスタ１１２のゲートに転送パルスφＴＲＧが与えられることによって、フォトダイオード１１１で光電変換され、ここに蓄積された信号電荷（ここでは、電子）がＦＤ部１１６に転送される。

リセットトランジスタ１１３は、電源ＶＤＤにドレインが、ＦＤ部１１６にソースがそれぞれ接続されている。フォトダイオード１１１からＦＤ部１１６への信号電荷の転送に先立って、リセットトランジスタ１１３のゲートにリセットパルスφＲＳＴが与えられることによってＦＤ部１１６の電位がリセットされる。

選択トランジスタ１１５は、例えば、電源ＶＤＤにドレインが、増幅トランジスタ１１４のドレインにソースがそれぞれ接続されている。選択トランジスタ１１５は、そのゲートに選択パルスφＳＥＬが与えられることによってオン状態となり、増幅トランジスタ１１４に対して電源ＶＤＤを供給することによって画素１１Ｂの選択をなす。なお、この選択トランジスタ１１５については、増幅トランジスタ１１４のソースと垂直信号線１２１との間に接続した構成を採ることも可能である。

増幅トランジスタ１１４は、ＦＤ部１１６にゲートが、選択トランジスタ１１５のソースにドレインが、垂直信号線１２１にソースがそれぞれ接続されたソースフォロア回路を構成している。増幅トランジスタ１１４は、リセットトランジスタ１１３によってリセットした後のＦＤ部１１６の電位をリセットレベルとして垂直信号線１２１に出力し、さらに転送トランジスタ１１２によって信号電荷を転送した後のＦＤ部１１６の電位を信号レベルとして垂直信号線１２１に出力する。

上述した３トランジスタ構成の単位画素１１Ａや、４トランジスタ構成の単位画素１１Ｂでは、フォトダイオード１１１で光電変換して得られる信号電荷を転送トランジスタ１１２によってＦＤ部１１６に転送し、当該ＦＤ部１１６の信号電荷に応じた電位を増幅トランジスタ１１４によって増幅して垂直信号線１２１に出力するアナログ的な動作が行われる。

図４は、本実施形態に係る固体撮像装置の単位画素の要部平面図である。図５は、図４のＡ−Ａ’線における断面図である。本実施形態では、第１導電型をｎ型とし、第２導電型をｐ型とした例について説明する。

例えばｎ型シリコン基板からなる半導体基板２０には、ｐ型ウェルあるいはｐ型エピタキシャル層からなるｐ型領域２１が形成されている。ｐ型領域２１内には、ｎ型のセンサ部２２が形成されている。センサ部２２の表面には、ｐ型の正孔蓄積領域２３が形成されている。センサ部２２は、図２および図３のフォトダイオード１１１に相当する。

センサ部２２に隣接して半導体基板２０上には、図示しない酸化シリコンからなるゲート絶縁膜を介して、転送トランジスタ１１２の転送ゲート２４が形成されている。転送ゲート２４は、ポリシリコンからなる。センサ部２２とは反対側には、ｎ型領域２５が形成されており、ｎ型領域２５に接続するようにｎ型のＦＤ部１１６が形成されている。ｎ型領域２５は、転送トランジスタ１１２のソース・ドレイン領域となる。

正孔蓄積領域２３は、転送ゲート２４に対して間隔を空けて配置されている。これにより、読み出し特性を向上させることができ、センサ部２２に蓄積された信号電荷を読み出すのに必要な読み出し電圧（転送パルスφＴＲＧの電圧）を下げることができる。

転送ゲート２４を被覆するように半導体基板２０上には、例えば酸化シリコンからなるバッファ膜３０が形成されている。バッファ膜３０上には、負電荷（電子）を膜中に保持した電荷保持膜３１が形成されている。電荷保持膜３１は、例えば窒化シリコン膜である。

電荷保持膜３１上であって転送ゲート２４の側部には、例えば酸化シリコン膜からなるサイドウォール絶縁膜３２が形成されている。なお、図示はしないが、画素アレイ部１２の他のトランジスタのゲートの側壁には、酸化シリコン膜（バッファ膜３０に相当）、窒化シリコン膜（電荷保持膜３１に相当）、酸化シリコン膜（サイドウォール絶縁膜３２に相当）からなる３層構造サイドウォール絶縁膜が形成される。

電荷保持膜３１上には、保護膜３３が形成されている。保護膜３３は、例えば窒化シリコン膜からなる。保護膜３３は、例えばＬＰＣＶＤ法により形成される。保護膜３３上には、酸化シリコンからなる層間絶縁膜４０が形成されている。

図示はしないが、層間絶縁膜４０内には、コンタクトおよび配線が形成されている。層間絶縁膜４０上には、平坦化層、カラーフィルタ、平坦化層、オンチップレンズが形成されている。

次に、上記の本実施形態に係る固体撮像装置の効果について説明する。

本実施形態では、センサ部２２の上部に負電荷を保持する電荷保持膜３１が形成されている。電荷保持膜３１により、半導体基板２０とバッファ膜３０の界面付近には、多くの正孔が蓄積された正孔蓄積層が誘起される。従って、正孔蓄積領域２３の暗電流抑制効果を高めることができ、白点を抑制することができる。

また、正孔蓄積領域２３が形成されていないセンサ部２２の表面領域からの暗電流の発生を抑制することができ、白点を抑制することができる。このため、本実施形態では、転送ゲート２４と正孔蓄積領域２３とを離して読み出し電圧の低減化を図りつつ、白点を抑制することができる。

電荷を保持し得る電荷保持膜３１は、欠陥を有した膜である。この電荷保持膜３１が半導体基板２０上に直接形成されることによる白点の発生を抑制するため、電荷保持膜３１と半導体基板２０との間には、酸化シリコンからなるバッファ膜３０を設けている。電荷保持膜３１により半導体基板２０の表層に正孔蓄積層を誘起するためには、バッファ膜３０はできるだけ薄いことが好ましい。バッファ膜３０の膜厚は、５〜１５ｎｍである。

本実施形態では、電荷保持膜３１上に保護膜３３を設けている。後述するように、配線層の形成工程において水素アニール（シンターアニールともいう）が行われるため、水素により電荷保持膜３１中の負電荷が消失する恐れがある。電荷保持膜３１を保護膜３３で覆うことにより、水素（Ｈ^＋）の侵入を防止することができ、水素による負電荷の中性化を防止することができる。

上記のバッファ膜３０および電荷保持膜３１は、他の材料により形成することもできる。しかし、酸化シリコンからなるバッファ膜３０上に、電荷保持膜３１として窒化シリコン膜を形成することにより、電荷保持膜３１は反射防止膜としても機能する。この結果、画素の感度を向上させることができる。

また、ＭＯＮＯＳなどの不揮発性メモリにも採用されている窒化シリコンを電荷保持膜３１として用いることにより、より多くの負電荷を蓄積した電荷保持膜３１を形成することができる。この電荷保持膜３１は、例えば−１Ｖ程度の帯電量をもつことができる。

次に、上記の本実施形態に係る固体撮像装置の製造方法について、図６〜図７を参照して説明する。

図６（ａ）に示すように、ｎ型シリコンからなる半導体基板２０上に、例えばｐ型領域２１を形成する。ｐ型領域２１は、例えばイオン注入法により形成したｐウェル、あるいはエピタキシャル成長法により形成したｐ型エピタキシャル層である。続いて、ｐ型領域２１内に、イオン注入技術により、センサ部２２、ＦＤ部１１６およびｎ型領域２５を形成する。続いて、ポリシリコン膜の堆積およびパターニングにより、半導体基板２０上に転送ゲート２４を形成する。続いて、イオン注入技術により、センサ部２２内であって転送ゲート２４から離れた領域にｐ型の正孔蓄積領域２３を形成する。以上により、半導体基板２０にフォトダイオード１１１、ＦＤ部１１６、転送トランジスタ１１２が形成される。なお、図示はしない領域において、他のトランジスタも形成される。

次に、図６（ｂ）に示すように、転送トランジスタ１１２を被覆するように半導体基板２０上に、酸化シリコンからなるバッファ膜３０を形成する。バッファ膜３０は、例えば熱酸化法あるいはＣＶＤ法により形成する。

次に、図６（ｃ）に示すように、バッファ膜３０上に電荷保持膜３１を形成する。電荷保持膜３１としては、例えば窒化シリコン膜を形成する。電荷保持膜３１の形成方法について、以下に説明する。

例えば、プラズマＣＶＤ法やＬＰＣＶＤ法により窒化シリコン膜を堆積した後に、紫外線を照射することにより、電荷保持膜３１を形成することができる。紫外線照射により半導体基板２０の表層の電子が励起され、励起された電子がバッファ膜３０を飛び越えることにより、電荷保持膜３１に捕獲されるからである。

あるいは、窒化シリコン膜を堆積した後に、プラスに帯電した電極を対向させることにより、半導体基板２０の表層の電子を励起して、励起された電子を電荷保持膜３１に注入することができる。

あるいは、窒化シリコン膜を堆積した後に、プラズマ照射あるいはプラズマ窒化処理を行うことにより負電荷をもつ電荷保持膜３１を形成することもできる。さらに、プラズマＣＶＤ法の条件を制御して、水素を多く含む窒化シリコン膜を形成し、膜中の水素を塩基（あるいはアニール）により消失させて、膜中に負電荷（ＯＨ⁻）をもつ電荷保持膜３１を形成することもできる。

次に、図７（ａ）に示すように、酸化シリコン膜を堆積し、エッチバックすることにより、転送ゲート２４の側壁にサイドウォール絶縁膜３２を形成する。

次に、図７（ｂ）に示すように、電荷保持膜３１上に保護膜３３を形成する。保護膜３３としては、ＬＰＣＶＤ法により窒化シリコン膜を形成する。

保護膜３３を形成した後に、配線層が形成される。図５には、配線層を構成する層間絶縁膜４０のみを図解している。配線層を形成した後に、水素アニール処理が行われる。本実施形態では、電荷保持膜３１上に保護膜３３が形成されていることから、水素により電荷保持膜３１中の負電荷が中性化することを防止することができる。

配線層を形成した後に、平坦化膜と、カラーフィルタと、平坦化膜と、オンチップレンズを形成することにより、固体撮像装置が完成する。

以上説明したように、本実施形態に係る固体撮像装置の製造方法によれば、製造工程を増加させることなく、白点を低減した固体撮像装置を製造することができる。

上記の固体撮像装置は、例えば、ビデオカメラ、デジタルスチルカメラ、あるいは電子内視鏡用カメラなどのカメラに用いられる。

図８は、上記の固体撮像装置が用いられるカメラの概略構成図である。

カメラ５０は、上記した固体撮像装置１０と、光学系５１と、信号処理回路５３とを有する。

光学系５１は、被写体からの像光（入射光）を固体撮像装置１０の撮像面上に結像させる。これにより、固体撮像装置１０のセンサ部２２において、入射光は入射光量に応じた信号電荷に変換され、センサ部２２において、一定期間当該信号電荷が蓄積される。

信号処理回路５３は、固体撮像装置１０の出力信号に対して種々の信号処理を施して映像信号として出力する。

上記の本実施形態に係る固体撮像装置を備えたカメラによれば、白点の低減を図ったカメラを実現することができる。

本発明は、上記の実施形態の説明に限定されない。
例えば、正孔蓄積領域２３はなくてもよい。また、センサ部２２の上部に電荷保持膜３１が形成されていれば、層構成に限定はない。図９および図１０に、本実施形態に係る固体撮像装置の変形例の断面図を示す。

図９に示すように、バッファ膜３０上にサイドウォール絶縁膜３２が形成され、サイドウォール絶縁膜３２を覆うように、電荷保持膜３１が形成されていてもよい。なお、電荷保持膜３１上には、第１実施形態で述べた保護膜３３が形成されていてもよい。

また、図１０に示すように、電荷保持膜３１はセンサ部２２のみに形成されていることが好ましい。センサ部２２のみに設けることにより、電荷保持膜３１が浮遊状態となり、長期間安定して電荷を保持することができる。また、電荷保持膜３１と不図示のコンタクトとの接触を防止でき、電荷保持膜３１の電荷が動作に影響を与える恐れもない。第１実施形態で説明した電荷保持膜３１についても、センサ部２２のみに形成することが好ましい。
その他、本発明の要旨を逸脱しない範囲で、種々の変更が可能である。

本実施形態に係る固体撮像装置の構成の一例を示すブロック図である。 単位画素の回路構成の一例を示す回路図である。 単位画素の回路構成の他の例を示す回路図である。 本実施形態に係る固体撮像装置の単位画素の要部平面図である。 図４のＡ−Ａ’線における断面図である。 本実施形態に係る固体撮像装置の製造における工程断面図である。 本実施形態に係る固体撮像装置の製造における工程断面図である。 本実施形態に係る固体撮像装置が適用されるカメラの構成を示すブロック図である。 本実施形態に係る固体撮像装置の変形例を示す断面図である。 本実施形態に係る固体撮像装置の変形例を示す断面図である。

符号の説明

１０…固体撮像装置、１１，１１Ａ，１１Ｂ…単位画素、１２…画素アレイ部、１３…垂直選択回路、１４…カラム回路、１５…水平選択回路、１６…水平信号線、１７…出力回路、１８…タイミングジェネレータ（ＴＧ）、２０…半導体基板、２１…ｐ型領域、２２…センサ部、２３…正孔蓄積領域、２４…転送ゲート、２５…ｎ型領域、３０…バッファ膜、３１…電荷保持膜、３２…サイドウォール絶縁膜、３３…保護膜、４０…層間絶縁膜、１１１…フォトダイオード、１１２…転送トランジスタ、１１３…リセットトランジスタ、１１４…増幅トランジスタ、１１５…選択トランジスタ、１１６…ＦＤ部

Claims (6)

1. 基板に形成され、信号電荷を蓄積する第１導電型のセンサ部と、
   前記センサ部に隣接して前記基板上に形成され、前記センサ部に蓄積された信号電荷をフローティングディフュージョン部に転送する転送ゲートと、
   前記センサ部内の表層部に、前記転送ゲートに対して間隔を空けて配置されている第２導電型の正孔蓄積領域と、
   前記センサ部、前記正孔蓄積領域、前記転送ゲートおよび前記フローティングディフュージョン部の、各上部を被覆するように形成される、膜厚５〜１５ｎｍのバッファ膜と、
   前記バッファ膜上に形成され、前記信号電荷と同じ極性の電荷を保持する電荷保持膜と、を有する、
   固体撮像装置。
2. 前記電荷保持膜上に形成され、前記電荷保持膜への水素の侵入を抑制する保護膜をさらに有する、
   請求項１記載の固体撮像装置。
3. 前記電荷保持膜は、前記センサ部の上部にのみ前記バッファ膜を介して形成されている、
   請求項１記載の固体撮像装置。
4. 基板に第１導電型のセンサ部を形成する工程と、
   前記基板に、前記センサ部から離間してフローティングディフュージョン部を形成する工程と、
   前記基板上の前記センサ部に隣接した位置に、前記センサ部に蓄積される信号電荷を前記フローティングディフュージョン部に転送する転送ゲートを形成する工程と、
   前記センサ部内の表層部に、前記転送ゲートに対して間隔を空けて第２導電型の正孔蓄積領域を形成する工程と、
   前記センサ部、前記正孔蓄積領域、前記転送ゲートおよび前記フローティングディフュージョン部の、各上部を被覆するように膜厚５〜１５ｎｍのバッファ膜を形成する工程と、
   前記バッファ膜上に、前記信号電荷と同じ極性の電荷を保持する電荷保持膜を形成する工程と、を有する、
   固体撮像装置の製造方法。
5. 前記電荷保持膜上に保護膜を形成する工程と、
   前記保護膜を形成した後、配線層を形成して水素アニールを施す工程と、をさらに有する、
   請求項４記載の固体撮像装置の製造方法。
6. 固体撮像装置と、
   前記固体撮像装置の撮像部に入射光を導く光学系と、
   前記固体撮像装置の出力信号を処理する信号処理回路と
   を有し、
   前記固体撮像装置は、
   基板に形成され、信号電荷を蓄積する第１導電型のセンサ部と、
   前記センサ部に隣接して前記基板上に形成され、前記センサ部に蓄積された信号電荷をフローティングディフュージョン部に転送する転送ゲートと、
   前記センサ部内の表層部に、前記転送ゲートに対して間隔を空けて配置されている第２導電型の正孔蓄積領域と、
   前記センサ部、前記正孔蓄積領域、前記転送ゲートおよび前記フローティングディフュージョン部の、各上部を被覆するように形成される、膜厚５〜１５ｎｍのバッファ膜と、
   前記バッファ膜上に形成され、前記信号電荷と同じ極性の電荷を保持する電荷保持膜と、を有する固体撮像装置である、
   カメラ。

Images