TW201414015A - 發光二極體封裝以及用於製造其之方法 - Google Patents

發光二極體封裝以及用於製造其之方法 Download PDF

Info

Publication number
TW201414015A
TW201414015A TW102121076A TW102121076A TW201414015A TW 201414015 A TW201414015 A TW 201414015A TW 102121076 A TW102121076 A TW 102121076A TW 102121076 A TW102121076 A TW 102121076A TW 201414015 A TW201414015 A TW 201414015A
Authority
TW
Taiwan
Prior art keywords
substrate
led
led die
reticle
bottom side
Prior art date
Application number
TW102121076A
Other languages
English (en)
Inventor
Andrei Alexeev
Sergey Popper
Original Assignee
Sferrum Gmbh
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sferrum Gmbh filed Critical Sferrum Gmbh
Publication of TW201414015A publication Critical patent/TW201414015A/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40—Materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/387—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape with a plurality of electrode regions in direct contact with the semiconductor body and being electrically interconnected by another electrode layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/483—Containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92244—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0016—Processes relating to electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0066—Processes relating to semiconductor body packages relating to arrangements for conducting electric current to or from the semiconductor body

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Led Device Packages (AREA)
  • Led Devices (AREA)

Abstract

發光二極體(LED)封裝(1)包含具有一上側(9)和一底側(10)的基板(2)，以及至少一個LED晶粒(4)，該基板(2)具有被安置在其之底側(10)上的電路(3)，該至少一個LED晶粒(4)包含展現用於電性連接的至少兩個分離之接觸區(7、8)的底表面(6)。為了實現具有機械堅固性的電性連接的一LED封裝(1)可被同時地產生，根據本發明，其提供有至少一個LED晶粒(4)係至少被部分地安置在該基板(2)中，並且該至少兩個接觸區(7、8)中之至少一者藉由以傳導材料膜(22)所組成的一接觸電極(11)而被電性連接至該電路(3)。

Description

發光二極體封裝以及用於製造其之方法
本發明關於一發光二極體(LED)封裝，其包含具有一上側和一底側的一基板，以及至少一個LED晶粒，該基板具有被安置在其之底側用於供應至少一個LED晶粒電力的電路，該至少一個LED晶粒包含一發光上表面和和展現有至少兩個分離的以用於電性連接之接觸區的一底表面，並且該底表面面對與該基板底側相同的方向。
再者，本發明關於一種用於產生LED封裝的方法，該封裝包含至少一個LED晶粒，該至少一個LED晶粒具有一發光上表面和和展現有至少兩個分離的以用於電性連接之接觸區的一底表面。
LED封裝形成用於產生基於LED之光源的基礎並且包含至少一個LED晶粒(或晶片)和一基板，對於該基板而言，該LED晶粒被固定，並且通常該基板為透明的且為熱傳導的。此外，光學元件，像是透鏡，其可為一LED封裝的部分。
該基板通常包含電路，其用於可供應LED晶粒電力。因此，該LED晶粒必須被電性連接至該電路。一般提供此電性連接的方式為打線接合，例如該接線通常由鋁、銅或金所製成，並且一端與LED晶粒的接觸區域(陽極或陰極)焊接，而另一端與電路焊接。以用於指示用途的發光二極 體為例，所有的結構係被密封於環氧樹脂合成物中，其可包含額外的發光材料以用於轉換由LED晶粒所發出之光。
重點是，以該等構造而被焊接到LED電極的接線為弱機械 性元件。再者，該焊接程序係藉助於複雜並且昂貴的儀器而被分別地執行於每個晶片上。此為耗時且增加成本的。
本發明的目的是克服這些限制。特別是，本發明之目的為提 供一種在LED晶粒和電路之間具有機械性堅固的電性連接的LED封裝。再者，本發明之目的為提供一種具有電性連接在LED晶粒和電路之間的LED封裝，其係在一個批次處理中同時產生，從而節省時間和成本。最後，本發明的目的亦為藉由產生優化的散熱而提升LED封裝的效率。
根據本發明之在LED封裝之LED晶粒和電路之間的機械性 堅固的電性連接係藉由以傳導材料膜所組成之接觸電極來實現。所述接觸電極允許批次處理生產，即本質上在底表面上之至少兩個分離的接觸區與位於基板之底側上的電路之間的所有的電性連接可被同時地產生。
產生此種接觸電極的先決條件為所述LED晶粒必須被安置 在基板之中而代替在該基板上。此依序地允許LED底表面與基板底側對齊(理想地，所述LED底表面為平的並且與基板底側齊平，該基板底側較佳地亦為平的)並且更多或更少的平面接觸電極可被產生。根據LED底表面如何良好的與該基板底側對齊，該接觸電極偏離一良好的平面形狀並且在垂直於該基板底側的方向上展現出一特定形狀。在後者的情況下，特別是，如果該些LED晶粒僅部分地被安置在該基板中並且突出一點點於它們的在基 板底側上的底表面。
每個LED晶粒從上表面發光。依據LED晶粒如何的被安置 在該基板中，該發射的光可能必須行經該基板的部分並且於基板上側離開該基板。在後者的情況下，該基板必須不為不透明的。除了在該條件下，當然的，電路亦可被安置在該基板上側上。
因此，LED封裝係被提供，其包含具有上側和底側的基板， 以及至少一個LED晶粒，該基板具有被安置在齊之底側的電路用於提供至少一個LED晶粒電力，該至少一個LED晶粒包含發光上表面以及展現用於電性連接的至少兩個分離之接觸區的底表面，並且該底表面與該基板底側面向相同方向，並且根據本發明，該至少一個LED晶粒被至少部分地安置在該基板中，並且該至少兩個接觸區中之至少一個藉由以傳導材料膜所組成之接觸電極而被電性連接至該電路。
該LED封裝可以高經濟的方式生產，如果該至少一個LED 晶粒包含恰好兩個接觸區，一個為陽極和一個為陰極，並且該至少一個LED晶粒的每個接觸區域藉由以傳導材料膜所製成之接觸電極而被連接至該電路。在一較佳的實施例中，該LED封裝的每一個LED晶粒包含恰好兩個接觸區(一個為陽極且另一個為陰極)它們係藉由接觸電極而被連接至該電路，每個接觸電極係由傳導材料膜所組成。
類似地，提供有一種用於產生LED封裝的方法，其包含至少一個LED晶粒，其具有發光上表面和展現有至少兩個分離的以用於電性連接之接觸區的底表面，並且根據本發明，該方法包含下面步驟：-配置該至少一個LED晶粒於一基板中，且該底表面面向與該基板底側 相同的方向；-沉積一傳導材料膜，從而形成接觸電極以電性連接該至少兩個接觸區至在該基板底側上的電路。
以此方式，所有的接觸電極係被同時形成。一平坦的LED底表面與一平坦的基板底側齊平，即該LED底表面與該基板底側共平面，其有利於批次處理。
應注意的是，該接觸電極可能構成部分或是甚至整個電路於該基板底側。此表示該電路也可與該接觸電極同時形成。
通常，即使該LED晶粒包含多於兩個的接觸區，該方法包含每個LED晶粒僅有兩個接觸區的連接。相應地，在根據本發明之較佳的方法中，其提供有該些接觸電極係同時地對於每個LED晶粒的兩個接觸區形成。
接著每個薄膜形成一個接觸電極，即電性地傳導。更進一步，每個薄膜可由數個層所組成。在根據本發明之較佳的LED封裝實施例中，其提供有由單一層金屬或是多層金屬所組成的個別的接觸電極而形成的傳導材料膜，該金屬例如是鉻、銅、鋁或鎳。原則上，可任意選擇不同的金屬層的順序。
然而，該傳導材料膜不必須為金屬層或是金屬多層。取而代之的是，在根據本發明之另一個較佳LED封裝實施例中，提供有由一固化的傳導膏所組成的個別的接觸電極而形成的傳導材料膜，該固化的傳導膏較佳的為一乾的傳導墨水或是一乾的導電聚合物的溶液所組成。
如上文所述的，如果該LED底表面與該基板底側為共平 面，則產生平坦的接觸電極為有利的。在實施上，LED底表面和基板底側之間的傾斜角度不大於5度是可容忍的。再者，50μm的對準容限，較佳的為10μm是可接受的，此對準容限係沿著垂直於該基板底側的方向上於該基板底側和該LED底表面之間被測得。相應地，在根據本發明之較佳的LED封裝實施例中，其提供有至少一個LED晶粒之該底表面與該基板底側共面，而具有對準容限為50μm，較佳為10μm。
該LED晶粒可以不同的方式而被安置在該基板中。舉例來 說，LED晶粒可被安置在該基板之凹陷和孔洞兩者之中。因此，「凹陷」構成該基板之一死路(dead-end)孔洞、「孔洞」為該基板之一穿透-孔洞。因此，在根據本發明之較佳的實施例的LED封裝中，其提供有至少一個LED晶粒被安置在該基板之一個別的凹陷中，其包含一內表面，或是在該基板之一個別的孔洞中，其包含一內表面。該個別的基板凹陷之該內表面係藉由該基板底側而被界定，該個別的基板孔洞之該內表面係藉由該基板底側和該基板上側兩者而被界定。
為了個別地提升熱傳導以及散熱，在根據本發明之較佳的實 施例的LED封裝中，其提供有該基板之一個別的孔洞的內表面之一部分係鍍有金屬，例如是銅。實質上，個別的基板孔洞的整個內表面可被鍍有金屬，除了該內表面接附該基板底側的一小框邊，以避免電性短路。提升散熱以促進該LED封裝的效能。再者，該基板上側一可被鍍有金屬，以進一步分別地提升熱傳導以及散熱，同時提升LED封裝的效能。
為了固定每個LED晶粒在其之個別的基板凹陷或孔洞中，一合成物被用來填充每個LED晶粒和個別的基板凹陷或孔洞之間的體積。 因此，在根據本發明之較佳的實施例的LED封裝中，其提供有至少一個LED晶粒藉由一合成物而被固定在該個別的凹陷中或在該個別的孔洞中，該合成物被放置在至少一個LED晶粒和該內表面之間，該合成物係一高分子合成物，像是丙烯酸酯、矽氧烷或是環氧樹脂。當然，該合成物亦可為數種材料的混合物。舉例來說，該合成物，例如矽氧烷，可含有發光材料(磷光體)，以轉換該LED晶粒所發出之光的顏色。至少在此情況中，該合成物必須為透明的，即該合成物必須不是不透光的。
在LED晶粒被安置於個別的基板孔洞中的情況中，該(透明 的)合成物可進一步被使用作為一光學元件。特別是，一凸的或凹的透鏡可藉由該合成物而被形成，而從LED上表面所發出之光必須傳送經由該合成物。因此，在根據本發明之較佳的實施例的LED封裝中，其提供之該合成物具有一邊界表面，其面向其面向與該LED晶粒的上表面相同的方向並且藉由個別的孔洞的內表面而被界定，且該邊界表面相對於該上表面而具有凸的或凹的形狀。
理論上，該基板可藉由廣泛的材料所製成，特別是用於製作 印刷電路板(PCB)的眾所周知的材料，例如具有或是不具有銅芯的玻璃環氧樹脂、陶瓷、具有防火的環氧樹脂繩索的編織玻璃纖維布料，或是固化的合成物。使用PCB做為基板來提供高度經濟生產的LED封裝。因此，在根據本發明之較佳的實施例的LED封裝中，其提供有該基板係由相同於眾所周知的印刷電路板的材料所製成，例如鋁或是強化玻璃纖維的環氧樹脂層壓板。
如上文所述，該基板可由合成物所製成。在此情況中，該 LED晶粒可被鑲嵌在該基板中。因此，在根據本發明之較佳的實施例的LED封裝中，其提供有至少一個LED晶粒被鑲嵌在該基板中，且該基板係由一合成物所製成，該合成物為一高分子合成物，像是丙烯酸酯、矽氧烷或是環氧樹脂。當然，該合成物亦可為如上述之多種材料的混合物。
為了實現將LED晶粒鑲嵌在該基板中，在根據本發明之較佳的實施例的方法中，其提供至少一個LED晶粒之安置在該基板中，其包含下列步驟：-固定該至少一個LED晶粒於一平坦輔助支撐上，而該底表面面對該輔助支撐；-以合成物封住該至少一個LED晶粒，其中該合成物係藉由一固定於該輔助支撐上之輔助框架而被局限於其中；-固化該合成物，從而形成具有至少一個經鑲嵌的LED晶粒之基板。在其之後，從具有至少一個經鑲嵌的LED晶粒之基板移除該輔助支撐。
當封住具有合成物的LED晶粒時，重要的是要避免形成氣泡。為了移除氣泡，可使用真空抽氣。
依據該合成物，固化可以以不同的方式被觸發，例如通過加熱或通過暴露於UV光。
如上文所述之根據本發明之較佳的實施例的用於產生LED封裝的方法，其涉及沉積一傳導材料膜，從而形成該接觸電極。接著，該接觸電極可構成電路的一部份或是全部。沉積該傳導材料膜可以不同的方式被完成。在根據本發明之較佳的實施例的方法中，其提供有該傳導材料膜之沉積包含下列步驟： -將光罩對準該至少兩個接觸區，該光罩具有對應於該接觸電極之要被形成的形狀的開口；-經由該光罩開口而蒸鍍例如為鉻、銅、鋁或鎳之一單一層金屬或是多層金屬。
以此方式，用於所有LED晶粒的接觸電極(較佳地為，每個LED晶粒有兩個接觸電極)可被同時地形成。該光罩開口對應於平面接觸電極或是二維的形狀接觸電極並且被形成為直接像是該接觸電極的形狀。沿著垂直於該基板底側之方向上所測量到的接觸電極的厚度係藉由所沉積的材料之量而決定。
理論上，具有不同的金屬之各層的順序可以任意選擇，包括週期和交替的順序。
金屬層的蒸鍍較佳地係使用至少一個熱蒸鍍及/或至少一個磁控濺鍍源及/或至少一個電弧蒸鍍或是在一真空腔室中之蒸鍍離子。後者通常意味著在高真空條件下具有大約10-6毫巴或更低的典型壓力。
相同的，傳導材料膜的沉積可藉由第一蒸鍍金屬層並且接著施加光微影而做到形成接觸電極。相應地，在根據本發明之較佳的實施例的方法中，其提供該傳導材料膜之沉積包含下列步驟：-蒸鍍例如為鉻、銅、鋁或鎳之一單一層金屬或是多層金屬於該至少一個LED晶粒的全部底表面以及該基板底側上；-以光阻塗佈該金屬層；-將光罩對準該至少兩個接觸區，該光罩具有對應於該接觸電極之要被形成的形狀的開口； -透過該光罩開口以曝光該光阻；-移除該光罩；-顯影該光阻；-蝕刻未被光阻所覆蓋之該金屬層的部分。
以同樣的方式，所有LED晶粒的接觸電極(較佳地為，每個LED晶粒有兩個接觸電極)可被同時地形成。該光罩開口對應於接觸電極之平面或是二維形狀，而確切的光罩開口的實施例係根據使用的是正光阻或是負光阻而定。
以正光阻為例，其之曝光範圍係藉由顯影劑而被溶解，從而在顯影過程中被洗掉。因此，該正光阻留下並且保護在下面的金屬層免於被接著在其之未經曝光範圍之蝕刻而蝕刻。因此，在正光阻的情況中，「具有對應於該接觸電極之要被形成的形狀的開口」係指該光罩開口像是要被形成的接觸電極的負影像(negative image)。
以負光阻為例，其之未曝光範圍係藉由顯影劑而被溶解，從而在顯影過程中被洗掉。因此，該負光阻留下並且保護在下面的金屬層免於被接著在其之未經曝光範圍之蝕刻而蝕刻。因此，在負光阻的情況中，「具有對應於該接觸電極之要被形成的形狀的開口」係指該光罩開口像是要被形成的接觸電極的直接影像(direct image)。
沿著垂直於該基板底側之方向上所測量到的接觸電極的厚度同樣的係藉由所沉積的材料之量而決定。
再者，具有不同的金屬之各層的順序可以任意選擇，包括週期和交替的順序。
金屬層的蒸鍍較佳地係使用至少一個熱蒸鍍及/或至少一個磁控濺鍍源及/或至少一個電弧蒸鍍或是在一真空腔室中之蒸鍍離子。後者通常意味著在高真空條件下具有大約10-6毫巴或更低的典型壓力。
為了提供接觸電極並且使其實質上彼此共平面，一介電層係被用於平坦化。在此介電層中形成有開口，舉例來說，該介電層係由聚對苯二亞甲基聚合物所製成，亦可稱之為聚對二甲苯(Parylene)。這些開口較佳地可像是由該接觸電極之平面形狀的直接影像所形成並且係相應地與該接觸區對準。金屬係透過這些開口而被蒸鍍到該介電層上，從而形成一金屬連續膜於該介電層開口中並且期之間。在最後的步驟中，該金屬係從該介電層之不屬於接觸電極及/或電路中之區域被移除並且共平面接觸電極及/或電路留下。舉例來說，該最後的步驟可藉由光微影而完成。應注意的是，理論上亦可在每個LED形成一個大開口，其覆蓋並且對準個別的LED晶粒的陰極和陽極兩者。在該金屬之蒸鍍後，該金屬必須被移除，其不僅是從該介電層之不屬於接觸電極及/或電路中之區域被移除，也要從該陰極和陽極之間的區域(該接觸區)被移除，以避免短路。因此，在根據本發明之另一較佳實施例的方法中，其提供有該傳導材料膜的沉積包含下面步驟：-以電性絕緣的平坦介電層塗佈該至少一個LED晶粒的全部底表面以及該基板底側，較佳地由聚對苯二亞甲基聚合物或聚醯亞胺所製成；-形成至少一個開口於該介電層中，較佳地係藉由電漿蝕刻、雷射剝蝕或是光微影並且以至少一個開口對準於該至少兩個接觸區；-蒸鍍單一層或多層金屬，例如鉻、銅、鋁或鎳，於該介電層上並且穿過該介電層的至少一個開口； -從不屬於接觸電極及/或電路的區域移除金屬層，較佳地藉由光微影。
以同樣的方式，所有LED晶粒的接觸電極(較佳地為，每個LED晶粒有兩個接觸電極)可被同時地形成。
再者，具有不同的金屬之各層的順序可以任意選擇，包括週期和交替的順序。
為了避免使用真空腔室，在根據本發明之另一較佳的實施例的方法中，其提供有該傳導材料膜的沉積包含下列步驟：-將光罩對準該至少兩個接觸區，該光罩具有對應於該接觸電極之要被形成的形狀的開口；-透過該光罩開口施加一傳導膏，較佳地藉由使用刮刀；-移除該光罩；-移除非固化的感光性的傳導膏。
同樣的在此方式中，所有的LED晶粒的接觸電極(較佳地為，每個LED晶粒有兩個接觸電極)可被同時地形成。該光罩開口對應於接觸電極之平面或是二維形狀，並且像是該接觸電極之要被形成的直接影像。沿著垂直於該基板底側之方向上所測量到的接觸電極的厚度係藉由所沉積的材料之量而決定。
根據該傳導膏的成分，固化可以不同的方式而被完成並且通常涉及糊料的聚合，例如，以傳導膏為例，該傳導膏為充滿了像銀粉之小導電顆粒的聚合物溶液。
在使用感光性的傳導膏的情況中，進一步涉及相似於光微影的步驟。因此，在根據本發明之另一較佳的實施例的方法中，其提供有該 傳導材料膜之沉積包含下列步驟：
-施加一感光性的傳導膏於該至少一個LED晶粒的全部底表面以及該基板底側上；
-將光罩對準該至少兩個接觸區，該光罩具有對應於該接觸電極之要被形成的形狀的開口；
-透過該光罩開口以曝光該感光性的傳導膏
-移除該光罩；
-移除非固化的感光性的傳導膏。
同樣的在此方式中，所有的LED晶粒的接觸電極(較佳地為，每個LED晶粒有兩個接觸電極)可被同時地形成.該光罩開口對應於接觸電極之平面或是二維形狀。類似於光微影，所出現的傳導膏表現相似於負光阻或是相似於正。此表示根據特定形式的傳導膏，當曝露於UV光時，可為處發或是阻礙該傳導膏的固化。因此，該光罩開口必須像是該接觸電極之要被形成的直接或是負影像。
沒有被固化的該感光性的傳導膏係使用適當的溶劑而被移除，例如像是碳酸鈉(Na2CO3)溶液的鹼性溶液。
沿著垂直於該基板底側之方向上所測量到的接觸電極的厚度同樣的係藉由所沉積的材料之量而決定。
1‧‧‧LED封裝
2‧‧‧基板
3‧‧‧電路
4‧‧‧LED晶粒
5‧‧‧LED上表面
6‧‧‧LED底表面
7‧‧‧陽極
8‧‧‧陰極
9‧‧‧基板上側
10‧‧‧基板底側
11‧‧‧接觸電極
12‧‧‧接觸區的部分
13‧‧‧基板底側的部分
14‧‧‧在基板中的凹陷
15‧‧‧在基板中的孔洞
16‧‧‧凹陷的內表面
17‧‧‧在基板上側上的塗層部分
18‧‧‧孔洞的內表面
19‧‧‧合成物
20‧‧‧光罩
21‧‧‧光罩開口
22‧‧‧傳導材料
23‧‧‧金屬層
24‧‧‧光阻
25‧‧‧傳導膏
26‧‧‧透鏡
27‧‧‧輔助支撐
28‧‧‧金屬塗佈
29‧‧‧刮刀
30‧‧‧輔助框架
31‧‧‧打線接合
32‧‧‧環氧樹脂外殼
33‧‧‧合成物的邊界表面
34‧‧‧介電層
35‧‧‧在孔洞之內表面上的塗層部分
本發明將透過圖式而更詳細地參考較佳實施例進行說明。
圖1顯示根據本發明之LED封裝的橫截面視圖，其具有被安置在基板之凹陷中的LED晶粒； 圖2顯示根據本發明之LED封裝的橫截面視圖，其具有被安置在基板之孔洞中的LED晶粒；圖3根據本發明之LED封裝的橫截面視圖，其具有被鑲嵌在基板中的LED晶粒；圖4顯示LED封裝的頂視圖，其具有接觸區連接至實質上為平面的接觸電極；圖5顯示LED晶粒的三維視圖，其具有接觸區連接至實質上為平面的接觸電極；圖6顯示光罩之頂視圖，其用於產生實質上為平面的接觸電極；圖7顯示LED封裝之頂視圖，其具有九個LED晶粒，其接觸實質上為平面的接觸電極，該電極係使用油塗6中所示的光罩而產生；圖8顯示在實質上為平面的接觸電極的光微影產生製程步驟中之LED封裝的橫截面視圖；圖9顯示以光微影所產生之實質上為平面的接觸電極的LED封裝的橫截面視圖；圖10顯示包含具有鍍有金屬內表面的孔洞之基板的橫截面視圖；圖11顯示在實質上為平面的接觸電極的光微影產生製程步驟中之LED封裝的橫截面視圖，其具有透過光罩而被施加的傳導膏；圖12顯示在基板的產生製程步驟中之LED封裝的橫截面視圖，該基板具有鑲嵌的LED晶粒； 圖13顯示根據現有技術的用於指示目的之低功耗LED的橫截面視圖，其具有接線以作為LED電極和電路之間的電性連接；圖14顯示LED封裝的橫截面視圖，其具有覆蓋該LED底表面和該基板底側的一介電層；圖15顯示在實質上為平面的接觸電極的產生製程步驟中之LED封裝的橫截面視圖，其具有一感光性的傳導膏，該感光性的傳導膏經由一光罩而被曝露於UV光。
用於指示目的，圖13顯示根據現有技術之低功耗LED封裝1的橫截面視圖。該LED封裝1包含具有陽極7和陰極8的LED晶粒4，其係藉由打線接合31的方式而被連接至電路。該LED晶粒4被安置在基板2上(與該打線接合31和部分的電路3在一起)並且密封在環氧樹脂外殼32之中。連接該打線接合31至該陽極7和陰極8之製程難以辦到分批式的並且在經濟上為不利的。再者，該打線接合31構成機械性弱點。
為了克服這些限制，本發明提供如圖1所示的一種LED封裝1，其以橫截面視圖顯示一較佳的實施例。LED晶粒4被安置在基板2中，特別是在基板2之一凹陷14中，其中該凹陷14為在基板2之平坦底側10之一死路孔洞。凹陷14可例如使用雷射剝蝕或電漿蝕刻而產生。再者，用於供應LED晶粒4電力的電路3被安置在該底側10上，從而覆蓋基板底側10的部份13。
該LED晶粒4包含一平坦底表面6，其係以LED底表面6和該基板底側10為共平面的方式對準基板2的底側10。因此，LED底表面 6和基板底側1之間的角度和移動位移誤差是可接受的，通常不會高於5度並且多於50μm，較佳的不會多於10μm。在其之底表面6，該LED晶粒4包含陽極7以及陰極8之分離的接觸區以用於電性連接。
該LED晶粒4進一步包含平坦上表面5，如果該LED晶粒4被適當地供給電力，光線會從該平坦上表面發射。該LED晶粒4被安置在個別的凹陷14中，使得其之上表面5面向與基板上側9相同的方向。
該LED晶粒4係藉由合成物19而被固定在個別的凹陷14之中，該合成物填入個別的凹陷14的內表面16和LED晶粒4之間的體積中。該內表面16僅由基板底側10所界定。
由於從LED上表面5所發出之光必須行經通過合成物19和部分的基板2(該光線在基板上側9處離開)，該合成物19和該基板2兩者對於光線來說必須為透明的，至少某些範圍。該合成物19係由高分子合成物所製成，像是丙烯酸酯、矽氧烷或是環氧樹脂，並且可額外地含有發光材料(磷光體)用於轉換光的顏色。
陽極7和陰極8藉由以傳導材料膜22所製成之接觸電極11而被連接至電路3(對照圖4)，其覆蓋分別地接觸區的部分12以及陽極7/陰極8。因此，該接觸電極11係實質上為平面的。為了清楚解釋，圖4顯示LED晶粒4的一頂視圖並且圖5顯示其之三維視圖，其具有連接至實質上為平面的接觸電極11之陽極7和陰極8。應注意的是，形成接觸電極11的傳導材料膜22亦可形成電路3的部份或是全部。
應注意的是，在圖1中僅顯示切開一個LED晶粒4，但當然有很多並且通常的確有很多LED晶粒4會被安置在該基板2之中，對照圖 7。
在另外的實施例中，該LED晶粒4被安置在基板2的個別 的孔洞15中，而該孔洞15為穿過該基板2的一穿透孔洞。孔洞15例如可使用雷射切割或蝕刻而被產生。圖2顯示此實施例的切開圖。該LED晶粒4係藉由合成物19而被固定在該孔洞15之中，其填充在個別的孔洞15之內表面18和該LED晶粒4之間的體積。該內表面18係藉由基板底側10和該基板上側9兩者所界定。
在此情況中，該LED晶粒4被安置在基板2之一個別的孔 洞15之中，該基板2可為不透明的。特別是在這個情況中，該基板2可由用於制作印刷電路板(PCB)的材料所製成，較佳的是鋁或強化玻璃纖維的環氧樹脂層壓板，以用於減少成本。
為了個別地提升熱傳導和散熱，金屬塗佈28可被施加至內 表面18的部份36。該部分36實質上包含個別的基板孔洞15的整個內表面18，除了除了該內表面18接附該基板底側的一小框邊，以避免電性短路，見圖10。提升散熱以促進LED封裝1的效能。再者，在基板上側9的部份17可為金屬鍍膜，如顯示於圖10中，以進一步各別地提升熱傳導和散熱同時提升LED封裝效能。
在顯示於圖2中的情況，從LED上表面5所發出之光線必 須行進通過合成物19並且在合成物19的邊界表面33處離開該合成物19，該邊界表面位於基板上側9處。藉由型狀化該邊界表面33，該合成物19之功能可被作為光學元件。在顯示於圖2中的實施例中，該邊界表面33對應於LED上表面5係具有一凸的形狀，用於從該LED上表面5所發出之光線 通過凸透鏡26來實現。其它曲率和形狀的邊界表面33亦可被實施，例如對應於LED上表面5為凹的形狀(未顯示)，用於從該LED上表面5所發出之光線通過凸透鏡來實現。當然，亦可以省略透鏡26並且保持平坦的邊界表面33，對照圖11。
圖3顯示另一實施例的切開圖，該處之LED晶粒4被鑲嵌 並且被安置在該基板2中。在所示的實施例中，整個基板2係由合成物19所製成，且固定該LED晶粒4於該基板2中。當然，在此情況中，也可以使在LED上表面5之該區域中的基板上側9具有某個形狀，以實現邊界表面33具有某個曲率或某光學元件或透鏡(未顯示)。
圖12顯示如何產生具有LED晶粒4鑲嵌在基板2中的LED 封裝1。首先，該LED晶粒4被固定在一平坦的輔助支撐27上，其具有面向輔助支撐27的LED底表面6。接著，對於合成物19為不滲透性的一輔助框架30被置於輔助支撐27上。因此，該輔助框架30封住LED封裝1的所有LED晶粒4並且界定基板2的橫向維度。在下個步驟中，合成物19被填充於LED晶粒4之間，使得所有LED晶粒4被合成物19封住。在所示的範例(圖12)中，該LED上表面5亦被合成物19所覆蓋。當以合成物19封住LED晶粒4時，重要的是要避免氣泡的形成。為了要移除氣泡，可施加真空抽氣(未顯示)。
在輔助框架30可被移除並且具有鑲嵌的LED晶粒4之該基 板2可被剝離該輔助支撐27之前，該合成物19必須被固化。根據該合成物材料，固化可以各種不同的方式被執行，例如藉由施加熱或是曝露於UV光。
產生具有LED晶粒4鑲嵌在該基板2中的LED封裝1之方 式允許LED底表面6係較佳地與該基板底側10共平面。該後者的功能有助於傳導材料膜22的沉積以形成該接觸電極11。
沉積該傳導材料膜22可以不同的方式被完成。一種方式是 經由光罩20的開口21以蒸鍍金屬。該光罩20需要各別地對準LED晶粒4的該接觸區以及該陽極7/陰極8。該光罩20的開口21對應於要被形成接觸電極11的側邊形狀。在顯示於圖6中之實施例，該光罩開口21不僅像是接觸電極11的直接影像，亦可為電路3的直接影像。因此，當金屬經由光罩開口21被蒸鍍時，不僅只有LED封裝1的所有LED晶粒4之接觸電極11，同時亦形成有電路3，對照圖7。
該光罩20通常由不銹鋼片所組成且厚度為數十微米，例如50μm。光罩開口21例如可使用雷射切割而被形成。
藉由蒸鍍製程，單一層23或是多層金屬，像是鉻、銅、鋁或鎳，可被沉積。理論上，具有不同的金屬之各層的順序可以任意選擇，包括週期和交替的順序。
金屬層23的蒸鍍較佳地係使用至少一個熱蒸鍍及/或至少一個磁控濺鍍源及/或至少一個電弧蒸鍍或是在一真空腔室(未顯示)中之蒸鍍離子而被完成。後者通常意味著在高真空條件下具有大約10-6毫巴或更低的典型壓力。
同樣地，傳導材料膜22的沉積可藉由第一蒸鍍金屬層23並且接著施加光微影(包含接觸以及投影光微影)而分別地形成接觸電極和部份或是整個電路3。圖8顯示在基於接觸光微影的範例性光微影製程過程中的LED封裝1的切開圖，其具有LED晶粒4被安置在個別的凹陷14中。 在此情況中，金屬層23或多層金屬層(如上文所詳述的)已被蒸鍍於整個基板底側10上以及整個LED底表面6上。整個金屬層23係接著被塗佈光阻24。具有光罩開口21的光罩20係接著對準LED晶粒4的陽極7/陰極8。該光阻24係接著透過光罩開口21而使用UV光而被曝光。
根據用於該光罩開口21是正光阻或負光阻24則接觸電極 11(以及電路3)的直接影像或負影像係被形成。在圖8的範例中，係使用負光阻24，該未曝露區域被顯影劑溶解並且因此在後續的顯影製程中被清洗掉。因此，在圖8之光罩開口21中，像是接觸電極11和電路3的直接影像係被形成。該光阻24的曝露區域留在該顯影製程中並且保護下面的金屬層23免於被後續的蝕刻製程所影響。最後，留下圖9中的接觸電極11和電路3。
為了提供實質上彼此共平面的接觸電極，一介電層34可被 施加以用於平坦化，對照於圖14。在此介電層34中開口35係被形成，舉例來說，該介電層係由聚對苯二亞甲基聚合物所製成，亦可稱之為聚對二甲苯。這些開口35係被形成接觸電極11之平面形狀的直接影像並且係相應地分別對準LED晶粒4的接觸區和陽極7/陰極8。金屬係透過這些介電層開口35而被蒸鍍到介電層34上，從而各別形成連續的傳導材料膜22和金屬層23於該介電層開口35、介電層34中以及其之間。在最後的步驟中，該金屬層23係從介電層34中之不屬於接觸電極11及/或電路3的區域中移除並且與在該介電層34上之接觸電極11及/或電路3共平面，對照圖14。 該最後的步驟可藉由使用光罩20的光微影而被完成，如上文中所詳細描述的。
沉積傳導材料膜22亦可不需要使用真空腔室而可被完成。 可使用傳導膏25作為傳導材料22，對照圖11。在此情況中，該光罩20(具有光罩開口21，其像是被各別地形成的接觸電極11和電路3的直接影像)係對準LED晶粒4的陽極7和陰極8並且被分別地放置在基板底側10和LED底表面6上。接著，傳導膏25係被施加，簡單地使用刮刀29。在圖11的切開圖中，其顯示刮刀29如何在光罩20上移動，以經由光罩開口21而施加傳導膏25並且移除過量的傳導膏25。該箭頭指出該刮刀29的移動方向。
在施加傳導膏25之後，該光罩20被移除並且所留下的傳導 膏25被固化。根據該傳導膏的成分，固化可以不同的方式而被完成並且通常涉及膏狀物的聚合。舉例來說，該傳導膏25可為充滿小傳導顆粒的高分子溶劑，例如充滿銀粉末。在此情況中，某些類型的膏狀物的聚合通常可被溫度觸發，或者是隨著時間溶劑蒸發。
如果使用感光性的傳導膏，會進一步涉及像是光微影的步 驟，如上文中所討論的且參照圖8為有幫助的。取代金屬層23，感光性的傳導膏25係被施加至整個基板底側10和LED底表面6兩者。在此情況中不需要光阻24。取代該光罩20被對準LED晶粒4的陽極7和陰極8，該光罩20直接在該感光性的傳導膏25之上。
類似於光微影，此處出現有傳導膏25，其表現相似於負光 阻24或是相似於正光阻24。此表示，根據傳導膏25的特定類型，其曝露於UV光可觸發或妨礙傳導膏25的固化。在前者的情況中，具有開口21的光罩20，像是用來形成接觸電極11和電路3的直接影像係各別地被使用。 接著，該「負」感光性的傳導膏25被曝露於UV光並且固化感光性的傳導膏25被曝露的區域。接著，該光罩20被移除並且該未經曝光的感光性的傳導膏25使用適當的溶劑而被清除，例如像是碳酸鈉(Na2CO3)鹼性溶液。
在使用「正」傳導膏25的情況中，具有開口21的光罩20， 像是用來形成接觸電極11和電路3的負影像係各別地被使用，如圖15所示。接著，該「正」感光性的傳導膏25被曝露於UV光並且僅有固化該感光性的傳導膏25的未曝光區域。該光罩20接著被移除，並且該經曝光的感光性的傳導膏25係使用適當的溶劑被清洗，例如像是碳酸鈉(Na2CO3)鹼性溶液。
1‧‧‧LED封裝
2‧‧‧基板
3‧‧‧電路
4‧‧‧LED晶粒
5‧‧‧LED上表面
6‧‧‧LED底表面
7‧‧‧陽極
8‧‧‧陰極
9‧‧‧基板上側
10‧‧‧基板底側
11‧‧‧接觸電極
12‧‧‧接觸區的部分
13‧‧‧基板底側的部分
14‧‧‧在基板中的凹陷
16‧‧‧凹陷的內表面
19‧‧‧合成物

Claims (18)

  1. 一種發光二極體(LED)封裝(1)，其包含具有上側(9)和底側(10)的基板(2)以及至少一個LED晶粒(4)，該基板(2)具有被安置在其之底側(10)上之電路(3)，其用以供應電力給該至少一個LED晶粒(4)，該至少一個LED晶粒(4)包含發光上表面(5)和展現用於電性連接的至少兩個分離之接觸區(7、8)的底表面(6)，並且該底表面(6)與該基板底側(10)面向相同方向，其中該至少一個LED晶粒(4)係至少部分地被安置在該基板(2)中，並且該至少兩個接觸區(7、8)中之至少一個藉由以傳導材料膜(22)所組成之接觸電極(11)而被電性地連接至該電路(3)。
  2. 如申請專利範圍第1項之LED封裝(1)，其中形成個別接觸電極(11)之該傳導材料膜(22)由單一層金屬或是多層金屬所組成，像是鉻、銅、鋁或是鎳。
  3. 如申請專利範圍第1項之LED封裝(1)，其中形成個別接觸電極(11)之該傳導材料膜(22)由固化的傳導膏(25)所組成，較佳的由乾的傳導墨水或是乾的導電聚合物的溶液所組成。
  4. 如申請專利範圍第1項到第3項中任一項之LED封裝(1)，其中該至少一個LED晶粒(4)的底表面(6)與該基板底側(10)共面，具有對準容限為50μm，較佳為10μm。
  5. 如申請專利範圍第1項到第4項中任一項之LED封裝(1)，其中該至少一個LED晶粒(4)被安置在該基板(2)之個別的凹陷(14)中，其包含內表面(16)；或者是在該基板(2)之個別的孔洞(15)中，其包含內表面(18)。
  6. 如申請專利範圍第5項之LED封裝(1)，其中該基板(2)的個別的孔 洞(15)之該內表面(18)的一部分(36)被塗佈金屬(28)，例如銅。
  7. 如申請專利範圍第5項到第6項中任一項之LED封裝(1)，其中該至少一個LED晶粒(4)藉由合成物(19)而被固定在該個別的凹陷(14)中或者是在該個別的孔洞(15)中，該合成物被放置在該至少一個LED晶粒(4)和該內表面(16、18)之間，該合成物(19)為高分子合成物，像是丙烯酸酯、矽氧烷或是環氧樹脂。
  8. 如申請專利範圍第7項之LED封裝(1)，其中該合成物(19)具有一邊界表面(33)，其面向與該LED晶粒(4)的該上表面相同的方向並且藉由個別的孔洞(15)的該內表面而被界定，且該邊界表面(33)相對於該上表面(5)而具有凸的或凹的形狀。
  9. 如申請專利範圍第7項到第14項中任一項之LED封裝(1)，其中該基板(2)由相同於已知的印刷電路板之材料所製成，例如為鋁或是強化玻璃纖維的環氧樹脂層壓板。
  10. 如申請專利範圍第1項到第4項中任一項之LED封裝(1)，其中該至少一個LED晶粒(4)被鑲嵌在該基板(2)中，且該基板(2)係由一合成物(19)所製成，該合成物(19)為一高分子合成物，像是丙烯酸酯、矽氧烷或是環氧樹脂。
  11. 一種用於製造發光二極體(LED)封裝之方法，該LED封裝包含至少一個LED晶粒(4)，其具有發光上表面(5)和展現用於電性連接的至少兩個分離之接觸區(7、8)的底表面(6)，其中該方法包含下列步驟：配置該至少一個LED晶粒(4)於一基板(2)中，且該底表面(6)面向與該基板底側(10)相同的方向； 沉積一傳導材料膜(22)，從而形成接觸電極(11)以電性連接該至少兩個接觸區(7、8)至在該基板底側(10)上的電路(3)。
  12. 如申請專利範圍第11項之方法，其中對於每個LED晶粒(4)的兩個接觸區(7、8)，該些接觸電極(11)被同時地形成。
  13. 如申請專利範圍第11項至第12項中任一項之方法，其中該傳導材料膜(22)的沉積包含下面步驟：將光罩(20)對準於至少兩個接觸區(7、8)，該光罩(20)具有對應於該接觸電極(11)之要被形成的形狀的開口(21)；經由該光罩開口(21)而蒸鍍單一層金屬或是多層金屬，例如鉻、銅、鋁或鎳。
  14. 如申請專利範圍第11項至第12項中任一項之方法，其中該傳導材料膜(22)的沉積包含下面步驟：蒸鍍例如為鉻、銅、鋁或鎳之單一層(23)金屬或是多層金屬於該至少一個LED晶粒(4)的全部底表面(6)以及該基板底側(10)上；以光阻(24)塗佈該金屬層(23)；將光罩(20)對準該至少兩個接觸區(7、8)，該光罩(20)具有對應於該接觸電極(11)之要被形成的形狀的開口(21)；透過該光罩開口(21)以曝光該光阻(24)；移除該光罩(20)；顯影該光阻(24)；蝕刻未被光阻(24)所覆蓋之該金屬層(23)的部分。
  15. 如申請專利範圍第11項至第12項中任一項之方法，其中該傳導材 料膜(22)的沉積包含下面步驟：將光罩(20)對準該至少兩個接觸區(7、8)，該光罩(20)具有對應於該接觸電極(11)之要被形成的形狀的開口(21)；透過該光罩開口(21)施加一傳導膏(25)，較佳地藉由使用刮刀(29)；移除該光罩(20)；固化該傳導膏(25)。
  16. 如申請專利範圍第11項至第12項中任一項之方法，其中該傳導材料膜(22)的沉積包含下面步驟：施加一感光性的傳導膏(25)於該至少一個LED晶粒(4)的全部底表面(6)以及該基板底側(10)上；將光罩(20)對準該至少兩個接觸區(7、8)，該光罩(20)具有對應於該接觸電極(11)之要被形成的形狀的開口(21)；透過該光罩開口(21)以曝光該感光性的傳導膏(25)；移除該光罩(20)；移除非固化的感光性的傳導膏(25)。
  17. 如申請專利範圍第11項至第12項中任一項之方法，其中該傳導材料膜(22)的沉積包含下面步驟：以電性絕緣的平坦介電層(34)塗佈該至少一個LED晶粒(4)的全部底表面(6)以及該基板底側(10)，該介電層較佳地由聚對苯二亞甲基聚合物或聚醯亞胺所製成；形成至少一個開口(35)於該介電層(34)中，較佳地係藉由電漿蝕刻、雷射剝蝕或是光微影並且至少一個開口(35)對準於該至少兩個接觸區(7、8)； 蒸鍍單一層(23)或多層金屬，例如鉻、銅、鋁或鎳，於該介電層(34)上並且穿過該介電層(34)的至少一個開口(35)；從不屬於接觸電極(11)及/或電路(3)的區域移除金屬層(23)，較佳地藉由光微影。
  18. 如申請專利範圍第11項至第17項中任一項之方法，其中至少一個LED晶粒(4)之安置於該基板(2)中，其包含下列步驟：固定該至少一個LED晶粒(4)於一平坦輔助支撐(27)上，而該底表面(6)面對該輔助支撐(27)；以合成物(19)封住該至少一個LED晶粒(4)，其中該合成物(19)係藉由一固定於該輔助支撐(27)上之輔助框架(30)而被局限於其中；固化該合成物(19)，從而形成具有至少一個經鑲嵌的LED晶粒(4)之基板(2)。
TW102121076A 2012-06-15 2013-06-14 發光二極體封裝以及用於製造其之方法 TW201414015A (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/EP2012/061442 WO2013185836A1 (en) 2012-06-15 2012-06-15 Led package and method for producing the same

Publications (1)

Publication Number Publication Date
TW201414015A true TW201414015A (zh) 2014-04-01

Family

ID=46513703

Family Applications (1)

Application Number Title Priority Date Filing Date
TW102121076A TW201414015A (zh) 2012-06-15 2013-06-14 發光二極體封裝以及用於製造其之方法

Country Status (5)

Country Link
US (1) US20150155441A1 (zh)
EP (1) EP2862207A1 (zh)
CN (1) CN104620400A (zh)
TW (1) TW201414015A (zh)
WO (1) WO2013185836A1 (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6787906B2 (ja) * 2015-02-12 2020-11-18 シグニファイ ホールディング ビー ヴィＳｉｇｎｉｆｙ Ｈｏｌｄｉｎｇ Ｂ．Ｖ． 照明モジュール及び照明モジュールを備える照明装置
US10118547B2 (en) 2015-11-13 2018-11-06 The Boeing Company Embedded lighting features for lighting panels
JP2018005003A (ja) * 2016-07-04 2018-01-11 株式会社ジャパンディスプレイ 表示装置及び表示装置の製造方法
KR101847100B1 (ko) * 2017-01-02 2018-04-09 박승환 Uv 임프린팅 기술을 이용한 투명 발광장치 제조 방법 및 그에 따라 제조되는 투명 발광장치
US10497827B2 (en) * 2017-07-21 2019-12-03 Lg Innotek Co., Ltd. Light emitting device package
WO2020022808A1 (ko) * 2018-07-25 2020-01-30 주식회사 제이마이크로 투명 발광 디스플레이 필름, 이의 제조 방법, 및 이를 사용한 투명 발광 사이니지
KR20210105891A (ko) * 2018-12-27 2021-08-27 덴카 주식회사 형광체 기판, 발광 기판 및 조명 장치

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4009817B2 (ja) * 2001-10-24 2007-11-21 セイコーエプソン株式会社 発光装置および電子機器
US20060124953A1 (en) * 2004-12-14 2006-06-15 Negley Gerald H Semiconductor light emitting device mounting substrates and packages including cavities and cover plates, and methods of packaging same
KR101283282B1 (ko) * 2007-07-25 2013-07-11 엘지이노텍 주식회사 발광 소자 패키지 및 그 제조방법
US8174041B2 (en) * 2008-01-29 2012-05-08 Nxp B.V. Lighting unit with temperature compensation
TWI411091B (zh) * 2008-10-13 2013-10-01 Walsin Lihwa Corp 發光二極體封裝結構

Also Published As

Publication number Publication date
EP2862207A1 (en) 2015-04-22
CN104620400A (zh) 2015-05-13
WO2013185836A1 (en) 2013-12-19
US20150155441A1 (en) 2015-06-04

Similar Documents

Publication Publication Date Title
TW201414015A (zh) 發光二極體封裝以及用於製造其之方法
US10957671B2 (en) Method for fabricating a semiconductor and semiconductor package
JP6506719B2 (ja) 超小型放熱器を備えたプリント回路基板の製造方法
KR100516795B1 (ko) 반도체 장치용 다층 회로 기판의 제조 방법
JP5710915B2 (ja) 半導体発光装置
KR100569686B1 (ko) 반도체 장치용 다층 기판
US7876036B2 (en) Light emitting apparatus and manufacturing method therefor
US6806583B2 (en) Light source
CN103579265B (zh) 具有液晶透镜的集成图像传感器封装
JP4635224B2 (ja) 回路基板の製造方法
WO2020116207A1 (ja) マイクロｌｅｄ実装構造、マイクロｌｅｄディスプレイ及びマイクロｌｅｄディスプレイの製造方法
TWI458402B (zh) 封裝基板及其製作方法、封裝結構及晶片封裝體製作方法
US9257354B2 (en) Wiring substrate, light emitting device, and method for manufacturing wiring substrate
TW201935680A (zh) 微發光二極體模組及其製法
JP2020013954A (ja) 基板接続構造、マイクロｌｅｄディスプレイ及び部品実装方法
US8866268B2 (en) Semiconductor package structure and manufacturing method thereof
TW202203725A (zh) 電路板及其製備方法、背光板
KR20070004401A (ko) 발광 장치
JP2011165737A (ja) 発光素子搭載用基板およびその製造方法
TWI746248B (zh) 發光封裝體及其製造方法
KR101172175B1 (ko) 인쇄회로기판 및 그의 제조 방법
CN114447194B (zh) 发光封装体及其制造方法
JP2012064841A (ja) 半導体発光装置
JP2005322701A (ja) 反射型発光ダイオード及び製造方法
CN113991004A (zh) Led基板制作方法、led基板、led器件制作方法及led器件